TWI508430B - 具有防爆音功能之單端輸出ｄ類放大器 - Google Patents

具有防爆音功能之單端輸出ｄ類放大器 Download PDF

Info

Publication number
TWI508430B
TWI508430B TW101131529A TW101131529A TWI508430B TW I508430 B TWI508430 B TW I508430B TW 101131529 A TW101131529 A TW 101131529A TW 101131529 A TW101131529 A TW 101131529A TW I508430 B TWI508430 B TW I508430B
Authority
TW
Taiwan
Prior art keywords
reference voltage
voltage
output
pulse width
amplifier
Prior art date
Application number
TW101131529A
Other languages
English (en)
Other versions
TW201409930A (zh
Inventor
Ming Hung Chang
Wen Yen Chen
Original Assignee
Anpec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anpec Electronics Corp filed Critical Anpec Electronics Corp
Priority to TW101131529A priority Critical patent/TWI508430B/zh
Priority to US13/684,166 priority patent/US9041461B2/en
Publication of TW201409930A publication Critical patent/TW201409930A/zh
Application granted granted Critical
Publication of TWI508430B publication Critical patent/TWI508430B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Description

具有防爆音功能之單端輸出D類放大器
本發明係指一種單端輸出D類放大器，尤指一種具有防爆音功能之單端輸出D類放大器，其可於電源開啟/關閉或停止訊號啟動/解除時控制輸出電壓，以避免輸出電壓快速地上升及下降，進而降低爆音。
隨著科技的進步，消費性電子產品已成為人們生活中不可或缺的一部分。而隨著這些消費性電子產品的普及，人們對產品品質的要求也愈來愈高，因此產品也必須朝向高規格及精緻化發展。以耳機或喇叭等音響設備為例，人們在聽音樂或看電影時，已無法容忍低劣的音質及不時出現的爆音，使得音響設備的品質必須不斷提升。此外，愈來愈多可攜式電子產品配備有電聲轉換裝置，為求可攜式產品的節能及輕便，因而產生更多訴求，如低失真度、高效率、體積小及低成本等。
傳統上，音響設備可使用A類放大器、B類放大器及AB類放大器作為其音訊放大器。A類放大器具有最大的靜態工作電流及失真最小的特性，但其電能效率最低，因此產生較高熱量；B類放大器之靜態工作電流較低，電能效率較高，但卻失真較大；AB類放大器則結合A類放大器及B類放大器的優點，其靜態工作電流介於 兩者之間，且失真與電能效率亦介於兩者之間，因而大多數的音響設備及電聲轉換裝置使用AB類放大器作為其音訊放大器。
近年來，D類放大器逐漸崛起，由於D類放大器相較於A類放大器、B類放大器及AB類放大器的電能效率更高，因而不需要使用散熱片或其它額外的冷卻裝置，更加適合高功率的應用。此外，由於可攜式產品的逐漸普及，對於節能及輕便的需求顯得更為重要，使得不需散熱片的D類放大器逐漸取代AB類放大器而成為主流。
另一方面，音訊放大器的輸出級可使用橋接式負載(Bridge-tied load，BTL)或單端輸出(Single-ended)兩種架構。關於橋接式負載的應用可參考第1A圖及第1B圖，第1A圖及第1B圖為習知橋接式負載架構之一音訊放大器輸出級10之不同電流流向之示意圖。音訊放大器輸出級10包含有上橋電晶體102及106、下橋電晶體104及108、電感L1及L2、電容C1及C2及一電聲轉換裝置115。電感L1及電容C1構成一低通濾波器(Low-pass filter)F1，而電感L2及電容C2構成一低通濾波器F2。上橋電晶體102、106分別耦接至電感L1、L2及一電源供應端VCC，而下橋電晶體104、108分別耦接至電感L1、L2及一地端GND。如第1A圖所示，一電流I1由電源供應端VCC出發，經由上橋電晶體102、低通濾波器F1、電聲轉換裝置115、低通濾波器F2及下橋電晶體108流至地端GND；此時，若電聲轉換裝置115之左端為正端而右端為負端，電 流I1由正端流向負端，使得電聲轉換裝置115正端電壓大於負端。另一方面，如第1B圖所示，一電流I2由電源供應端VCC出發，經由上橋電晶體104、低通濾波器F2、電聲轉換裝置115、低通濾波器F1及下橋電晶體106流至地端GND；此時，若電聲轉換裝置115之左端為正端而右端為負端，電流I2由負端流向正端，使得電聲轉換裝置115負端電壓大於正端。
關於單端輸出的應用可參考第2A圖及第2B圖，第2A圖及第2B圖為習知單端輸出架構之一音訊放大器輸出級20之不同電流流向之示意圖。音訊放大器輸出級20包含有一上橋電晶體202、一下橋電晶體204、一電感L1’、電容C1’及C3及一電聲轉換裝置215。電感L1’及電容C1’構成一低通濾波器F1’。上橋電晶體202耦接至電感L1’及一電源供應端VCC，而下橋電晶體204耦接至電感L1’及一地端GND。如第2A圖所示，一電流I1’由電源供應端VCC出發，經由上橋電晶體202、低通濾波器F1’及電容C3流至電聲轉換裝置215；此時，電流I1’流入電聲轉換裝置215的正端，使得電聲轉換裝置215正端電壓上升。另一方面，如第2B圖所示，一電流I2’由GND出發，流經電聲轉換裝置215、電容C3、低通濾波器F1’及下橋電晶體204流回至地端GND；此時，電流I2’流出電聲轉換裝置215正端，使得電聲轉換裝置215正端電壓下降。如此一來，相較於音訊放大器輸出級10需要兩組上下橋電晶體及低通濾波器，音訊放大器輸出級20只需要一組上下橋電晶體及低通濾波器，可節省電路元件的數目，亦可節省積體電路的面積及接腳的數目， 進而降低所需要的封裝尺寸並節省打線數目以降低封裝成本。此外，於音訊放大器輸出級10的架構中，電流透過兩組上下橋電晶體驅動電聲轉換裝置115，相較之下，於音訊放大器輸出級20的架構中，僅透過一組上下橋電晶體驅動電聲轉換裝置215，如此一來，可節省一半的電能消耗於電晶體中。
然而，相較於音訊放大器輸出級10，音訊放大器輸出級20的架構較容易出現爆音的干擾。如第1A圖及第1B圖所示，由於音訊放大器輸出級10的架構中，電聲轉換裝置115的兩端耦接於類似的電路架構，當電源開啟/關閉或其它因素造成輸出電壓快速改變時，電聲轉換裝置115兩端的電壓會同時改變，而不會造成爆音。相較之下，於音訊放大器輸出級20的架構中，當輸出電壓快速改變時，會使得電聲轉換裝置215的跨壓快速改變而產生爆音。因此，音訊放大器輸出級20需要一個額外的控制電路來克服爆音的問題。幸運的是，控制電路的面積遠小於輸出級中上橋或下橋電晶體的面積。因此，僅需要一組上下橋電晶體及低通濾波器的單端輸出架構，於成本考量上依然優於橋接式負載。
習知解決爆音問題的方式通常是於參考電壓產生器中使用較大的電阻及電容或其它方式，以提高時間常數(Time constant)來增加輸出電壓之偏壓建立的時間(如增加至1秒)，進而避免爆音干擾。然而，當輸出電壓之偏壓需要在較短時間內建立時(如電源開啟/關閉或停止訊號啟動/解除)，爆音干擾則可能發生，特別是發 生於高電壓的應用上。因此，實有必要提出一種解決爆音的方法，用於單端輸出之D類放大器，可於輸出電壓之偏壓需要在較短時間內建立時(如電源開啟/關閉或停止訊號啟動/解除)降低爆音。
因此，本發明之主要目的即在於提供一種具有防爆音功能之單端輸出D類放大器，其可於電源開啟/關閉或停止訊號啟動/解除時控制輸出電壓，以避免輸出電壓快速地上升及下降，進而降低爆音。
本發明揭露一種具有防爆音功能之單端輸出D類放大器。該防單端輸出D類放大器包含有一輸入訊號產生器，用來產生一輸入訊號；一電源供應裝置，用來供應一輸入電源；一參考電壓產生器，用來產生一參考電壓；一可調增益級，耦接於該參考電壓產生器及該輸入訊號產生器，用來根據該參考電壓，放大該輸入訊號以產生一增益訊號，並調整該單端輸出D類放大器之一增益的大小；一脈衝寬度調變模組，耦接於該參考電壓產生器、該可調增益級及該電源供應裝置，用來根據該參考電壓、該增益訊號及該輸入電源，輸出一脈衝寬度調變訊號；一低通濾波器，耦接於該脈衝寬度調變模組，用來對該脈衝寬度調變訊號進行低通濾波，以產生一輸出電壓；以及一邏輯控制器，耦接於該電源供應裝置、該參考電壓產生器、該可調增益級及該脈衝寬度調變模組，用來根據該輸入電源、該參考電壓及該脈衝寬度調變訊號，產生至少一控制訊號，以控制該參 考電壓產生器、該可調增益級及該脈衝寬度調變模組。
本發明另揭露一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源開始供應或一停止訊號解除時降低爆音。該防爆音控制方法包含有開啟一靜音開關，以控制該單端輸出D類放大器之一增益的大小為零；重置一參考電壓，並控制該參考電壓上升；開啟一快充電路，以根據該參考電壓，對一輸入訊號充電；且當一輸出電壓之特定比例高於參考電壓時關閉一脈衝寬度調變模組中之驅動電路；以及開啟該脈衝寬度調變模組中之一內部回授路徑，以避免該脈衝寬度調變模組之迴路未穩定時於一輸出電壓產生一突波，進而防止爆音。當參考電壓開始大於一輸出電壓之特定比例時，開啟驅動電路使輸出電壓以該特定比例跟隨參考電壓上升。
本發明另揭露一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一停止訊號啟動時降低爆音。該防爆音控制方法包含有開啟一靜音開關，以控制該單端輸出D類放大器之一增益的大小為零；以及控制一參考電壓下降，使得一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
本發明另揭露一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源之電壓快速下降時降低爆音。該防爆音控制方法包含有開啟一靜音開關，以控制該單端輸出D類放大器之 一增益的大小為零；以及控制一參考電壓下降，使得一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
本發明另揭露一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源之電壓緩慢下降，且該輸入電源之電壓下降至低於一預設值時降低爆音。該防爆音控制方法包含有控制一參考電壓下降至零；以及停止控制一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
請參考第3圖，第3圖為本發明實施例具有防爆音功能之一單端輸出D類放大器30之示意圖。單端輸出D類放大器30包含有一輸入訊號產生器302、一參考電壓產生器304、一可調增益級306、一脈衝寬度調變(Pulse-width modulation，PWM)模組308、一電源供應裝置310、一邏輯控制器312、一低通濾波器314、一耦合電容Cc 及一電聲轉換裝置SPK。輸入訊號產生器302用來產生一輸入訊號Vin ，如對應於一音訊內容之電氣訊號。參考電壓產生器304用來產生一參考電壓Vref ，並提供給可調增益級306及脈衝寬度調變模組308，參考電壓Vref 可同時作為可調增益級306及脈衝寬度調變模組308中放大器的參考電壓。可調增益級306耦接於輸入訊號產生器302及參考電壓產生器304，用來根據參考電壓Vref ，將輸入訊號Vin 放大而產生一增益訊號Va ，可調增益級306亦可調整單端輸出D類放大器30之增益大小。脈衝寬度調變模組308耦接於 參考電壓產生器304及可調增益級306，用來接收增益訊號Va 及參考電壓Vref ，並產生一脈衝寬度調變訊號OUTSW 。此外，電源供應裝置310供應脈衝寬度調變模組308之輸出級的輸入電源VCC ，以提供輸出電流經由低通濾波器314及耦合電容Cc 流至電聲轉換裝置SPK。邏輯控制器312接收參考電壓產生器304、可調增益級306、脈衝寬度調變模組308及電源供應裝置310之訊號，以判斷單端輸出D類放大器30處於何種情況之下，並根據不同的情況對這些模組進行不同的控制。另一方面，於單端輸出D類放大器30之輸出部分，低通濾波器314對脈衝寬度調變訊號OUTSW 進行濾波，以產生一輸出電壓Vout 。接著，耦合電容Cc 可取出輸出電壓Vout 之交流(AC)成分，以提供電聲轉換裝置SPK來輸出音源訊號。電聲轉換裝置SPK可為耳機、喇叭、音響、擴音器、揚聲器及任何可作為播放音源的電聲轉換裝置。
簡單來說，如第3圖所示，輸入訊號產生器302先產生輸入訊號Vin 。輸入訊號Vin 經由可調增益級306中的放大器放大之後，產生增益訊號Va 以輸出至脈衝寬度調變模組308。增益訊號Va 於脈衝寬度調變模組308中進行調變，產生脈衝寬度調變訊號OUTSW 以輸出至低通濾波器314。而低通濾波器314對脈衝寬度調變訊號OUTSW 進行濾波，以產生輸出電壓Vout 。最後，輸出電壓Vout 透過耦合電容Cc 取出其交流成分，以提供予電聲轉換裝置SPK來輸出音源訊號而發出聲音。
值得注意的是，為降低爆音干擾，單端輸出D類放大器30必須進行許多方面的訊號處理。舉例來說，請參考第4A圖，第4A圖為單端輸出D類放大器30之參考電壓Vref 以不同電壓曲線上升之示意圖。如第4A圖所示，曲線402係以電阻電容(RC)充電的方式上升，曲線404以直線方式上升，曲線406則以S形曲線方式上升。第4A圖中所示之三種曲線對應至電聲轉換裝置SPK的波形可參考第4B圖。其中，波形412對應於曲線402，由於曲線402接近其最大電壓的時間較短，波形412在前期出現較高的變動率(Slew rate)；波形414對應於曲線404，由於曲線404以直線方式上升，波形414呈現一步階波形(Step waveform)，於步階波形開始及結束此兩點容易出現爆音；波形416對應於曲線406，由於曲線406接近最大電壓的時間較長，波形416上升較慢，具有較低的變動率。參考電壓產生器304可透過連接電容於參考電壓Vref 來控制其穩定上升或下降，並透過可變電阻來調整參考電壓Vref 以S形曲線上升或下降，或可使用其它方式使電壓以S形曲線上升或下降，而不限於此。相較於曲線402及404，參考電壓Vref 若以曲線406上升，並控制輸出電壓Vout 以等比例跟隨參考電壓Vref 上升，可使電聲轉換裝置SPK發生的爆音干擾降到最低。控制參考電壓Vref 以S形曲線下降的方式亦同，於此不再贅述。
請參考第5圖，第5圖為第3圖中可調增益級306之一實施例之示意圖。可調增益級306包含有可變電阻R1及R2、一運算放大器502、一靜音開關504及一快充電路506。可變電阻R1及R2可 透過改變電阻值來調整單端輸出D類放大器30之增益大小。運算放大器502之一輸入端耦接於可變電阻R1及R2，另一輸入端耦接於參考電壓產生器304以接收參考電壓Vref ，以及一輸出端則用來輸出增益訊號Va 。靜音開關504耦接於可變電阻R1及R2及運算放大器502，其控制端耦接至邏輯控制器312，由一靜音訊號SMute 來控制。快充電路506耦接於輸入訊號產生器302及運算放大器502之輸出端，其控制端亦耦接至邏輯控制器312，由一快充訊號SCharge 來控制。當邏輯控制器312透過靜音訊號SMute 控制靜音開關504導通時，運算放大器502之增益大小為零(即靜音狀態)，此時，運算放大器502可視為一電壓隨耦器(Voltage follower)，其輸出端的電壓等於參考電壓Vref ，同時隔絕輸入訊號Vin 。若同時控制靜音開關504及快充電路506導通時，快充電路506會根據運算放大器502之輸出端所接收到的參考電壓Vref ，對輸入訊號Vin 進行充電。另一方面，若同時控制靜音開關504及快充電路506關閉時，運算放大器502將輸入訊號Vin 放大而產生增益訊號Va ，此時其增益大小為-R2/R1。
請參考第6圖，第6圖為第3圖中脈衝寬度調變模組308及低通濾波器314之一實施例之示意圖。脈衝寬度調變模組308包含有電阻Ri、Rf及Rfx、一誤差放大器602、一鋸齒波產生器604、一比較器606、一驅動電路608及一內部回授路徑610。電阻Ri、Rf及Rfx可用來調整參考電壓Vref 及脈衝寬度調變訊號OUTSW 之間的關係，並據以控制參考電壓Vref 及輸出電壓Vout 之間的關係。誤差 放大器602之一輸入端耦接於電阻Ri、Rf及Rfx，另一輸入端耦接於參考電壓產生器304以接收參考電壓Vref ，以及一輸出端耦接至比較器606。鋸齒波產生器604用來產生一鋸齒波訊號Vramp ，鋸齒波訊號Vramp 之頻率可決定脈衝寬度調變訊號OUTSW 之頻率。比較器606耦接於誤差放大器602及鋸齒波產生器604，可透過比較誤差放大器602之輸出訊號及鋸齒波訊號Vramp 來產生一訊號，並由驅動電路608將此訊號放大，以輸出脈衝寬度調變訊號OUTSW 。驅動電路608另耦接於邏輯控制器312及電源供應裝置310，邏輯控制器312可透過一控制訊號SDDRV 控制驅動電路608之開啟及關閉，而電源供應裝置310提供輸入電源VCC ，以提供驅動電路608之輸出電流。此外，驅動電路608另提供一基極選擇功能，用來避免輸入電源VCC 之電壓小於輸出電壓Vout 時，電流從輸出端倒流回電源供應裝置310，造成輸出電壓Vout 快速下降而產生爆音。內部回授路徑610之一端耦接於比較器606及驅動電路608之間，另一端耦接於誤差放大器602及電阻Ri、Rf及Rfx之間，用來避免驅動電路608開啟的瞬間，由於迴路未穩定時於輸出電壓Vout 產生突波，進而防止爆音。
請繼續參考第6圖，低通濾波器314包含有一電感L4及一電容C4，用來對脈衝寬度調變訊號OUTSW 進行低通濾波，以產生輸出電壓Vout 。輸出電壓Vout 可為輸入電源VCC 之電壓與零之間的任何電壓，於一實施例中，輸出電壓Vout 等於輸入電源VCC 之電壓的二分之一，可使得訊號擺幅達到最大。由於低通濾波器314的特性， 輸出電壓Vout 等於脈衝寬度調變訊號OUTSW 的責任週期(Duty cycle)乘上輸入電源VCC 之電壓大小。當輸出電壓Vout 等於輸入電源VCC 之電壓的二分之一時，脈衝寬度調變訊號OUTSW 的責任週期為50%，可透過調整參考電壓Vref 的大小及電阻Rf及Rfx之阻值來達成。舉例來說，若Vout =VCC /2，可調整參考電壓為Vref =VCC /8，此時Vref =Vout /4，可依此調整電阻值使得Rfx/(Rf+Rfx)=1/4。參考電壓Vref 之大小可根據系統需求而定，而不限於此。
脈衝寬度調變模組的操作頻率由鋸齒波產生器決定。一般來說，人類可聽見的頻率介於20Hz~20kHz之間，因此可將脈衝寬度調變訊號OUTSW 的頻率設計為遠大於20kHz(如500kHz)，以避免造成不必要的額外聲響，並達到低失真的調變輸出OUTsw。
請參考第7圖，第7圖為第3圖中邏輯控制器312之一實施例之示意圖。邏輯控制器312包含有比較器702、704、706及708，用以接收一停止訊號SD、輸入電源VCC 、參考電壓Vref 、輸出電壓Vout 及一臨界電壓Vth ，以產生靜音訊號SMute 、快充訊號SCharge 、驅動電路停止訊號SDDRV 、一參考電壓停止訊號SDref 及一基極選擇訊號SELbody 。比較器702於電源開啟或停止訊號關閉時，根據輸出電壓Vout 及參考電壓Vref 之間的關係來判斷是否可開始建立輸出電壓Vout 之偏壓。比較器704於電源關閉時，根據輸入電源VCC 的電壓及輸出電壓Vout 之間的關係來判斷是否啟動基極選擇功能並發送基極選擇訊號SELbody 至驅動電路608。比較器706於建立輸出電壓 Vout 之偏壓時，根據輸入電源VCC 的電壓及參考電壓Vref 之間的關係來判斷偏壓是否已建立完成。比較器708於電源關閉時，根據輸入電源VCC 及臨界電壓Vth 來判斷單端輸出D類放大器30是否進入電壓過低鎖定(Under voltage lock-out，UVLO)模式。除此之外，由外部控制的停止訊號SD可於輸入電源VCC 存在時，控制單端輸出D類放大器30開啟或關閉。根據比較器702~708的比較結果及停止訊號SD的控制，於不同操作模式之下，邏輯控制器312可產生複數個控制訊號以控制單端輸出D類放大器30的運作。例如，透過靜音訊號SMute 及快充訊號SCharge ，分別控制可調增益級306中的靜音開關504及快充電路506開啟/關閉；透過參考電壓停止訊號SDref ，控制參考電壓產生器304對參考電壓Vref 進行充放電；透過驅動電路停止訊號SDDRV ，控制驅動電路608開啟或關閉；以及透過基極選擇訊號SELbody ，控制驅動電路608啟動基極選擇功能。
關於單端輸出D類放大器30中邏輯控制器312之運作方式可歸納為一操作流程80。如第8圖所示，操作流程80包含以下步驟：
步驟800：開始。
步驟802：偵測到電源開啟或停止訊號解除。
步驟804：執行一建立偏壓流程90。
步驟806：單端輸出D類放大器30進入正常操作模式，以根據輸入訊號來輸出輸出電壓Vout 。
步驟808：判斷停止訊號SD是否開啟。若是，則執行一停止流程110；若否，則執行步驟806。
步驟810：判斷輸入電源VCC 之電壓是否快速下降，且下降速度大於參考電壓Vref 之下降速度。若是，則執行一快速斷電流程160；若否，則執行步驟806。
步驟812：判斷輸入電源VCC 之電壓是否緩慢下降，且下降至低於臨界電壓Vth 。若是，則執行一慢速斷電流程170；若否，則執行步驟806。
步驟814：結束。
根據操作流程80，當電源開啟或停止訊號解除時，單端輸出D類放大器30先進入建立偏壓模式，建立偏壓模式的詳細說明將敘述於建立偏壓流程90中。於偏壓建立完成後，單端輸出D類放大器30進入正常操作模式，此時單端輸出D類放大器放大輸入訊號Vin 以產生增益訊號Va ，並經由脈衝寬度調變模組308對增益訊號Va 進行調變，以產生脈衝寬度調變訊號OUTSW ，接著低通濾波器314對脈衝寬度調變訊號OUTSW 進行濾波，以產生輸出電壓Vout ，再透過耦合電容Cc 取出輸出電壓Vout 之交流成分以提供電聲轉換裝置SPK來輸出音源訊號而發出聲音。此時，邏輯控制器312會偵測停止訊號SD及輸入電源VCC ，於判斷停止訊號SD開啟時，執行停止流程110；於判斷輸入電源VCC 之電壓快速下降，且下降速度大於參考電壓Vref 之下降速度時，執行快速斷電流程160；以及於判斷輸入電源VCC 之電壓緩慢下降，且下降至低於臨界電壓Vth 時，進入電壓過低鎖定模式，並執行慢速斷電流程170。
如第9A圖及第9B圖所示，單端輸出D類放大器30之建立偏壓流程90包含以下步驟：
步驟900：開始。
步驟902：邏輯控制器312開啟靜音開關504，以控制單端輸出D類放大器30之增益大小為零。
步驟904：參考電壓產生器304重置參考電壓Vref ，並控制參考電壓Vref 上升。
步驟906：邏輯控制器312開啟快充電路506，以根據參考電壓Vref ，對輸入訊號Vin 充電。
步驟908：邏輯控制器312關閉脈衝寬度調變模組308中之驅動電路608。
步驟910：邏輯控制器312開啟脈衝寬度調變模組308中之內部回授路徑610，以避免脈衝寬度調變模組308之迴路未穩定時於輸出電壓Vout 產生突波。
步驟912：邏輯控制器312判斷參考電壓Vref 是否大於輸出電壓Vout 之一特定比例。若是，則執行步驟916；若否，則執行步驟914。
步驟914：參考電壓產生器304繼續控制參考電壓Vref 上升，並執行步驟912。
步驟916：邏輯控制器312開啟脈衝寬度調變模組308中之驅動電路608，以控制輸出電壓Vout 以該特定比例跟隨參考電壓Vref 之曲線上升。
步驟918：邏輯控制器312關閉脈衝寬度調變模組308中之內 部回授路徑610。
步驟920：邏輯控制器312判斷參考電壓Vref 是否達到一目標電壓。若是，則執行922；若否，則執行步驟916。
步驟922：參考電壓產生器304控制參考電壓Vref 維持於該目標電壓。
步驟924：邏輯控制器312關閉靜音開關504及快充電路506。
步驟926：結束。
根據建立偏壓流程90，於偵測到電源開啟或停止訊號解除時，先不控制輸出電壓Vout 跟隨參考電壓Vref 之曲線上升，而是等到參考電壓Vref 大於輸出電壓Vout 之一特定比例時，再開啟脈衝寬度調變模組308中之驅動電路608，以控制輸出電壓Vout 跟隨參考電壓Vref 之曲線上升。由於耦合電容Cc 往往具有相當大的電容值(如100微法拉(micro Farad))，因此於電源關閉或停止訊號啟動時，輸出電壓Vout 必須經過很長的時間，才能夠完全放電。若於電源關閉或停止訊號啟動一段時間後，輸出電壓Vout 尚未放電完全並位於輸入電源VCC 之電壓與零之間的某個電位，而參考電壓Vref 已完全放電至零電位，此時，若開啟電源或解除停止訊號，輸出電壓Vout 會開始跟隨參考電壓Vref 而瞬間改變。如第10A圖所示，第10A圖為輸出電壓Vout 未放電完全時電源開啟或停止訊號解除之示意圖。於時間ta1 ，當電源開啟或停止訊號解除時，若直接開啟驅動電路608以控制輸出電壓Vout 跟隨參考電壓Vref 之曲線上升，由於參考電壓Vref 為零，輸出電壓Vout 會從未放電完全之電位瞬間放電至零，因而於 電聲轉換裝置SPK產生爆音。
另一方面，由於脈衝寬度調變模組308中之驅動電路608關閉時，脈衝寬度調變模組308呈現開放迴路(Open loop)的狀態。於驅動電路608開啟的瞬間，脈衝寬度調變模組308中的迴路必須經過一段時間之後才會穩定，經過時間的長短係根據脈衝寬度調變模組308之頻寬大小而定，然而，頻寬受限於相位邊際(Phase margin)而不能無限制地提高。因此，如第10B圖所示，第10B圖為本發明實施例電源開啟或停止訊號解除而未包含內部回授路徑610之示意圖。於時間ta2 ，當驅動電路608開啟時，於迴路尚未穩定的瞬間，輸出電壓Vout 會產生突波，因而於電聲轉換裝置SPK產生爆音。因此，於邏輯控制器312透過控制訊號SDDRV 控制驅動電路608開啟之前，必須先開啟脈衝寬度調變模組308中之內部回授路徑610，提前穩定其內部的迴路，並於驅動電路608開啟的同時關閉內部回授路徑610，以避免於輸出電壓Vout 產生突波，進而避免電聲轉換裝置SPK產生爆音。
根據上述建立偏壓流程90中的防爆音運作，可參考第10C圖，第10C圖為本發明實施例電源開啟或停止訊號解除之示意圖。於時間ta1 ，當邏輯控制器312偵測到電源開啟或停止訊號解除時，先不控制輸出電壓Vout 跟隨參考電壓Vref 之曲線上升，此時輸出端為高阻抗的狀態，因此輸出電壓Vout 會以極緩慢的速率下降。參考電壓產生器304重置參考電壓Vref ，並控制參考電壓Vref 上升。較佳地， 當參考電壓Vref 以S形曲線方式上升時，可使電聲轉換裝置SPK發生的爆音干擾降到最低。於可調增益級306中，邏輯控制器312會先透過靜音訊號SMute 來開啟靜音開關504，以控制單端輸出D類放大器30之增益大小為零，此時，運算放大器502可視為一電壓隨耦器，其輸出端的電壓等於參考電壓Vref ，同時隔絕輸入訊號Vin 。邏輯控制器312並透過快充訊號SCharge 來控制快充電路506導通，以根據參考電壓Vref ，對輸入訊號Vin 進行充電。另一方面，於脈衝寬度調變模組308中，邏輯控制器312透過控制訊號SDDRV 來控制驅動電路608關閉，同時開啟內部回授路徑610，避免於輸出電壓Vout 產生突波，進而防止爆音。
接著，邏輯控制器312判斷參考電壓Vref 是否大於輸出電壓Vout 之一特定比例。當參考電壓Vref 達到輸出電壓Vout 之該特定比例時，邏輯控制器312透過控制訊號SDDRV 來控制驅動電路608開啟，使得輸出電壓Vout 可開始跟隨參考電壓Vref 的曲線上升，由於輸出電壓Vout 係以該特定比例跟隨參考電壓Vref 的曲線上升，因此輸出電壓Vout 不會突然改變而造成爆音。舉例來說，如第10B圖及第10C圖所示，於時間ta2 ，當參考電壓Vref 達到輸出電壓Vout 之1/4時，邏輯控制器312透過控制訊號SDDRV 來控制驅動電路608開啟，使得輸出電壓Vout 可開始跟隨參考電壓Vref 的曲線上升，並透過脈衝寬度調變模組308中的電阻Rf及Rfx調整，使得參考電壓Vref 及輸出電壓Vout 以Vref =Vout /4的比例上升。由於輸出電壓Vout 開始上升的特定比例以及輸出電壓Vout 跟隨參考電壓Vref 的曲線上升之比例 相同，因此輸出電壓Vout 不會突然改變而造成爆音。此時，由於驅動電路608經由電阻回授至誤差放大器602的迴路已穩定，邏輯控制器312可關閉內部回授路徑610。
接著，邏輯控制器312判斷參考電壓Vref 是否達到一目標電壓。於時間ta3 ，當參考電壓Vref 達到該目標電壓時，參考電壓產生器304控制參考電壓Vref 維持於該目標電壓。舉例來說，於一實施例中，Vout =VCC /2可使得訊號擺幅達到最大，且由於參考電壓Vref 及輸出電壓Vout 呈現Vref =Vout /4之比例關係，因此，參考電壓Vref 之目標電壓可為VCC /8。此時，偏壓已建立完成，參考電壓Vref 維持於目標電壓，輸出電壓Vout 等於輸入電源VCC 的二分之一，且輸入訊號Vin 之偏壓等於參考電壓Vref 。於是邏輯控制器312透過靜音訊號SMute 來關閉靜音開關504，並透過快充訊號SCharge 來控制快充電路506關閉，單端輸出D類放大器30即可進入正常操作模式。
於單端輸出D類放大器30之正常操作模式中，邏輯控制器312持續偵測停止訊號SD及輸入電源VCC ，以判斷何時需進入停止模式或斷電模式。當邏輯控制器312偵測到停止訊號SD啟動時，單端輸出D類放大器30開始執行停止流程110。如第11圖所示，停止流程110包含以下步驟：
步驟1100：開始。
步驟1102：邏輯控制器312開啟靜音開關504，以控制單端輸出D類放大器30之增益大小為零。
步驟1104：參考電壓產生器304控制參考電壓Vref 下降，使得輸出電壓Vout 以一特定比例跟隨參考電壓Vref 下降之曲線下降。
步驟1106：結束。
根據停止流程110，於邏輯控制器312偵測到停止訊號SD啟動時，會先開啟靜音開關504，以控制單端輸出D類放大器30之增益大小為零，避免輸入訊號Vin 繼續被放大而於電聲轉換裝置SPK發出聲音。此時參考電壓產生器304控制參考電壓Vref 下降，使得輸出電壓Vout 以一特定比例跟隨參考電壓Vref 下降之曲線下降。請參考第12圖，第12圖為停止訊號SD啟動之示意圖。於時間tb1 ，當參考電壓Vref 下降時，輸出電壓Vout 跟隨參考電壓Vref 下降之曲線下降，且兩者之間維持Vref =Vout /4的關係。直到Vref =Vout =0時(即時間tb2 )，參考電壓Vref 已完成放電，並結束停止流程110。較佳地，當參考電壓Vref 以S形曲線方式下降時，可使電聲轉換裝置SPK發生的爆音干擾降到最低。
另一方面，當邏輯控制器312偵測到電源關閉時，表示輸入電源VCC 之電壓下降。請參考第13圖，第13圖為輸入電源VCC 之電壓以一適當的速率下降之示意圖。若輸入電源VCC 之電壓以一適當的速率下降，且下降速率小於參考電壓Vref 之下降速率。此時參考電壓產生器304控制參考電壓Vref 下降，使得輸出電壓Vout 以一特定比例跟隨參考電壓Vref 下降之曲線下降。較佳地，當參考電壓Vref 以S形曲線方式下降時，可使電聲轉換裝置SPK發生的爆音干擾降到最低。
除此之外，請參考第14A圖，第14A圖為輸入電源VCC 之電壓快速下降而無基極選擇功能之示意圖。如第14A圖所示，若輸入電源VCC 之電壓快速下降，且下降速率遠大於參考電壓Vref 之下降速率時，輸出電壓Vout 會跟隨輸入電源VCC 之電壓迅速下降，而無法以一特定比例跟隨參考電壓Vref 下降之曲線下降，因而於電聲轉換裝置SPK產生爆音。請參考第14B圖及第14C圖，第14B圖及第14C圖為一驅動電路之示意圖。於第14B圖中，驅動電路之上橋電晶體為P型金屬氧化半導體電晶體(PMOS)1402，此電晶體之基極耦接於輸入電源VCC 。於第14C圖中，驅動電路之上橋電晶體為N型金屬氧化半導體電晶體(NMOS)1404，此電晶體之基極耦接於輸出端OUT_SW。當輸入電源VCC 之電壓迅速下降並下降至輸出電壓Vout 以下時，電流由輸出端OUT_SW經由電晶體1402或電晶體1404中的寄生二極體流至輸入電源VCC ，使得輸出電壓Vout 跟隨輸入電源VCC 之電壓迅速下降。
因此，當輸入電源VCC 之電壓快速下降，且下降速率遠大於參考電壓Vref 之下降速率時，邏輯控制器312會透過基極選擇訊號SELbody 控制驅動電路608啟動基極選擇功能，避免電流由輸出端OUT_SW流至輸入電源VCC ，使得輸出電壓Vout 跟隨輸入電源VCC 之電壓迅速下降。如第15A圖所示，第15A圖為輸入電源VCC 之電 壓快速下降而啟動基極選擇功能之示意圖。如第15A圖所示，若輸入電源VCC 之電壓快速下降，且下降速率遠大於參考電壓Vref 之下降速率時，於輸入電源VCC 之電壓下降至低於輸出電壓Vout 的瞬間(即時間tc1 )，基極選擇功能啟動。此時，輸出電壓Vout 會開始緩慢下降，而電聲轉換裝置SPK於時間tc1 產生一極小爆音。此爆音遠小於第14A圖中的爆音，甚至於無法聽見。
關於基極選擇功能的詳細操作可參考第15B圖及第15C圖，第15B圖及第15C圖為啟動基極選擇功能之驅動電路608之示意圖。於第15B圖中，驅動電路608之上橋電晶體為P型金屬氧化半導體電晶體1502，電晶體1502之基極耦接於輸入電源VCC 。當電源VCC 之電壓快速下降至低於輸出電壓Vout 時(即時間tc1 )，邏輯控制器312透過基極選擇訊號SELbody 控制電晶體1502之基極切換至輸出端OUT_SW，使得電流無法從輸出端OUT_SW經由電晶體1502的寄生二極體流至輸入電源VCC 。於第15C圖中，驅動電路608之上橋電晶體為N型金屬氧化半導體電晶體1504，電晶體1504之基極耦接於輸出端OUT_SW。當電源VCC 之電壓快速下降至低於輸出電壓Vout 時(即時間tc1 )，邏輯控制器312透過基極選擇訊號SELbody 控制電晶體1504之基極切換至輸入電源VCC ，使得電流無法由輸出端OUT_SW經由電晶體1504的寄生二極體流至輸入電源VCC 。
結合上述基極選擇功能，於輸入電源VCC 之電壓快速下降，且其下降速率大於參考電壓Vref 之下降速率時，單端輸出D類放大器 30的運作方式，可歸納為快速斷電流程160。如第16圖所示，快速斷電流程160包含以下步驟：
步驟1600：開始。
步驟1602：邏輯控制器312開啟靜音開關504，以控制單端輸出D類放大器30之增益大小為零。
步驟1604：參考電壓產生器304控制參考電壓Vref 下降，使得輸出電壓Vout 以一特定比例跟隨參考電壓Vref 下降之曲線下降。
步驟1606：邏輯控制器312判斷輸入電源VCC 之電壓是否低於輸出電壓Vout 。若是，則啟動基極選擇功能，並執行步驟1608；若否，則執行步驟1608。
步驟1608：邏輯控制器312判斷輸入電源VCC 之電壓是否低於臨界電壓Vth 。若是，則執行步驟1610；若否，則執行步驟1604。
步驟1610：參考電壓產生器304控制參考電壓Vref 下降至零。
步驟1612：邏輯控制器312關閉驅動電路608，以停止控制輸出電壓Vout 以該特定比例跟隨參考電壓Vref 下降之曲線下降。
步驟1614：結束。
根據快速斷電流程160，於邏輯控制器312偵測到輸入電源VCC 之電壓快速下降，且其下降速率大於參考電壓Vref 之下降速率時，會先開啟靜音開關504，以控制單端輸出D類放大器30之增益大小 為零，避免輸入訊號Vin 繼續被放大而於電聲轉換裝置SPK發出聲音。此時參考電壓產生器304控制參考電壓Vref 下降，使得輸出電壓Vout 以一特定比例跟隨參考電壓Vref 下降之曲線下降。較佳地，當參考電壓Vref 以S形曲線方式下降時，可使電聲轉換裝置SPK發生的爆音干擾降到最低。此時邏輯控制器312會判斷輸入電源VCC 之電壓是否低於輸出電壓Vout 。若輸入電源VCC 之電壓低於輸出電壓Vout 時，邏輯控制器312會透過基極選擇訊號SELbody 控制驅動電路608啟動基極選擇功能，以避免電流由驅動電路之輸出端OUT_SW流至輸入電源VCC ，使得輸出電壓Vout 跟隨輸入電源VCC 之電壓下降。關於基極選擇功能之詳細操作方式可參考前文，於此不再贅述。
接著，邏輯控制器312判斷輸入電源VCC 之電壓是否低於臨界電壓Vth 。當輸入電源VCC 之電壓低於臨界電壓Vth 時，單端輸出D類放大器30進入電壓過低鎖定模式。此時參考電壓產生器304控制參考電壓Vref 下降至零，以等待下一次電源開啟時重新充電。而邏輯控制器312透過驅動電路停止訊號SDDRV 來控制驅動電路608關閉。此時輸出端進入高阻抗的狀態，因此輸出電壓Vout 會以極緩慢的速率下降。
另一方面，於輸入電源VCC 之電壓緩慢下降，且其下降速率小於參考電壓Vref 之下降速率時，單端輸出D類放大器30的運作方式，可歸納為慢速斷電流程170。如第17圖所示，慢速斷電流程170 包含以下步驟：
步驟1700：開始。
步驟1702：邏輯控制器312判斷輸入電源VCC 之電壓是否低於臨界電壓Vth 。若是，則執行步驟1704；若否，則繼續執行步驟1702。
步驟1704：參考電壓產生器304控制參考電壓Vref 下降至零。
步驟1706：邏輯控制器312控制驅動電路608關閉，以停止控制輸出電壓Vout 以該特定比例跟隨參考電壓Vref 下降之曲線下降。
步驟1708：結束。
根據慢速斷電流程170，於邏輯控制器312偵測到輸入電源VCC 之電壓緩慢下降，且其下降速率小於參考電壓Vref 之下降速率時，如第18圖所示，第18圖為本發明實施例輸入電源VCC 之電壓緩慢下降之示意圖。於時間td1 ，由於參考電壓Vref 為輸入電源VCC 之電壓之一固定比例，參考電壓Vref 會跟隨輸入電源VCC 緩慢下降，使得輸出電壓Vout 亦跟隨參考電壓Vref 及輸入電源VCC 下降。當輸入電源VCC 之電壓下降至低於臨界電壓Vth 時(即時間td2 )，單端輸出D類放大器30進入電壓過低鎖定模式。此時參考電壓產生器304控制參考電壓Vref 下降至零，以等待下一次電源開啟時重新充電。而邏輯控制器312透過驅動電路停止訊號SDDRV 來控制驅動電路608關閉。此時輸出端進入高阻抗的狀態，因此輸出電壓Vout 會以極緩慢的速率下降。於時間td2 ，輸出電壓Vout 之下降速率改變時， 於電聲轉換裝置SPK會產生一微小爆音，但由於輸出電壓Vout 之下降速率極為緩慢，此微小爆音通常無法聽見。
值得注意的是，本發明之主要精神在於單端輸出D類放大器中降低爆音。本領域具通常知識者當可據以進行修飾或變化，而不限於此。舉凡透過以S形曲線上升/下降之參考電壓及輸出電壓、電源偵測、輸出電壓偵測、基極選擇功能及內部回授路徑等方式，於電源開啟/關閉及停止訊號啟動/解除時控制輸出電壓，以避免輸出電壓快速地上升及下降，進而降低爆音的方式，皆在本發明所保護的範圍內。舉例來說，低通濾波器314係透過電感L4及電容C4實現，但低通濾波器亦可透過電阻及電容或其它方式實現，本領域具通常知識者可根據系統需求來決定使用何種低通濾波器。除此之外，可調增益級306係利用可變電阻R1及R2，藉由調整電阻值來調整單端輸出D類放大器之增益大小。亦可使用其它數目的可變電阻來實現調整增益的功能，例如透過單一可變電阻，將運算放大器502之輸入端耦接至可變電阻中不同點，以調整單端輸出D類放大器之增益大小。若單端輸出D類放大器之增益大小固定，亦可使用固定阻值的電阻來實現。
於習知技術中，解決爆音問題的方式通常是於輸出端使用較大的電阻及電容或其它方式，以提高時間常數來增加輸出電壓之偏壓建立的時間，進而避免爆音干擾。但當輸出電壓之偏壓需要在較短時間內建立時(如電源開啟/關閉或停止訊號啟動/解除)，爆音干 擾則可能發生。相較之下，本發明可透過以S形曲線上升/下降之參考電壓及輸出電壓、電源偵測、輸出電壓偵測、基極選擇功能及內部回授路徑等方式，於電源開啟/關閉及停止訊號啟動/解除時控制輸出電壓，以避免輸出電壓快速地上升及下降，進而降低爆音。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10‧‧‧橋接式負載
102‧‧‧上橋電晶體
104‧‧‧下橋電晶體
106‧‧‧上橋電晶體
108‧‧‧下橋電晶體
L1、L2‧‧‧電感
C1、C2‧‧‧電容
F1、F2‧‧‧低通濾波器
VCC‧‧‧電源供應端
GND‧‧‧地端
115‧‧‧電聲轉換裝置
I1、I2‧‧‧電流
20‧‧‧單端輸出
202‧‧‧上橋電晶體
204‧‧‧下橋電晶體
L1’‧‧‧電感
C1’、C3‧‧‧電容
F1’‧‧‧低通濾波器
I1’、I2’‧‧‧電流
30‧‧‧單端輸出D類放大器
302‧‧‧輸入訊號產生器
304‧‧‧參考電壓產生器
306‧‧‧可調增益級
308‧‧‧脈衝寬度調變模組
310‧‧‧電源供應裝置
312‧‧‧邏輯控制器
314‧‧‧低通濾波器
Cc ‧‧‧耦合電容
SPK‧‧‧電聲轉換裝置
Vin ‧‧‧輸入訊號
Vref ‧‧‧參考電壓
Va ‧‧‧增益訊號
VCC ‧‧‧輸入電源
OUTSW ‧‧‧脈衝寬度調變訊號
Vout ‧‧‧輸出電壓
402、404、406‧‧‧曲線
412、414、416‧‧‧波形
R1、R2‧‧‧可變電阻
502‧‧‧運算放大器
504‧‧‧靜音開關
506‧‧‧快充電路
SMute ‧‧‧靜音訊號
SCharge ‧‧‧快充訊號
Ri、Rf、Rfx‧‧‧電阻
602‧‧‧誤差放大器
604‧‧‧鋸齒波產生器
606‧‧‧比較器
608‧‧‧驅動電路
610‧‧‧內部回授路徑
SDDRV ‧‧‧控制訊號
L4‧‧‧電感
C4‧‧‧電容
SD‧‧‧停止訊號
Vth ‧‧‧臨界電壓
SDref ‧‧‧參考電壓停止訊號
SELbody ‧‧‧誤差放大器
702、704、706、708‧‧‧比較器
80‧‧‧流程
800~814‧‧‧步驟
90‧‧‧流程
900~926‧‧‧步驟
ta1 、ta2 、ta3 ‧‧‧時間
110‧‧‧流程
1100~1106‧‧‧步驟
tb1 、tb2 ‧‧‧時間
1402‧‧‧P型金屬氧化半導體電晶體
1404‧‧‧N型金屬氧化半導體電晶體
OUT_SW‧‧‧輸出端
tc1 ‧‧‧時間
1502‧‧‧P型金屬氧化半導體電晶體
1504‧‧‧N型金屬氧化半導體電晶體
160‧‧‧流程
1600~1614‧‧‧步驟
170‧‧‧流程
1700~1708‧‧‧步驟
td1 、td2 ‧‧‧時間
第1A圖及第1B圖為習知橋接式負載架構之一音訊放大器輸出級之不同電流流向之示意圖。
第2A圖及第2B圖為習知單端輸出架構之一音訊放大器輸出級之不同電流流向之示意圖。
第3圖為本發明實施例具有防爆音功能之一單端輸出D類放大器之示意圖。
第4A圖為本發明實施例一單端輸出D類放大器之一參考電壓以不同電壓曲線上升之示意圖。
第4B圖為本發明實施例一單端輸出D類放大器之一參考電壓以不同電壓曲線上升所對應之電聲轉換裝置波形之示意圖。
第5圖為第3圖中可調增益級之一實施例之示意圖。
第6圖為第3圖中脈衝寬度調變模組及低通濾波器之一實施例之示意圖。
第7圖為第3圖中邏輯控制器之一實施例之示意圖。
第8圖為本發明實施例一操作流程之示意圖。
第9A圖及第9B圖為本發明實施例一建立偏壓流程之示意圖。
第10A圖為本發明實施例一輸出電壓未放電完全時電源開啟或停止訊號解除之示意圖。
第10B圖為本發明實施例電源開啟或停止訊號解除而未包含一內部回授路徑之示意圖。
第10C圖為本發明實施例電源開啟或停止訊號解除之示意圖。
第11圖為本發明實施例一停止流程之示意圖。
第12圖為本發明實施例一停止訊號啟動之示意圖。
第13圖為本發明實施例一輸入電源之電壓以一適當的速率下降之示意圖。
第14A圖為本發明實施例一輸入電源之電壓快速下降而無基極選擇功能之示意圖。
第14B圖及第14C圖為一驅動電路之示意圖。
第15A圖為本發明實施例一輸入電源之電壓快速下降而啟動基極選擇功能之示意圖。
第15B圖及第15C圖為啟動基極選擇功能之一驅動電路之示意圖。
第16圖為本發明實施例一快速斷電流程之示意圖。
第17圖為本發明實施例一慢速斷電流程之示意圖。
第18圖為本發明實施例一輸入電源之電壓緩慢下降之示意圖。
30‧‧‧單端輸出D類放大器
302‧‧‧輸入訊號產生器
304‧‧‧參考電壓產生器
306‧‧‧可調增益級
308‧‧‧脈衝寬度調變模組
310‧‧‧電源供應裝置
312‧‧‧邏輯控制器
314‧‧‧低通濾波器
Cc ‧‧‧耦合電容
SPK‧‧‧電聲轉換裝置
Vin ‧‧‧輸入訊號
Vref ‧‧‧參考電壓
Va ‧‧‧增益訊號
VCC ‧‧‧輸入電源
OUTSW ‧‧‧脈衝寬度調變訊號
Vout ‧‧‧輸出電壓

Claims (31)

  1. 一種具有防爆音功能之單端輸出D類放大器，包含有：一輸入訊號產生器，用來產生一輸入訊號；一電源供應裝置，用來供應一輸入電源；一參考電壓產生器，用來產生一參考電壓；一可調增益級，耦接於該參考電壓產生器及該輸入訊號產生器，用來根據該參考電壓，產生一增益訊號，並調整該單端輸出D類放大器之一增益的大小；一脈衝寬度調變(Pulse-width modulation，PWM)模組，耦接於該參考電壓產生器、該可調增益級及該電源供應裝置，用來根據該參考電壓、該增益訊號及該輸入電源，輸出一脈衝寬度調變訊號；一低通濾波器，耦接於該脈衝寬度調變模組，用來對該脈衝寬度調變訊號進行低通濾波，以產生一輸出電壓；以及一邏輯控制器，耦接於該電源供應裝置、該參考電壓產生器、該可調增益級及該脈衝寬度調變模組，用來根據該輸入電源、該參考電壓及該脈衝寬度調變訊號，產生至少一控制訊號，以控制該參考電壓產生器、該可調增益級及該脈衝寬度調變模組。
  2. 如請求項1所述之單端輸出D類放大器，另包含有：一耦合電容，耦接於該低通濾波器，用來取出該輸出電壓之交流成分；以及 一電聲轉換裝置，耦接於該耦合電容，用來輸出音源訊號，以發出聲音。
  3. 如請求項1所述之單端輸出D類放大器，其中該參考電壓產生器控制該參考電壓以一S形曲線上升及下降。
  4. 如請求項1所述之單端輸出D類放大器，其中該可調增益級包含有：至少一可變電阻，用來調整該單端輸出D類放大器之該增益的大小；一運算放大器，用來根據該輸入訊號及該參考電壓，輸出該增益訊號，該運算放大器包含有：一第一輸入端，耦接於該至少一可變電阻；一第二輸入端，耦接於該參考電壓產生器；以及一輸出端，用來輸出該增益訊號；一靜音開關，耦接於該至少一可變電阻、該運算放大器及該邏輯控制器，用來控制該單端輸出D類放大器之該增益的大小；以及一快充電路，耦接於該輸入訊號產生器及該運算放大器之該輸出端，用來根據該參考電壓，對該輸入訊號充電。
  5. 如請求項4所述之單端輸出D類放大器，其中當該邏輯控制器控制該靜音開關開啟時，該靜音開關控制該單端輸出D類放大 器之該增益的大小為零。
  6. 如請求項1所述之單端輸出D類放大器，其中該脈衝寬度調變模組包含有：至少一電阻，用來提供輸出訊號迴授路徑及決定該脈衝寬度調變模組之閉迴增益及設定輸出電壓與參考電壓之特定比例；一誤差放大器，耦接於該至少一電阻及該參考電壓產生器，用來決定該參考電壓之該目標電壓；一鋸齒波產生器，用來產生一鋸齒波訊號，該鋸齒波訊號之頻率決定該脈衝寬度調變訊號之頻率；一第一比較器，耦接於該鋸齒波產生器及該誤差放大器，用來產生該脈衝寬度調變訊號；以及一驅動電路，耦接於該第一比較器，用來輸出該脈衝寬度調變訊號，以及提供一基極選擇功能。
  7. 如請求項6所述之單端輸出D類放大器，其中該邏輯控制器係於該輸入電源之電壓小於該輸出電壓時，控制該驅動電路啟動該基極選擇功能，以避免一電流由該驅動電路之一輸出端流至該電源供應裝置，使得該輸出電壓跟隨該輸入電源之電壓下降。
  8. 如請求項7所述之單端輸出D類放大器，其中當該驅動電路之一上橋電晶體為一P型金屬氧化半導體電晶體(PMOS)時， 該邏輯控制器控制該驅動電路將該P型金屬氧化半導體電晶體之一基極耦接至該驅動電路之該輸出端。
  9. 如請求項7所述之單端輸出D類放大器，其中當該驅動電路之一上橋電晶體為一N型金屬氧化半導體電晶體(NMOS)時，該邏輯控制器控制該驅動電路將該N型金屬氧化半導體電晶體之一基極耦接至該電源供應裝置。
  10. 如請求項1所述之單端輸出D類放大器，其中該脈衝寬度調變模組包含有一內部回授路徑，用來避免該脈衝寬度調變模組之迴路未穩定時於該輸出電壓產生一突波，進而防止爆音。
  11. 如請求項1所述之單端輸出D類放大器，其中該邏輯控制器包含有一第二比較器，用來判斷該參考電壓是否大於該輸出電壓之一特定比例。
  12. 如請求項1所述之單端輸出D類放大器，其中該邏輯控制器包含有一第三比較器，用來判斷該輸入電源之電壓是否小於該輸出電壓。
  13. 如請求項1所述之單端輸出D類放大器，其中該脈衝寬度調變訊號之頻率遠大於人類所能聽到的一聽覺頻率。
  14. 一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源開始供應或一停止訊號解除時降低爆音，該防爆音控制方法包含有：開啟一靜音開關，以控制該單端輸出D類放大器之一增益的大小為零；重置一參考電壓，並控制該參考電壓上升；開啟一快充電路，以根據該參考電壓，對一輸入訊號充電；關閉一脈衝寬度調變(Pulse-width modulation，PWM)模組中之一驅動電路；以及開啟該脈衝寬度調變模組中之一內部回授路徑，以避免該脈衝寬度調變模組之迴路未穩定時於一輸出電壓產生一突波，進而防止爆音。
  15. 如請求項14所述之防爆音控制方法，其中控制該參考電壓上升係控制該參考電壓以一S形曲線上升。
  16. 如請求項14所述之防爆音控制方法，其中當該參考電壓上升至大於該輸出電壓之一特定比例時，執行以下步驟：開啟該脈衝寬度調變模組中之該驅動電路，以控制該輸出電壓以該特定比例跟隨該參考電壓上升之曲線上升；以及關閉該脈衝寬度調變模組中之該內部回授路徑。
  17. 如請求項16所述之防爆音控制方法，其中控制該輸出電壓以該 特定比例跟隨該參考電壓上升之曲線上升之步驟包含有：根據該參考電壓，產生一脈衝寬度調變訊號，其中該脈衝寬度調變訊號之一責任週期係對應於該參考電壓的大小；以及將該脈衝寬度調變訊號之該責任週期乘上一輸入電源之電壓大小，以產生該輸出電壓。
  18. 如請求項14所述之防爆音控制方法，其中當該參考電壓上升至一目標電壓時，執行以下步驟：控制該參考電壓維持於該目標電壓；關閉該靜音開關及該快充電路；以及開始根據該輸入訊號，輸出該輸出電壓。
  19. 如請求項18所述之防爆音控制方法，其中根據該輸入訊號，輸出該輸出電壓之步驟包含有：放大該輸入訊號；根據被放大之該輸入訊號，產生一脈衝寬度調變訊號，其中該脈衝寬度調變訊號之一責任週期係對應於該輸入訊號的電壓大小；以及將該脈衝寬度調變訊號之該責任週期乘上一輸入電源之電壓大小，以產生該輸出電壓。
  20. 一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一停止訊號啟動時降低爆音，該防爆音控制方法包含有： 開啟一靜音開關，以控制該單端輸出D類放大器之一增益的大小為零；以及控制一參考電壓下降，使得一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
  21. 如請求項20所述之防爆音控制方法，其中控制該參考電壓下降係控制該參考電壓以一S形曲線下降。
  22. 如請求項20所述之防爆音控制方法，其中該輸出電壓以該特定比例跟隨該參考電壓下降之曲線下降之步驟包含有：根據該參考電壓，產生一脈衝寬度調變訊號，其中該脈衝寬度調變訊號之一責任週期係對應於該參考電壓的大小；以及將該脈衝寬度調變訊號之該責任週期乘上一輸入電源之電壓大小，以產生該輸出電壓。
  23. 如請求項20所述之防爆音控制方法，其中當該參考電壓下降至零時，停止下降該參考電壓。
  24. 一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源之電壓快速下降時降低爆音，該防爆音控制方法包含有：開啟一靜音開關，以控制該單端輸出D類放大器之一增益的大小為零；以及 控制一參考電壓下降，使得一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
  25. 如請求項24所述之防爆音控制方法，其中控制該參考電壓下降係控制該參考電壓以一S形曲線下降。
  26. 如請求項24所述之防爆音控制方法，其中該輸出電壓以該特定比例跟隨該參考電壓下降之曲線下降之步驟包含有：根據該參考電壓，產生一脈衝寬度調變訊號，其中該脈衝寬度調變訊號之一責任週期係對應於該參考電壓的大小；以及將該脈衝寬度調變訊號之該責任週期乘上一輸入電源之電壓大小，以產生該輸出電壓。
  27. 如請求項24所述之防爆音控制方法，其中當該輸入電源之電壓下降至低於該輸出電壓時，啟動一基極選擇功能，用來避免一電流由輸出該輸出電壓之一驅動電路之一輸出端流至供應該輸入電源之一電源供應裝置，使得該輸出電壓跟隨該輸入電源之電壓下降。
  28. 如請求項27所述之防爆音控制方法，其中當該驅動電路之一上橋電晶體為一P型金屬氧化半導體電晶體(PMOS)時，將該P型金屬氧化半導體電晶體之一基極耦接至該驅動電路之該輸出端。
  29. 如請求項27所述之防爆音控制方法，其中當該驅動電路之一上橋電晶體為一N型金屬氧化半導體電晶體(NMOS)時，將該N型金屬氧化半導體電晶體之一基極耦接至該電源供應裝置。
  30. 如請求項24所述之防爆音控制方法，其中當該輸入電源之電壓下降至低於一預設值時，另執行以下步驟：控制該參考電壓下降至零；以及停止控制該輸出電壓以該特定比例跟隨該參考電壓下降之曲線下降。
  31. 一種用於一單端輸出D類放大器之防爆音控制方法，用於偵測到一輸入電源之電壓緩慢下降，且該輸入電源之電壓下降至低於一預設值時降低爆音，該防爆音控制方法包含有：控制一參考電壓下降至零；以及停止控制一輸出電壓以一特定比例跟隨該參考電壓下降之曲線下降。
TW101131529A 2012-08-30 2012-08-30 具有防爆音功能之單端輸出ｄ類放大器 TWI508430B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101131529A TWI508430B (zh) 2012-08-30 2012-08-30 具有防爆音功能之單端輸出ｄ類放大器
US13/684,166 US9041461B2 (en) 2012-08-30 2012-11-22 Pop-free single-ended output class-D amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131529A TWI508430B (zh) 2012-08-30 2012-08-30 具有防爆音功能之單端輸出ｄ類放大器

Publications (2)

Publication Number Publication Date
TW201409930A TW201409930A (zh) 2014-03-01
TWI508430B true TWI508430B (zh) 2015-11-11

Family

ID=50186704

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131529A TWI508430B (zh) 2012-08-30 2012-08-30 具有防爆音功能之單端輸出ｄ類放大器

Country Status (2)

Country Link
US (1) US9041461B2 (zh)
TW (1) TWI508430B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9332344B2 (en) * 2013-06-13 2016-05-03 Turtle Beach Corporation Self-bias emitter circuit
US8988911B2 (en) * 2013-06-13 2015-03-24 Turtle Beach Corporation Self-bias emitter circuit
KR101601370B1 (ko) * 2013-12-05 2016-03-09 현대자동차주식회사 자동차용 ａｖｎ 시스템의 앰프 리셋 시스템 및 방법
CN104201996B (zh) * 2014-08-29 2017-07-07 青岛海信电器股份有限公司 一种用于d类功率放大器的反馈电路及电子设备
CN107005207B (zh) * 2014-10-24 2020-09-29 塞瑞斯逻辑公司 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器
EP3224945B1 (en) * 2014-11-26 2020-11-25 Icepower A/S A system and method for close-down pop reduction
GB2565293A (en) * 2017-08-07 2019-02-13 Reid Acoustic Designs Ltd An error amplifier
US11041890B2 (en) 2017-10-20 2021-06-22 Synaptics Incorporated Current measurement at a switching amplifier output
US11005427B2 (en) * 2018-08-27 2021-05-11 Rgb Systems, Inc. Audible noise reduction in an audio power amplifier
CN112865730A (zh) * 2019-11-27 2021-05-28 瑞昱半导体股份有限公司 D类放大器电路及音频放大方法
TWI721750B (zh) * 2020-01-06 2021-03-11 晶豪科技股份有限公司 Ｄ類功率放大器電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier
TW200935404A (en) * 2008-02-15 2009-08-16 Hon Hai Prec Ind Co Ltd Pop noise suppression apparatus and audio output system utilizing the same
US7932711B2 (en) * 2006-12-22 2011-04-26 Texas Instruments Incorporated Pop noise suppression technique
US20120013403A1 (en) * 2010-07-15 2012-01-19 Hitachi, Ltd. Amplifier circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4513021B2 (ja) * 2005-12-28 2010-07-28 ソニー株式会社 ディジタルアンプ装置及びディジタルアンプ装置のミュート方法
US7427893B2 (en) * 2006-06-15 2008-09-23 Kwang-Hwa Liu Circuit and method for controlling the power mode a class-D amplifier
CN102984629B (zh) * 2011-09-06 2014-12-17 昂宝电子（上海）有限公司 用于音频放大系统中降噪的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6940345B2 (en) * 2003-12-31 2005-09-06 Intel Corporation Supplying a ramp voltage to an amplifier
US7932711B2 (en) * 2006-12-22 2011-04-26 Texas Instruments Incorporated Pop noise suppression technique
TW200935404A (en) * 2008-02-15 2009-08-16 Hon Hai Prec Ind Co Ltd Pop noise suppression apparatus and audio output system utilizing the same
US20120013403A1 (en) * 2010-07-15 2012-01-19 Hitachi, Ltd. Amplifier circuit

Also Published As

Publication number Publication date
US20140062592A1 (en) 2014-03-06
TW201409930A (zh) 2014-03-01
US9041461B2 (en) 2015-05-26

Similar Documents

Publication Publication Date Title
TWI508430B (zh) 具有防爆音功能之單端輸出ｄ類放大器
TWI661669B (zh) 多級放大器
US9955257B2 (en) Class-D audio amplifier
US9236837B2 (en) System and method for low distortion capacitive signal source amplifier
US10283989B1 (en) Electrical power converter and detachable energy storage reservoir
US8872581B2 (en) Class-D power amplifier capable of reducing electromagnetic interference and triangular wave generator thereof
TWI442696B (zh) 一種用於音頻系統之抑制爆裂音的三級電源供應順序電路
US11139784B2 (en) Audio play circuit and audio play device
WO2013127216A1 (zh) D类音频功率放大电路中实现自适应功能的电路结构
CN103346740A (zh) 用于抑制噪声的d类音频功率放大器及其音频信号处理方法
US10321230B2 (en) Switching in an audio system with multiple playback paths
JP2009060466A (ja) Ｄ級増幅装置
TW202137684A (zh) 電源轉換器
TWI444054B (zh) 可去爆音之聲頻控制器及去爆音方法
TWI571055B (zh) 可降低電磁干擾與電源擾動之切換式驅動器
US8115542B2 (en) Variable frequency class-D amplifier, control method thereof, and ramp generator therefor
CN101924969B (zh) 可去爆音的声频控制器及去爆音方法
TWI531153B (zh) 音訊放大裝置
JP5438483B2 (ja) 増幅回路、その起動方法、およびそれらを用いたオーディオ再生装置ならびに電子機器
Jiang et al. Integrated pop-click noise suppression, EMI reduction, and short-circuit detection for class-D audio amplifiers
US20220029537A1 (en) Optimizing transitions between operational modes in a bypassable power converter
US10263584B1 (en) Calibration of a dual-path pulse width modulation system
TW202118221A (zh) 放大器及用於控制放大器的方法
US9991852B2 (en) System and method for close-down pop reduction
US9065398B2 (en) Amplifying circuit capable of suppressing spikes of an audio signal