JP4524731B2 - チップ型電子部品 - Google Patents
チップ型電子部品 Download PDFInfo
- Publication number
- JP4524731B2 JP4524731B2 JP2001239606A JP2001239606A JP4524731B2 JP 4524731 B2 JP4524731 B2 JP 4524731B2 JP 2001239606 A JP2001239606 A JP 2001239606A JP 2001239606 A JP2001239606 A JP 2001239606A JP 4524731 B2 JP4524731 B2 JP 4524731B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- type electronic
- electronic component
- shape
- chip element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、チップ素子の端部を角錐状に形成して信頼性を向上したチップ型電子部品に係り、特に積層セラミックチップコンデンサに好適なものである。
【0002】
【従来の技術】
従来の一般的なチップ型電子部品は、例えば内部電極とセラミック層とを交互に複数層積層して形成されたチップ素子の両端部に、これら内部電極と接続された端子電極をそれぞれ配置した構造となっている。そして、このチップ素子の端部は、チップ素子の上下面である積層面に対して略垂直の平面として形成されていた。
しかし、このような従来のチップ型電子部品では、チップ素子の端部を切断する際にチップ素子の形状が変化するのに伴って、チップ型電子部品の形状が不安定化する虞を有していた。
【0003】
さらに、端子電極をチップ素子の端部に形成する時に、図6(A)の上から下に順に示すようにチップ素子112の平面状に形成された端部114全体で、槽内の電極ペーストPの液面に一気に接触することになる。この為、接触時のショックで気泡Kを電極ペーストP内に抱き込み易く、結果として端子電極116に空孔であるボイドが発生する虞を有していた。
また、従来のチップ型電子部品110では、チップ素子112の積層面118に対して端部114が略垂直に形成されている関係から、図7(A)に示すように、端子電極116の膜厚が不均一になり易く、結果として、端子電極116の焼結が不安定となっていた。
【0004】
一方、このチップ型電子部品110を検査する際には、検査装置40の図8(A)に示す搬送レール41に沿って多数のチップ型電子部品110を連続的に搬送し、案内部材であるインデックス機42に順次供給するようにしている。しかし、チップ素子112の端部114が上記の構造になっていると、このインデックス機42への供給時において各チップ型電子部品110間の境界が判り難くなって、CCDカメラ等の判別装置43による判別が困難となってしまう。この為、搬送レール41からのチップ型電子部品110の分離時に、チップ型電子部品110の角がシャッタ44にかみ込まれ易く、チップ型電子部品110に摩擦ストレスが発生する欠点があった。
【0005】
また、このチップ型電子部品110を基板へ半田付けする際には、基板の必要箇所にクリーム半田を予め配置しておくリフロー半田付け処理が一般に用いられている。しかし、このリフロー半田付け処理に際して、チップ素子112の端部114が上記の構造では、クリーム半田が溶融した時の表面張力の相違によりチップ立ちが発生して、チップ型電子部品110を基板へ適正に装着できない虞を有していた。
【0006】
【発明が解決しようとする課題】
以上より、従来のチップ型電子部品110を構成するチップ素子112の端部114が、チップ素子112の積層面118に対して略垂直に形成されるのに伴い、上記のような種々の不具合を生じ、結果としてチップ型電子部品110の信頼性が低くなるという欠点を有していた。
本発明は上記事実を考慮し、チップ素子の両端部をそれぞれ角錐状に形成することで、信頼性を向上したチップ型電子部品を提供することを目的とする。
【0007】
【課題を解決するための手段】
請求項1によるチップ型電子部品は、内部導体を内蔵したチップ素子の端部に、内部導体と接続される端子電極を配置したチップ型電子部品であって、
チップ素子の両端部の形状をそれぞれ角錐状に形成したことを特徴とする。
【0008】
請求項1に係るチップ型電子部品によれば、内部導体を内蔵したチップ素子の端部とされる両端部の形状を角錐状にそれぞれ形成し、このチップ素子の端部に、内部導体と接続された端子電極を配置した。
本請求項のチップ素子の両端部を角錐状に加工する際には、切断刃が高速回転して切り込み加工や切断加工できる例えばシリコンウェハー加工用のダイサーにより加工することが考えられる。この為、乾式切断と異なり、切断刃の影響によって被切断材であるチップ型電子部品に曲がり等の変形が発生せず、狙いの寸法や形状に加工し易くなるので、端部の加工後におけるチップ型電子部品の形状が安定化する。
【0009】
また、チップ素子の両端部の形状をそれぞれ角錐状に形成したことにより、チップ素子の端部表面と積層面との間の角度が大きくなり、これに伴って端子電極の膜厚が均一化する。
さらに、端子電極の形成時において、チップ素子の角錐状に形成された端部の先端から電極ペーストの液面に接触する為、気泡が逃げ易くなって電極ペースト内に気泡を抱き込み難くなる結果、端子電極にボイドが発生し難くなる。
【0010】
一方、このチップ型電子部品を検査する際に、多数のチップ型電子部品を検査装置の搬送レールに沿って連続して搬送し、これらチップ型電子部品を個々に分離して案内する為のインデックス機に供給するが、このインデックス機への供給時において、角錐状となった端部での光の反射状態が他の部分の反射状態と異なるので、チップ型電子部品の境界の判別が容易となる。
従って、本請求項によれば、搬送レールからインデックス機へのチップ型電子部品の分離時にチップ型電子部品の角がシャッタにかみ込まれ難くなり、搬送時にチップ型電子部品に加わる摩擦ストレスが低減される。
【0011】
また、このチップ型電子部品を基板に装着する際には、角錐状に両端部を形成したことから、フィレット接触角が増大し、これに伴って基板との間の固着強度が向上して下向きにチップ型電子部品を引っ張る力のベクトルが大きくなる。この結果として、リフロー半田付け処理時のチップ立ちを防止できると共に、セルフアライメント効果を向上でき、チップ型電子部品を基板に適正に装着可能となる。
以上より、チップ素子の両端部の形状をそれぞれ角錐状にすることで、種々の欠点が解決されてチップ型電子部品の信頼性が向上した。
【0012】
請求項2に係るチップ型電子部品によれば、請求項1のチップ型電子部品と同様の構成の他に、チップ素子の両端部の形状をそれぞれ四角錐状に形成するという構成を有する。つまり、チップ型電子部品の積層面及び一対の側面の計四面に対応すべく、チップ素子の両端部の形状を角錐状の内でも一般的な四角錐状としたことで、チップ型電子部品の端部を容易に加工可能となった。
そして、チップ素子の両端部の形状をそれぞれ四角錐状に形成したことで、前述の作用効果がこれら両端部でそれぞれ生じるようになって、チップ型電子部品の信頼性が一層向上するようになった。
【0014】
【発明の実施の形態】
以下、本発明に係るチップ型電子部品の一実施の形態を図面に基づき説明する。
図1から図3に示すように、誘電体シートであるセラミックグリーンシートを複数枚積層した積層体を切断すると共に焼成することで得られた直方体状の焼結体であるチップ素子12を主要部として、本実施の形態に係るチップ型電子部品である積層セラミックチップコンデンサ(以下単に、チップコンデンサと言う)10が構成されている。
【0015】
図3に示すように、このチップ素子12内には、セラミックグリーンシートが焼結されたものであるセラミック層12Aを介して、チップ素子12の図3の長手方向に沿って延びる内部電極21が複数枚配置されている。
具体的には、チップ素子12の右側寄りに配置された内部電極21A及び、チップ素子12の左側寄りに配置された内部電極21Bの2種類により、この内部電極21が構成されており、これら内部電極21Aと内部電極21Bとが交互にチップ素子12内に配置され、これら内部電極21A、21B間にそれぞれセラミック層12Aが存在する形となっている。つまり、内部導体である内部電極21とセラミック層12Aとが交互に複数層積層されて、これら内部電極21を内蔵したチップ素子12が形成されている。
【0016】
さらに、図1に示すように、このチップ素子12の両端部14はそれぞれ四角錐状に突出した形に形成されており、図3に示す複数の内部電極21Aの右側端がそれぞれ接続されるように、端子電極22がチップ素子12の右側の四角錐状に形成された端部14に配置されている。また、これら複数の内部電極21Bの左側端がそれぞれ接続されるように、端子電極23がチップ素子12の左側の四角錐状に形成された端部14に配置されている。
【0017】
図2に示すこのチップコンデンサ10の端部14を構成するそれぞれ三角形の面同士の間の角度である先端角θは140°〜179°とされており、また、このチップコンデンサ10の端部14の縦寸法H及び横寸法Dはそれぞれ例えば0.3mmとされていて、チップコンデンサ10の長さ寸法Lは例えば0.6mmとされている。
【0018】
以上より、端子電極22、23にそれぞれ繋がる内部導体である内部電極21A、21Bがコンデンサの電極を構成する形とされている。尚、これら内部電極21A、21Bは単に図3に示す8層だけでなく、さらに多数層配置しても良い。
【0019】
次に、本実施の形態に係るチップコンデンサ10の製造を説明する。
予め、所定の厚みを有したセラミックグリーンシートの一方の表面上に、内部電極21を複数個配置した形で、このセラミックグリーンシートを多数枚作製しておくことにする。尚、各セラミックグリーンシート上に複数個配置された内部電極21の位置関係は、各セラミックグリーンシート共に例えば同一とする。
【0020】
そして、これらセラミックグリーンシートを複数積み重ねて圧力を加えることで、図4に示すプレート状の積層体31を作製する。
この後、切断刃が高速回転して切り込み加工や切断加工できるダイサーによりこの積層体31を個々のチップ素子12に切断するが、この際まず高速で回転する切断刃であるブレード33により、図5(A)に示すように積層体31の厚みTの半分となる深さS=2/Tで角度α=1°〜40°程度のV字状の溝部32をこの積層体31に加工する。
【0021】
次に、この溝部32に対して直交する方向に沿って、ダイサーのブレード33で完全に切断して、図5(B)に示す四角柱状に積層体31を加工した後、この四角柱状になった積層体31を90°の角度だけ回転し、このブレード33で同じく深さS=2/Tで角度α=1°〜40°程度のV字状の溝部32を同様に加工して、積層体31を図5(C)に示す形にする。
【0022】
さらに、同じく積層体31を90°の角度だけ再度回転し、このブレード33で深さS=2/TのV字状で角度α=1°〜40°程度の溝部32を加工して積層体31を図5(D)に示す形にし、同じくこの積層体31を90°の角度だけ再度回転し、このブレード33で深さS=2/Tで角度α=1°〜40°程度のV字状の溝部32を加工して、加工を一旦終了する。
【0023】
以上より、四角柱状の積層体31が図5(E)に示すように切断されて、チップ素子12の一方の端部14とされる部分が、四角錐状に形成されることになるが、この際、四角錐状の端部14の先端角θは140°〜179°の角度に加工されることになる。そして、他方の端部14となる部分も同様に四角錐状に加工することで、チップ素子12が形造られる。さらに同様の加工を多数回実行することで、多数のチップ素子12がそれぞれ形成されることになる。
【0024】
次に、このチップ素子12を焼成すると共に、チップ素子12の両端部14に端子電極22、23を取り付けて、図1に示すチップコンデンサ10を完成するが、この端子電極22、23は、下層部分となる銅製の焼付け層の上に電気ニッケルメッキ層及びすずメッキ層が配置される構造となっている。そして、この端子電極22、23をチップ素子12の両端部14に取り付ける為に、電極ペーストPにこのチップ素子12の両端部14を順次漬けるようにする。
この端子電極22、23が取り付けられた後、このチップコンデンサ10を図8(B)に示す検査装置40によって検査し、また、リフロー通路に通過させて基板51に半田付けすることで、基板51にこのチップコンデンサ10を装着する。
【0025】
次に、本実施の形態に係るチップコンデンサ10の作用を説明する。
本実施の形態に係るチップコンデンサ10によれば、内部電極21を内蔵したチップ素子12の両端部14の形状をそれぞれ四角錐状に突出するように形成し、このチップ素子12の両端部14に、内部電極21と接続された端子電極22、23をそれぞれ配置した。
【0026】
そして、本実施の形態のチップ素子12の両端部14を四角錐状に加工する際に、切断刃が高速回転して切り込み加工や切断加工できる前述のダイサーにより加工することにした。この為、乾式切断と異なり、切断刃の影響によって被切断材であるチップコンデンサ10に曲がり等の変形が発生せず、狙いの寸法や形状に加工し易くなるので、両端部14の加工後におけるチップコンデンサ10の形状が安定化するようになった。
【0027】
また、チップ素子12の端部14の形状を四角錐状に形成したことにより、図7(B)に示すチップ素子12の端部14の表面と積層面15との間の角度βが、図7(A)に示す従来のものより大きくなり、これに伴って端子電極22、23の膜厚が均一化する結果として、チップコンデンサ10の信頼性が向上した。
【0028】
つまり、図7に示すように、端子電極を形成する電極ペーストPは、表面張力の作用によって球になろうとする性質を有するので、平面を覆う部分の膜厚T2より角部を覆う部分の膜厚T1の方が薄くなる現象が生じる。
そして、この電極ペーストPを構成するガラスフリットと金属との焼結速度の違いにより、チップ素子12と端子電極22、23との間の密着性が変化する為、均一な熱伝導が要求されるものの、図7(A)に示す従来のものでは端子電極116の膜厚が不均一になって、焼結の際の熱伝導速度に大きな差が生じる。
これに対して、本実施の形態では図7(B)に示すように端子電極22、23の膜厚が従来のものより均一化されるのに伴い密着性が高まって信頼性が向上するようになる。
【0029】
さらに、端子電極22、23の形成時において、図6(B)に示すチップ素子12の四角錐状に形成された端部14の先端から電極ペーストPの液面に徐々に接触する為、図6(A)に示す従来のものより気泡Kが逃げ易くなって電極ペーストP内に気泡Kを抱き込み難くなる結果、端子電極22、23にボイドが発生し難くなる。
つまり、端部の表面が平面状に形成されていると、図6(A)に示す端子電極の塗布時に空気の巻き込みによるボイドが発生するのに合わせて、電気めっき液がこのボイド内に浸入して閉じ込められることもある。この結果として、基板にチップコンデンサを半田付けする際のリフロー通路の通過時に、端子電極のめっきが溶融するのに伴い加熱されて膨張したボイド内の空気が勢い良くはぜたり、溶融した半田や電気めっき液が端子電極から飛散する虞が生じる。しかし、図6(B)に示す本実施の形態のように端部14を四角錐状に形成すれば、このような虞が小さくなる。
【0030】
一方、本実施の形態のチップコンデンサ10を検査する際には、図8(B)に示すように、多数のチップコンデンサ10を検査装置40の搬送レール41に沿って連続して搬送し、これらチップコンデンサ10を個々に分離して案内する為の矢印方向に回転するインデックス機42に供給するようにしている。但し、このインデックス機42への供給時において、四角錐状となった端部14での光の反射状態が他の部分の反射状態と大きく異なるので、判別装置43によりチップコンデンサ10の境界の判別が容易となる。
従って、本実施の形態によれば、搬送レール41からインデックス機42へのチップコンデンサ10の分離時にチップコンデンサ10の角がシャッタ44にかみ込まれ難くなり、搬送時にチップコンデンサ10に加わる摩擦ストレスが低減される。
【0031】
さらに、従来技術の構造では端部同士が搬送レール41内で密着し、チップコンデンサ10同士が繋がった状態でインデックス機42に入る虞があったが、本実施の形態のような構造にすれば、端部14の先端部分同士が相互に接触する形になるので、密着し難くなってこのような問題点をも改善できるようになる。
【0032】
また、このチップコンデンサ10を基板51に装着する際には、四角錐状に端部14を形成したことから、図9(B)に示す半田52の端部14との接触部分の角度であるフィレット接触角γが、図9(A)に示す従来のものより増大し、これに伴って基板51との間の固着強度が向上して下向きにチップコンデンサ10を引っ張る力Fのベクトルが大きくなる。この結果として、リフロー半田付け処理時のチップ立ちを防止できると共に、セルフアライメント効果を向上でき、チップコンデンサ10を基板51に適正に装着可能となる。
【0033】
さらに、本実施の形態では、図1に示すチップコンデンサ10の一対の積層面15及び一対の側面16の計四面に対応すべく、チップ素子12の両端部14の形状を角錐状の内でも一般的な四角錐状にそれぞれ形成した。これにより、チップコンデンサ10の端部14を容易に加工可能となると共に、上記の作用効果がこれら両端部14でそれぞれ生じるようになって、チップコンデンサ10の信頼性が一層向上するようになる。
【0034】
次に、端部14の先端角θとチップコンデンサ10の不良率との関係を評価した結果を表1に表し、この表1の内容を以下に説明する。
まず、上述の検査装置40でチップコンデンサ10を検査する際においてチップコンデンサ10の境界の判別性が低下する結果の認識不良をサンプルにより評価した。さらに、チップコンデンサ10の端部14の割れかけの不良をサンプルにより評価した。
すなわち、先端角θがそれぞれ120°、140°、160°、180°となっている四種類のサンプルを作製して、認識不良率と割れかけ不良率を確認し、この結果を下記の表1に表した。
【0035】
【表1】
【0036】
この表1より、先端角θが大きくなるに従って、認識不良率が増加する傾向が理解できると共に、先端角θが小さくなって鋭角に近づくのに従って、割れかけ不良率が増加する傾向が理解できる。そして、先端角θの下限は、割れかけ不良率から140°程度の角度と考えられ、先端角θの上限は、認識不良率から180°未満とされ、具体的には179°程度の角度が上限と考えられる。
【0037】
尚、上記実施の形態に係るチップコンデンサ10は、2種類で8枚の内部電極21A、21Bを有する構造とされているものの、層数、内部電極の枚数はこれらの数に限定されず、さらに多数としても良く、また、チップコンデンサ10の大きさも本実施の形態に限定されない。さらに、チップ素子12の両端部14の形状を四角錐状とせずに他の三角錐状や五角錐状等の他の角錐状に形成しても良い。
そして、上記実施の形態ではチップコンデンサを例として本発明を説明したが、他のチップ型電子部品にも本発明は適用可能であり、例えば1005形状以下の極小サイズチップ型電子部品に好適である。
【0038】
【発明の効果】
本発明によれば、チップ素子の両端部の形状をそれぞれ角錐状に形成することで、信頼性を向上したチップ型電子部品を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るチップコンデンサを示す斜視図である。
【図2】本発明の一実施の形態に係るチップコンデンサを示す図であって、(A)は正面図であり、(B)は側面図である。
【図3】本発明の一実施の形態に係るチップコンデンサを示す断面図である。
【図4】本発明の一実施の形態に適用される積層体に溝部を加工する状態を示す斜視図である。
【図5】本発明の一実施の形態に適用される積層体の加工手順を示す説明図であって、(A)は図4の要部拡大斜視図であり、(B)は積層体を四角柱状に加工した斜視図であり、(C)は二つ目の溝部を加工した斜視図であり、(D)は三つ目の溝部を加工した斜視図であり、(E)は四つ目の溝部を加工して積層体を切断した斜視図である。
【図6】端子電極の形成の手順を示す説明図であって、(A)は従来の端子電極の形成に伴って端子電極内への気泡の抱き込みのメカニズムを示す図であり、(B)は一実施の形態の端子電極の形成を示す図である。
【図7】端子電極の断面状態を示す拡大断面図であって、(A)は従来の端子電極を示す図であり、(B)は一実施の形態の端子電極を示す図である。
【図8】検査装置における摩擦ストレスの説明図であって、(A)は従来のチップ型電子部品での状態を説明する図であり、(B)は一実施の形態での状態を説明する図である。
【図9】リフロー半田付け時における姿勢安定化の説明図であって、(A)は従来のチップ型電子部品での状態を説明する図であり、(B)は一実施の形態での状態を説明する図である。
【符号の説明】
10 チップコンデンサ
12 チップ素子
14 端部
21A、21B 内部電極(内部導体)
22、23 端子電極
Claims (2)
- 内部導体を内蔵したチップ素子の端部に、内部導体と接続される端子電極を配置したチップ型電子部品であって、
チップ素子の両端部の形状をそれぞれ角錐状に形成したことを特徴とするチップ型電子部品。 - チップ素子の両端部の形状をそれぞれ四角錐状に形成したことを特徴とする請求項1記載のチップ型電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001239606A JP4524731B2 (ja) | 2001-08-07 | 2001-08-07 | チップ型電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001239606A JP4524731B2 (ja) | 2001-08-07 | 2001-08-07 | チップ型電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003051425A JP2003051425A (ja) | 2003-02-21 |
JP4524731B2 true JP4524731B2 (ja) | 2010-08-18 |
Family
ID=19070330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001239606A Expired - Fee Related JP4524731B2 (ja) | 2001-08-07 | 2001-08-07 | チップ型電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4524731B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931223U (ja) * | 1982-08-20 | 1984-02-27 | シャープ株式会社 | チツプ状回路部品 |
JPS6373921U (ja) * | 1986-10-30 | 1988-05-17 | ||
JPH02111005A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
JPH11191671A (ja) * | 1997-10-24 | 1999-07-13 | Seiko Epson Corp | 実装基板 |
JP2000164451A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 積層セラミックコンデンサ |
-
2001
- 2001-08-07 JP JP2001239606A patent/JP4524731B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931223U (ja) * | 1982-08-20 | 1984-02-27 | シャープ株式会社 | チツプ状回路部品 |
JPS6373921U (ja) * | 1986-10-30 | 1988-05-17 | ||
JPH02111005A (ja) * | 1988-10-20 | 1990-04-24 | Matsushita Electric Ind Co Ltd | チップ型電子部品 |
JPH11191671A (ja) * | 1997-10-24 | 1999-07-13 | Seiko Epson Corp | 実装基板 |
JP2000164451A (ja) * | 1998-11-30 | 2000-06-16 | Kyocera Corp | 積層セラミックコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
JP2003051425A (ja) | 2003-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082532B2 (en) | Ceramic electronic component | |
US10522289B2 (en) | Electronic component and electronic component series including the same | |
US9527150B2 (en) | Method for manufacturing terminal-strip-equipped electronic component and terminal-strip-equipped electronic component | |
KR101831597B1 (ko) | 전자부품 및 그 제조방법 | |
JP5857847B2 (ja) | セラミック電子部品 | |
JP6937176B2 (ja) | 電子部品、電子装置、及び電子部品の製造方法 | |
CN107484408B (zh) | 电子装置、及电子装置的制造方法 | |
EP0929083A1 (en) | Resistor and its manufacturing method | |
JP7292958B2 (ja) | 電子部品の実装構造体 | |
JP6801641B2 (ja) | インダクタ部品 | |
WO2018146990A1 (ja) | 積層セラミック電子部品 | |
US11935700B2 (en) | Laminated electronic component with differing glass content electrodes | |
US20220319767A1 (en) | Laminated electronic component | |
JP7379898B2 (ja) | 積層コイル部品 | |
JP5040983B2 (ja) | 電子部品の製造方法及び電子部品 | |
JP4524731B2 (ja) | チップ型電子部品 | |
US9349674B2 (en) | Wiring board unit, manufacturing method thereof, and manufacturing method of wiring board with lead | |
US8987604B2 (en) | Wiring substrate, multi-piece wiring substrate, and method for producing same | |
WO2006051821A1 (ja) | セラミック多層基板およびその製造方法 | |
JP7449076B2 (ja) | セラミック配線基板の製造方法 | |
JP2015073038A (ja) | ラジアルリードタイプ大容量コンデンサおよびその製造方法 | |
JP7218635B2 (ja) | 電子部品製造装置 | |
US20230268132A1 (en) | Multilayer ceramic capacitor and circuit board | |
JPH07169621A (ja) | 積層チップインダクタ | |
JPH0366193A (ja) | ビアの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100507 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100520 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140611 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |