JP4513988B2

JP4513988B2 - 起動信号検出回路

Info

Publication number: JP4513988B2
Application number: JP2007555883A
Authority: JP
Inventors: 知行山瀬; 正前多
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2006-01-25
Filing date: 2007-01-11
Publication date: 2010-07-28
Anticipated expiration: 2027-01-11
Also published as: US7663394B2; US20090010034A1; JPWO2007086255A1; WO2007086255A1

Description

本発明は、起動信号検出回路に関し、特に特定周波数の高周波信号電力(ＲＦ)を受信して、電子システムを間欠動作させるのに必要な直流電位(ＤＣ)を得る回路に関するものである。

近年、開発が検討されているDSRC（Dedicated Short Range Communication）等の、ETC（Electronic Toll Collection System）や商用車管理システム等の路車間通信に用いられる狭い範囲を対象とした通信方式においては、光を用いる方式と電波を用いる方式があり、通信可能な範囲は一般に数mから数100mとなっている。このシステムの仕様は、ARIBSTD(電波産業界標準)-T55規格およびSTD-T75規格で制定され、無線通信方式の搬送周波数は5772.5〜5847.5MHzとなっている。

このDSRCの一環として開発が進められているスマートプレート（SMART PLATE; System of Multifunctional integration of Automobiles and Roads in Transport in 21st Century PLATE）システムは、現行ナンバープレートの情報および自動車登録ファイルに記載されている情報をナンバープレート上のICチップに記録したもので、ITS(Intelligent Transport Systems)の普及を図る上で不可欠な個車情報に関するインフラとして、また、自動車交通行政における車両識別の手段として検討が進められている。

このシステムは、起動信号を検波してシステムを間欠動作させることで、内蔵電池を交換することなく５年間の動作できることを目標としている。起動信号には、５．８GHz帯の−６０ｄＢｍという微弱な信号が用いられ、このような微弱信号を安定して検波できる回路が必要とされている。

高周波信号の検波には、ダイオードを用いた検波回路が知られており、図１Ａにその代表的な回路例を示す。１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｄ１、Ｄ２はダイオード、Ｃ１１、Ｃ１２はコンデンサ、Ｒ１１は抵抗である。この回路において、図１Ｂに示す入力ＲＦ信号の半周期Ａでは、ダイオードＤ１を介して電流が入力端子１０１に流れ、コンデンサＣ１１を充電する。次の半周期Ｂでは、ダイオードＤ１は逆方向にバイアスされるために電流は流れない。この半周期では、コンデンサＣ１１からダイオードＤ２を介して電流が流れコンデンサＣ１２を充電する。最終的に、コンデンサＣ１２の電位は、各々の半周期で充電された電荷の分だけ上昇する。この回路は、ダイオードの非線形効果を利用して各々のコンデンサを半周期だけ充電することにより、整流を行うもので、この整流回路は半波２倍圧整流回路と呼ばれている。

このような半波２倍圧整流回路を用いた起動信号出力回路が提案されている（例えば、特開２００４−１９４３０１号公報（以下、特許文献１と称す）参照）。図２は、特許文献１にて開示された起動信号出力回路の回路図である。この回路は、概略、検波・増幅回路２１０、検波後の起動信号を増幅し、２値化する判定回路２２０、および、二値化回路２３０から構成されており、ＲＦ入力端子１０１より入力されたＲＦ信号を検波・増幅して出力端子１０２より判定出力を得ている。

検波・増幅回路２１０において、半波２倍圧整流回路は、入力整合の動作を兼ねたコンデンサＣ２１と、平滑用のコンデンサＣ２２と、ダイオード接続したトランジスタＱ３、Ｑ４とから構成されており、コンデンサＣ２１、Ｃ２２、トランジスタＱ３、Ｑ４が、図１ＡのコンデンサＣ１１、Ｃ１２、ダイオードＤ２、Ｄ１に対応している。トランジスタＱ７、Ｑ８はカレントミラー回路を構成しており、カレントミラー回路の基準トランジスタＱ７の電流は、負荷抵抗である抵抗Ｒ２１の抵抗値によって決定される。差動増幅回路は、ＭＯＳトランジスタを負荷としたバイポーラトランジスタＱ１、Ｑ２から構成され、その合計電流は、カレントミラー回路により一定化されている。トランジスタＱ２側にもトランジスタＱ１側と対称的にダイオード接続したトランジスタＱ５、Ｑ６およびコンデンサＣ２３が接続されているが、こちら側にはＲＦ入力端子１０１からの信号は入力されていない。従って、トランジスタＱ２には常に一定のバイアスが参照信号として印加されることになる。差動増幅器のトランジスタＱ１のベース電流は、半波２倍圧整流回路のトランジスタＱ３より供給され、差動増幅器の出力は判定回路２２０へ供給される。

検波・増幅回路２１０において、ＲＦ信号が印加されない場合、トランジスタＱ３、Ｑ４、コンデンサＣ２１、Ｃ２２から構成される半波２倍圧整流回路と、トランジスタＱ５、Ｑ６およびコンデンサＣ２３から構成される、差動増幅器の参照電位を与えるバイアス回路は、同一構成であるので、チップ内の素子の面内ばらつきを無視できる場合には、プロセスの変動により素子特性が全体に変動した場合や、環境温度が変動した場合においても、差動増幅器の二つの入力端子に常に同一の電位を付与することができる。従って、この回路では、非常に微小な信号振幅をも正確に検波することができる。

また、ダイオードを直列に多段に接続した整流回路も知られている（例えば、John F. Dickson,“On-chip high-voltage generation in MNOS integrated circuits using an improved voltage multiplier technique,”IEEE Journal of Solid-State Circuits, vol. SC-11, No. 3, pp. 374-378, 1976（以下、非特許文献１と称す）参照）。図３は、非特許文献１にて提案された多段接続整流回路の回路図である（図示した例は６段接続回路であるが、実際の段数はもっと多くなる）。同図において、１０２は出力端子、１０３はＤＣバイアス端子、１０６、１０７は、互いに逆位相のクロックが入力されるクロック入力端子、Ｄはダイオード、Ｃはコンデンサである。この回路によると、ダイオード１段当たり、ダイオード節点でのクロックによる振幅からダイオードの順方向電圧と出力電流に伴うコンデンサの充放電によるリプル電圧とを差し引いた電圧上昇が得られる。図３に示す回路において、ダイオードをダイオード接続したＭＯＳトランジスタに置き換えることが可能である。この場合、上記の電圧昇圧を算出する際に用いたダイオード順方向電圧は、ＭＯＳトランジスタのしきい値電圧に置き換えられることになる。

整流回路をダイオード接続したＭＯＳトランジスタによって構成した場合、製造が容易であり高集積化・低消費電流のデバイスを実現することができるが、製造工程でのプロセス変動に起因してトランジスタのしきい値電圧が変動する。トランジスタのしきい値電圧が変動すると、入力信号レベルに対し整流効率に変動が生じ、安定した起動信号の検出ができなくなる。図４は、ダイオード接続したＭＯＳトランジスタを用いた半波２倍圧整流回路３段のしきい値変動の有無に応じた出力ＤＣレベルの入力電力依存性を、マイクロ波シミュレータで計算した結果を示すグラフである。この結果から、しきい値電圧に変動があった場合は入力電力に対し整流出力が大きく変動することが分かる。

本発明の課題は、上述した従来技術の問題点を解決することであり、本発明の目的は、トランジスタのしきい値電圧に変動があっても整流出力が変動することがないようにして、安定して起動信号を検出できるようにすることである。

上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の３端子素子の制御端子には一定のＤＣバイアス電圧を印加し、バイアス回路の初段の３端子素子の制御端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧変動分を付加した電圧を印加することを特徴とする起動信号検波回路、が提供される。

また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の３端子素子の制御端子には一定のＤＣバイアス電圧を印加し、バイアス回路の初段の３端子素子の制御端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧を付加した電圧を印加することを特徴とする起動信号検波回路、が提供される。

また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、前記３端子素子と同様の構成を有する３端子素子の第１の端子、第２の端子、制御端子をそれぞれ電源端子、第１の節点、第２の節点に接続し、第１の節点−接地点間に第１の抵抗を、電源端子−第２の節点間に第２の抵抗を、第２の節点−接地点間に第３の抵抗を接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第１、第２の節点において形成された電位が、前記整流回路の初段の３端子素子の第１の端子と前記バイアス回路の初段の３端子素子の第１の端子に供給されていることを特徴とする起動信号検波回路、が提供される。

また、上記の目的を達成するため、本発明によれば、第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、電源端子−第３の節点間に第４の抵抗を、第３の節点−第４の節点間に第５の抵抗を、第４の節点−接地点間に第６の抵抗を、電源端子−第５の節点間に第７の抵抗を接続し、前記３端子素子と同様の構成を有する３端子素子の第１の端子および制御端子を第５の節点に、その第２の端子を前記第４の節点に接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第３、第５の節点において形成された電位が、前記整流回路の初段の３端子素子の第１の端子と前記バイアス回路の初段の３端子素子の第１の端子に供給されていることを特徴とする起動信号検波回路、が提供される。

本発明によれば、バイアス回路において伝達されるしきい値電圧の変動分を整流回路側に入力することができ、これにより整流回路のトランジスタのしきい値電圧の変動を補償することが可能になり、安定した起動信号の検波が可能となる。したがって、例えば−６０ｄＢｍ程度の微弱信号でも誤動作なく安定して起動信号を検波することができ、将来実現が望まれているスマートプレートシステムの低電力化に資することが可能になる。

従来の整流回路を示す回路図である。図１Ａに示す整流回路の動作原理を説明するための波形図である。従来の整流回路の別の例を示す回路図である。従来の整流回路のさらに別の例を示す回路図である。従来例の課題を説明するための特性図である。本発明の第１の実施例を示す回路図である。本発明の第２の実施例を示す回路図である。本発明の第３の実施例を示す回路図である。

符号の説明

１０１ＲＦ入力端子
１０２出力端子
１０３、１０４ＤＣバイアス端子
１０５電源端子
１０６、１０７クロック入力端子

以下、本発明を図面を参照しつつ具体的な実施例に基づいて説明する。以下の各実施例の説明において、同一のものには同一の符号を付して、重複する説明は適宜省略する。ただし、本発明は、以下に示す個々の実施例に限定されるものではない。

図５は、本発明による起動信号検波回路の第１の実施例を示す回路図である。本実施例の起動信号検波回路は、図の上段に示される半波２倍圧整流回路を２段に縦続接続した整流回路、および、図の下段に示される、上記整流回路と同様な構成を有するバイアス回路により構成されている。図５において、１０１はＲＦ入力端子、１０２は出力端子、１０３、１０４はＤＣバイアス端子、Ｍ１〜Ｍ８はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１、Ｒ２は抵抗である。この回路において、ＤＣバイアス端子１０３には一定のＤＣ電圧が印加され、ＤＣバイアス端子１０４にはＤＣバイアス端子１０３に印加される電圧にＭＯＳトランジスタのしきい値電圧の変動分ΔＶｔを加算した電圧が印加される。ＲＦ入力端子１０１に入力される信号の負の半サイクルにおいて、ＭＯＳトランジスタＭ１、Ｍ５が導通して、コンデンサＣ１、Ｃ５を充電する電流がＭＯＳトランジスタＭ１、Ｍ５を介してＤＣバイアス端子１０３、１０４からＲＦ入力端子１０１へ向って流れる。このとき、ＭＯＳトランジスタＭ１では、ゲートにドレインよりしきい値電圧の変動分ΔＶｔだけ高い電圧が印加されるため、トランジスタのしきい値電圧の変動分の影響が相殺され、コンデンサＣ１はトランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ５は、ＤＣバイアス端子１０４に印加されるバイアス電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ２の電位はコンデンサＣ１の充電電位よりしきい値電圧の変動分ΔＶｔだけ高くなる。

ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、ＭＯＳトランジスタＭ１、Ｍ５が非導通となり、ＭＯＳトランジスタＭ２、Ｍ６が導通して、ＭＯＳトランジスタＭ２、Ｍ６を介してコンデンサＣ２、Ｃ６が充電される。このとき、ＭＯＳトランジスタＭ２では、ゲートにドレインよりしきい値電圧の変動分ΔＶｔだけ高い電圧が印加されるため、トランジスタのしきい値電圧の変動分の影響が補償され、コンデンサＣ２はトランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ６は、節点Ｎ２の電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ３の電位は節点Ｎ１の電位よりしきい値電圧の変動分だけ高くなる。

ＭＯＳトランジスタＭ３、Ｍ４とコンデンサＣ３、Ｃ４を含む半波２倍圧整流回路は、その前段の半波２倍圧整流回路（Ｍ１、Ｍ２、Ｃ１、Ｃ２）と同様の整流動作を行い、ＭＯＳトランジスタＭ７、Ｍ８とコンデンサＣ７、Ｃ８を含む半波２倍圧整流回路は、その前段の半波２倍圧整流回路（Ｍ５、Ｍ６、Ｃ５、Ｃ６）と同様の整流動作を行う。すなわち、ＲＦ入力端子１０１に入力される信号が負となる次の半サイクルにおいては、節点Ｎ３の電位が節点Ｎ１の電位よりトランジスタのしきい値電圧の変動分ΔＶｔだけ高いため、コンデンサＣ３はトランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電され、一方、コンデンサＣ７は、節点Ｎ３の電位に半波整流分の電圧を加算した電圧に充電される。その結果、節点Ｎ４の電位はコンデンサＣ３の充電電位よりしきい値電圧の変動分ΔＶｔだけ高くなる。ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、コンデンサＣ４はトランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電され、一方、コンデンサＣ８は、節点Ｎ４の電圧に半波整流分の電圧を加算した電圧に充電される。その結果、出力端子１０２からは、ＤＣバイアス端子１０３に印加される電圧に半波２倍圧整流回路２段分の電圧を加算した出力電圧が得られる。そして、この出力電圧はトランジスタのしきい値電圧の変動に影響されないものとなる。

本実施例では、ＤＣバイアス端子１０３に一定電位を印加し、ＤＣバイアス端子１０４にはＤＣバイアス端子１０３に印加される電圧にトランジスタのしきい値電圧変動分ΔＶｔを加算した電圧を印加するように構成されているが、ＤＣバイアス端子１０４側に一定電位を印加するようにしてもよい。この場合には、ＤＣバイアス端子１０３にはＤＣバイアス端子１０４に印加される電圧からトランジスタのしきい値電圧変動分ΔＶｔを減算した電圧が印加される。これにより、整流回路の整流効率はトランジスタのしきい値電圧の変動分の影響を受けないものとすることができる。

図６は、本発明による起動信号検波回路の第２の実施例を示す回路図である。本実施例は、第１の実施例の起動信号検波回路にＤＣバイアスを生成する回路を追加したものである。図６において、１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｍ１〜Ｍ９はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１〜Ｒ５は抵抗である。図６に示す第２の実施例の起動信号検波回路において、ＭＯＳトランジスタＭ１〜Ｍ４およびコンデンサＣ１〜Ｃ４を含む２段構成の半波２倍圧整流回路と、ＭＯＳトランジスタＭ５〜Ｍ８およびコンデンサＣ５〜Ｃ８を含む２段構成の半波２倍圧整流回路であるバイアス回路とを含み、さらに、ＭＯＳトランジスタＭ９とＲ３〜Ｒ５とから構成される、しきい値変動を検知し、ＤＣバイアスを生成する回路も含む。ＭＯＳトランジスタＭ９は整流回路内で非線形素子として使用されるトランジスタと同じサイズのＭＯＳＦＥＴである。この回路では、電源端子１０５の電位は、抵抗Ｒ３とＲ４で分割され、節点Ｎ６に一定の電位が供給されている。この電位をＭＯＳトランジスタＭ９と抵抗Ｒ５で構成されるソースフォロア回路の入力に印加することで、節点Ｎ５には、節点Ｎ６からしきい値電圧分と、ソースフォロアの動作に必要な分の電圧だけ低い電位を出力させることができる。節点Ｎ５の電位は、抵抗Ｒ５の値を非常に高く設定することで、節点Ｎ６からほぼしきい値電圧分低い電圧にすることができる。それゆえ、節点Ｎ５の電位は、しきい値の変動と逆の方向の変動分を自動的に含むものとなる。

ここで、トランジスタのしきい値電圧の設定値が０Ｖであるものとすると、節点Ｎ５の電位は、一定電位である節点Ｎ６の電位からしきい値電圧の変動分ΔＶｔを減算したものとなる。この場合、整流回路と同等の構成のバイアス回路のＤＣバイアス設定端子に一定電位が、整流回路のＤＣバイアス設定端子にこの一定電位からしきい値電圧の変動分ΔＶｔを減算した電位が印加されることとなる。ＲＦ入力端子１０１に入力される信号の負の半サイクルにおいて、ＭＯＳトランジスタＭ１、Ｍ５が導通して、コンデンサＣ１、Ｃ５を充電する電流が、ＤＣバイアス生成回路から節点Ｎ５、Ｎ６、ＭＯＳトランジスタＭ１、Ｍ５を介してＲＦ入力端子１０１へ向って流れる。このとき、ＭＯＳトランジスタＭ１では、ドレインにゲートよりしきい値電圧の変動分ΔＶｔだけ低い電圧が印加されるため、トランジスタのしきい値電圧の変動分の影響が相殺され、コンデンサＣ１はトランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電される。一方、コンデンサＣ５は、節点Ｎ６の電位に半波整流分の電圧を加算した電圧に充電される。すなわち、コンデンサＣ１の充電電位は節点Ｎ２の電位よりしきい値電圧の変動分ΔＶｔだけ低くなる。

ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、ＭＯＳトランジスタＭ１、Ｍ５が非導通となり、ＭＯＳトランジスタＭ２、Ｍ６が導通して、ＭＯＳトランジスタＭ２、Ｍ６を介してコンデンサＣ２、Ｃ６が充電される。このとき、ＭＯＳトランジスタＭ２では、ドレインにゲートよりしきい値電圧の変動分ΔＶｔだけ低い電圧が印加されるため、トランジスタのしきい値電圧の変動分の影響が補償され、コンデンサＣ２はトランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電される。一方、コンデンサＣ６は、節点Ｎ２の電圧に半波整流分の電圧を加算した電圧に充電される。すなわち、節点Ｎ１の電位は節点Ｎ３の電位よりしきい値電圧の変動分だけ低くなる。

ＭＯＳトランジスタＭ３、Ｍ４とコンデンサＣ３、Ｃ４を含む半波２倍圧整流回路は、その前段の半波２倍圧整流回路（Ｍ１、Ｍ２、Ｃ１、Ｃ２）と同様の整流動作を行い、ＭＯＳトランジスタＭ７、Ｍ８とコンデンサＣ７、Ｃ８を含む半波２倍圧整流回路は、その前段の半波２倍圧整流回路（Ｍ５、Ｍ６、Ｃ５、Ｃ６）と同様の整流動作を行う。すなわち、ＲＦ入力端子１０１に入力される信号が負となる次の半サイクルにおいては、節点Ｎ１の電位が節点Ｎ３の電位よりトランジスタのしきい値電圧の変動分ΔＶｔだけ低いため、コンデンサＣ３はトランジスタのしきい値電圧の変動に影響されない、半波整流の電圧に充電され、一方、コンデンサＣ７は、節点Ｎ３の電位に半波整流分の電圧を加算した電圧に充電される。その結果、コンデンサＣ３の充電電位は節点Ｎ４の電位よりしきい値電圧の変動分ΔＶｔだけ低くなる。ＲＦ入力端子１０１に入力される信号が正となる次の半サイクルにおいては、コンデンサＣ４はトランジスタのしきい値電圧の変動に影響されない、半波２倍圧の電圧に充電され、一方、コンデンサＣ８は、節点Ｎ４の電圧に半波整流分の電圧を加算した電圧に充電される。その結果、出力端子１０２からは、トランジスタのしきい値電圧の変動に影響されない半波２倍圧整流回路２段分の出力電圧が得られる。

図７は、本発明による起動信号検波回路の第３の実施例を示す回路図である。本実施例は、第１の実施例の起動信号検波回路にＤＣバイアスを生成する回路を追加したものである。図７において、１０１はＲＦ入力端子、１０２は出力端子、１０５は電源端子、Ｍ１〜Ｍ９はＭＯＳトランジスタ、Ｃ１〜Ｃ８はコンデンサ、Ｒ１、Ｒ２、Ｒ６〜Ｒ９は抵抗である。図７に示す実施例３の起動信号検波回路において、ＭＯＳトランジスタＭ１〜Ｍ４およびコンデンサＣ１〜Ｃ４を含む２段構成の半波２倍圧整流回路と、ＭＯＳトランジスタＭ５〜Ｍ８およびコンデンサＣ５〜Ｃ８を含む２段構成の半波２倍圧整流回路であるバイアス回路とは、図１に示す第１の実施例の回路と同様の動作を行う。本実施例においては、さらに、ＭＯＳトランジスタＭ９とＲ６〜Ｒ９とから構成される、しきい値変動を検知し、ＤＣバイアスを生成する回路も含む。ＭＯＳトランジスタ９は整流回路内で非線形素子として使用されるトランジスタと同じサイズのＭＯＳＦＥＴである。この回路では、電源端子１０５の電位は、抵抗Ｒ６、Ｒ７とＲ８で分割され、節点Ｎ５に一定の電位が供給されている。また、抵抗Ｒ７とＲ８との接続点に生成される一定電位をＭＯＳトランジスタＭ９と抵抗Ｒ９で構成されるインバータ回路の負側に印加することで、抵抗Ｒ９とＭＯＳトランジスタＭ９との接続点である節点Ｎ６には、節点Ｎ５からトランジスタのしきい値電圧分と、インバータの動作に必要な分の電圧だけ高い電位を出力させることができる。ここで、節点Ｎ６の電位は、抵抗Ｒ８の値を非常に高く設定することで、節点Ｎ５よりほぼしきい値電圧分高い電圧にすることができる。それゆえ、節点Ｎ６の電位は、しきい値の変動分を自動的に含むものとなる。ここで、トランジスタのしきい値電圧の設定値が０Ｖであるものとすると、節点Ｎ６の電位は、一定電位である節点Ｎ５の電位にしきい値電圧の変動分ΔＶｔを加算したものとなる。この場合、ＭＯＳトランジスタＭ１〜Ｍ４およびコンデンサＣ１〜Ｃ４を備える整流回路のＤＣバイアス設定端子に一定電位が、ＭＯＳトランジスタＭ５〜Ｍ８およびコンデンサＣ５〜Ｃ８を備えるバイアス回路のＤＣバイアス設定端子にこの一定電位にしきい値電圧の変動分ΔＶｔを加算した電位が印加されることとなり、上記第１の実施例の場合と同様の動作が行われ、出力端子１０２からは、トランジスタのしきい値電圧の変動に影響されない出力電圧を得ることができる。

Claims

第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の３端子素子の第１の端子には一定のＤＣバイアス電圧を印加し、バイアス回路の初段の３端子素子の第１の端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧変動分を付加した電圧を印加することを特徴とする起動信号検波回路。
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、バイアス回路の初段の３端子素子の第１の端子には一定のＤＣバイアス電圧を印加し、整流回路の初段の３端子素子の第１の端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧変動分を減算した電圧を印加することを特徴とする起動信号検波回路。
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の３端子素子の第１の端子には一定のＤＣバイアス電圧を印加し、バイアス回路の初段の３端子素子の第１の端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧を付加した電圧を印加することを特徴とする起動信号検波回路。
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、バイアス回路の初段の３端子素子の第１の端子には一定のＤＣバイアス電圧を印加し、整流回路の初段の３端子素子の第１の端子には前記ＤＣバイアス電圧に３端子素子のしきい値電圧を減算した電圧を印加することを特徴とする起動信号検波回路。
前記３端子素子のしきい値電圧は、０Ｖに設定されていることを特徴とする請求の範囲３または４に記載の起動信号検波回路。
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、前記３端子素子と同様の構成を有する３端子素子の第１の端子、第２の端子、制御端子をそれぞれ電源端子、第１の節点、第２の節点に接続し、第１の節点−接地点間に第１の抵抗を、電源端子−第２の節点間に第２の抵抗を、第２の節点−接地点間に第３の抵抗を接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第１、第２の節点において形成された電位が、前記整流回路の初段の３端子素子の第１の端子と前記バイアス回路の初段の３端子素子の第１の端子に供給されていることを特徴とする起動信号検波回路。
第１、第２の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなる整流回路と、前記３端子素子と同様の構成を有する３端子素子を、第２の端子を次段の第１の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における３端子素子にあっては第１の端子と制御端子とを接続した起動信号検波回路であって、電源端子−第３の節点間に第４の抵抗を、第３の節点−第４の節点間に第５の抵抗を、第４の節点−接地点間に第６の抵抗を、電源端子−第５の節点間に第７の抵抗を接続し、前記３端子素子と同様の構成を有する３端子素子の第１の端子および制御端子を第５の節点に、その第２の端子を前記第４の節点に接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第３、第５の節点において形成された電位が、前記整流回路の初段の３端子素子の第１の端子と前記バイアス回路の初段の３端子素子の第１の端子に供給されていることを特徴とする起動信号検波回路。
前記バイアス電位発生回路の３端子素子のしきい値電圧は、０Ｖに設定されていることを特徴とする請求の範囲６または７に記載の起動信号検波回路。
整流回路およびバイアス回路の奇数段の３端子素子の第２の端子にはコンデンサを介しＲＦ入力信号が印加され、整流回路およびバイアス回路の偶数段の３端子素子の第２の端子はコンデンサを介して接地されていることを特徴とする請求の範囲１から８のいずれかに記載の起動信号検出回路。
前記３端子素子が電界効果トランジスタであることを特徴とする請求の範囲１から９のいずれかに記載の起動信号検出回路。
前記３端子素子がバイポーラトランジスタであることを特徴とする請求の範囲１から９のいずれかに記載の起動信号検出回路。