JP2006319549A

JP2006319549A - 差動増幅装置

Info

Publication number: JP2006319549A
Application number: JP2005138691A
Authority: JP
Inventors: Naonori Uda; 尚典宇田; Hiroaki Hayashi; 宏明林; Koji Tsukada; 浩司塚田; Yoshiyuki Kago; 義行加後; Yukiomi Tanaka; 幸臣田中
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2005-05-11
Filing date: 2005-05-11
Publication date: 2006-11-24

Abstract

【課題】差動増幅器において差動出力の直流変動を抑制し直流電位差を小さくすること。
【解決手段】第１の出力と第２の出力を出力する差動増幅器１００と、第１の出力を入力するトランジスタＴｒ６と第２の出力を入力するトランジスタＴｒ７と、それらを流れる和電流を一定とする電流制御トランジスタＴｒ８と、Ｔｒ６の負荷回路に挿入され動作バイアスを決定する基準トランジスタＴｒ９と、Ｔｒ７の負荷回路に挿入されＴｒ９のバイアス電圧によりバイアスされる従属トランジスタＴｒ１０とから成るカレントミラー回路とを有した第１の直流変動抑止回路２００ａを有する。これと同様な構成の第２の直流変動抑止回路２００ｂと、第１の出力と第２の出力のうち目的信号が出力される側の出力を入力するボルテージホロワ３００とボルテージホロワのフィードバック信号から目的信号を除去する容量Ｃ４１を有しボルテージホロワの二入力端子の信号を差動出力とする。
【選択図】図１

Description

本発明は、フィードバック回路を用いていない検波回路、増幅回路における差動出力の直流電位の変動を防止した差動増幅装置に関する。
本発明は、特に、ＥＴＣ、ＲＦＩＤ、ＤＳＲＣ、スマートプレートなどの移動体通信機において、高周波信号を受信した時に受信回路を通常動作させるための起動信号を出力するフィードバック回路を用いずに高利得を実現するための起動信号出力回路（ウェイクアップ回路）に用いるのに有効である。

差動増幅器が備える差動対トランジスタの増幅特性の相違により、その差動増幅器への入力が無い時にも、その出力端子間にＤＣオフセット電圧が生じてしまうと言う問題がある。また、オフセット電圧の他に、温度変動やその他の要因により、直流電位がドリフトするという問題がある。高利得を得るために差動増幅器にアクティブ負荷が用いられる。この場合には、アクティブ負荷を構成する２つのトランジスタの相互コンダクタンスやドレイン−ソース間抵抗が僅かに異なると、このアクティブ負荷の電圧低下が大きく異なり、差動対トランジスタのコレクタ／ドレインの端子間電圧差が大きくなる。さらに、温度変動があると、素子の温度特性により差動出力の直流電位が変動するという問題がある。

この問題を解消するために、直流分離フィルタを有するフィードバック回路が用いられている。その様なフィードバック回路から構成されたオフセット補償回路を用いて、差動増幅器の出力端子間のＤＣオフセット電圧を補償するようにした差動増幅器としては、例えば下記の特許文献１に記載されているものが公知である。ここに記載されているＤＣオフセット補償回路は、差動増幅部から出力される差動出力信号より、所定のカットオフ周波数以下の電圧を検出する低域通過フィルタと、その低域通過フィルタから出力される電圧に応じて差動増幅部の入力直流バイアスを調整するバイアス調整回路とを備えている。そして、出力オフセット電圧が増加すると入力直流バイアスの電圧レベルを下げるように調整され、このフィードバック作用によって出力端子間のオフセット電圧を自動的に抑制するものである。

また、下記特許文献２に開示されているように、信号増幅用の差動増幅回路とオフセット補償用の差動増幅回路とを並列に接続した回路が知られている。その回路では、信号増幅用の差動増幅回路を流れる総合電流が変動した場合に、もう一方のオフセット補償用回路の電流源のトランジスタのコレクタ電位で、信号増幅用の差動増幅回路の負荷回路に挿入されたカレントミラー型のアクティブ負荷のトランジスタをバイアスするようにして、２つの差動出力の変動を抑制するようにしている。また、２つの差動出力に対して、さらに、閾値マッチング回路のカレントミラー回路により、その変動による出力変動を抑制して、直流電位の変動が抑制された出力が得られるようにしている。

特開平７−２４０６４０特公昭６３−９６８号公報

しかしながら、上記のフィードバック回路を採用する場合には、差動増幅回路のバイアス回路が、差動増幅回路のベースに対して並列に接続されるため、入力インピーダンスが低下する。このため、直結合回路と比べ利得が下がる。また、フィードバックをかけるために、フィードバックをかけない場合と比べて利得が低下するという問題がある。

また、通常のＤＣオフセット対策（特許文献１の図４）においては、出力端子間に生じた帰還されるべき直流オフセット電圧と、増幅されて後段に出力されるべき目的の交流信号とを分離する必要があり、そのために、上記の様にフィードバック経路上に直流分離フィルタを設けている。しかし、差動増幅器の後段に出力すべき目的の信号の周波数が低い場合程、カットオフ周波数が低くなるので、高次のフィルタが必要となる。このため、上記の従来技術においては、目的の増幅信号と帰還すべき直流オフセット電圧とを確実に分離することは困難であった。
これらの事情から、上記の様な従来技術に従う限り、利得が大きく直流オフセットの小さな差動増幅器を作ることは必ずしも容易ではない。

特許文献２の方法においては、直流変動を抑制するように働くが、製造上でおこるトランジスタのバラツキによるオフセット電圧を小さくするように抑制することはできない。また、差動増幅回路の負荷に補償回路が接続されているので、負荷インピーダンスが低下し、利得低下をひきおこしている。
本発明は、上記の課題を解決するために成されたものであり、その目的は、差動増幅回路をフィードバック構成することなく、２つの差動出力の直流電位差を小さくするように抑制すると共に、それぞれの出力について、温度変動などによる直流電位の変動を抑制して、増幅率の大きな差動増幅装置を実現することである。

上記の課題を解決するためには、以下の手段が有効である。
請求項１の発明は、差動出力を有する差動増幅装置において、第１の出力と第２の出力とを信号の第１の差動出力とする差動増幅器と、第１の出力を制御端に入力する第１のトランジスタと第２の出力を制御端に入力する第２のトランジスタと、それらのトランジスタを流れる和電流を一定とする第１の電流制御トランジスタと、第１のトランジスタの負荷回路に挿入され動作バイアスを決定する側の基準トランジスタと、第２のトランジスタの負荷回路に挿入され基準トランジスタのバイアス電圧によりバイアスされる従属トランジスタとから成る第１のカレントミラー回路とを有した第１の直流変動抑止回路と、第１の出力を制御端に入力する第３のトランジスタと第２の出力を制御端に入力する第４のトランジスタと、それらのトランジスタを流れる和電流を一定とする第２の電流制御トランジスタと、第４のトランジスタの負荷回路に挿入され動作バイアスを決定する側の基準トランジスタと、第３のトランジスタの負荷回路に挿入され基準トランジスタのバイアス電圧によりバイアスされる従属トランジスタとから成る第２のカレントミラー回路とを有した第２の直流変動抑止回路と、第１の出力と第２の出力のうち、目的信号が出力される側の出力を入力するボルテージホロワと、ボルテージホロワのフィードバック信号から目的信号を除去する第１のフィルタと、を有し、ボルテージホロワの二入力端子の信号を差動出力とすることを特徴とする差動増幅装置である。

第１と第２の直流変動抑止回路は、前段の差動増幅器のオフセットを抑圧すると共に、差動増幅器の出力のＤＣ変動を押さえる働きをする。そして、この変動が押さえられたＤＣ電位を次段のボルテージホロワの入力端に入力させ、ボルテージホロワのフィードバックの作用により、ボルデージホロワのもう一方の入力端子に、同じ電位を発生させる。これにより、次段の増幅器には、変動と電位差のないバイアス電圧が供給できる。

目的信号は、受信器に本発明を用いた場合には、検出信号である。要するに情報を含む信号の意味で用いている。
上記の電流制御トランジスタは、たとえば、バイアス電圧を共通に与える他のトランジスタと共にカレントミラー回路で構成されたものである。この構成によると、電流制御トランジスタを流れる電流を一定に制御することができる。よって、第１のトランジスタと第２のトランジスタを流れる電流の和は一定に制御される構成である。

上記のトランジスタとしては、バイポーラ型、ＦＥＴ型、その他のトランジスタを用いることができる。制御端は、ＦＥＴ型トランジスタであればゲートであり、バイポーラ型のトランジスタであればベースである。また、上記のトランジスタには、動作速度の観点から、ｎｐｎトランジスタを用いることが望ましいが、ｐｎｐトランジスタを用いても良い。

また、請求項２の発明は、第１のフィルタは、容量であることを特徴とする請求項１に記載の差動増幅装置である。
また、請求項３の発明は、第１のカレントミラー回路と第２のカレントミラー回路のうち、少なくとも、目的信号に対して、第１の出力と第２の出力との間の電位差を減少させる方向に作動する側のカレントミラー回路において、目的信号を除去する第２のフィルタを設けたことを特徴とする請求項１又は請求項２に記載の差動増幅装置である。
また、請求項４の発明は、第２のフィルタは、容量であることを特徴とする請求項３に記載の差動増幅装置である。
また、請求項５の発明は、差動増幅器は、増幅器、検波器、アクティブミキサのうちの１種であることを特徴とする請求項１乃至請求項４の何れか１項に記載の差動増幅装置である。

請求項１の発明によると、第１の直流変動抑止回路と第２の直流変動抑止回路とにより、第１の出力と第２の出力とにおいて、直流電位差がなくなるように制御される。また、第１の直流変動抑止回路と第２の直流変動抑止回路の総合電流は、常に、電流制御トランジスタにより一定となるように制御されているので、温度変動などによる、第１の出力と第２の出力の直流電位の変動が抑制される。

また、フィードバック信号から目的信号が除去されたボルテージホロワの作用により、本差動増幅器の２出力においては、直流電位差がさらに小さくなるように抑制される。この結果として、２出力において、出力間での直流電位差が零又は零に近く制御される共に、温度変動やその他の変動要因があっても、２つ出力の直流電位が時間的に変動することがない。
また、請求項２の発明は、第１のフィルタを容量とすることで、目的信号をアースなどの基準電位にバイパスさせることができる。
また、請求項３の発明では、目的信号を除去しているので、２つの出力における目的信号の振幅が抑制されることがなく、差動増幅装置の増幅率を減少させることがない。
また、請求項４の発明では、第２のフィルタを容量とすることで、目的信号をアースなどの基準電位にバイパスさせることができる。
また、請求項５の発明では、目的信号を出力する差動増幅器がフィードバック構成にできない場合であっても、２つの出力の直流電位の変動を抑制し、それらの電位差を小さく抑制することができる。このため、差動増幅器自体の増幅率を高い状態に保つことができ、極微弱信号の安定した検出などを行うことが可能となる。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

図１は、本実施例１にかかる差動増幅装置の回路図である。本実施例の差動増幅装置は、差動増幅器である検波回路１００、直流変動抑止回路２００と、ボルテージホロワ３００、差動増幅回路４００とから成る。この検波回路１００は、高周波を検波するように設計されたものであり、極微弱信号を増幅する低電流の起動回路（ウェイクアップ回路）として動作させることを前提に、設計されている。
そして、直流変動抑止回路２００は、この検波回路１００の両出力端子である第１端子Ａと第２端子Ｂの直流電圧の温度変動などのドリフトを抑制して、一定のバイアス電圧にしようとするものである。第１端子Ａの出力が第１の出力であり、第２端子Ｂの出力が第２の出力である。

（検波回路）
以下、検波回路１００の詳しい回路構成と検波動作について説明する。
検波回路１００では、差動出力を出力するｐｎｐ型のトランジスタＴｒ１３とｐｎｐ型のトランジスタＴｒ２３と、それらのトランジスタの和電流を制御するトランジスタＴｒ５とから差動増幅回路が構成されている。トランジスタＴｒ１３とトランジスタＴｒ２３のそれぞれのソースは接続点ａで接続されており、それらのソースと電源Ｖｃｃとの間にカレントミラー回路の１構成要素である従属トランジスタＴｒ５が配設されている。また、トランジスタＴｒ１３とトランジスタＴｒ２３のそれぞれのドレインとアースとの間には、アクティブ負荷である負荷トランジスタＴｒ１５と負荷トランジスタＴｒ２５とが、それぞれ接続されている。負荷トランジスタＴｒ１５のドレインとゲートとが接続され、負荷トランジスタＴｒ１５と負荷トランジスタＴｒ２５には同一バイアス電圧が印加されるように構成されている。このカレントミラー接続により、２つのトランジスタＴｒ１５，Ｔｒ２５には、同量の電流が流れる。

この検波回路１００においては、電源Ｖｃｃとアース間に、順方向に接続されたダイオードＴｒ１１と順方向に接続された検波ダイオードＴｒ１２と容量Ｃ１１との直列接続回路が配設されている。ダイオードＴｒ１１と検波ダイオードＴｒ１２はベースとコレクタとを接続したダイオード接続のトランジスタで構成されている。検波ダイオードＴｒ１２と容量Ｃ１１との接続点ｂはトランジスタＴｒ１３のゲートに接続されている。また、接続点ｂとアース間にはカレントミラー回路を構成する従属トランジスタＴｒ１４が接続されている。

同様に、電源Ｖｃｃとアース間には、順方向に接続されたダイオードＴｒ２１と順方向に接続されたダイオードＴｒ２２と容量Ｃ２１との直列接続回路が配設されている。ダイオードＴｒ２１とダイオードＴｒ２２もダイオード接続構造のトランジスタで構成されている。ダイオードＴｒ２２と容量Ｃ２１との接続点ｃはトランジスタＴｒ２３のゲートに接続されている。また、接続点ｃとアース間にはカレントミラー回路を構成する従属トランジスタＴｒ２４が接続されている。

検波ダイオードＴｒ１２のアノードには直列容量Ｃ１０を含む整合回路１０が接続されており、その整合回路１０はアンテナ１１に接続されている。カレントミラー回路は、ベースコレクタ間をセルフバイアスして、回路全体の電流量を決定する基準トランジスタＴｒ３０と、その基準トランジスタＴｒ３０と同一バイアスとなるように、基準トランジスタＴｒ３０に対して並列接続される従属トランジスタＴｒ５、従属トランジスタＴｒ８、従属トランジスタＴｒ８′、従属トランジスタＴｒ４８、従属トランジスタＴｒ５８、従属トランジスタＴｒ３３、従属トランジスタＴｒ３２とで構成されている。ただし、従属トランジスタＴｒ３３と従属トランジスタＴｒ３２とは直列に接続されており、従属トランジスタＴｒ３２はｐｎｐ型のトランジスタである。トランジスタＴｒ１３とトランジスタＴｒ２３と従属トランジスタＴｒ５と従属トランジスタＴｒ３２だけがｐｎｐ型であり、他のトランジスタは全てｎｐｎ型である。従属トランジスタＴｒ３２のドレインとゲートが接続されており、従属トランジスタＴｒ３２には従属トランジスタＴｒ３３により決定される量の電流が流れる。

そして、従属トランジスタＴｒ３２のドレイン電圧が従属トランジスタＴｒ５のゲートに印加されるので、従属トランジスタＴｒ５と従属トランジスタＴｒ３２のソースゲート間バイアス電圧は等しくなる。この結果、従属トランジスタＴｒ５を流れる電流は、基準トランジスタＴｒ３０を流れる電流に等しくなる。
また、従属トランジスタＴｒ１４、従属トランジスタＴｒ２４のベースエミッタ間電圧は基準トランジスタＴｒ３０のベースエミッタ間電圧に等しいので、それらの各トランジスタには、基準トランジスタＴｒ３０を流れる電流と同量の電流が流れる。また、このことは、従属トランジスタＴｒ８、Ｔｒ８′、Ｔｒ４８、Ｔｒ５８についても同様である。

以上の検波回路１００の回路構成に従えば、アンテナ１１により受信された高周波信号は、整合回路１０を介して、検波ダイオードＴｒ１２のアノードに入力される。そして、その高周波信号は、この検波ダイオードＴｒ１２により整流されて、容量Ｃ１１を充電する。この作用により、容量Ｃ１１の端子間電圧は高周波信号の振幅（包絡線）に応じた値となる。
一方、前記の容量Ｃ２１を含む側の直列接続回路には高周波信号は流れないので、容量Ｃ２１の端子間電圧は上昇しない。即ち、容量Ｃ２１の端子間電圧は、高周波信号を受信していない時の背景の整流電圧を示す。この両者の電圧差が差動増幅回路により増幅されて、トランジスタＴｒ１３とトランジスタＴｒ２３のドレイン間の電圧差として、本検波回路１００の両出力端子（第１端子Ａと第２端子Ｂ）に目的信号として出力される。

なお、上記の回路構成において、整合回路１０に含まれる直列容量Ｃ１０とダイオードＴｒ１１と検波ダイオードＴｒ１２と容量Ｃ１１とは、倍電圧整流回路を構成しているが、この構成により、容量Ｃ１１の端子電圧は、高周波信号の振幅の２倍の電圧となる。その結果、差動増幅回路に入力される両入力電位の差が２倍となり、検波感度が高くなる。また、従属トランジスタＴｒ５、従属トランジスタＴｒ３２をｐｎｐ型として、従属トランジスタＴｒ３２と従属トランジスタＴｒ３３の直列接続回路を設けて、図示するようにバイアス回路を構成するのは、トランジスタＴｒ１３とトランジスタＴｒ２３とをそれぞれｐｎｐ型にしたためである。

（直流変動抑止回路の構成）
直流変動抑止回路２００は、第１の直流変動抑止回路２００ａ、第２の直流変動抑止回路２００ｂとから成る。第１の直流変動抑止回路２００ａでは、第１のトランジスタであるｎｐｎ型のトランジスタＴｒ６と第２のトランジスタであるｎｐｎ型のトランジスタＴｒ７と、電流制御トランジスタであるｎｐｎ型のトランジスタＴｒ８を用いて、差動増幅回路が構成されている。トランジスタＴｒ６とトランジスタＴｒ７のそれぞれのソースは接続点ｄで接続されており、その接続点ｄとアースとの間に、カレントミラー回路の１構成要素である従属トランジスタＴｒ８（電流制御トランジスタ）が配設されている。また、トランジスタＴｒ６とトランジスタＴｒ７のそれぞれのドレインと電源Ｖccとの間には、アクティブ負荷である負荷トランジスタＴｒ９と負荷トランジスタＴｒ１０とが、それぞれ接続されている。負荷トランジスタＴｒ９のドレインとゲートとが接続され、負荷トランジスタＴｒ９と負荷トランジスタＴｒ１０には同一バイアス電圧が印加されるように構成されている。このカレントミラー接続により、２つのトランジスタＴｒ９，Ｔｒ１０には、同量の電流が流れる。負荷トランジスタＴｒ９がカレントミラー回路の基準トランジスタであり、負荷トランジスタＴｒ１０が従属トランジスタである。また、負荷トランジスタＴｒ１０のドレインは、第２のフィルタを構成する容量Ｃ３１を介してアースされており、これによって、目的信号であるところの検出信号を含む特定の周波数以上の電流がアース側にショートされる。本実施例１の様にして検波回路を構成する場合、この周波数としては、高周波ＲＦをキャリアとして伝播された信号、即ち、高周波ＲＦの包絡線の周波数を想定する。

トランジスタＴｒ２３のドレインは、この検波回路１００の第１端子Ａに接続されており、トランジスタＴｒ１３のドレインは、この検波回路１００の第２端子Ｂに接続されている。同時に、トランジスタＴｒ６のゲートは、この第１端子Ａに接続されており、トランジスタＴｒ７のゲートは、この第２端子Ｂに接続されている。

第２の直流変動抑止回路２００ｂでは、電流制御トランジスタＴｒ８′，第３のトランジスタＴｒ６′，カレントミラー回路の従属トランジスタＴｒ９′，第４のトランジスタＴｒ７′，カレントミラー回路の基準トランジスタＴｒ１０′は、それぞれ、第１の直流変動抑止回路２００ａの電流制御トランジスタＴｒ８，第１のトランジスタＴｒ６，カレントミラー回路の基準トランジスタＴｒ９，第２のトランジスタＴｒ７，カレントミラー回路の従属トランジスタＴｒ１０に対応している。また、第３のトランジスタＴｒ６′のドレインとアース間に接続された第２のフィルタである容量Ｃ３１′は、第１の直流変動抑止回路２００ａの容量Ｃ３１に対応している。

ただし、第１の直流変動抑止回路２２０ａと第２の直流変動抑止回路２００ｂとの間には、以下の相違点がある。
第１の直流変動抑止回路２２０ａでは、基準トランジスタＴｒ９が、第１端子Ａにゲートが接続された第１のトランジスタ６の負荷回路に挿入されているのに対して、第２の直流変動抑止回路２２０ｂでは、カレントミラー回路で構成されるアクティブ負荷の基準トランジスタＴｒ１０′は、第２端子Ｂにゲートが接続された第４のトランジスタ７′の負荷回路に挿入されている。

（直流変動抑止回路の作用）
上記の直流変動抑止回路２００は、検波回路１００に対して入力が無い時に、第１端子Ａの電位が第２端子Ｂの電位より低ければ、次のようにして、それらの差を抑制するように動作することができる。第１の直流変動抑止回路２００ａに流れる全電流はトランジスタ８によって一定に固定されており、しかも、第１の直流変動抑止回路２００ａは、第１のトランジスタＴｒ６及び第２のトランジスタＴｒ７のコレクタから出力しておらず、信号出力がない。したがって、トランジスタＴｒ９とトランジスタＴｒ１０を流れる電流の和（以下、単に、「和電流」という）は、一定に保持される。第１端子Ａの電位が第２端子Ｂの電位よりも低いと、第１のトランジスタＴｒ６は、第２のトランジスタＴｒ７よりも導通状態が低いので、第１のトランジスタＴｒ６を流れる電流の方が、第２のトランジスタＴｒ７を流れる電流よりも小さくなろうとする。ところが、負荷として挿入されたカレントミラー回路を構成するアクティブ負荷（Ｔｒ９，Ｔｒ１０）により、両電流は同一値となるように作用される。この結果として、第１のトランジスタＴｒ６の負荷電流は、和電流の１／２に等しい値（厳密には微小値だけ小さい）に制御され、第２のトランジスタＴｒ７の負荷電流は、和電流の１／２に等しい値（厳密には微小値だけ大きい）に安定して制御される。この結果、第１のトランジスタＴｒ６のゲート電圧と第２のトランジスタＴｒ７のゲート電圧は、等しくなるように制御されることになる。したがって、第１端子Ａと第２端子Ｂの直流電位は、等しくなる方向で一定値に制御されることになる。特に、差動増幅回路の負荷として、カレントミラー回路を構成する負荷抵抗の大きなアクティブ負荷を用いているので、僅かな負荷電流の差によっても、ゲート電圧差を等しくするように差動する。

一方、第２の直流変動抑止回路２００ｂにおいては、次のように動作する。第２端子Ｂの電位は、第１端子Ａの電位よりも高いので、第４のトランジスタＴｒ７′には、第３のトランジスタＴｒ６′よりも多くの電流が流れる。しかし、和電流は一定であるが、基準トランジスタＴｒ１０′を流れる電流を減少させて、従属トランジスタＴｒ９′と等しい電流を流す力は作用しないので、第１端子Ａと第２端子Ｂの電位に対しては、影響を与えない。

逆に、第１端子Ａの電位が第２端子Ｂの電位よりも高い場合には、第２の直流変動抑止回路２００ｂが、上記と同様に動作し、第４のトランジスタＴｒ７′の負荷電流は、和電流の１／２（厳密には、この値より僅かに小さい値）に等しく制御され、第３のトランジスタＴｒ６′の負荷電流は、和電流の１／２（厳密には、この値より僅かに大きい値）に安定に制御される。この結果、第３のトランジスタＴｒ６′のゲート電圧と第４のトランジスタＴｒ７′のゲート電圧は、等しくなるように制御されることになる。したがって、第１端子Ａと第２端子Ｂの直流電位は、等しくなる方向で一定値に制御されることになる。

また、第１の直流変動抑止回路２００ａにおいては、上記したのと同様に、第１端子Ａの電位は、第２端子Ｂの電位よりも高いので、第１のトランジスタＴｒ６には、第２のトランジスタＴｒ７よりも多くの電流が流れる。しかし、和電流は一定であるが、基準トランジスタＴｒ９を流れる電流を減少させて、従属トランジスタＴｒ１０と等しい電流を流す力は作用しないので、第１の直流変動抑止回路２００ａは、第１端子Ａと第２端子Ｂの電位に対しては、影響を与えない。

上記の直流電位に関する作動状態において、アンテナ１１から電波を受信すると、トランジスタＴｒ１３のゲート電圧が上昇するので、トランジスタＴｒ１３を流れる電流がΔｉだけ小さくなり、電流和が一定であるからトランジスタＴｒ２３を流れる電流がΔｉだけ増加する。しかし、トランジスタＴｒ５を流れる電流に変動はないから、ａ点電位に変動がないので、基準トランジスタＴｒ１５のコレクタ電位、すなわち、第２端子Ｂの電位は変動しない。また、トランジスタＴｒ１５とトランジスタＴｒ２５とは、カレントミラーの作用により基準トランジスタＴｒ１５と同一電流が流れるように作用するから、第１端子Ａからは、トランジスタＴｒ１３の減少電流（Δｉ）の２倍の電流が流出するように作用する。この結果、第１端子Ａの電位は、その電流流出が可能なように上昇し、第２端子Ｂの電位は変化せずに一定に保持される。この結果、目的信号が検出されると、第１端子Ａの電位は、第２端子Ｂの電位よりも高くなり、第１端子Ａから目的信号が出力される。

この第１端子Ａが第２端子Ｂよりも大きくなる傾向は、第２の直流変動抑止回路２００ｂにより抑制されることになる。すなわち、目的信号は、振幅が小さい方向に修正を受けることになる。そこで、上記の第２の直流変動抑止回路２００ｂでは、負荷トランジスタＴｒ９′のドレインを容量Ｃ３１を介してアースしている。第３のトランジスタＴｒ６′を流れる交流成分（目的信号である検出信号）をアースすることにより、第３のトランジスタＴｒ６′と第４のトランジスタＴｒ７′を流れる検出信号である逆相交流電流（ループ交流電流）が排除される。これにより、交流成分（検出信号）に対して、第３のトランジスタＴｒ６′のゲートと第４のトランジスタＴｒ７′のゲート間の電圧差を小さくするように作用することはない。したがって、第２の直流変動抑止回路２００ｂが検波回路１００に接続されていても、検波回路１００の検出信号に対する増幅率を低下することがない。

このように、直流電位に関しては、第１端子Ａと第２端子Ｂとの電位差がなくなるように制御されている。さらに、第１の直流変動抑止回路２００ａと、第２の直流変動抑止回路２００ｂとは、第１端子Ａと第２端子Ｂとに対して、対称形に構成されており、対応するトランジスタは同一特性を有する素子で構成している。また、電流制御トランジスタであるトランジスタＴｒ８とＴｒ８′に同一電流を流すようにカレントミラー回路が構成されているので、温度変動があっても、第１端子Ａと第２端子Ｂとの電位変動が抑制されることになる。

（ボルテージホロワ）
ボルテージホロワ３００は、第１、第２の直流変動抑止回路２００ａ、ｂと類似の回路構成をしている。すなわち、トランジスタＴｒ４７とトランジスタＴｒ４６とで差動増幅回路が構成されており、それらのトランジスタの負荷回路にはカレントミラー回路を構成する基準トランジスタＴｒ５０とその従属トランジスタＴｒ４９とが配設されている。また、トランジスタＴｒ４８は、和電流を一定とするためのカレントミラー構成の基準トランジスタＴｒ３０に対する従属トランジスタである。

この回路構成において、上記の目的信号（検出信号）を出力する第１端子Ａに、トランジスタＴｒ４６のゲートが接続されており、このボルテージホロワ３００の出力端ＯＴ１は帰還抵抗Ｒ１を介してトランジスタＴｒ４７のゲートに接続されている。また、出力端ＯＴ１とアース間に第１のフィルタである容量Ｃ４１が挿入されている。この回路では、トランジスタＴｒ４７のドレイン電流が減少して、ドレイン電圧が上昇しようとすると、トランジスタＴｒ４７のゲートに電圧が帰還して、バイアスが深くなり、ドレイン電流は増加する方向に作用する。また、逆に、トランジスタＴｒ４７のドレイン電流が増加して、ドレイン電圧が減少しようとすると、トランジスタＴｒ４７のゲートに電圧が帰還して、バイアスが浅くなり、ドレイン電流は減少する方向に作用する。このような負帰還作用により、トランジスタＴｒ４７の電流は一定に制御され、カレントミラー回路によるトランジスタＴｒ５０とトランジスタＴｒ４９との作用により、トランジスタＴｒ４６を流れる電流と、トランジスタＴｒ４７を流れる電流とが常に同一値となるように制御されることになる。この結果として、トランジスタＴｒ４６とトランジスタＴｒ４７のそれぞれのゲートの電位は等しくなるように制御される。一方、交流の目的信号は、容量Ｃ４１を介してアースされるので、目的信号がトランジスタＴｒ４６、４７を流れることはない。このようにして、第１端子Ａの直流電位は、ボルテージホロワ３００の帰還入力端子ＩＮ１の直流電位に等しい電位となる。一方、目的信号は第１端子Ａにのみ重畳され、第２端子Ｂには重畳されない。

（差動増幅回路）
差動増幅回路４００は、第１、第２の直流変動抑止回路２００ａ、ｂと同様な回路構成をしている。すなわち、トランジスタＴｒ５６とトランジスタＴｒ５７とで差動増幅回路が構成されており、それらのトランジスタの負荷回路にはカレントミラー回路を構成する基準トランジスタＴｒ６０とその従属トランジスタＴｒ５９とが配設されている。また、トランジスタＴｒ５８は、和電流を一定とするためのカレントミラー構成の基準トランジスタＴｒ３０に対する従属トランジスタである。
この差動増幅回路４００において、目的信号を出力する第１端子Ａは、トランジスタＴｒ５６のゲートに接続され、ボルテージホロワ３００の帰還入力端子ＩＮ１が、トランジスタＴｒ５７のゲートに接続されている。この結果、差動増幅回路４００は帰還がかかっていなくとも、２つの差動入力の直流電位は等しくなり、ボルテージホロワ３００によりＤＣオフセット電圧を零とすることができる。

以上のようにして、フィードバックをしていない検波回路であっても、差動出力の直流電位を一定に安定かでき、しかも２つの差動出力を極力零にすることが可能となる。この結果として、検波回路の増幅率を高く維持することが可能となる。

上記実施例において、第１の直流変動抑止回路２００ａの容量Ｃ３１はなくとも良い。すなわち、目的信号が第１端子Ａにのみ出力されることが検波回路１００の回路構成から明白であるからである。仮に、目的信号が第１端子Ａか第２端子Ｂに出力されることが不定な場合や、両端子に出力される場合には、容量Ｃ３１、Ｃ３１′は共に必要となる。また、この容量の設ける箇所は、トランジスタＴｒ６又はＴｒ６′、Ｔｒ７又はＴｒ７′の負荷回路であれば、どちら側でも良い。容量Ｃ４１、Ｃ３１、Ｃ３１′は、目的信号を通過させる低域通過フィルタであっても良い。
〔その他の変形例〕

本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
（変形例１）
例えば、上記の実施例１では、差動対トランジスタ（トランジスタＴｒ１３、Ｔｒ２３）をｐ形チャネルのトランジスタで構成したが、これらの差動対トランジスタは、ｎ形チャネルのトランジスタで構成しても良い。この場合には、ｐ形チャネルのトランジスタにおける論理構成をｎ形チャネルのトランジスタにおける論理構成に置き換えることによって、上記の各実施例と略同等の手段を構成することができ、それらの本発明の手段によっても、本発明の作用・効果を得ることができる。

（その他の変形）
なお、以上の実施例や変形例においては、第１の差動増幅器（検波回路）が有する第１の差動対トランジスタの負荷をカレントミラー形式のアクティブ負荷としたが、本発明を実施するにあたって、必ずしも第１の差動対トランジスタの負荷をアクティブ負荷にする必要はない。したがって、例えば、抵抗器を並列に接続して、第１の差動対トランジスタの負荷にしても良い。

本発明は、高周波信号を受信によりウェイクアップする任意の回路に応用することができる。本発明は、極めて低電圧で駆動可能であり、待機時の消費電流を極めて低減させることができるので、ＥＴＣ、ＲＦＩＤ、ＤＳＲＣ、スマートプレートなどの移動体通信機に用いるのに極めて有効である。

本発明の具体的な一実施例に係る差動増幅装置の回路図。

符号の説明

１００：検波回路
２００ａ：第１の直流変動抑止回路
２００ｂ：第２の直流変動抑止回路
３００：ボルテージホロワ
４００：差動増幅回路
Ｔｒｍ：トランジスタ（ＭＯＳＦＥＴを含む；ｍは番号）
１０：整合回路

Claims

差動出力を有する差動増幅装置において、
第１の出力と第２の出力とを信号の第１の差動出力とする差動増幅器と、
前記第１の出力を制御端に入力する第１のトランジスタと前記第２の出力を制御端に入力する第２のトランジスタと、それらのトランジスタを流れる和電流を一定とする第１の電流制御トランジスタと、前記第１のトランジスタの負荷回路に挿入され動作バイアスを決定する側の基準トランジスタと、前記第２のトランジスタの負荷回路に挿入され前記基準トランジスタのバイアス電圧によりバイアスされる従属トランジスタとから成る第１のカレントミラー回路とを有した第１の直流変動抑止回路と、
前記第１の出力を制御端に入力する第３のトランジスタと前記第２の出力を制御端に入力する第４のトランジスタと、それらのトランジスタを流れる和電流を一定とする第２の電流制御トランジスタと、前記第４のトランジスタの負荷回路に挿入され動作バイアスを決定する側の基準トランジスタと、前記第３のトランジスタの負荷回路に挿入され前記基準トランジスタのバイアス電圧によりバイアスされる従属トランジスタとから成る第２のカレントミラー回路とを有した第２の直流変動抑止回路と、
前記第１の出力と前記第２の出力のうち、目的信号が出力される側の出力を入力するボルテージホロワと、
前記ボルテージホロワのフィードバック信号から目的信号を除去する第１のフィルタと、
を有し、
前記ボルテージホロワの二入力端子の信号を前記差動出力とすることを特徴とする差動増幅装置。
前記第１のフィルタは、容量であることを特徴とする請求項１に記載の差動増幅装置。
前記第１のカレントミラー回路と前記第２のカレントミラー回路のうち、少なくとも、前記目的信号に対して、前記第１の出力と前記第２の出力との間の電位差を減少させる方向に作動する側のカレントミラー回路において、前記目的信号を除去する第２のフィルタを設けたことを特徴とする請求項１又は請求項２に記載の差動増幅装置。
前記第２のフィルタは、容量であることを特徴とする請求項３に記載の差動増幅装置。
前記差動増幅器は、増幅器、検波器、アクティブミキサのうちの１種であることを特徴とする請求項１乃至請求項４の何れか１項に記載の差動増幅装置。