JPWO2007086255A1 - 起動信号検出回路 - Google Patents
起動信号検出回路 Download PDFInfo
- Publication number
- JPWO2007086255A1 JPWO2007086255A1 JP2007555883A JP2007555883A JPWO2007086255A1 JP WO2007086255 A1 JPWO2007086255 A1 JP WO2007086255A1 JP 2007555883 A JP2007555883 A JP 2007555883A JP 2007555883 A JP2007555883 A JP 2007555883A JP WO2007086255 A1 JPWO2007086255 A1 JP WO2007086255A1
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- bias
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/06—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
- H02M7/10—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
- H02M7/103—Containing passive elements (capacitively coupled) which are ordered in cascade on one source
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/10—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rectifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
102 出力端子
103、104 DCバイアス端子
105 電源端子
106、107 クロック入力端子
Claims (11)
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の3端子素子の第1の端子には一定のDCバイアス電圧を印加し、バイアス回路の初段の3端子素子の第1の端子には前記DCバイアス電圧に3端子素子のしきい値電圧変動分を付加した電圧を印加することを特徴とする起動信号検波回路。
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、バイアス回路の初段の3端子素子の第1の端子には一定のDCバイアス電圧を印加し、整流回路の初段の3端子素子の第1の端子には前記DCバイアス電圧に3端子素子のしきい値電圧変動分を減算した電圧を印加することを特徴とする起動信号検波回路。
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、整流回路の初段の3端子素子の第1の端子には一定のDCバイアス電圧を印加し、バイアス回路の初段の3端子素子の第1の端子には前記DCバイアス電圧に3端子素子のしきい値電圧を付加した電圧を印加することを特徴とする起動信号検波回路。
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、バイアス回路の初段の3端子素子の第1の端子には一定のDCバイアス電圧を印加し、整流回路の初段の3端子素子の第1の端子には前記DCバイアス電圧に3端子素子のしきい値電圧を減算した電圧を印加することを特徴とする起動信号検波回路。
- 前記3端子素子のしきい値電圧は、0Vに設定されていることを特徴とする請求の範囲3または4に記載の起動信号検波回路。
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、前記3端子素子と同様の構成を有する3端子素子の第1の端子、第2の端子、制御端子をそれぞれ電源端子、第1の節点、第2の節点に接続し、第1の節点−接地点間に第1の抵抗を、電源端子−第2の節点間に第2の抵抗を、第2の節点−接地点間に第3の抵抗を接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第1、第2の節点において形成された電位が、前記整流回路の初段の3端子素子の第1の端子と前記バイアス回路の初段の3端子素子の第1の端子に供給されていることを特徴とする起動信号検波回路。
- 第1、第2の端子および制御端子を有し、前記制御端子に入力される制御電圧または制御電流によって、抵抗値が非線形に変化する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなる整流回路と、前記3端子素子と同様の構成を有する3端子素子を、第2の端子を次段の第1の端子に接続する態様にて複数段接続してなるバイアス回路と、を含み、整流回路とバイアス回路との同一段の制御端子同士を接続するとともにバイアス回路における3端子素子にあっては第1の端子と制御端子とを接続した起動信号検波回路であって、電源端子−第3の節点間に第4の抵抗を、第3の節点−第4の節点間に第5の抵抗を、第4の節点−接地点間に第6の抵抗を、電源端子−第5の節点間に第7の抵抗を接続し、前記3端子素子と同様の構成を有する3端子素子の第1の端子および制御端子を第5の節点に、その第2の端子を前記第4の節点に接続してなるバイアス電位発生回路をさらに備え、該バイアス電位発生回路の第3、第5の節点において形成された電位が、前記整流回路の初段の3端子素子の第1の端子と前記バイアス回路の初段の3端子素子の第1の端子に供給されていることを特徴とする起動信号検波回路。
- 前記バイアス電位発生回路の3端子素子のしきい値電圧は、0Vに設定されていることを特徴とする請求の範囲6または7に記載の起動信号検波回路。
- 整流回路およびバイアス回路の奇数段の3端子素子の第2の端子にはコンデンサを介してRF入力信号が印加され、整流回路およびバイアス回路の偶数段の3端子素子の第2の端子はコンデンサを介して接地されていることを特徴とする請求の範囲1から8のいずれかに記載の起動信号検出回路。
- 前記3端子素子が電界効果トランジスタであることを特徴とする請求の範囲1から9のいずれかに記載の起動信号検出回路。
- 前記3端子素子がバイポーラトランジスタであることを特徴とする請求の範囲1から9のいずれかに記載の起動信号検出回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006015865 | 2006-01-25 | ||
JP2006015865 | 2006-01-25 | ||
PCT/JP2007/050191 WO2007086255A1 (ja) | 2006-01-25 | 2007-01-11 | 起動信号検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2007086255A1 true JPWO2007086255A1 (ja) | 2009-06-18 |
JP4513988B2 JP4513988B2 (ja) | 2010-07-28 |
Family
ID=38309054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007555883A Active JP4513988B2 (ja) | 2006-01-25 | 2007-01-11 | 起動信号検出回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7663394B2 (ja) |
JP (1) | JP4513988B2 (ja) |
WO (1) | WO2007086255A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001651A (en) * | 1998-03-20 | 1999-12-14 | Isis Pharmaceuticals Inc. | Antisense modulation of LFA-3 |
JP2009027878A (ja) * | 2007-07-23 | 2009-02-05 | Nec Corp | 整流装置 |
US20140257902A1 (en) * | 2013-03-08 | 2014-09-11 | Baydin, Inc. | Systems and methods for incorporating calendar functionality into electronic messages |
JP6289974B2 (ja) * | 2014-03-31 | 2018-03-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US20160149987A1 (en) * | 2014-11-24 | 2016-05-26 | lxia | Methods, systems, and computer readable media for automatic generation of programming-language-neutral representation of web application protocol interactions that implement network test |
TWI573381B (zh) * | 2015-09-03 | 2017-03-01 | 財團法人國家實驗研究院 | 應用於無線功率傳輸系統之主僕式倍壓全波整流電路 |
TWI739545B (zh) * | 2020-08-11 | 2021-09-11 | 瑞昱半導體股份有限公司 | 訊號輸出裝置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194301A (ja) * | 2002-11-29 | 2004-07-08 | Toyota Central Res & Dev Lab Inc | 起動信号出力回路及び判定回路 |
JP2006319549A (ja) * | 2005-05-11 | 2006-11-24 | Toyota Central Res & Dev Lab Inc | 差動増幅装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60144009A (ja) | 1984-01-04 | 1985-07-30 | Nec Corp | 利得制御回路 |
US6429638B1 (en) * | 2000-08-31 | 2002-08-06 | Nortel Networks Limited | N-diode peak detector |
JP4092243B2 (ja) | 2003-04-21 | 2008-05-28 | Necエレクトロニクス株式会社 | 光増幅回路 |
US20070063708A1 (en) * | 2005-09-20 | 2007-03-22 | Hamilton Sundstrand Corporation | Rectifier open diode detection |
-
2007
- 2007-01-11 WO PCT/JP2007/050191 patent/WO2007086255A1/ja active Application Filing
- 2007-01-11 JP JP2007555883A patent/JP4513988B2/ja active Active
- 2007-01-11 US US12/162,148 patent/US7663394B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004194301A (ja) * | 2002-11-29 | 2004-07-08 | Toyota Central Res & Dev Lab Inc | 起動信号出力回路及び判定回路 |
JP2006319549A (ja) * | 2005-05-11 | 2006-11-24 | Toyota Central Res & Dev Lab Inc | 差動増幅装置 |
Non-Patent Citations (1)
Title |
---|
JPN7010000210, DICKSON J.F. ET AL., "’On−chip high−voltage generation in MNOS integrated circuits using an improved voltage multiplier te", IEEE JOURNAL OF SOLID−STATE CIRCUITS, 197606, vol. 11, no. 3, pages 374 − 378 * |
Also Published As
Publication number | Publication date |
---|---|
WO2007086255A1 (ja) | 2007-08-02 |
US20090010034A1 (en) | 2009-01-08 |
JP4513988B2 (ja) | 2010-07-28 |
US7663394B2 (en) | 2010-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4513988B2 (ja) | 起動信号検出回路 | |
US7424265B2 (en) | Rectifier circuit and radio communication device | |
US7978486B2 (en) | Rectifier circuit and radio communication device using the same | |
US7663427B2 (en) | Booster circuit | |
US20070139839A1 (en) | Overcurrent detection circuit and switching circuit | |
KR20070045963A (ko) | 반도체 집적 회로 장치 및 그것을 이용한 비접촉 전자 장치 | |
US20080266917A1 (en) | Dc/dc converting system | |
US9209747B1 (en) | Crystal oscillator with resistorless feedback biasing | |
US8446179B2 (en) | Start signal detector circuit | |
US10432107B2 (en) | Rectifier circuit and electronic device | |
US9337734B2 (en) | DC-DC converter for envelope tracking | |
JP2018516524A (ja) | 改善されたトラッキング | |
US7209842B2 (en) | Activation signal output circuit and determination circuit | |
JP2009027878A (ja) | 整流装置 | |
Sinyukin et al. | Integrated CMOS microwave power converter for passive wireless devices | |
CN102723862B (zh) | 电荷泵电路和操作电荷泵电路的方法 | |
JP2009077475A (ja) | 整流回路 | |
JP2007116381A (ja) | 起動信号検出回路 | |
JP2013121174A (ja) | 発振回路、およびdc−dcコンバータ | |
JP2004007744A (ja) | 演算増幅器 | |
CN104065352A (zh) | 信号生成电路 | |
JP2015005842A (ja) | 差動増幅回路 | |
JPS5815968B2 (ja) | 発振回路 | |
JP2006174101A (ja) | 検波回路 | |
JP2021136793A (ja) | 昇圧回路及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4513988 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100504 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |