JP2018516524A - 改善されたトラッキング - Google Patents

改善されたトラッキング Download PDF

Info

Publication number
JP2018516524A
JP2018516524A JP2017561294A JP2017561294A JP2018516524A JP 2018516524 A JP2018516524 A JP 2018516524A JP 2017561294 A JP2017561294 A JP 2017561294A JP 2017561294 A JP2017561294 A JP 2017561294A JP 2018516524 A JP2018516524 A JP 2018516524A
Authority
JP
Japan
Prior art keywords
voltage
output
capacitor
terminal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017561294A
Other languages
English (en)
Other versions
JP2018516524A5 (ja
Inventor
ラベ、ブノワ
ウィンペニー、ジェラード
Original Assignee
スナップトラック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スナップトラック・インコーポレーテッド filed Critical スナップトラック・インコーポレーテッド
Publication of JP2018516524A publication Critical patent/JP2018516524A/ja
Publication of JP2018516524A5 publication Critical patent/JP2018516524A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/62—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using bucking or boosting dc sources
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)

Abstract

出力電圧を生成するための、スイッチング段を含む電圧レギュレータが開示されており、電圧レギュレータは、スイッチング段を制御するためのフィードバック経路を備え、ここでは、フィードバック経路におけるフィードバック信号は、ランプ補償され、ランプ補償のためのランプは、スイッチング段の出力から生成される。
【選択図】 図８

Description

関連出願への相互参照
本願は、参照により全体が本明細書に組み込まれる、２０１５年５月２８日に出願された、英国特許出願第１５０９２０４．２号の優先権を主張する。
本発明は、電流制御段を利用して基準電圧をトラッキングする電圧を生成するための装置に関係している。本発明は、追加的に、電圧制御段を利用するそのような装置に関係しているが、それに排他的に関係しているわけではない。本発明の例となる実施は、エンベロープトラッキング電力増幅器のための変調された電源電圧の生成にある。
関連出願の説明
図１は、出力電圧ＶＯを維持するために電圧制御ループが使用される配列を例示する。出力電圧レベルの測定値は、電圧ループコントローラにフィードバックされる。電圧ループコントローラ２は、ライン１６上のフィードバックされた出力電圧ＶＯと、ライン２４上の基準電圧信号ＶＲＥＦとに基づいて、スイッチング段４の一対のスイッチ６，８を制御する。スイッチング段４は、スイッチングノードをバッテリ電圧ＶＢＡＴに接続するように接続された電源スイッチ６と、スイッチングノードを電気的接地に接続するように接続された接地スイッチ８とを備える。電圧ループコントローラ２は、各スイッチにつき１つ、ライン２０，２２上で２つの出力制御信号を生成する。スイッチ６及び８の共通接続点は、スイッチング電圧ＶＳＷが生じるスイッチングノード１８である。インダクタ１０は、スイッチングノード１８と出力ノード１９との間に接続される。インダクタ電流ＩＬは、インダクタで確立される。キャパシタ１２は、出力ノード１９と電気的接地との間に接続される。負荷１４は、出力ノード１９と電気的接地との間に接続される。出力電圧ＶＯは、負荷１４全体に生じ、出力ノードにおいて生じる。出力電圧コントローラ２は、出力ノード１９において所望の出力電圧ＶＯを維持するために、スイッチング段４のスイッチを制御する。出力電圧コントローラは、ライン２４上で基準電圧ＶＲＥＦを受け、フィードバックされた出力電圧信号に基づいて、基準電圧ＶＲＥＦをトラッキングするよう出力電圧ＶＯを制御するために、電源スイッチ６及び接地スイッチ８の切替えを制御する。
図２は、出力電圧ＶＯを維持するために電圧制御ループ及び電流制御ループの両方が使用される、向上した配列を例示する。ここで、図２の素子は、図１の素子に対応し、同様の参照番号が使用される。
図１にあるように、出力電圧信号ＶＯの測定値は、電圧ループコントローラ３８にフィードバックされる。この配列では、電流ループコントローラ３０が、電圧ループコントローラ３８とスイッチング段４との間に追加的に設けられている。
電圧ループコントローラ３８は、ライン２４上で基準信号を受け、また、フィードバックライン４２上で供給される、出力ノード１９における電圧をフィードバック信号として受ける。電圧ループコントローラ３８は、ライン４０上で、電流ループコントローラ３０への、補償電圧ＶＣＯＭＰである第１の制御信号を生成する。電流ループコントローラ３０への第２の入力は、インダクタ１０に流入する電流である。これは、インダクタの、出力ノードに接続された端子で検出されたものとして示されているが、これはまた、インダクタの他方の端子において、又は、インダクタ１０全体の電圧低下を測定することで検出され得る。
電流ループコントローラの出力は、スイッチング段４のスイッチ６，８を制御する、ライン３２及び３４上の制御信号である。
この配列では、電圧ループは、電流ループを制御し、電流ループは、出力電圧ＶＯの生成を制御する。電流ループは、インダクタ１０において生じる電流が、ライン４０上の補償電圧ＶＣＯＭＰに比例することを確実にする。電圧ループコントローラ３８は、インダクタに流入する電流が、出力電圧を所望の値で維持するのに十分に高くなるようにＶＣＯＭＰを生成する。
電流制御ループを利用して、図２に示されているような装置に対して改善をもたらすことが本発明の目的である。
一態様では、出力電圧を生成するための、スイッチング段を含む電圧レギュレータが設けられており、電圧レギュレータは、スイッチング段を制御するためのフィードバック経路を備え、そこでは、フィードバック経路におけるフィードバック信号が、ランプ補償され、ランプ補償のためのランプは、スイッチング段の出力から生成される。
フィードバック信号は、スイッチング段の出力に流入する電流の表現にランプ補償を適用することで生成され得る。
スイッチング段に接続された第１の端子と、電圧に接続された第２の端子とを有するインダクタと、このインダクタ全体に並列に接続された、直列接続した第１の抵抗器及び第１のキャパシタとが設けられ得、ここにおいて、スイッチング段の出力に流入する電流の表現は、第１のキャパシタ全体の電圧差を測定することで取得される。インダクタの第２の端子に接続された第１の端子を有する第２のキャパシタと、第２のキャパシタの第２の端子に接続された第１の端子を有する第２の抵抗器とが設けられ得、第２のキャパシタ及び第２の抵抗器は、スロープ信号を生成するためのものである。第１の抵抗器と第１のキャパシタとの間の接続点に接続された第１の入力と、第２のキャパシタと第２の抵抗器との間の接続点に接続された第２の入力とを有するフィードバックコンパレータが設けられ得、このコンパレータの出力は、フィードバック信号を生成する。第２のキャパシタと並列に接続されたスイッチが設けられ得、ここにおいて、スイッチが開いているとき、コンパレータは、インダクタに流入する電流を表すフィードバック信号を供給し、スイッチが開いているとき、コンパレータは、ランプ補償済みのフィードバック信号を生成する。スイッチは、スイッチャブロックの出力が電気的接地に接続されているときには、スイッチが閉じられ、スイッチャブロックの出力が電気的接地に接続されないときには、スイッチが開けられるように制御され得る。
電圧レギュレータは、比較電圧を供給するために出力電圧を基準電圧と比較するための第１のコンパレータと、比較電圧をランプ補償済みのフィードバックと比較することと、スイッチング段に制御入力を供給することとを行うための第２のコンパレータとを更に備え得る。電圧ジェネレータは、線形増幅器及び電力増幅器と、ここで、電力増幅器は、増幅されることとなる信号を受けるためのものであり、線形増幅器は、増幅されることとなる信号のエンベロープ（包絡線）を受けるものである、線形増幅器の出力とインダクタの第２の端子との間に接続された第３のキャパシタと、インダクタの第２の端子は、電力増幅器の電源入力に接続されている、キャパシタ全体に並列に接続されており、第１のコンパレータに接続された出力を有する第３のコンパレータとを更に含み得、ここにおいて、基準電圧は、第３のキャパシタ全体に生じることとなる所望の電圧を示す。
被調整降圧回路は、電圧レギュレータを含み得、電圧ジェネレータを備え、ここにおいて、スイッチング段の電源入力に接続された電圧源が設けられており、第２の抵抗器の第２の端子は、電気的接地に接続され、出力電圧は、インダクタの第２の端子において接続された負荷において形成される。
被調整昇圧回路は、電圧レギュレータを含み得、ここにおいて、電源電圧は、第２の端子に接続され、第２の抵抗器の第２の端子は、スイッチング段の電源入力に接続され、出力電圧は、スイッチング段の電源入力において接続された負荷において形成される。
別の態様では、出力電圧を生成するための、スイッチング段を含む電圧レギュレータのための方法が提供され得、方法は、フィードバック経路でスイッチング段を制御することと、フィードバック経路においてフィードバック信号をランプ補償することとを備え、ランプ補償は、スイッチング段の出力に基づく。
本発明は、添付の図面への参照によって説明される。
図１は、電圧制御ループを利用して基準電圧をトラッキングする出力電圧を生成するための例となる装置アーキテクチャを例示する。 図２は、電圧制御ループ及び電流制御ループを利用して基準電圧をトラッキングする出力電圧を生成するための例となる装置アーキテクチャを例示する。 図３は、図２のアーキテクチャの例となる略図を例示する。 図４（ａ）から図４（ｃ）は、図３の例となる実施における例となる信号を例示する。 図５は、図３の例となる実施に対する改善を例示する。 図６（ａ）から図６（ｅ）は、図５の例となる実施における例となる信号を例示する。 図７は、図５の例となる実施に対する改善を例示する。 図８は、図７の例となる実施に対する改善を例示する。 図９（ａ）から図９（ｅ）は、図８の例となる実施における例となる信号を例示する。 図１０は、エンベロープトラッキングシナリオにおける例となる実施を例示する。 図１１（ａ）は、電圧降圧レギュレータの例となる実施を例示する。 図１１（ｂ）は、電圧昇圧レギュレータの例となる実施を例示する。 図１１（ｃ）は、電圧昇圧レギュレータの例となる実施を例示する。
入力基準電圧をトラッキングする出力電圧を生成するようにスイッチド供給段が制御される例が説明されている。説明される例では、スイッチド供給段は、スイッチングノードと電源電圧との間に接続された電源スイッチと、スイッチングノードと電気的接地との間に接続された接地スイッチという一対のスイッチを備える電力段を備える。電源電圧がＤＣ電圧である例では、それの例は、バッテリ電圧である。スイッチング段の他の配列が利用され得るが、一対のスイッチのこの配列が、説明の目的で使用される。
そのようなスイッチド供給段は、エンベロープトラッキング電源段におけるスイッチド電源電圧を電力増幅器に供給するために利用され得る。エンベロープ信号は、増幅されることとなる入力信号に基づいて形成され得、エンベロープ信号は、基準信号又は基準電圧をスイッチド供給段に供給する。スイッチド供給段は、トラッキング電源を増幅器に供給する出力電圧を生成するために使用され、この出力電圧は、エンベロープ信号によって供給される基準電圧をトラッキングする。
スイッチド供給段を介して電力供給される増幅器は、無線周波数フロントエンド（ＲＦＦＥ）回路において信号を増幅するために使用され得る。ＲＦＦＥ回路は、モバイルデバイスにおける信号の送信及び受信を容易にするために使用され得る。いくつかのケースでは、増幅器は、１つ又は複数のアンテナを介した送信よりも前に、無線周波数（ＲＦ）信号を増幅するために使用され得る。このケースでは、スイッチド供給段を介して生成されるエンベロープ信号は、ＲＦ信号に基づいて生成され、増幅器に電力供給するために使用され得る。
従って、例示的なアプリケーションは、増幅器に対するエンベロープトラッキング電源の供給であるが、これは、制限的なアプリケーションではない。他のアプリケーションは、プロセッサ、入力／出力デバイス、メモリ、等の論理デバイスに固定のＤＣ電源を供給するためのものであり得る。
図３は、図２のアーキテクチャの例となる実施を例示する。示されている素子が前の図の素子に対応する場合、同様の参照番号が使用される。
図３の例となる実施では、Ｄタイプフリップフロップレジスタ７４が設けられている。他のタイプのフリップフロップが使用され得、Ｄタイプレジスタは例にすぎない。この場合も先と同様に、スイッチ４及び８を備えるスイッチング段４が設けられており、インダクタ１０、キャパシタ１２、及び負荷１４も同様である。追加的に、増幅器７２、抵抗器９７、キャパシタ９９、及び補償増幅器９５が設けられている。
図３に示されているように、Ｄタイプフリップフロップレジスタ７４は、ライン８０上のＤと表されるそのデータ入力において高電圧を受ける。故に、このフリップフロップのＤ入力は、レベル「１」に保たれる。Ｄタイプフリップフロップのクロック入力は、ライン８２上でクロック信号を受ける。Ｄタイプフリップフロップのクリア／リセット入力は、ライン８４上で増幅器７２の出力を受ける。Ｄタイプフリップフロップレジスタ７４のＱ出力及びＱｂａｒ出力は、スイッチング段４のそれぞれのスイッチ６及び８を制御するためにライン７６及び７８上で制御信号を供給して、スイッチドノード１８において信号ＶＳＷを生成する。
補償増幅器９５は、ライン２４上で基準電圧ＶＲＥＦを、ライン７１上で、フィードバックされた出力電圧ＶＯ又はフィードバックされた出力電圧ＶＯの表現を受ける。補償増幅器９５は、差動増幅器であり、出力電圧ＶＯのフィードバック表現を基準電圧ＶＲＥＦから差し引き、増幅された差分を、ライン８６上で補償電圧ＶＣＯＭＰとして生成する。
補償増幅器９５は、電圧／電流増幅器であり、抵抗器９７及びキャパシタ９９が、補償電圧ＶＣＯＭＰを生成するために増幅器９５の出力に設けられる。補償からの抵抗器９７及びキャパシタ９９は、補償電圧ＶＣＯＭＰが出力電圧と基準電圧との誤差（望まれるものと出力に実際にあるものとの差）の関数となるように、増幅器９５とともに機能する。
ライン８６上の補償電圧ＶＣＯＭＰは、増幅器７２への１つの入力として供給される。増幅器７２への他方の入力は、ライン７０上の、インダクタＩＬに流入する電流の検出からフィードバックされる信号である。増幅器７２は、差動増幅器であり、インダクタ１０に流入する電流を表す電圧を補償電圧から差し引き、それらに基づいて、Ｄタイプフリップフロップのクリア／リセット入力への制御信号を生成する。この動作はまた、電圧領域ではなく電流領域において実行されることができる（２つの電圧を比較するのではなく２つの電流を比較する増幅器）。
出力電圧ＶＯは、前述したように、負荷全体の出力ノードに形成される。故に、出力電圧と基準電圧との誤差を示すインジケーション（指標）が生成され、次いで、この信号とインダクタに流入する電流の表現との誤差を示すインジケーションが生成される。
図３に例示されるような電流制御型段は、分数調波の不安定性（sub-harmonic instability）に左右される。これらの不安定性は、コンバータのデューティサイクルが、最大電流制御の場合は５０％よりも高いときに、最小電流制御の場合は５０％よりも小さいときに生じる。これは、電流制御型降圧コンバータの出力範囲を低減し、そのような制御スキームを、多くのアプリケーションに対して適さないものにする。
図４（ａ）から図４（ｃ）は、図３の実施の動作を例示する。
図４（ａ）は、Ｄタイプフリップフロップ７４へのクロック入力におけるクロック信号を例示する。このクロック信号は、あらゆる種類の発振器から導出される。これは、外部で生成され、Ｄタイプフリップフロップでは、デューティサイクルは問題ではない。クロックサイクルは、ｔ１からｔ３までの時間期間Ｔである。
図４（ｂ）は、スイッチングノード１８における電圧ＶＳＷを例示する。スイッチングノードにおける信号は、ＶＢＡＴと０Ｖ（電気的接地）との間で切り替わる。クロックサイクルはＴであり、スイッチングノードがＶＢＡＴであるパルス幅は、ＤｘＴである。故に、スイッチングノードにおける信号は、時間ｔ１から時間ｔ２まで（持続時間ＤｘＴの間）はＶＢＡＴであり、時間ｔ２から時間ｔ３までは０Ｖである。
図４（ｃ）は、検出されたインダクタ電流ＩＬを例示する。例示するように、この信号はランプ信号であり、スイッチングノードがＶＢＡＴであるとき立ち上がり、スイッチングノードが０Ｖであるとき立ち下がる。故に、時間ｔ１から、スイッチ６はオンであり、スイッチ８はオフであり、インダクタ電流ＩＬを表す信号は、ランプアップする。時間ｔ２において、信号は、（増幅器７２によって検出される）補償電圧に等しく、レジスタ７４は、スイッチ６をオフに、スイッチ８をオンに切り替えるように制御される。故に、時間ｔ２から、インダクタ電流を表す信号はランプダウンし、時間ｔ３（クロックサイクルの終了）でゼロになるまでランプダウンする。
信号ＶＣＯＭＰもまた図４（ｃ）に示されており、インダクタ電流に基づく信号は、これと比較される。信号ＶＣＯＭＰは立ち下がり信号であり、増幅器７２の比較の結果として、ランプ電流信号は、スイッチ６及び８の状態が変化することにより、ランプ電流がレベルＶＣＯＭＰを満たすたびに立ち上がりから立ち下がりに切り替わる。
図４（ｃ）では、ランプ信号が、インダクタ１０における電流ＩＬを表す電圧信号であることは理解されるであろう。
図４（ｃ）を参照すると、インダクタにおける電流ＩＬを表す信号が立ち上がるけれども、それは、補償電圧ＶＣＯＭＰと比較される。この信号がＶＣＯＭＰを下回わっている間、ライン８４上の入力は、レジスタ７４への入力が“クリア”となるように、そのままである。信号がＶＣＯＭＰに等しくなると、増幅器７２の出力は、レジスタがリセットされるように切り替わり、スイッチ６，８は、インダクタ１０を接地に接続するように制御される。故に、インダクタを表す信号は立ち下がる。次のクロックサイクルの開始時に、レジスタ７４は、インダクタ電流をランプアップするようにウィッチ（witch）を制御する。
図４のタイミング図は、３つのクロックサイクルを示す。時間ｔ１、ｔ３、及びｔ５は、各クロックサイクルの開始を表し、時間ｔ３、ｔ５、及びｔ７は、各クロックサイクルの終了を表す。時間ｔ２、ｔ４、及びｔ６は、スイッチ４、６が状態を切り替えるときに示される３つの時間期間の各々の内の時間を表す。
図３の回路に関連付けられた不安定性が存在し、それらの不安定性に対処するために、図５の修正された回路配列が提案される。図５は、図３の回路配列への修正を例示する。ここで、図５の素子は、図３の素子に対応し、同様の参照番号が使用される。
図５は、図３の配列へのスロープ補償の導入を例示する。
補償電圧ＶＣＯＭＰはより高くなることができるが、これは、デューティサイクルを変更しない。
インダクタに流入する検出された電流ＩＬを表す電圧ＶＩＮＤがライン９４上で供給され、結合器９２の一方の入力へと供給されるように図３の回路が修正される。結合器９２の出力は、前述したように、Ｄタイプフリップフロップ７４のクリア／リセット入力への入力を生成する増幅器７２に供給される。
ランプ信号ＶＣＬは、ランプ生成ブロック９７から、結合器９２への第２の入力としてライン９６上で供給される。このランプは、コンデンサ、又は、基準発振器内部ランプをトラッキングするトランジスタ、積分器として使用される演算増幅器、等、の定電流充電であり得る。結合器９２は、その２つ入力を組み合わせて、信号を増幅器７２に供給する。
図５の回路の動作が、図６に例示された波形に関連して更に説明される。
図６（ａ）から図６（ｅ）は、図５の実施の動作を例示する。
図６（ａ）は、Ｄタイプフリップフロップへのクロック入力におけるクロック信号を例示する。このクロック信号は、あらゆる種類の発振器から導出される。この場合も先と同様に、これは外部で生成され、この場合も先と同様に、デューティサイクルは問題ではない。クロックサイクルは、時間ｔ１から時間ｔ２までの時間期間Ｔである。
図６（ｂ）は、スイッチングノード１８における電圧ＶＳＷを例示する。スイッチングノードにおける信号は、ＶＢＡＴと０Ｖ（電気的接地）との間で切り替わる。クロックサイクルはＴであり、スイッチングノードがＶＢＡＴであるパルス幅は、ＤｘＴである。故に、スイッチングノイズにおける信号は、時間ｔ１から時間ｔ２まで（持続時間ＤｘＴの間）はＶＢＡＴＴであり、時間ｔ２から時間ｔ３までは０Ｖである。
図６（ｃ）は、電圧信号ＶＩＮＤによって表されるように、検出されるインダクタ電流ＩＬの表現を例示する。例示するように、この信号はランプ信号であり、スイッチングノードがＶＢＡＴであるとき立ち上がり、スイッチングノードが０Ｖであるとき立ち下がる。時間ｔ１から、スイッチ６はオンであり、スイッチ８はオフであり、インダクタ電流ＩＬを表す信号は、ランプアップする。時間ｔ２において、信号は、（増幅器７２によって検出される）補償電圧に等しく、レジスタ７４は、スイッチ６をオフに、スイッチ８をオンに切り替えるように制御される。故に、時間ｔ２から、インダクタ電流を表す信号はランプダウンし、時間ｔ３（クロックサイクルの終了）でゼロになるまでランプダウンする。
図６（ｄ）は、ライン９６上の、ランプジェネレータ９７によって生成されるランプ信号、すなわち、信号ＶＣＬ、を例示する。このランプ信号は、クロックサイクル全体にわたってランプアップ部分を有し、クロックサイクル時間の終了時に、ゼロになり、再度ランプアップする。故に、ランプは、時間ｔ１のゼロからランプアップし、時間ｔ３において、ゼロにリセットする。
図６（ｅ）は、結合器９２の出力における信号を例示し、それは、ライン９４及び９６上の信号、すなわち、図６（ｃ）及び図６（ｄ）の信号、の組み合わせである。
図６（ｅ）に示されるように、信号は、時間ｔ１からランプアップする。時間ｔ２において、信号は、補償信号ＶＣＯＭＰと等しくなり得、スイッチ６はオフにされ、スイッチ６はオンにされる。故に、インダクタ１０は、放電し、ランプは、時間ｔ２から、時間ｔ３におけるクロックサイクルの終了まで減少する。立ち下がりランプは、この期間中の、図６（ｃ）の立ち下がりランプと、図６（ｄ）の立ち上がりランプとの組み合わせである。時間ｔ３において、増幅器７２への入力における信号は、ゼロにリセットする。
信号ＶＣＯＭＰもまた図６（ｅ）に示されており、インダクタ電流に基づく信号は、これと比較される。実際には、上下に変動する変動信号であるが、信号ＶＣＯＭＰは、立ち下がり信号として例示されており、増幅器７２の比較の結果として、ランプ電流信号は、ランプ電流の表現がレベルＶＣＯＭＰを満たすたびに立ち上がりから立ち下がりに切り替わる。次いで、レジスタ７２はリセットされ、インダクタが、クロックサイクルの終了まで放電される。クロックサイクルの終了時に、信号はリセットされ、再度ランプアップし始める。
故に、比較増幅器７２の入力における信号ＶＣＬ＋ＶＩＮＤは、それがライン８６上の信号ＶＣＯＭＰのレベルに等しくなるまで立ち上がり、その後、フリップフロップ７４へのセット／クリア信号が、比較増幅器７２によって変更され、インダクタ中の電流は最終的に立ち下がる。
故に、インダクタに流入する測定された電流をランプと組み合わせることと、組み合わせられた信号を比較増幅器の入力に供給することとを備える追加の段が設けられている。
このスロープ補償は、分数調波の不安定性の問題を克服する。スロープが、結合器９２によって、感知される電流に追加され、コンバータを安定させる。追加のスロープは、分数調波の問題の一定の除去（constant rejection）を達成するために、出力電圧に比例し得る。しかしながら、可変スロープ補償回路の実施は困難であり、いくつかの演算増幅器、加算器、等を必要とする。これは、電力消費に加えシリコン面積を増加させる。
図５の回路配列を実施するためには、インダクタに流入する電流が測定されなければならない。直列接続した抵抗器−キャパシタ（Ｒ／Ｃ）ネットワーク、なお、このネットワークは図７に示されるようにコイルと並列である、が、このために使用され得る。先の図の素子に対応する図７の任意の素子は、同じ参照番号で表される。
直列接続した抵抗器及びキャパシタをインダクタと並列に設けることで、インダクタに流入する電流の測定値が取得可能である。
図７に示されるように、キャパシタ１０２は、出力ノード１９に接続され、抵抗器１００は、スイッチドノード１８に接続され、キャパシタ１００及び抵抗器１０２は互いに接続される。キャパシタ１０２及び抵抗器１００は、インダクタ１０全体に直列に接続される。
小型のトランスコンダクタンス増幅器１０４（すなわち、差動増幅器）は、インダクタに流入する電流を測定するために接続される。トランスコンダクタンス増幅器１０４は、抵抗器−キャパシタ接続１００−１０２のキャパシタ１０２全体に接続されたその入力を有する。増幅器１０４の第１の入力レッグは、抵抗器１００及びキャパシタ１０２の相互接続に接続され、増幅器１０４の第２の入力レッグは、出力ノード１９に接続される。
トランスコンダクタンス増幅器１０４の出力は、抵抗器１０６の一方の端子に接続され、抵抗器１０６の他方の端子は、電気的接地に接続されている。故に、キャパシタ１０２に流入する電流を表す電圧は、増幅器１０４の出力で形成される。
故に、インダクタ１０に流入する電流の測定値は、ライン１１６上でトランスコンダクタンス増幅器１０４の出力において供給される。トランスコンダクタンス増幅器１０４の出力における電圧は、インダクタ１０中の電流に比例する。
次いで、その出力負荷１０６を通ずる、トランスコンダクタンス増幅器１０４の出力において生成される電圧は、インダクタ１０に流入する電流を示す電圧を供給するために使用され得る。故に、トランスコンダクタンス増幅器１０４の出力において形成される電圧は、Ｄタイプフリップフロップへの入力を形成する増幅器７２に供給され得る。
故に、図７の配列は、図３の実施に従って感知されることとなるインダクタ電流を供給する。図５の配列を実施するように図７を更に修正するためには、トランスコンダクタンス増幅器１０４の出力信号を、それが増幅器７２に供給される前に処理するために、更なる回路が必要とされる。この回路は、多数のバルク構成要素を必要とする。
図８は、そのようなバルク回路の必要性を回避する修正を例示する。図８では、小型の更なるキャパシタ１１０と、更なる抵抗器１１２と、スイッチ１１４とが、図５及び図６（ａ）乃至図６（ｅ）と合致する動作を達成するために、図７の配列に追加される。前の図に対応する図８の素子は、同様の参照番号で表される。
抵抗器１００及びキャパシタ１０２は、それぞれ、ＲＦ及びＣＦと注釈付けられており、抵抗器１１２及びキャパシタ１１０は、それぞれ、ＲＳＬ及びＣＳＬと注釈付けられている。
小型の更なるキャパシタ１１０は、出力ノード１９と更なる抵抗器１１２との間に接続され、更なる抵抗器１１２の他方の端子は、電気的接地に接続されている。増幅器への第１の入力レッグは、前述同様に、抵抗器１００とキャパシタ１０２との相互接続から設けられている。トランスコンダクタンス増幅器１０４への第２の入力レッグは、更なる抵抗器１００と更なるキャパシタ１０２との接続点によって設けられている。
スイッチ１１４は、更なるキャパシタ１１０と並列に設けられている。
トランスコンダクタンス増幅器１０４の出力は、Ｄタイプフリップフロップへのクリア／リセット入力を供給する比較増幅器７２に接続される。
キャパシタ１０２全体の電圧は、サイクルの開始時の出力電流に比例する。増幅器１０４は、電流情報に、スイッチドキャパシタ１１０からのスロープを加えたものを追加する。スイッチドキャパシタは、スイッチ１１４が開いているときにそのスロープを供給する。スロープは、出力電圧にのみ依存する。最良のスロープ補償は、スロープが出力電圧に比例するときに達成される。出力電圧が低いとき、スロープは低い。出力電圧が高いとき、スロープは高い。
この動作は、図６（ｅ）に従った、ランプ補償済みの信号の生成と合致する。
抵抗器１００及び１１２の抵抗値を整合させることで、および、キャパシタ１０２及び１１０の容量値を整合させることで、受動素子整合比を単に調節することによってスロープ補償比の変調を可能にするような制御が達成される。
スイッチ１１４は、スイッチング段の接地スイッチ８を制御する制御信号７８によって制御されるため、接地スイッチ８がオフのとき、スイッチ１１４はオフである。故に、電源スイッチ６がオンのとき、スイッチ１１４はオフである。
ランプ信号のスロープは、（コイル電流に比例する）キャパシタ１０２における信号のスロープに、（出力電圧に比例する）キャパシタ１１０における信号のスロープを加えたものである。
接地スイッチ８がオンのとき、スイッチ１１１４はオンである。これは、スロープ補償回路を放電し、スロープは、コイル電流に比例する。
図９（ａ）から図９（ｅ）は、図８の回路の動作を例示する。
図９（ａ）は、Ｄタイプフリップフロップへのクロック入力におけるクロック信号を例示する。このクロック信号は、あらゆる種類の発振器から導出される。この場合も先と同様に、これは、外部で生成され、同様に、Ｄタイプフリップフロップでは、デューティサイクルは問題ではない。クロックサイクルは、時間ｔ１から時間ｔ２までの時間期間Ｔである。
図９（ｂ）は、スイッチングノード１８における電圧ＶＳＷを例示する。スイッチングノードにおける信号は、ＶＢＡＴと０Ｖ（電気的接地）との間で切り替わる。クロックサイクルはＴであり、スイッチングノードがＶＢＡＴであるパルス幅は、ＤｘＴである。故に、スイッチングノードにおける信号は、時間ｔ１から時間ｔ２まで（持続時間ＤｘＴの間）はＶＢＡＴであり、ティムｔ２から時間ｔ３までは０Ｖである。
図９（ｃ）は、増幅器１０４への第１の入力上に存在する電圧によって表されるような、検出されるインダクタ電流ＩＬの表現を例示する。これは、抵抗器１００及びキャパシタ１０２が共通して接続されている先のノードにおける検出の結果として生成される信号である。例示するように、この信号はランプ信号であり、スイッチングノードがＶＢＡＴであるとき立ち上がり、スイッチングノードが０Ｖであるとき立ち下がる。時間ｔ１から、スイッチ６はオンであり、スイッチ８はオフであり、インダクタ電流ＩＬを表す信号は、ランプアップする。時間ｔ２において、信号は、（増幅器７２によって検出される）補償電圧に等しく、レジスタ７４は、スイッチ６をオフに、スイッチ８をオンに切り替えるように制御される。故に、時間ｔ２から、インダクタの信号表現はランプダウンし、時間ｔ３（クロックサイクルの終了）でゼロになるまでランプダウンする。
図９（ｄ）は、増幅器１０４への第２の入力のために生成されるランプ信号を例示する。例示するように、スイッチ１１４が開いている（そして、スイッチ８が開いており、スイッチ６が閉じている）とき、ランプ信号が、この信号ライン上で生成される。このランプ信号は、抵抗器１００とキャパシタ１０２との組み合わせ及び抵抗器１１２とキャパシタ１１０との組み合わせの時定数によって決定される勾配を有する。
スイッチ８が閉じられる（そして、スイッチ６が開かれる）と、スイッチ１１４は、閉じられる。その結果、増幅器１０４への第２の入力へのランプ信号は生成されない。
故に、スイッチ６が閉じられているときランプアップし、スイッチ８が閉じられているときゼロボルトであるランプ信号である信号が存在する。
時間ｔ１から、信号は、時間ｔ２までランプアップする。時間ｔ２において、ランプアップが終了し、この信号は、ゼロにリセットされ、時間ｔ３までゼロのままである。時間ｔ２は、スイッチ６及び８が状態を変化させる時点であり、スイッチ１１４が閉じられる時点を表す。
時間ｔ１から、信号は、時間ｔ２までランプアップする。このランプは、図９（ｃ）及び９（ｄ）の両方の信号のランプアップの組み合わせである。時間ｔ２において、信号は１レベル低下し、続いて、図９（ｄ）のランプは、ゼロまで低下する。次いで、時間ｔ２から時間ｔ３までのこの信号は、図９（ａ）の信号であり、立ち下がりランプである。
図９（ｅ）は、増幅器１０４の出力において生成される信号を例示し、これは、その２つの入力における信号の和、すなわち、図９（ｃ）及び９（ｄ）における信号の和、である。
故に、インダクタに流入する電流を測定することと、その電流をランプと組み合わせることと、組み合わせられた信号を比較増幅器の入力に供給することとを備える追加の段が設けられている。
図１０を参照すると、エンベロープトラッキング実施における前述の原理の適用が例示されている。素子が先の図の素子に対応する場合、同様の参照番号が使用される。
図１０に示されるように、線形増幅器１６６と、キャパシタ１６２と、コンパレータ１６４と、ＲＦ（無線周波数）電力増幅器１５２とが設けられている。
ＲＦ電力増幅器１５２は、ライン１５６上でＲＦ入力信号を受け、ライン１５８上でＲＦ出力信号を生成する。ライン１５８上のＲＦ出力信号は、アンテナ１６０に接続される。
出力電圧ＶＯは、ライン１５４上で電源電圧をＲＦ電力増幅器１５２に供給する。
ライン１５６上のＲＦ入力信号のエンベロープは、ライン１６８上で線形増幅器１６６の入力に供給される。ライン１７０上の線形増幅器１６６の出力は、キャパシタ１６２の一方の端子に接続される。キャパシタ１６２の他方の端子は、出力電圧ＶＯに接続される。出力電圧ＶＯは、インダクタ１０の第２の端子に接続され、インダクタ１０の第１の端子は、スイッチング電圧ＶＳＷに接続されている。
スイッチャブロック１５０は、図８の配列のレジスタ７４及びスイッチ６及び８を表す。故に、スイッチャブロック１５０は、増幅器７２の出力を受け、スイッチング電圧ＶＳＷを生成する。
電圧ＶＣＡＰが、キャパシタ１６２全体に形成され、この形成された電圧は、ライン１７２上でキャパシタ全体の電圧の表現を生成するコンパレータ１６４によって検出される。
基準電圧ＶＲＥＦは、補償電圧ＶＣＯＭＰが、所望の電圧とキャパシタ１６２全体の実際の電圧との差分を表すように、キャパシタ１６２全体に設定されるべき所望の電圧を表す。
前述の説明では、降圧回路が実施されている。説明された技法を使用して、昇圧回路も設けられ得る。
図１１（ａ）を参照すると、前述の原理に従った降圧制御回路が例示されている。先の図面の素子に対応する素子が示されている場合、同様の参照番号が使用される。
電源電圧が、スイッチ６の一方の端子にライン２０２上で、バッテリ電圧ＶＢＡＴによって供給される。キャパシタ２００は、電圧ＶＢＡＴを供給するために、電気的接地とスイッチ６の一方の端子との間に接続される。
スイッチ６の他方の端子は、スイッチ８の一方の端子に接続され、スイッチ８の他方の端子は、電気的接地に接続される。スイッチ６及び８は、スイッチャ制御ブロック２０２によって接続され、これは、説明された前述の配列に従ってスイッチャを制御し得る。スイッチャ制御ブロック２０２への入力は、増幅器１０４によって供給される。増幅器１０４、キャパシタ１０２，１１２、及び抵抗器１００，１１０は、上述したように接続される。スイッチ１１４も示される。
スイッチャ制御ブロック２０２は、ランプ補償済みフィードバック信号である、増幅器１０４の出力からの信号に基づいて、スイッチ６及び８上に備わっているスイッチング段を制御する。ランプ補償は、前述に従って、降圧段の出力に基づいて生成される。
図１１（ａ）の配列は、前述の配列に従った降圧段である。昇圧段も設けられ得る。
図１１（ｂ）を参照すると、昇圧回路を供給するために図１１（ａ）の配列が修正される。抵抗器１１２の接続が調節され、それによって、抵抗器１１２の第２のｅｒｍａｎｉｌａは、電気的接地ではなく、スイッチ６の第１の端子に接続される。キャパシタ１２は、電源（バッテリ）電圧を供給したキャパシタ２０４と置き換えられる。次いで、出力電圧が、キャパシタ２００全体に形成される。
図１１（ｃ）は、図１１（ｂ）の回路の再配列を例示し、ここで、キャパシタ２０４は左側に設けられ、キャパシタ２００は右側に設けられる。
図１１（ａ）は、調整された降圧を与えるために、降圧コンバータにおいて形状補償（shape compensation）を供給するための回路である。図１１（ｃ）は、調整された昇圧を与えるために、昇圧コンバータにおいて形状補償を供給する回路である。
本発明は、特定の例を参照して説明されているが、任意の例の詳細に限定されず、別の詳細との組み合わせでのみ使用される例の任意の詳細に限定されることなどない。例の態様は、別々に又は組み合わせて、本発明で使用され得る。

Claims (22)

  1. 出力電圧を生成するための、スイッチング段を含む電圧レギュレータであって、前記電圧レギュレータは、前記スイッチング段を制御するためのフィードバック経路を備え、ここでは、前記フィードバック経路におけるフィードバック信号が、ランプ補償され、前記ランプ補償のための前記ランプは、前記スイッチング段の出力から生成される、電圧レギュレータ。
  2. 前記フィードバック信号は、前記スイッチング段の前記出力に流入する前記電流の表現にランプ補償を適用することで生成される、
    請求項１に記載の電圧レギュレータ。
  3. 前記スイッチング段に接続された第１の端子と、電圧に接続された第２の端子とを有するインダクタと、前記インダクタ全体に並列に接続された、直列接続した第１の抵抗器及び第１のキャパシタとが設けられており、ここにおいて、前記スイッチング段の前記出力に流入する前記電流の前記表現は、前記第１のキャパシタ全体の電圧差を測定することで取得される、請求項２に記載の電圧レギュレータ。
  4. 前記インダクタの前記第２の端子に接続された第１の端子を有する第２のキャパシタと、前記第２のキャパシタの前記第２の端子に接続された第１の端子を有する第２の抵抗器とが設けられており、前記第２のキャパシタ及び前記第２の抵抗器は、スロープ信号を生成するためのものである、請求項３に記載の電圧レギュレータ。
  5. 前記第１の抵抗器と前記第１のキャパシタとの間の前記接続点に接続された第１の入力と、前記第２のキャパシタと前記第２の抵抗器との間に前記接続点に接続された第２の入力とを有するフィードバックコンパレータが設けられており、前記コンパレータの前記出力は、前記フィードバック信号を生成する、請求項４に記載の電圧レギュレータ。
  6. 前記第２のキャパシタと並列に接続されたスイッチが設けられており、ここにおいて、前記スイッチが開いているとき、前記コンパレータは、前記インダクタに流入する前記電流を表すフィードバック信号を供給し、前記スイッチが開いているとき、前記コンパレータは、前記ランプ補償済みのフィードバック信号を生成する、請求項５に記載の電圧レギュレータ。
  7. 前記スイッチは、前記スイッチャブロックの前記出力が電気的接地に接続されるときに前記スイッチが閉じられ、前記スイッチャブロックの前記出力が電気的接地に接続されないときに前記スイッチが開けられるように制御される、請求項６に記載の電圧レギュレータ。
  8. 比較電圧を供給するために前記出力電圧を基準電圧と比較するための第１のコンパレータと、前記比較電圧を前記ランプ補償済みのフィードバックと比較することと、前記スイッチング段に制御入力を供給することとを行うための第２のコンパレータとを更に備える、請求項１乃至７のうちのいずれか一項に記載の電圧レギュレータ。
  9. 線形増幅器及び電力増幅器と、前記電力増幅器は、増幅されることとなる信号を受けるためのものであり、前記線形増幅器は、増幅されることとなる前記信号のエンベロープを受けるものである、前記線形増幅器の前記出力と前記インダクタの前記第２の端子との間に接続された第３のキャパシタと、前記インダクタの前記第２の端子は、前記電力増幅器の電源入力に接続されている、前記キャパシタ全体に並列に接続されており、前記フィストコンパレータに接続された出力を有する第３のコンパレータとを更に含み、ここにおいて、前記基準電圧は、前記第３のキャパシタ全体に生じることとなる所望の電圧を示す、請求項８に記載の電圧ジェネレータ。
  10. 前記スイッチング段の電源入力に接続された電圧源が設けられている、前記第２の抵抗器の前記第２の端子は、電気的接地に接続され、出力電圧は、前記インダクタの前記第２の端子において接続された負荷において形成される、請求項のうちのいずれか一項に記載の電圧ジェネレータを備える、請求項１乃至７のうちのいずれか一項に記載の電圧レギュレータを含む被調整降圧回路。
  11. 電源電圧が前記第２の端子に接続され、前記第２の抵抗器の前記第２の端子が、前記スイッチング段の電源入力に接続され、出力電圧が、前記スイッチング段の前記電源入力に接続された負荷に形成される、請求項１乃至７のうちのいずれか一項に記載の電圧レギュレータを含み被調整昇圧回路。
  12. 出力電圧を生成するためのスイッチング段を含む、電圧レギュレータのための方法であって、前記方法は、フィードバック経路で前記スイッチング段を制御することと、前記フィードバック経路においてフィードバック信号をランプ補償することとを備え、前記ランプ補償は、前記スイッチング段の出力に基づく、方法。
  13. 前記フィードバック信号は、前記スイッチング段の前記出力に流入する前記電流の表現にランプ補償を適用することで生成される、請求項１２に記載の方法。
  14. 前記スイッチング段に接続された第１の端子と、電圧に接続された第２の端子とを有するインダクタと、前記インダクタ全体に並列に接続された、直列接続した第１の抵抗器及び第１のキャパシタとが設けられおり、ここにおいて、前記スイッチング段の前記出力に流入する前記電流の前記表現は、前記第１のキャパシタ全体の電圧差を測定することで取得される、請求項１３に記載の方法。
  15. 前記インダクタの前記第２の端子に接続された第１の端子を有する第２のキャパシタと、前記第２のキャパシタの前記第２の端子に接続された第１の端子を有する第２の抵抗器とが設けられており、前記第２のキャパシタ及び前記第２の抵抗器は、スロープ信号を生成するためのものである、請求項１４に記載の方法。
  16. 前記第１の抵抗器と前記第１のキャパシタとの間の前記接続点に接続された第１の入力と、前記第２のキャパシタと前記第２の抵抗器との間に前記接続点に接続された第２の入力とを有するフィードバックコンパレータが設けられており、前記コンパレータの前記出力は、前記フィードバック信号を生成する、請求項１５に記載の方法。
  17. 前記第２のキャパシタと並列に接続されたスイッチが設けられており、ここにおいて、前記スイッチが開いているとき、前記コンパレータは、前記インダクタに流入する前記電流を表すフィードバック信号を供給し、前記スイッチが開いているとき、前記コンパレータは、前記ランプ補償済みのフィードバック信号を生成する、請求項１６に記載の方法。
  18. 前記スイッチは、前記スイッチャブロックの前記出力が電気的接地に接続されるときに前記スイッチが閉じられ、前記スイッチャブロックの前記出力が電気的接地に接続されないときに前記スイッチが開けられるように制御される、請求項１７に記載の方法。
  19. 比較電圧を供給するために前記出力電圧を基準電圧と比較するための第１のコンパレータと、前記比較電圧を前記ランプ補償済みのフィードバックと比較することと、前記スイッチング段に制御入力を供給することとを行うための第２のコンパレータとを更に備える、請求項１２乃至１８のうちのいずれか一項に記載の方法。
  20. 線形増幅器及び電力増幅器と、前記電力増幅器は、増幅されることとなる信号を受けるためのものであり、前記線形増幅器は、増幅されることとなる前記信号のエンベロープを受けるものである、前記線形増幅器の前記出力と前記インダクタの前記第２の端子との間に接続された第３のキャパシタと、前記インダクタの前記第２の端子は、前記電力増幅器の電源入力に接続されている前記キャパシタ全体に並列に接続されており、前記フィストコンパレータに接続された出力を有する第３のコンパレータとを更に含み、ここにおいて、前記基準電圧は、前記第３のキャパシタ全体に生じることとなる所望の電圧を示す、請求項１９に記載の方法。
  21. 前記スイッチング段の電源入力に接続された電圧源が設けられている、前記第２の抵抗器の前記第２の端子は、電気的接地に接続され、出力電圧は、前記インダクタの前記第２の端子において接続された負荷において形成される、請求項のうちのいずれか一項に記載の電圧ジェネレータを備える、請求項１２乃至１８のうちのいずれか一項に記載の電圧レギュレータを含む被調整降圧回路。
  22. 電源電圧が前記第２の端子に接続され、前記第２の抵抗器の前記第２の端子が、前記スイッチング段の電源入力に接続され、出力電圧が、前記スイッチング段の前記電源入力において接続された負荷において形成される、請求項１２乃至１８のうちのいずれか一項に記載の電圧レギュレータを含み被調整昇圧回路。
JP2017561294A 2015-05-28 2016-05-26 改善されたトラッキング Pending JP2018516524A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1509204.2A GB2538782A (en) 2015-05-28 2015-05-28 Improved tracking
GB1509204.2 2015-05-28
PCT/US2016/034361 WO2016191570A1 (en) 2015-05-28 2016-05-26 Improved tracking

Publications (2)

Publication Number Publication Date
JP2018516524A true JP2018516524A (ja) 2018-06-21
JP2018516524A5 JP2018516524A5 (ja) 2019-06-13

Family

ID=53677373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017561294A Pending JP2018516524A (ja) 2015-05-28 2016-05-26 改善されたトラッキング

Country Status (6)

Country Link
US (1) US10164525B2 (ja)
EP (1) EP3304715A1 (ja)
JP (1) JP2018516524A (ja)
CN (1) CN107667463B (ja)
GB (1) GB2538782A (ja)
WO (1) WO2016191570A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016012352A1 (de) * 2016-10-14 2018-04-19 Leopold Kostal Gmbh & Co. Kg Buck-Boost-Schaltwandler
US10122280B1 (en) * 2017-12-26 2018-11-06 Texas Instruments Incorporated Loop control coefficients in a buck converter
US10770961B2 (en) * 2018-04-16 2020-09-08 M3 Technology Inc. Power converter with adjustable ramp
EP3667886B1 (en) * 2018-12-10 2021-12-08 MediaTek Singapore Pte Ltd Dc-dc converter having higher stability and output accuracy
WO2024030722A1 (en) * 2022-08-05 2024-02-08 Psemi Corporation Multi-mode power converters with shared components

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4837495A (en) * 1987-10-13 1989-06-06 Astec U.S.A. (Hk) Limited Current mode converter with controlled slope compensation
US4975820A (en) * 1989-09-01 1990-12-04 National Semiconductor Corporation Adaptive compensating ramp generator for current-mode DC/DC converters
US5982160A (en) * 1998-12-24 1999-11-09 Harris Corporation DC-to-DC converter with inductor current sensing and related methods
US6812677B2 (en) * 2001-08-21 2004-11-02 Intersil Americas Inc. Thermally compensated current sensing of intrinsic power converter elements
US6441597B1 (en) * 2001-10-31 2002-08-27 Semtech Corporation Method and apparatus for sensing output inductor current in a DC-to-DC power converter
JP4364554B2 (ja) * 2002-06-07 2009-11-18 株式会社ルネサステクノロジ スイッチング電源装置及びスイッチング電源システム
TWI355498B (en) * 2007-11-19 2012-01-01 Inventec Corp Power measuring apparatus
TWI479780B (zh) * 2010-12-13 2015-04-01 Hon Hai Prec Ind Co Ltd 降壓轉換器
CN102035384B (zh) * 2010-12-13 2014-12-24 成都芯源系统有限公司 开关变换器电路和功率变换方法
US8947061B2 (en) * 2011-03-10 2015-02-03 Broadcom Corporation Hysteretic switching regulator with reduced switching frequency variation
US8698475B2 (en) * 2011-10-20 2014-04-15 Monolithic Power Systems, Inc. Switching-mode power supply with ripple mode control and associated methods
IN2014DN09471A (ja) * 2012-06-08 2015-07-17 Ericsson Telefon Ab L M
US9041363B2 (en) * 2012-09-21 2015-05-26 Analog Devices Global Windowless H-bridge buck-boost switching converter
GB2510396A (en) 2013-02-01 2014-08-06 Nujira Ltd Controlling resonance in an envelope tracking power supply
US9081403B1 (en) * 2013-03-13 2015-07-14 Maxim Integrated Products, Inc. Optimal compensating ramp generator for fixed frequency current mode DC-DC converters
CN104022648B (zh) * 2014-04-23 2017-01-11 成都芯源系统有限公司 开关变换器及其控制电路和控制方法
US11183928B2 (en) * 2015-01-12 2021-11-23 Hua Cao Switching regulator and control method thereof

Also Published As

Publication number Publication date
EP3304715A1 (en) 2018-04-11
GB201509204D0 (en) 2015-07-15
GB2538782A (en) 2016-11-30
US20180145589A1 (en) 2018-05-24
CN107667463B (zh) 2020-07-28
WO2016191570A1 (en) 2016-12-01
CN107667463A (zh) 2018-02-06
US10164525B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
CN101828327B (zh) Dc/dc变换装置和dc/dc变换方法
JP5960246B2 (ja) 電源制御器
JP2018516524A (ja) 改善されたトラッキング
US20070273340A1 (en) Buck-boost control logic for PWM regulator
EP2973971B1 (en) Systems and methods for 100 percent duty cycle in switching regulators
CN105075089A (zh) 对电流模式切换稳压器的依赖于占空比的斜坡补偿
JP2017531995A (ja) ３レベル降圧コンバータを制御するための回路及び方法
TW201603465A (zh) 控制電路、開關電源和控制方法
US7986134B2 (en) Power supplies, power supply controllers, and power supply controlling methods
US9342086B2 (en) Current mode control modulator with combined control signals and improved dynamic range
US9024610B2 (en) System and method of balanced slope compensation for switch mode regulators
US10103720B2 (en) Method and apparatus for a buck converter with pulse width modulation and pulse frequency modulation mode
CN108336905B (zh) 一种dc-dc电路
US10819327B2 (en) Duty timing detector detecting duty timing of toggle signal, device including duty timing detector, and operating method of device receiving toggle signal
US9600063B2 (en) Enhanced peak current-mode pulse-width-modulated (PWM) switching regulators
TW201901163A (zh) 電流感測器電路
JP2006050778A (ja) チャージポンプ回路
JP2015119550A (ja) スロープ補償回路及びスイッチング電源装置
KR20150074651A (ko) 전하 펌프 회로의 구동 회로 및 이를 포함하는 전하 펌프 시스템
US10284079B2 (en) DC-DC power converter circuit having switched-capacitor circuit and method of controlling output voltage of the same
JP2018133980A (ja) スイッチング電源回路
US8018207B2 (en) Switching regulator
US20140218000A1 (en) Voltage regulator circuit
US20050035811A1 (en) Apparatus for controlling a boosted voltage and method of controlling a boosted voltage
JP6295397B1 (ja) スイッチング電源回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210629