JPS60144009A - 利得制御回路 - Google Patents
利得制御回路Info
- Publication number
- JPS60144009A JPS60144009A JP16784A JP16784A JPS60144009A JP S60144009 A JPS60144009 A JP S60144009A JP 16784 A JP16784 A JP 16784A JP 16784 A JP16784 A JP 16784A JP S60144009 A JPS60144009 A JP S60144009A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000009466 transformation Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- NFLLKCVHYJRNRH-UHFFFAOYSA-N 8-chloro-1,3-dimethyl-7H-purine-2,6-dione 2-(diphenylmethyl)oxy-N,N-dimethylethanamine Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC(Cl)=N2.C=1C=CC=CC=1C(OCCN(C)C)C1=CC=CC=C1 NFLLKCVHYJRNRH-UHFFFAOYSA-N 0.000 description 1
- 235000004443 Ricinus communis Nutrition 0.000 description 1
- 241000270708 Testudinidae Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 239000008280 blood Substances 0.000 description 1
- 210000004369 blood Anatomy 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220068554 rs201088893 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は利得制御回路に関し、特に）゛Ｍチューナに於
いて人力信号強度に応じて増幅器の利＃を変化して、復
調１ｇ号の・出力レベル全制御する利得制御回路のバイ
アス回路に関するものである。
いて人力信号強度に応じて増幅器の利＃を変化して、復
調１ｇ号の・出力レベル全制御する利得制御回路のバイ
アス回路に関するものである。
、 従来この他のバイアス回路金弟１図音用いて説萌讐
る。安定化電圧呻す２は、トランジス月２に赫ムされ、
このトランジス月２のエミッタは′電圧印加電流出力型
の組流回路４６．４７．４８に接続されている。整流回
路４６．４７．４８は夫々トランジスタ１６，１７，１
８ｔ−Ｗし、これらのコレクタにトランジスタ１２のエ
ミッタが接続されている。トランジスタ１６，１７．１
８のエミッタは夫々抵抗３３，３４．３５に弁して。
る。安定化電圧呻す２は、トランジス月２に赫ムされ、
このトランジス月２のエミッタは′電圧印加電流出力型
の組流回路４６．４７．４８に接続されている。整流回
路４６．４７．４８は夫々トランジスタ１６，１７，１
８ｔ−Ｗし、これらのコレクタにトランジスタ１２のエ
ミッタが接続されている。トランジスタ１６，１７．１
８のエミッタは夫々抵抗３３，３４．３５に弁して。
第２０゛電源端子４ ＦＣ接’続され、これらのベース
は夫々、ダイオード２４．２３．ダイメート２６゜２５
、ダイオード２８．２７ｆｆｉブトして、他の安置化電
圧端子３に接続される。トランジスタ１２のコレクタは
、抵抗３０を介し第１の電源端子１に接続され、さらに
、整流回路４６，４７．４８にバイアスｔｈ流全供給す
るための尾篭流源９に接続されている。さらにまた、抵
抗３１を弁し入力信号強匿検出端子６及び、コレクター
が第１の電源端子１に接続されたトランジスタ１４のベ
ースに接続されている。トランジスタ１４のエミッタは
抵＃ｆｃ３８ｉブｒして第２の電源端子４に接続され。
は夫々、ダイオード２４．２３．ダイメート２６゜２５
、ダイオード２８．２７ｆｆｉブトして、他の安置化電
圧端子３に接続される。トランジスタ１２のコレクタは
、抵抗３０を介し第１の電源端子１に接続され、さらに
、整流回路４６，４７．４８にバイアスｔｈ流全供給す
るための尾篭流源９に接続されている。さらにまた、抵
抗３１を弁し入力信号強匿検出端子６及び、コレクター
が第１の電源端子１に接続されたトランジスタ１４のベ
ースに接続されている。トランジスタ１４のエミッタは
抵＃ｆｃ３８ｉブｒして第２の電源端子４に接続され。
さらに抵抗４２を弁し、差動アンプを構成するトランジ
スタ１９．２０のうち、トランジスタの２０ノヘースに
接続される。トランジスタ２０のコレクタは第１の電源
端子１に接続される。差動アンプを構成する他方のトラ
ンジスタ１９のコレクタは復調出力端子７に接続される
とともに、抵抗４１を介してその電源端子ＩＫ接続され
る。トランジスタ１９．２０のエミッターは、共通接続
されて電流源１０に接続されている。電流源１０は復調
信号を電流に父換したものである。安定化電圧端子２は
、さらに、コレクターが第１の電源端子１に接続された
トランジスタ１３のベースに接続されル、トランジスタ
１３のエミッタは、・抵抗３６゜３７及び複数個（ｎ個
）のダイオード２９を弁して身↓２（Ｄ電１％を端子４
に接続され、抵抗３６．３７の接続点は、抵抗４３をブ
トして、差動アンプケ構成スるトランジスタ１９０ベー
スに接続される。
スタ１９．２０のうち、トランジスタの２０ノヘースに
接続される。トランジスタ２０のコレクタは第１の電源
端子１に接続される。差動アンプを構成する他方のトラ
ンジスタ１９のコレクタは復調出力端子７に接続される
とともに、抵抗４１を介してその電源端子ＩＫ接続され
る。トランジスタ１９．２０のエミッターは、共通接続
されて電流源１０に接続されている。電流源１０は復調
信号を電流に父換したものである。安定化電圧端子２は
、さらに、コレクターが第１の電源端子１に接続された
トランジスタ１３のベースに接続されル、トランジスタ
１３のエミッタは、・抵抗３６゜３７及び複数個（ｎ個
）のダイオード２９を弁して身↓２（Ｄ電１％を端子４
に接続され、抵抗３６．３７の接続点は、抵抗４３をブ
トして、差動アンプケ構成スるトランジスタ１９０ベー
スに接続される。
第１の電源端子ｌには電源電圧を、第２の電源端子には
接地電位奮それぞれ供給するのが好ましい。
接地電位奮それぞれ供給するのが好ましい。
ダイオード２３−２４．２５−２６．２７−２８の各接
続点にｔよ、中間周波増幅器の出力が端子５を弁して人
力きれる。したがって、谷整流回路４６゜４７．４８は
中間周波信号全整流し、電流出力としてトランジスタ１
２合弁して負荷となる抵抗３０に出力する。抵抗３０に
現われる信号は抵抗３１゜コンデンサー４４によυ平滑
され５人力匿号強度検出端子６に出力されて信号強度表
示箕置會駆動する。平滑出力は、さらにトランジスター
１４゜抵抗３８からなるエミッタフォロアーを介して差
動アンフヲ構成する一方のトランジスタ２０のベースに
供給される。電流源１０は複ｙＡｉぎ号を電流に変供し
たものであるから、を界強度に応じた復調信号が端子８
から得られる。つ［ム第１図に示した回路は、′電界強
度表示１ｄ号會利用して復調１ｇ号レベルを制御してい
る。
続点にｔよ、中間周波増幅器の出力が端子５を弁して人
力きれる。したがって、谷整流回路４６゜４７．４８は
中間周波信号全整流し、電流出力としてトランジスタ１
２合弁して負荷となる抵抗３０に出力する。抵抗３０に
現われる信号は抵抗３１゜コンデンサー４４によυ平滑
され５人力匿号強度検出端子６に出力されて信号強度表
示箕置會駆動する。平滑出力は、さらにトランジスター
１４゜抵抗３８からなるエミッタフォロアーを介して差
動アンフヲ構成する一方のトランジスタ２０のベースに
供給される。電流源１０は複ｙＡｉぎ号を電流に変供し
たものであるから、を界強度に応じた復調信号が端子８
から得られる。つ［ム第１図に示した回路は、′電界強
度表示１ｄ号會利用して復調１ｇ号レベルを制御してい
る。
第１図にボした回路において、無帽ざ号時の端子６１−
トランジスタ１９．２０（１）各ベースの電圧全夫々Ｖ
６． ｖ１９． ＶＺＯとすると、各電圧ＶＯ，ｖ１９
゜ＶＺＯは夫々以下の次で示される。
トランジスタ１９．２０（１）各ベースの電圧全夫々Ｖ
６． ｖ１９． ＶＺＯとすると、各電圧ＶＯ，ｖ１９
゜ＶＺＯは夫々以下の次で示される。
＝Ｖ ＣＣ−ｔもａｏ （（Ｉ ９−（１４ｅ＋１４７
＋１４ｇ））−Ｒａｏ Ｃｇｍ４ｓ゛ｖ４ｅ＋ｇｍ４ｒ
°ｖ４７”ｇｍＶ４ｓ：・・・・・・・・・ （ Ｖ２０＝Ｖ６−ＶＢＢ −（２） ・・・・・・・・・ （。
＋１４ｇ））−Ｒａｏ Ｃｇｍ４ｓ゛ｖ４ｅ＋ｇｍ４ｒ
°ｖ４７”ｇｍＶ４ｓ：・・・・・・・・・ （ Ｖ２０＝Ｖ６−ＶＢＢ −（２） ・・・・・・・・・ （。
従って、トランジスタ１９．２０でなる１、、！、動ア
ンプの復調出力レベルｖ７は 但し、 几４□ ：抵抗４１ １１０：復調１η号源電流１１ｔ１ ＶＴ； ＫＴ／ｑ 通常、トランジスタ１９．２０のペース電圧差Ｖ２ｏ−
Ｖ□、ｔ−足としたときに、復調レベルｖ７ｕｈ Ｒ４
１１１０ＶＴ のバラツキに対して一足になる様に設Ｐ
ｌ′１′芒れるために、（４）式における（ｖ２゜−Ｖ
１Ｏ）のバラツキを押える必要がある。一方。
ンプの復調出力レベルｖ７は 但し、 几４□ ：抵抗４１ １１０：復調１η号源電流１１ｔ１ ＶＴ； ＫＴ／ｑ 通常、トランジスタ１９．２０のペース電圧差Ｖ２ｏ−
Ｖ□、ｔ−足としたときに、復調レベルｖ７ｕｈ Ｒ４
１１１０ＶＴ のバラツキに対して一足になる様に設Ｐ
ｌ′１′芒れるために、（４）式における（ｖ２゜−Ｖ
１Ｏ）のバラツキを押える必要がある。一方。
トランジスタ１９．２０のペースバイアス電圧差■２゜
−■□９はｈ （２）、 （ａ）式よシ、’３０ （ｇ
ｍ４６°ｖ４６ ”ｇｌｎ４７ ”ｇｍ４ ｇ・ｖ４８
〕 一１Ｌａｏ （ｌｅ−（１４ｓ＋Ｉｔｙ＋１４ｇ））・
・・・・・・・・・・・ （５） となシ、タイオードによる温度補償と抵抗のバラツキ補
償等が、はなはだ困難なものであった。
−■□９はｈ （２）、 （ａ）式よシ、’３０ （ｇ
ｍ４６°ｖ４６ ”ｇｌｎ４７ ”ｇｍ４ ｇ・ｖ４８
〕 一１Ｌａｏ （ｌｅ−（１４ｓ＋Ｉｔｙ＋１４ｇ））・
・・・・・・・・・・・ （５） となシ、タイオードによる温度補償と抵抗のバラツキ補
償等が、はなはだ困難なものであった。
本発明の目的は、ペースバイアス設定が容易であって従
来のもあよシも回路構成ｆｔｆ’／ｌ’ｌ略化した利得
側脚回路を提供することにある。
来のもあよシも回路構成ｆｔｆ’／ｌ’ｌ略化した利得
側脚回路を提供することにある。
本発明は、交流入力の信号レベルに比例した直流出力を
出力する信号レベル検出回路と対称な回路構成を有する
バイアス回路とを有し、これら二つの回路の出力にもと
づく直流電圧で差動アンプをバイアスしたことｔ−特徴
とする・ 〔実施例〕 以下、不発明の実施例を図面を参照しながら詳細に説明
する。尚、第１図と同一構成素子ｅよ同じ番号で示して
それらの説明は省略する。不発明においては、整流回路
４６〜４８と同一１１１成（対称は構成）のバイアス回
路４５が設りられている。
出力する信号レベル検出回路と対称な回路構成を有する
バイアス回路とを有し、これら二つの回路の出力にもと
づく直流電圧で差動アンプをバイアスしたことｔ−特徴
とする・ 〔実施例〕 以下、不発明の実施例を図面を参照しながら詳細に説明
する。尚、第１図と同一構成素子ｅよ同じ番号で示して
それらの説明は省略する。不発明においては、整流回路
４６〜４８と同一１１１成（対称は構成）のバイアス回
路４５が設りられている。
バイアス回路４５にはコレクターが尾％Ｌ流回路８ｔ−
介して第１ｔ源端子１に接続されたトランジスタ１ｌｔ
−介してバイアス電流が供給されている。
介して第１ｔ源端子１に接続されたトランジスタ１ｌｔ
−介してバイアス電流が供給されている。
トランジスタ１１のベースは安定化電圧端子２に接続さ
れ、そのエミッタは抵抗４９を介してバイアス回路４５
内のトランジスタ１５のコレＩｌ’ＶＣ接続されている
。トランジスタ１５のエミッタは一抗３２をブｒして第
２の電源端子４に接続され。
れ、そのエミッタは抵抗４９を介してバイアス回路４５
内のトランジスタ１５のコレＩｌ’ＶＣ接続されている
。トランジスタ１５のエミッタは一抗３２をブｒして第
２の電源端子４に接続され。
そのベースは、ダイオード２２．：ｌｌ’ｔ”介して他
の安定化電圧端子３に接続されている。抵抗４９とトラ
ンジスタ１５のコレクタとの接続点がバイアス電圧出力
端となり、バイアス電圧は抵抗４３を介して差動アンプ
を構成する一方のトランジスタ１９０ペースに供給され
る。トランジスタ１２と谷整流回路４６〜４８との間に
は抵抗５ｏが接続されている。抵抗５０とｑ！ｒｌｉ流
回路４６〜４８との接続点は抵抗４２とコンデンサ４４
とをブｒして８ｆ！２の電源端子４に接続されている。
の安定化電圧端子３に接続されている。抵抗４９とトラ
ンジスタ１５のコレクタとの接続点がバイアス電圧出力
端となり、バイアス電圧は抵抗４３を介して差動アンプ
を構成する一方のトランジスタ１９０ペースに供給され
る。トランジスタ１２と谷整流回路４６〜４８との間に
は抵抗５ｏが接続されている。抵抗５０とｑ！ｒｌｉ流
回路４６〜４８との接続点は抵抗４２とコンデンサ４４
とをブｒして８ｆ！２の電源端子４に接続されている。
抵抗４２とコンデンサ４４との接続点は差動アンプを構
成する他方のトランジスタ２００ベースに接続されてい
る。抵抗３０とトランジスタ１２との接続点は１１号強
度表不用１−号出力端子６に直接接続されている。
成する他方のトランジスタ２００ベースに接続されてい
る。抵抗３０とトランジスタ１２との接続点は１１号強
度表不用１−号出力端子６に直接接続されている。
中間周波数増幅器の出力は、端子５より夫々整流回路４
６．４７．４８に人力されて整流成される。その出力電
波は夫々加算されて抵抗５０および抵抗３０の両端に電
圧として現われる。抵抗５０υ両端に出力された鴇、圧
は抵抗４２．コンデンサー４４で平滑され差動アンプ内
のトランジスタ２０υペースに人力され、一方、トラン
ジスタ１９のベースに祉バイアス回路１９からのバイア
ス電圧が印加されている。゛電流源１０は復調１８号を
電流（変換したものであるから、電界強証に応じて復閥
１に号レベルが制御される。また、端子６からｔユ１百
号強［表示用の信号が骨られる。
６．４７．４８に人力されて整流成される。その出力電
波は夫々加算されて抵抗５０および抵抗３０の両端に電
圧として現われる。抵抗５０υ両端に出力された鴇、圧
は抵抗４２．コンデンサー４４で平滑され差動アンプ内
のトランジスタ２０υペースに人力され、一方、トラン
ジスタ１９のベースに祉バイアス回路１９からのバイア
ス電圧が印加されている。゛電流源１０は復調１８号を
電流（変換したものであるから、電界強証に応じて復閥
１に号レベルが制御される。また、端子６からｔユ１百
号強［表示用の信号が骨られる。
ここで、端子６の電圧をｖ６．差動アンプを構友するト
ランジスタ１９．２０のペース入力端子をＶ２Ｏｖｚｏ
とすれは、前述の谷尾数ケ用いて＝Ｖｃｃ−Ｒｓｏ（ｉ
ｏ−Ｉ４ｅ−１４７−１４８）−几３０’（ｇｍ４６°
ｖ４６＋ｇｆｎ４７°ｖ４７”ｇｍ４８ｖ４８）Ｖｌｏ
中Ｖ２−ＶｓＢ−１（４９°１４５Ｖ２０中ｖ２−ＶＢ
Ｅ−）Ｌｉ２ ”４６＋ｇｍ４６°Ｖ４６”４７”ｇｍ
４７°ｖ４７ ＋１４８”ｇｍ４８’Ｖ４８ ”Ｖ２−ＶＢ１！−”５Ｑ（１４６＋１４７＋１４８
）−Ｒ’ｓ。
ランジスタ１９．２０のペース入力端子をＶ２Ｏｖｚｏ
とすれは、前述の谷尾数ケ用いて＝Ｖｃｃ−Ｒｓｏ（ｉ
ｏ−Ｉ４ｅ−１４７−１４８）−几３０’（ｇｍ４６°
ｖ４６＋ｇｆｎ４７°ｖ４７”ｇｍ４８ｖ４８）Ｖｌｏ
中Ｖ２−ＶｓＢ−１（４９°１４５Ｖ２０中ｖ２−ＶＢ
Ｅ−）Ｌｉ２ ”４６＋ｇｍ４６°Ｖ４６”４７”ｇｍ
４７°ｖ４７ ＋１４８”ｇｍ４８’Ｖ４８ ”Ｖ２−ＶＢ１！−”５Ｑ（１４６＋１４７＋１４８
）−Ｒ’ｓ。
（ｇｍ４６”４６”ｇｍ４７”４７＋ｇｍ４８°ｖ４８
）・・・・・・・・ （８） となる、ｆＣだし、１４５ はバイアス回路４５に流れ
る電流、凡４９は抵抗４９の抵抗である・よってトラン
ジスタ１９．２０のベース′電圧差は、■２０−■１９
：Ｉ：Ｌ４９°１４５−Ｒ５０（１４６＋１４７”■４
８）−几５０ （ｇｌｎ４６ ｖ４６ ＋ｇｍ４７’Ｖ
４）＋ｇ＋ｎ４８ｖ４８）−−−（９１（９１式に於い
て、 とすれば。
）・・・・・・・・ （８） となる、ｆＣだし、１４５ はバイアス回路４５に流れ
る電流、凡４９は抵抗４９の抵抗である・よってトラン
ジスタ１９．２０のベース′電圧差は、■２０−■１９
：Ｉ：Ｌ４９°１４５−Ｒ５０（１４６＋１４７”■４
８）−几５０ （ｇｌｎ４６ ｖ４６ ＋ｇｍ４７’Ｖ
４）＋ｇ＋ｎ４８ｖ４８）−−−（９１（９１式に於い
て、 とすれば。
■２Ｏ−ｖ１９＝−■５ Ｇ （２ｍ４６°ｖ４６＋ｇ
ｍ４７°ｖ４７＋ｇｍ４８・ｖ４８） ・・・・・・・
・・（１１）となる。
ｍ４７°ｖ４７＋ｇｍ４８・ｖ４８） ・・・・・・・
・・（１１）となる。
（５）式と（１１）式とを比較することから明らかなよ
うに、不回路によれは、ベース電圧差に谷整流回路のバ
イアス電流や安定化電圧（端子２の電圧）等の要素が削
除され、これらに依存しないことが分かる。つ昔り、！
ｌｌｌ回流４６〜４８に於いて。
うに、不回路によれは、ベース電圧差に谷整流回路のバ
イアス電流や安定化電圧（端子２の電圧）等の要素が削
除され、これらに依存しないことが分かる。つ昔り、！
ｌｌｌ回流４６〜４８に於いて。
Ｒ５０°ｇｍ４６． ”１５０ ’ ２ｍ４７．几ｓｏ
’ｇｍ４Ｂｔ抵抗のバラツキやＳ度変化に対して、′畠
に一定にガる様に設置ｉ゛することが出来、中間周波数
ＪＩ、’４１１Ｖ器の出力電圧に比例して、俊調出力侶
号亀圧利得を安定にかつ容易に制御することが可能であ
る。 （１０）式で示された関係は、トランジスタ１５
．１６．１７゜１８のエミッタ血績比及び抵抗３２，３
３，３４゜３６及び、抵抗４９．５０の相ヌ・ｊ比を調
整することによシ容易に実現でき、止イ１イ６なエミッ
タ面積化や抵抗の相対比を得ることは、集積回路の得意
とするところである。
’ｇｍ４Ｂｔ抵抗のバラツキやＳ度変化に対して、′畠
に一定にガる様に設置ｉ゛することが出来、中間周波数
ＪＩ、’４１１Ｖ器の出力電圧に比例して、俊調出力侶
号亀圧利得を安定にかつ容易に制御することが可能であ
る。 （１０）式で示された関係は、トランジスタ１５
．１６．１７゜１８のエミッタ血績比及び抵抗３２，３
３，３４゜３６及び、抵抗４９．５０の相ヌ・ｊ比を調
整することによシ容易に実現でき、止イ１イ６なエミッ
タ面積化や抵抗の相対比を得ることは、集積回路の得意
とするところである。
このように、不発明によれば、安定でかつ回路構成が簡
単で、素子数が少なく、同時にＩＣ化可能な回路を提供
できる。
単で、素子数が少なく、同時にＩＣ化可能な回路を提供
できる。
なお上記実施例では３′段の整流回路を示したが。
この段数はこれに限足されないこと熱論である。
第１図は従来例全不す回路図に第２図は不）６明の一実
施例忙ボす回路図である。 ｌは第１の電源端子、２．３は安定化電圧端子、４は第
２の電源端子、５は中間周波数増幅の出力レベル入力端
子％６は入力信号強度検出端子、７は後調伯号出力端子
、８，９．１０は足車流源。 １１〜２０はトランジスタ、２１〜２９はダイオード、
３０〜４３，４９，５０ｔＩ′ｉ抵抗、４４はコンデン
サ、４６〜４８は整流回路、４５はバイアス回路。
施例忙ボす回路図である。 ｌは第１の電源端子、２．３は安定化電圧端子、４は第
２の電源端子、５は中間周波数増幅の出力レベル入力端
子％６は入力信号強度検出端子、７は後調伯号出力端子
、８，９．１０は足車流源。 １１〜２０はトランジスタ、２１〜２９はダイオード、
３０〜４３，４９，５０ｔＩ′ｉ抵抗、４４はコンデン
サ、４６〜４８は整流回路、４５はバイアス回路。
Claims (1)
- 【特許請求の範囲】 １ １ 曹 １１ （１）交流１６号を受けこの信号のレベルに比例した＠
流出力を出力する少なくと□も１つの１百号・へ１ニ ル検出回路と、この１６号レベル検出回路の出力直流電
圧と基準電圧とに応じて他の変流信号の信号レベル紫制
御する回路とｔ−′ｊ５する利得制御回路に於いて、前
記ｌｄ号レしル検出回路と対称な回路構成を有するバイ
アス回路が設けられ、このバイアス回路によシ前記基準
１１ｉ’、圧が発生されること全特徴とする利得制御回
路。 （２）前記又１５！を信号は中間周波信号であり、前記
他の変流信号は失調信号であるこ：と全特徴とする％
Ｎ’ｌ・１１すの範囲第１項記載宥４’ｔｌ （”ｊ制
御Ｉ回路、 □
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784A JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16784A JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60144009A true JPS60144009A (ja) | 1985-07-30 |
| JPH0318767B2 JPH0318767B2 (ja) | 1991-03-13 |
Family
ID=11466469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16784A Granted JPS60144009A (ja) | 1984-01-04 | 1984-01-04 | 利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60144009A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663394B2 (en) | 2006-01-25 | 2010-02-16 | Nec Corporation | Start signal detector circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320199U (ja) * | 1976-07-28 | 1978-02-21 |
-
1984
- 1984-01-04 JP JP16784A patent/JPS60144009A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320199U (ja) * | 1976-07-28 | 1978-02-21 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663394B2 (en) | 2006-01-25 | 2010-02-16 | Nec Corporation | Start signal detector circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318767B2 (ja) | 1991-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760347A (en) | Controlled-output amplifier and power detector therefor | |
| EP0114731A1 (en) | Differential amplifier with high common-mode rejection | |
| JPS631833B2 (ja) | ||
| US4187537A (en) | Full-wave rectifier | |
| US3519841A (en) | Phase sensitive detector | |
| JPS6155288B2 (ja) | ||
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPS6315764B2 (ja) | ||
| JPS60144009A (ja) | 利得制御回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3184723B2 (ja) | 電圧制御キャパシタ | |
| JPS59212780A (ja) | レベル検出回路 | |
| US5150073A (en) | Low-noise preamplifier stage, in particular for magnetic heads | |
| US4201946A (en) | AM-FM Detector circuit stabilized against fabrication and temperature variations | |
| JPH0444407A (ja) | 利得制御回路 | |
| JPS6125242B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JPH0113453Y2 (ja) | ||
| JPH0513051Y2 (ja) | ||
| JPS61295701A (ja) | 差動増幅回路型検波器 | |
| JPS6153907B2 (ja) | ||
| JPS6024456A (ja) | 両極性電圧検出回路 | |
| JPS6161726B2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS6121857Y2 (ja) |