JP2006174101A - 検波回路 - Google Patents

Abstract

【課題】高周波信号を検出する検波回路の低電圧駆動を実現する。
【解決手段】電流を制御する基準トランジスタＴｒ３４と、この基準トランジスタを流れる電流と同量の電流を流す複数の従属トランジスタとから成るカレントミラー回路と、ｐｎｐ型の第１トランジスタＴｒ１３と、ｐｎｐ型の第２トランジスタＴｒ２３と、第１及び第２トランジスタのそれぞれのエミッタ／ソースとを接続し、その接続点と電源との間に配設された第１従属トランジスタＴｒ３１と、第１及び第２トランジスタのコレクタ／ドレインとアースとの間に配設された負荷とをから成る差動増幅回路を設けた。また、電源とアースとの間に、順方向に配設された第１ダイオードＴｒ１１と順方向に配設された高周波信号を入力する検波ダイオードＴｒ１２と第１容量Ｃ１１とから成る第１直列接続路を有している。同様に第２トランジスタに対して第２直列接続回路を有している。
【選択図】図１

Description

本発明は、アンテナにより受信した高周波信号を入力して、その振幅に応じた波形を検出する検波回路に関する。
特に、ＥＴＣ、ＲＦＩＤ、ＤＳＲＣ、スマートプレートなどの移動体通信機において、高周波信号を受信した時に受信回路を通常動作させるための起動信号を出力する起動信号出力回路（ウェイクアップ回路）に用いるのに有効である。

従来、下記特許文献１に示すように、ＥＴＣ、ＲＦＩＤ、ＤＳＲＣ、スマートプレートなどの移動体通信におけるウェイクアップ回路が知られている。ウェイクアップ回路の主要件は、スリーピング時の消費電力が低いことであり、したがって、低電圧で駆動可能であることである。

この目的を達成するために、特許文献１では、本願図６に示すように、トランジスタＴｒ８３とトランジスタＴｒ８４とを一対とする差動増幅回路と、この回路のエミッタ電流を一定とするためのトランジスタＴｒ８４、Ｔｒ８５から成るカレントミラー回路とを有している。そして、トランジスタをダイオード接続したダイオードＴｒ８１、同じく検波ダイオードＴｒ８２、容量Ｃ８１とから成る第１の直列接続回路と、これらと同一特性を有するダイオードＴｒ９１、Ｔｒ９２、容量Ｃ９１とから成る第２の直列接続回路とを有し、容量Ｃ８１、Ｃ８２のそれぞれの高電圧側端子がトランジスタＴｒ８３、Ｔｒ８４のベースに接続されている。そして、検波ダイオードＴｒ８２のアノードに、直列容量Ｃ１００を含む整合回路５０を介してアンテナにより受信した高周波信号を入力するようにしている。

この高周波信号は検波ダイオードＴｒ８２と容量Ｃ８１の作用により整流されて、高周波信号の振幅に応じた波形の電圧が容量Ｃ８１に現れる。一方、容量Ｃ９１の端子電圧は、高周波信号を入力しない状態における値を示している。そして、これらの容量Ｃ８１、Ｃ９１の端子電圧が一対のトランジスタＴｒ８３、Ｔｒ８４により差動増幅されて、それらのトランジスタのコレクタ間の電位差が検出されるべき高周波信号の振幅に応じた波形として次段の処理回路に出力される。

上記の従来の回路のうち、整合回路が有する直列容量Ｃ１００、ダイオードＴｒ８１、検波ダイオードＴｒ８２、抵抗Ｒ８１とトランジスタＴｒ８３の入力インピーダンスとの並列インピーダンスＲは、図７に示すような等価回路を構成する。ただし、ダイオードＴｒ８１に印加される電源電圧Ｖｃｃは各ダイオードとトランジスタＴｒ８３、Ｔｒ８４にバイアスを印加するための電源であり、高周波信号に対しては、アースと等価である。この回路において、高周波信号が入力されると、高周波信号に対しては、明らかに倍電圧回路となっており、損失や漏洩を無視した理想状態では、容量Ｃ８１の端子間電圧は高周波信号の振幅の２倍の値を示すことになる。即ち、高周波信号の半周期において、ダイオードＴｒ８１を介して直列容量Ｃ１００が高周波信号のピーク値まで充電され、次の半周期において、検波ダイオードＴｒ８２を介して、容量Ｃ８１は直列容量Ｃ１００の端子間電圧に高周波信号のピーク値を加えた値まで充電されることになる。このようにして、容量Ｃ８１には高周波信号の振幅の２倍の電圧が得られることから検出回路の感度が向上するという利点がある。
特開２００４−１９４３０１

しかしながら、図６に示す回路において、電源Ｖｃｃとシャーシーアース（以下、単に、「アース」という）との間では、ダイオードＴｒ８１、検波ダイオードＴｒ８２、トランジスタＴｒ８３のベースエミッタ間、トランジスタＴｒ８４から成る第１の直列接続回路が構成されている。この時、順方向に電流が流れるｐｎ接合の電圧降下は０．７Ｖ程度あり、電源電圧を２Ｖとすると、差動増幅器を構成するトランジスタＴｒ８３のベース電位は０．６Ｖとなる。ところがトランジスタＴｒ８３のベースエミッタ間電圧は０．７Ｖ必要となるが、トランジスタＴｒ８４のコレクタエミッタ間の電圧降下を考慮すると、トランジスタＴｒ８３には十分なバイアス電圧が印加されないことになる。この結果、差動増幅回路において十分な増幅率が得られず、低電圧駆動において感度が向上しないという問題が発生した。

そこで、本発明の目的は、この課題を解決するために成されたものであり、倍電圧整流回路の構成を採用してもなお、低電圧駆動において十分な増幅率が得られることを可能とすることである。

上記の課題を解決するための請求項１に記載の発明の構成は、アンテナから所定の高周波信号を入力して、その振幅に応じた値を検出する検波回路において、電流を制御する基準トランジスタと、この基準トランジスタを流れる電流と同量の電流を流す複数の従属トランジスタとから成るカレントミラー回路と、ｐｎｐ型の第１トランジスタと、ｐｎｐ型の第２トランジスタと、第１及び第２トランジスタのそれぞれのエミッタ／ソースとを接続し、その接続点と電源との間に配設された従属トランジスタの一つである第１従属トランジスタと、第１及び第２トランジスタのコレクタ／ドレインとアースとの間に配設された負荷とをから成る差動増幅回路と、電源とアースとの間に、順方向に配設された第１ダイオードと順方向に配設された高周波信号を入力する検波ダイオードと第１容量とから成る第１直列接続路と、電源とアースとの間に、順方向に配設された第２ダイオードと順方向に配設された第３ダイオードと第２容量とから成る第２直列接続路とを有し、第１ダイオードと検波ダイオードとの接続点に接続され、アンテナから受信した高周波信号を検波ダイオードに出力し、伝送路に直列に挿入された第３容量を含む整合回路と、検波ダイオードとダイオード１容量との接続点を第１トランジスタのベース／ゲートに接続し、第３ダイオードと第２トランジスタとの接続点を第２トランジスタのベース／ゲートに接続し、差動増幅回路の第１トランジスタのコレクタ／ドレインと第２トランジスタのコレクタ／ドレイン間の電圧差を検出される振幅に応じた値として出力することを特徴とする検波回路である。

カレントミラー回路は、電流を制御する回路に挿入された基準トランジスタと、この基準トランジスタのバイアス電圧を入力することで、基準トランジスタの負荷電流と同量の電流を流すように作用させる従属トランジスタとで構成されている。従属トランジスタの数は任意であり、この従属トランジスタを電源とアース間に設けられる回路に挿入することで、この回路を流れる電流を基準トランジスタを流れる所定の電流値に制御することが可能となる。本発明では、差動増幅回路を構成する第１トランジスタと第２トランジスタのエミッタ／ソース電流の和を一定に制御する機能を有している。

第３容量、第１ダイオード、検波ダイオード、及び第１容量から成る回路は、第１容量の端子間電圧を高周波信号の振幅の２倍の電圧とする倍電圧整流回路を構成している。同様に、第３容量、第２ダイオード、第３ダイオード、及び第２容量から成る回路は、倍電圧整流回路を構成している。しかし、第３ダイオードのアノードには高周波信号が入力していないので、第２容量の端子電圧は高周波信号が入力されていない状態における背景の参照電圧を与える。

本発明では、差動増幅器を構成する第１トランジスタと第２トランジスタとを共に、ｐｎｐ型のトランジスタとしたことを特徴としている。この構成により、後述するように、駆動電圧が２Ｖであっても、第１トランジスタと第２トランジスタにバイアス電圧を十分に与えることができる。

なお、トランジスタやダイオードを構成するトランジスタは、バイポーラトランジスタの他、電界効果トランジスタ（ＦＥＴ）などを用いることができる。上記でエミッタ／ソースは、バイポーラトランジスタについてはエミッタを、ＦＥＴについてはソースを意味する。同様に、コレクタ／ドレインは、バイポーラトランジスタについてはコレクタを、ＦＥＴについてはドレインを意味する。同様に、ベース／ゲートは、バイポーラトランジスタについてはベースを、ＦＥＴについてはゲートを意味する。いずれにしても、両者はトランジスタ作用において同一の機能を有する部分である。

また、請求項２に記載の発明は、検波ダイオードと第１容量との接続点とアースとの間に接続された従属トランジスタの一つである第２従属トランジスタと、第３ダイオードと第２容量との接続点とアースとの間に接続された従属トランジスタの一つである第３従属トランジスタとを有することを特徴とする請求項１に記載の検波回路である。

即ち、この構成は、第１ダイオードと検波ダイオードとの直列接続回路に所定のカレントミラー電流を供給することで、両ダイオードをバイアスして動作させるようにしたことが特徴である。同様に、第２ダイオードとダイオード３ダイオードとの直列接続回路にも所定のカレントミラー電流を供給するようにしている。

また、請求項３に記載の発明は、負荷は、第１トランジスタのコレクタ／ドレインとアース間に接続された第１負荷トランジスタと、第２トランジスタのコレクタ／ドレインとアース間に接続された第２負荷トランジストとから成り、第１負荷トランジスタのベース／ゲートと第２負荷トランジスタのベース／ゲートは接続され、第１負荷トランジスタ又は第２負荷トランジスタのコレクタ／ドレインとベース／ゲートが接続されたアクティブ負荷であることを特徴とする請求項１又は請求項２に記載の検波回路である。
この構成により両負荷トランジスタを流れる電流は同量となる。

請求項１の発明によると、差動増幅回路を構成する第１トランジスタをｐｎｐ型にすることで、第１ダイオードと検波ダイオードの直列電圧降下分１．４Ｖが、第１トランジスタのベース／ゲートのバイアス電圧となる。即ち、第１トランジスタのベース／ゲートとエミッタ／ソース間の真のバイアス電圧は、上記の直列電圧降下分１．４Ｖから第１従属トランジスタのエミッタ／ソースとコレクタ／ドレイン間の電圧降下を引いた電圧となる。この電圧降下は負荷トランジスタ Ｔｒ１５、Ｔｒ２５、第１トランジスタＴｒ１３、第２トランジスタＴｒ２３の動作状態で決定され、十分に低い値をとることも可能である。したがって、第１トランジスタのベース／ゲートとエミッタ／ソース間は、０．７Ｖの電圧が印加される状態となり得る。この結果、第１トランジスタは十分な増幅率を確保することができる。第２トランジスタについても同様である。よって、本発明によると電源電圧が２Ｖ程度の低い電圧でも駆動可能な回路となる。

また、検波ダイオードは第１トランジスタのベース／ゲートに接続されているので、検波ダイオードの負荷が高インピーダンスとなる。このことから、時定数を大きくでき、高感度を実現できる。

また、請求項２に記載の発明によると、第２従属トランジスタと第３従属トランジスタの作用により、カレントミラー回路が機能し、第１ダイオードと検波ダイオード及び第２ダイオードと第３ダイオードには、所定のカレントミラー電流が流れるので、所定の安定したバイアス状態となる。このように検波ダイオードをバイアス状態で使用することで、感度を大きくすることができる。
また、請求項３に記載の発明によると、差動増幅回路の負荷を同量の電流が流れるカレントミラー電流が流れる接続のトランジスタから成るアクティブ負荷としたので、高利得が得られる。

以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。

図１は、本実施例における検波回路１００の回路図である。ｐｎｐ型の第１トランジスタＴｒ１３とｐｎｐ型の第２トランジスタＴｒ２３との並列接続により差動増幅回路が構成されている。第１トランジスタＴｒ１３と第２トランジスタＴｒ２３のそれぞれのソースは接続点ａで接続されており、それらのソースと電源Ｖｃｃとの間にカレントミラー回路の１構成要素である第１従属トランジスタＴｒ３１が配設されている。また、第１トランジスタＴｒ１３と第２トランジスタＴｒ２３のそれぞれのドレインとアース間には、アクティブ負荷である負荷トランジスタＴｒ１５と負荷トランジスタＴｒ２５とが、それぞれ接続されている。負荷トランジスタＴｒ１５のドレインとゲートとが接続され、負荷トランジスタＴｒ１５と負荷トランジスタＴｒ２５には同一バイアス電圧が印加されるように構成されている。このカレントミラー接続により、２つのトランジスタには、同量の電流が流れる。

一方、電源Ｖｃｃとアース間には、順方向に接続された第１ダイオードＴｒ１１と順方向に接続された検波ダイオードＴｒ１２と第１容量Ｃ１１との第１直列接続回路が配設されている。第１ダイオードＴｒ１１と検波ダイオードＴｒ１２はベースとコレクタとを接続したダイオード接続のトランジスタで構成されている。検波ダイオードＴｒ１２と第１容量Ｃ１１との接続点ｂは第１トランジスタＴｒ１３のゲートに接続されている。また、接続点ｂとアース間にはカレントミラー回路を構成する第２従属トランジスタＴｒ１４が接続されている。

同様に、電源Ｖｃｃとアース間には、順方向に接続された第２ダイオードＴｒ２１と順方向に接続された第３ダイオードＴｒ２２と第２容量Ｃ２１との第２直列接続回路が配設されている。第２ダイオードＴｒ２１と第３ダイオードＴｒ２２もダイオード接続構造のトランジスタで構成されている。第３ダイオードＴｒ２２と第２容量Ｃ２１との接続点ｃは第２トランジスタＴｒ２３のゲートに接続されている。また、接続点ｃとアース間にはカレントミラー回路を構成する第３従属トランジスタＴｒ２４が接続されている。

検波ダイオードＴｒ１２のアノードには直列容量Ｃ１０を含む整合回路１０が接続されており、その整合回路１０はアンテナ１１に接続されている。カレントミラー回路は、電流値を決定する基準トランジスタＴｒ３４と、その基準トランジスタＴｒ３４と同一バイアスとなるように、基準トランジスタＴｒ３４に対して並列接続される第１従属トランジスタＴｒ３１、第２従属トランジスタＴｒ１４、第３従属トランジスタＴｒ２４、従属トランジスタＴｒ３３、従属トランジスタＴｒ３２とで構成されている。ただし、従属トランジスタＴｒ３３と従属トランジスタＴｒ３２とは直列に接続されており、従属トランジスタＴｒ３２はｐｎｐ型のトランジスタである。第１トランジスタＴｒ１３と第２トランジスタＴｒ２３と第１従属トランジスタＴｒ３１と従属トランジスタＴｒ３２だけがｐｎｐ型であり、他のトランジスタは全てｎｐｎ型である。従属トランジスタＴｒ３２のドレインとゲートが接続されており、従属トランジスタＴｒ３２には従属トランジスタＴｒ３３により決定される電流が流れ、その電流が流れるようにソースとゲート間はセルフバイアスされる。

そして、従属トランジスタＴｒ３２のドレイン電圧が第１従属トランジスタＴｒ３１のゲートに印加されるので、第１従属トランジスタＴｒ３１と従属トランジスタＴｒ３２のソースゲート間バイアス電圧は等しくなる。この結果、第１従属トランジスタＴｒ３１を流れる電流は、基準トランジスタＴｒ３４を流れる電流に等しくなる。第２従属トランジスタＴｒ１４、第３従属トランジスタＴｒ２４のベースエミッタ間電圧は基準トランジスタＴｒ３４のベースエミッタ間電圧に等しいので、それらの各トランジスタには、基準トランジスタＴｒ３４を流れる電流と同量の電流が流れる。カレントミラー回路はこのように構成されている。

次に、この検波回路１００の動作を説明する。アンテナ１１により受信された高周波信号は、整合回路１０を介して、検波ダイオードＴｒ１２のアノードに入力する。高周波信号は、この検波ダイオードＴｒ１２により整流されて、第１容量Ｃ１１を充電する。この作用により、第１容量Ｃ１１の端子間電圧は高周波信号の振幅（包絡線）に応じた値となる。逆に言えば、充電回路の充電と放電の時定数が、変調された高周波信号の受信期間における定常状態において、高周波信号の振幅に応じた値となるように設定されている。一方、第２直列回路には高周波信号は流れないので、第２容量Ｃ２１の端子間電圧は上昇しない。即ち、第２容量Ｃ２１の端子間電圧は、高周波信号を受信していない時の背景の整流電圧を示す。この両者の電圧差が差動増幅回路により増幅されて、第１トランジスタＴｒ１３と第２トランジスタＴｒ２３のドレイン間の電圧差として、次段の増幅部２００（図３）に出力される。

ところで、整合回路１０に含まれる直列容量Ｃ１０と第１ダイオードＴｒ１１と検波ダイオードＴｒ１２と第１容量Ｃ１１とは、前述したように、図７に示す倍電圧整流回路を構成している。このため、第１容量Ｃ１１の端子電圧は、高周波信号の振幅の２倍の電圧となる。この結果、差動増幅回路に入力する２入力の差が２倍となり、感度が向上することになる。

次に、電源Ｖｃｃの電圧が２Ｖの場合の各トランジスタのバイアス電圧について説明する。第１ダイオードＴｒ１１と検波ダイオードＴｒ１２は第１従属トランジスタＴｒ１４の作用により一定のカレントミラー電流が供給されているので、第１ダイオードＴｒ１１及び検波ダイオードＴｒ１２の各電圧降下は０．７Ｖである。よって、第１トランジスタＴｒ１３のゲート電圧（接続点ｂの電圧）は、２Ｖ−２×０．７Ｖ＝０．６Ｖとなる。ところが、第１トランジスタＴｒ１３はｐｎｐ型のトランジスタであるので、エミッタ側（またはＶcc側) を基準としたゲートバイアス電圧は１．４Ｖである。この第１トランジスタに従来のｎｐｎ型のトランジスタを用いた場合には、このトランジスタのゲートバイアス電圧は０．６Ｖとなり、十分のバイアス電圧を印加することができず、結局、電源電圧Ｖｃｃが２Ｖでは本検波回路は動作しないことになる。

今、仮に、電源電圧Ｖｃｃが２．８Ｖであると、第１ダイオードＴｒ１１及び検波ダイオードＴｒ１２の総合電圧降下１．４Ｖは、電源電圧Ｖｃｃの１／２となり、第１トランジスタＴｒ１３にｎｐｎ型を用いても、ｐｎｐ型を用いても、両者は同一のゲートバイアス電圧となる。しかし、電源電圧Ｖｃｃが２．８Ｖよりも低下すると、第１トランジスタＴｒ１３のゲートバイアス電圧は、ｐｎｐ型の方がｎｐｎ型よりも大きくなり、増幅率を大きくとることができる。第２トランジスタＴｒ２３についても同様である。

このようにして、本発明では、差動増幅回路を構成する第１トランジスタＴｒ１３と第２トランジスタＴｒ２３とをｐｎｐ型とすることで、電源電圧Ｖｃｃを低下させることができ、たとえば、１．８〜２Ｖで動作可能な状態にすることができる。

第１従属トランジスタＴｒ３１、従属トランジスタＴｒ３２をｐｎｐ型として、従属トランジスタＴｒ３２と従属トランジスタＴｒ３３の直列接続回路を設け、図示するようにバイアス回路を構成するのは、第１トランジスタＴｒ１３と第２トランジスタＴｒ２３とをｐｎｐ型に構成したためである。

図１では、差動増幅回路を構成する第１トランジスタＴｒ１３、第２トランジスタＴｒ２３、第１従属トランジスタＴｒ３１、負荷トランジスタＴｒ１５、Ｔｒ２５をＦＥＴとし、他のトランジスタをバイポーラトランジスタとしたが、図２では、これらのトランジスタの全てをバイポーラ型で構成したものである。この場合も、ｐｎｐ型とする対象のトランジスタは、図１と同一であるので、同様な作用と効果を奏する。

図３は、図１に示す検波回路１００の差動出力を次段の増幅部２００に入力した例である。この図３の回路において、図４に図示するように、周波数５．８ＧＨｚの高周波信号を、電力−６０ｄＢｍで、７８１．２５μｓ出力、その２倍の期間休止し、また、同一期間だけ出力するというＡＳＫ変調の高周波信号を入力信号とした。この入力信号の時に、図３の回路において、検波回路１００の差動増幅回路の出力Ｖｏｕｔ１と、増幅部２００の最終段の出力Ｖｏｕｔ２をシミュレーションにより求めた。その結果を図５に示す。電源電圧Ｖｃｃが１．８Ｖ、電源電流１１．１４μＡにおいて、Ｖｏｕｔ１で０．０１８Ｖの電圧差、Ｖｏｕｔ２で１．１Ｖの電圧差が得られていることが理解される。このようにして、本発明の検波回路は十分な感度をもって動作する。

本発明は、高周波信号を受信によりウェイクアップする任意の回路に応用することができる。本発明は、極めて低電圧で駆動可能であり、待機時の消費電流を極めて低減させることができるので、ＥＴＣ、ＲＦＩＤ、ＤＳＲＣ、スマートプレートなどの移動体通信機に用いるのに極めて有効である。

本発明の実施例にかかる検波回路の回路図 本発明の他の例にかかる検波回路の回路図 本発明の実施例にかかる検波回路と増幅部とを有する装置の回路図 検波回路に入力する高周波信号を示した模式図 本回路のシミュレーション結果を示す出力信号の波形図 従来の検波回路の回路図 従来の検波回路及び本発明の検波回路の整流部分を示した等価回路

符号の説明

１０…整合回路
１１…アンテナ
Ｔｒ１３…第１トランジスタ
Ｔｒ２３…第２トランジスタ
Ｔｒ１１…第１ダイオード
Ｔｒ１２…検波ダイオード
Ｔｒ２１…第２ダイオード
Ｔｒ２２…第３ダイオード
Ｔｒ３１…第１従属トランジスタ
Ｔｒ１４…第２従属トランジスタ
Ｔｒ２４…第３従属トランジスタ
Ｔｒ３４…基準トランジスタ
Ｃ１１…第１容量
Ｃ２１…第２容量
１００…検波回路
２００…増幅部

Claims (3)

1. アンテナから所定の高周波信号を入力して、その振幅に応じた値を検出する検波回路において、
   電流を制御する基準トランジスタと、この基準トランジスタを流れる電流と同量の電流を流す複数の従属トランジスタとから成るカレントミラー回路と、
   ｐｎｐ型の第１トランジスタと、ｐｎｐ型の第２トランジスタと、前記第１及び第２トランジスタのそれぞれのエミッタ／ソースとを接続し、その接続点と電源との間に配設された前記従属トランジスタの一つである第１従属トランジスタと、前記第１及び第２トランジスタのコレクタ／ドレインとアースとの間に配設された負荷とをから成る差動増幅回路と、
   前記電源とアースとの間に、順方向に配設された第１ダイオードと順方向に配設された前記高周波信号を入力する検知ダイオードと第１容量とから成る第１直列接続路と、
   前記電源とアースとの間に、順方向に配設された第２ダイオードと順方向に配設された第３ダイオードと第２容量とから成る第２直列接続路とを有し、
   前記前記第１ダイオードと前記検知ダイオードとの接続点に接続され、アンテナから受信した前記高周波信号を前記検知ダイオードに出力し、伝送路に直列に挿入された第３容量を含む整合回路と、
   前記検知ダイオードと前記ダイオード１容量との接続点を前記第１トランジスタのベース／ゲートに接続し、
   前記第３ダイオードと前記第２トランジスタとの接続点を前記第２トランジスタのベース／ゲートに接続し、
   前記差動増幅回路の前記第１トランジスタのコレクタ／ドレインと前記第２トランジスタのコレクタ／ドレイン間の電圧差を検出される前記振幅に応じた値として出力する
   ことを特徴とする検波回路。
2. 前記検知ダイオードと前記第１容量との接続点とアースとの間に接続された前記従属トランジスタの一つである第２従属トランジスタと、前記第３ダイオードと前記第２容量との接続点とアースとの間に接続された前記従属トランジスタの一つである第３従属トランジスタとを有することを特徴とする請求項１に記載の検波回路。
3. 前記負荷は、前記第１トランジスタのコレクタ／ドレインとアース間に接続された第１負荷トランジスタと、前記第２トランジスタのコレクタ／ドレインとアース間に接続された第２負荷トランジストとから成り、前記第１負荷トランジスタのベース／ゲートと前記第２負荷トランジスタのベース／ゲートは接続され、前記第１負荷トランジスタ又は前記第２負荷トランジスタのコレクタ／ドレインとベース／ゲートが接続されたアクティブ負荷であることを特徴とする請求項１又は請求項２に記載の検波回路。