JP4512934B2 - 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 - Google Patents
論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 Download PDFInfo
- Publication number
- JP4512934B2 JP4512934B2 JP2001114709A JP2001114709A JP4512934B2 JP 4512934 B2 JP4512934 B2 JP 4512934B2 JP 2001114709 A JP2001114709 A JP 2001114709A JP 2001114709 A JP2001114709 A JP 2001114709A JP 4512934 B2 JP4512934 B2 JP 4512934B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- circuit
- flop
- flip
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318583—Design for test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/12—Timing analysis or timing optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、論理設計された集積回路、特にコンピュータで自動レイアウトすることが可能なゲートアレイ（ＳＯＧを含む）を用いたＡＳＩＣに対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化及び高機能化に伴い、回路規模が増大して故障検出用テストパターン数が膨大になる。より少ないテストパターン数で高い故障検出率を得るために、半導体集積回路ではスキャンパス方式が採用されている。
【０００３】
この方式では、図３に示すような集積回路１０を論理設計した場合に、組み合わせ回路１１に接続されたフリップフロップ１２〜１５を図５に示すように、通常動作モードとスキャンモードとを有するスキャンフリップフロップ１２Ａ〜１５Ａで置換してこれらを縦続接続することにより、スキャン回路を形成する。スキャンフリップフロップ１２Ａ〜１５Ａは互いに同一構成であり、例えば図６に示すように構成されている。図５では回路構成を簡単化して示しているが、実際にはスキャンフリップフロップが集積回路１０Ａ内に多数散在している。このため、スキャン回路がシフトレジスタとして機能するスキャンモードである場合、タイミングエラーが生じやすい。
【０００４】
静的タイミング解析では、集積回路１０Ａをレイアウト設計し、配線の容量及び抵抗を計算し、セル及びセル間の信号伝播遅延時間を求め、タイミングエラーが発生するかどうかを計算により判定する。あるスキャンフリップフロップでタイミングエラーが発生すると判定された場合には、エラーを解消するためにその前段のスキャンフリップフロップのセルが例えば図６に示すようなＬＵＬ（ロックアップラッチ）付スキャンフリップフロップ１３Ｂのセルで置換される。
【０００５】
ところが、集積回路１０Ａが最適レイアウト設計されていることと、通常のスキャンフリップフロップよりもＬＵＬ付スキャンフリップフロップの方がセル面積が広いことから、セル置換により隣のセルとオーバラップする可能性が大きい。このため、セルの移動及びクロック配線の引き直しをする必要が発生し、これにより新たなタイミングエラーを引き起こす可能性がある。タイミングエラーが発生するとレイアウト設計をやり直す必要があり、その度にタイミング検証及びタイミング調整を行わなければならず、開発期間が増大する原因となる。
【０００６】
この問題は、スキャン回路を最初からＬＵＬ付スキャンフリップフロップのみで構成することにより解決される。
【０００７】
しかし、この場合、回路面積が増大するのみでなく、消費電力が増大するという新たな問題が生ずる。
【０００８】
【発明が解決しようとする課題】
特にＡＳＩＣでは短納期化が要求されており、集積回路の開発期間短縮化を図る必要がある。また、携帯電子機器に用いられる集積回路は、電池長寿命化のために消費電力の低減化を図る必要がある。
【０００９】
本発明の目的は、このような事情に鑑み、トレードオフの関係にある開発期間の短縮化と低消費電力化の両方を達成することが可能な、論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体を提供することにある。
【００１０】
【課題を解決するための手段及びその作用効果】
本発明による論理設計された集積回路のレイアウト設計及びタイミング調整方法の一態様では、
（ａ）論理設計された第１論理回路に対し、該第１論理回路に含まれる複数のフリップフロップの各々を、第１スキャンフリップフロップのスキャンアウト部にさらにラッチ回路が付加された第２スキャンフリップフロップで置換し、さらに該複数の第２スキャンフリップフロップを縦続接続して第１スキャン回路を形成することにより、第２論理回路を生成し、
（ｂ）該第２論理回路をレイアウト設計し、
（ｃ）第２論理回路に対し、該第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第３論理回路の静的タイミング解析を行い、その結果に基づきタイミング調整する。
【００１１】
第１スキャンフリップフロップよりも第２スキャンフリップフロップの方がセル面積が広いので、この構成によれば、タイミング調整によりセルの移動やクロック配線の引き直しをする必要がなく、これにより、タイミング調整とレイアウト変更の繰り返し回数が低減され、集積回路の開発期間を短縮することができる。
【００１２】
また、タイミング調整のために必要な部分のみ第２スキャンフリップフロップを用いているので、集積回路の消費電力を低減することができる。
【００１３】
したがって、従来ではトレードオフの関係にあった開発期間の短縮化と低消費電力化の両方を達成することができる。
【００１４】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態を説明する。
【００１６】
図１は、本発明の一実施形態の、論理設計された集積回路に対するレイアウト設計及びタイミング調整装置のハードウェア構成を示す概略ブロック図である。
【００１７】
この集積回路は、コンピュータ１による自動レイアウトが可能なものであり、例えばゲートアレイを用いたＡＳＩＣである。
【００１８】
この装置のハードウエア構成は一般的なコンピュータシステムであり、コンピュータ１に、入力データ及び処理プログラムが格納された記憶装置２と、処理結果であるレイアウトが格納される記憶装置３と、操作者がコンピュータ１に対し指示を与えるための入力装置４と、指示内容や処理進行状況などを表示する表示装置５とが接続されている。
【００１９】
この入力データは、例えば図３に示すような論理設計された集積回路１０のデータ（ネットリストを含む、以下同様）と、セルデータ（セル遅延時間を含む、以下同様）と、レイアウトに基づきゲート間信号伝播遅延時間を計算するのに用いられる配線抵抗率及び配線間容量計算式中の係数値（遅延パラメータ値）を含む。このセルデータは、スキャン回路を構成するセルとこれに接続されるセルのデータであり、図６に示すようなスキャンフリップフロップ１３Ａ及び図７に示すようなＬＵＬ付スキャンフリップフロップ１３Ｂのセルと、タイミング調整用バッファゲートのセルと、スキャン回路に接続された組み合わせ回路１１内のセルのデータを含む。記憶装置２及び３にそれぞれ格納された論理集積回路及びレイアウトのデータは、後述のように更新される。
【００２０】
ここで、図６に示すスキャンフリップフロップ１３Ａについて概説する。
【００２１】
スキャンフリップフロップ１３Ａは、マスタースレーブ型であって、公知の構成であり、スキャンモードＳＭに応じデータ入力端Ｄとスキャンイン端ＳＩの信号の一方を選択して出力するセレクタ２０と、この出力が供給されるマスターラッチ回路２１と、回路２１の出力が供給されるスレーブラッチ回路２２とを備えている。図６中、２３〜２８はＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列接続された転送ゲートであり、３０〜４０はＣＭＯＳインバータである。
【００２２】
上記構成において、スキャンモードＳＭが高レベルのときには転送ゲート２３及び２４がそれぞれオン及びオフになってスキャンイン端ＳＩの信号が選択され、スキャンモードＳＭが低レベルのときには転送ゲート２３及び２４がそれぞれオフ及びオンになってデータ入力端Ｄの信号が選択される。
【００２３】
クロック入力端Ｃが低レベルのときには、転送ゲート２５〜２８がそれぞれオン、オフ、オフ、及びオンになり、スレーブラッチ回路２２がデータを保持した状態でセレクタ２０の出力がマスターラッチ回路２１に取り込まれる。次にクロック入力端Ｃが高レベルに遷移すると、転送ゲート２５〜２８がそれぞれ前記と逆の状態になって、マスターラッチ回路２１が入力データをラッチすると共にスレーブラッチ回路２２がマスターラッチ回路２１の出力を取り込む。データ出力端Ｑ及びスキャンアウト端ＳＯの論値値は、インバータ３２のそれと同一であり、データ出力端＊Ｑの論理値はデータ出力端Ｑのそれを反転したものである。
【００２４】
図７のＬＵＬ付スキャンフリップフロップ１３Ｂは、図６のインバータ４０をＬＵＬラッチ回路４１で置換した構成であり、ＬＵＬラッチ回路４１は、転送ゲート４２及び４３と、インバータ４４及び４５とを備えている。転送ゲート４２及び４３のオン／オフはそれぞれスレーブラッチ回路２２の転送ゲート２７及び２８のそれと逆であり、スレーブラッチ回路２２がデータを保持している時にはＬＵＬラッチ回路４１はスレーブラッチ回路２２の出力を取り込み、スレーブラッチ回路２２が入力を取り込んでいる時にはＬＵＬラッチ回路４１はデータを保持する。これにより、スキャンアウト端ＳＯの信号はデータ出力端Ｑの信号よりクロックの半周期だけ遅れる。
【００２５】
図２は、上記プログラムによる処理の内容を示す概略フローチャートである。
【００２６】
コンピュータ１は、入力装置４からの指示に基づき記憶装置２に格納されたプログラムをロードしてこれを実行することにより、以下の処理を行う。
【００２７】
（Ｓ１）論理設計された回路のデータを記憶装置２から読み込む。この回路は、例えば図３に示すような集積回路１０であり、組み合わせ回路１１と、フリップフロップ１２〜１５からなる順序回路とを有する。図３では簡単化のために両回路を分離して示しているが、実際には多数のフリップフロップが集積回路１０内に散在している。
【００２８】
（Ｓ２）フリップフロップ１２〜１５をそれぞれ図４に示すようにＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂで置換し、さらに、ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれのスキャンイン端ＳＩ及びスキャンアウト端ＳＯに関し縦続接続することにより、スキャン回路を形成する。このスキャン回路では、初段のＬＵＬ付スキャンフリップフロップ１２Ｂのスキャンイン端ＳＩが集積回路１０Ｂのスキャンイン入力端子ＳＩＮに接続され、最終段のＬＵＬ付スキャンフリップフロップ１５Ｂのスキャンアウト端ＳＯがバッファゲート１６を介して集積回路１０Ｂのスキャンアウト出力端子ＳＯＵＴに接続されている。また、ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５ＢのスキャンモードＳＭが集積回路１０Ｂのスキャンモード入力端子＊ＳＭに接続されている。ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂは互いに同一構成である。
【００２９】
記憶装置２に格納されている論理回路のデータを、この論理回路に対し該スキャン回路が形成されたものに変更することにより、論理回路のデータで更新する。
【００３０】
（Ｓ３）図４の集積回路１０Ｂをレイアウト設計し、その結果を記憶装置３に格納する。
【００３１】
これにより、通常のスキャンフリップフロップよりもサイズが大きいＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂの配置領域が確保されるので、以下に述べるようにＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれスキャンフリップフロップ１２Ａ〜１５Ａで置換し、タイミング調整の必要に応じその一部をＬＵＬ付スキャンフリップフロップ１２Ｂで置換しても、後述のステップＳ１３においてセルの移動やクロック配線の引き直しをする必要がなくなる。
【００３２】
（Ｓ４）ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれ図５に示すようにスキャンフリップフロップ１２Ａ〜１５Ａで置換したスキャン回路について、スキャンモードＳＭが低レベルである時（スキャンモード時）のセル及びセル間信号伝播遅延時間を含むスタンダードディレイフォーマット（ＳＤＦ）ファイルを作成する。この置換は、記憶装置２に格納されている論理回路に反映される。この場合、セル名が変わるが、セルの入出力ピンの数及び名称は変わらない。セル遅延時間は、記憶装置２に格納さているスキャンフリップフロップのセルデータに含まれているものを読み出すことにより得られる。ゲート間遅延時間は、記憶装置２に格納されている論理回路のネットリストと、そのネットに対応した、ステップＳ３のレイアウト上のネットの形状及び寸法と、記憶装置２に格納されている上記遅延パラメータ値とから求められる。レイアウトをセル置換後のものに更新しないのは、更新の影響が小さく、また、後述のステップＳ１２でレイアウト変更を伴うタイミング調整を行うからである。
【００３３】
（Ｓ５）図５のスキャン回路のスキャンモード時における静的タイミング解析を、スタティックタイミングアナライザ（ＳＴＡルーチン）で行う。
【００３４】
（Ｓ６）この静的タイミング解析によりタイミングエラーが発生した場合にはステップＳ７へ進み、そうでない場合にはステップＳ９へ進む。タイミングエラーは通常、発生する。
【００３５】
図８は、図５のスキャンフリップフロップ１４Ａでタイミングエラーが生ずる場合を示すタイミングチャートであり、スキャンフリップフロップ１３Ａのクロック入力端Ｃ、スキャンイン端ＳＩ及びスキャンアウト端ＳＯでのクロック信号ＣＬＫ１、スキャンデータ信号Ｓ１及びＳ２と、スキャンフリップフロップ１４Ａのクロック入力端Ｃ及びスキャンイン端ＳＩでのクロック信号ＣＬＫ２及びスキャンデータ信号Ｓ２ａを示す。
【００３６】
クロック信号ＣＬＫ１の立ち上がりでスキャンデータ信号Ｓ１がＳ２として保持される。クロック信号ＣＬＫ２はクロック信号ＣＬＫ１よりΔｔだけ遅延している。スキャンデータ信号Ｓ２ａもＳ２に対し遅延している。実際の回路では、プロセスのばらつきや温度変動などによりスキャンデータ信号Ｓ２ａの遅延量がばらつくので（Δｔもばらつくが、簡単化のために図８ではこれが一定であるとしている）、タイミングエラーが発生するかどうかの判断で考慮される。
【００３７】
例えばスキャンフリップフロップ１３Ａがクロック信号ＣＬＫ１の立ち上がりで２値Ｄ１を保持するとき、スキャンフリップフロップ１４Ａはクロック信号ＣＬＫ２の立ち上がりでスキャンデータ信号Ｓ２ａの２値Ｄ０を保持する必要がある。しかし、図８の場合にはこれを保持できない場合があるので、スキャンフリップフロップ１４Ａにおいてタイミングエラー（ホールドエラー）が発生したと判定される。
【００３８】
（Ｓ７）タイミングエラーが発生したスキャンフリップフロップ１４Ａの前段のスキャンフリップフロップ１３Ａを、ＬＵＬ付スキャンフリップフロップ１３Ｂで置換することにより、タイミング調整する。この置換は、ステップＳ４と同様に、記憶装置２に格納されている論理回路に対してのみ反映（回路変更）され、レイアウトには反映されない。
【００３９】
図９は、図５のスキャンフリップフロップ１３ＡをＬＵＬ付スキャンフリップフロップ１３Ｂで置換した集積回路１０Ｃを示す。
【００４０】
図１０は、この置換により図９のスキャンフリップフロップ１４Ａでのタイミングエラーが解消した場合を示すタイミングチャートであり、ＬＵＬ付スキャンフリップフロップ１３Ｂのクロック入力端Ｃ、スキャンイン端ＳＩ及びスキャンアウト端ＳＯでのクロック信号ＣＬＫ１、スキャンデータ信号Ｓ１及びＳ２ｂと、スキャンフリップフロップ１４Ａのクロック入力端Ｃ及びスキャンイン端ＳＩでのクロック信号ＣＬＫ２及びスキャンデータ信号Ｓ２ｃを示す。
【００４１】
ＬＵＬ付スキャンフリップフロップ１３Ｂは、上述のようにクロック信号ＣＬＫ１の立ち下がりでデータをＬＵＬラッチ回路４１に保持するので、スキャンデータ信号Ｓ２ｂは図８の信号Ｓ２よりも半周期遅れ、これにより、スキャンフリップフロップ１４Ａはクロック信号ＣＬＫ２の立ち上がりでスキャンデータ信号Ｓ２ｃを保持することができ、タイミングエラーが解消する。
【００４２】
（Ｓ８）ステップＳ７で変更された後の順序回路（図９のスキャンフリップフロップ１２Ａ、１３Ｂ、１４Ａ及び１５Ａ）及びこれに接続されたセルに関し、ステップＳ４と同様にしてＳＤＦファイルを作成する。
【００４３】
（Ｓ９）この順序回路に関し、スキャンモード入力端子＊ＳＭが高レベル（通常動作モード）である場合について静的タイミング解析を行う。
【００４４】
（Ｓ１０）ステップＳ７で回路が変更されているので、この順序回路に関し、スキャンモードである場合について新たなタイミングエラーが発生する可能性がある。そこで、このスキャン回路に関し、スキャンモード時の静的タイミング解析を行う。
【００４５】
（Ｓ１１）ステップＳ９及びＳ１０でタイミングエラーがなければ処理を終了し、あればステップＳ１２へ進む。
【００４６】
（Ｓ１２）ステップＳ９又はＳ１０でタイミングエラーが生じた場合には、バッファゲートを付加して信号を遅延させることによりタイミング調整する。図１１は、ステップＳ９及びＳ１０でのタイミングエラーに対しそれぞれバッファゲート１７及び１８を付加した場合を示す。バッファゲート１７及び１８はいずれも偶数個のインバータを縦続接続したものである。既にステップＳ７でＬＵＬ付スキャンフリップフロップ１３Ｂを用いてタイミング調整が行われているので、ここでのスキャンモード時のタイミング調整は微調整であり、タイミング調整が必要な場合はバッファゲートの付加で充分である。
【００４７】
（Ｓ１３）この回路変更に対応して、記憶装置２に格納されているバッファセルを用い、レイアウトを変更する。ステップＳ８〜Ｓ１３のループの初回では、ステップＳ４及びステップＳ７での回路変更に対しても、記憶装置２に格納されているスキャンフリップフロップ及びＬＵＬ付スキャンフリップフロップのセルを用いてレイアウトを変更する。次に、ステップＳ８へ戻る。
【００４８】
本実施形態によれば、図４に示すようにＬＵＬ付スキャンフリップフロップでスキャン回路を形成してレイアウト設計した後に該ＬＵＬ付スキャンフリップフロップを通常のスキャンフリップフロップで置換して図５に示す回路に変換し、この回路に対し静的タイミング解析を行い、エラーが生じた場合に、対応するスキャンフリップフロップをＬＵＬ付スキャンフリップフロップで置換しているので、この置換によりセルの移動やクロック配線の引き直しをする必要がなく、これにより、ステップＳ８〜Ｓ１３での繰り返し回数が低減され、集積回路の開発期間を短縮することができる。
【００４９】
また、必要な部分のみＬＵＬ付スキャンフリップフロップを用いているので、集積回路の消費電力を低減することができる。
【００５０】
さらに、ステップＳ４及びＳ７では回路変更をレイアウトに反映させず、ステップＳ１３において反映させるので、回路変更毎にレイアウトを変更する場合よりも処理時間を短縮することができる。
【００５１】
なお、本発明には外にも種々の変形例が含まれる。
【００５２】
例えば、図２のステップＳ４及びＳ７において回路変更をレイアウトに反映させる構成であってもよい。
【００５３】
また、図２のステップ７において、
（ＬＵＬ付スキャンフリップフロップのセル面積）−（通常のスキャンフリップフロップのセル面積）≧（タイミングエラー解消可能な１以上のバッファセルの合計面積）であれば、ＬＵＬ付スキャンフリップフロップの替わりにバッファセルを付加してタイミング調整を行ってもよい。
【００５４】
さらに、本実施形態では集積回路がゲートアレイを用いて形成される場合を説明したが、本発明は、コンピュータによる自動レイアウトが可能なスタンダードセル方式の集積回路やフルカスタム集積回路に対しても適用可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態の、論理設計された集積回路に対するレイアウト設計及びタイミング調整装置のハードウェア構成を示す概略ブロック図である。
【図２】プログラムによる処理手順を示す概略フローチャートである。
【図３】図２のステップＳ１の説明図である。
【図４】図２のステップＳ２の説明図である。
【図５】図２のステップＳ４の説明図である。
【図６】スキャンフリップフロップの回路図である。
【図７】ロックアップラッチ付スキャンフリップフロップの回路図である。
【図８】図５のスキャンフリップフロップ１４Ａでタイミングエラーが生ずる場合を示すタイミングチャートである。
【図９】図２のステップＳ７の説明図である。
【図１０】図９のスキャン回路でタイミングエラーが解消した場合を示すタイミングチャートである。
【図１１】図２のステップＳ１２の説明図である。
【符号の説明】
１ コンピュータ
２、３ 記憶装置
４ 入力装置
５ 表示装置
１０、１０Ａ〜１０Ｄ 集積回路
１１ 組み合わせ回路
１２〜１５ フリップフロップ
１２Ａ、１３Ａ、１４Ａ、１５Ａ スキャンフリップフロップ
１２Ｂ、１３Ｂ、１４Ｂ、１５Ｂ ＬＵＬ付スキャンフリップフロップ
１６〜１８ バッファゲート
２０ セレクタ
２１ マスターラッチ回路
２２ スレーブラッチ回路
２３〜２８、４２、４３ 転送ゲート
３０〜３９、４４、４５ インバータ
Ｃ クロック入力端
Ｄ データ入力端
ＳＩ スキャンイン端
ＳＯ スキャンアウト端
＊ＳＭ スキャンモード入力端子
ＳＩＮ スキャンイン入力端子
ＳＯＵＴ スキャンアウト出力端子
ＣＬＫ クロック入力端子
【発明の属する技術分野】
本発明は、論理設計された集積回路、特にコンピュータで自動レイアウトすることが可能なゲートアレイ（ＳＯＧを含む）を用いたＡＳＩＣに対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化及び高機能化に伴い、回路規模が増大して故障検出用テストパターン数が膨大になる。より少ないテストパターン数で高い故障検出率を得るために、半導体集積回路ではスキャンパス方式が採用されている。
【０００３】
この方式では、図３に示すような集積回路１０を論理設計した場合に、組み合わせ回路１１に接続されたフリップフロップ１２〜１５を図５に示すように、通常動作モードとスキャンモードとを有するスキャンフリップフロップ１２Ａ〜１５Ａで置換してこれらを縦続接続することにより、スキャン回路を形成する。スキャンフリップフロップ１２Ａ〜１５Ａは互いに同一構成であり、例えば図６に示すように構成されている。図５では回路構成を簡単化して示しているが、実際にはスキャンフリップフロップが集積回路１０Ａ内に多数散在している。このため、スキャン回路がシフトレジスタとして機能するスキャンモードである場合、タイミングエラーが生じやすい。
【０００４】
静的タイミング解析では、集積回路１０Ａをレイアウト設計し、配線の容量及び抵抗を計算し、セル及びセル間の信号伝播遅延時間を求め、タイミングエラーが発生するかどうかを計算により判定する。あるスキャンフリップフロップでタイミングエラーが発生すると判定された場合には、エラーを解消するためにその前段のスキャンフリップフロップのセルが例えば図６に示すようなＬＵＬ（ロックアップラッチ）付スキャンフリップフロップ１３Ｂのセルで置換される。
【０００５】
ところが、集積回路１０Ａが最適レイアウト設計されていることと、通常のスキャンフリップフロップよりもＬＵＬ付スキャンフリップフロップの方がセル面積が広いことから、セル置換により隣のセルとオーバラップする可能性が大きい。このため、セルの移動及びクロック配線の引き直しをする必要が発生し、これにより新たなタイミングエラーを引き起こす可能性がある。タイミングエラーが発生するとレイアウト設計をやり直す必要があり、その度にタイミング検証及びタイミング調整を行わなければならず、開発期間が増大する原因となる。
【０００６】
この問題は、スキャン回路を最初からＬＵＬ付スキャンフリップフロップのみで構成することにより解決される。
【０００７】
しかし、この場合、回路面積が増大するのみでなく、消費電力が増大するという新たな問題が生ずる。
【０００８】
【発明が解決しようとする課題】
特にＡＳＩＣでは短納期化が要求されており、集積回路の開発期間短縮化を図る必要がある。また、携帯電子機器に用いられる集積回路は、電池長寿命化のために消費電力の低減化を図る必要がある。
【０００９】
本発明の目的は、このような事情に鑑み、トレードオフの関係にある開発期間の短縮化と低消費電力化の両方を達成することが可能な、論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体を提供することにある。
【００１０】
【課題を解決するための手段及びその作用効果】
本発明による論理設計された集積回路のレイアウト設計及びタイミング調整方法の一態様では、
（ａ）論理設計された第１論理回路に対し、該第１論理回路に含まれる複数のフリップフロップの各々を、第１スキャンフリップフロップのスキャンアウト部にさらにラッチ回路が付加された第２スキャンフリップフロップで置換し、さらに該複数の第２スキャンフリップフロップを縦続接続して第１スキャン回路を形成することにより、第２論理回路を生成し、
（ｂ）該第２論理回路をレイアウト設計し、
（ｃ）第２論理回路に対し、該第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第３論理回路の静的タイミング解析を行い、その結果に基づきタイミング調整する。
【００１１】
第１スキャンフリップフロップよりも第２スキャンフリップフロップの方がセル面積が広いので、この構成によれば、タイミング調整によりセルの移動やクロック配線の引き直しをする必要がなく、これにより、タイミング調整とレイアウト変更の繰り返し回数が低減され、集積回路の開発期間を短縮することができる。
【００１２】
また、タイミング調整のために必要な部分のみ第２スキャンフリップフロップを用いているので、集積回路の消費電力を低減することができる。
【００１３】
したがって、従来ではトレードオフの関係にあった開発期間の短縮化と低消費電力化の両方を達成することができる。
【００１４】
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態を説明する。
【００１６】
図１は、本発明の一実施形態の、論理設計された集積回路に対するレイアウト設計及びタイミング調整装置のハードウェア構成を示す概略ブロック図である。
【００１７】
この集積回路は、コンピュータ１による自動レイアウトが可能なものであり、例えばゲートアレイを用いたＡＳＩＣである。
【００１８】
この装置のハードウエア構成は一般的なコンピュータシステムであり、コンピュータ１に、入力データ及び処理プログラムが格納された記憶装置２と、処理結果であるレイアウトが格納される記憶装置３と、操作者がコンピュータ１に対し指示を与えるための入力装置４と、指示内容や処理進行状況などを表示する表示装置５とが接続されている。
【００１９】
この入力データは、例えば図３に示すような論理設計された集積回路１０のデータ（ネットリストを含む、以下同様）と、セルデータ（セル遅延時間を含む、以下同様）と、レイアウトに基づきゲート間信号伝播遅延時間を計算するのに用いられる配線抵抗率及び配線間容量計算式中の係数値（遅延パラメータ値）を含む。このセルデータは、スキャン回路を構成するセルとこれに接続されるセルのデータであり、図６に示すようなスキャンフリップフロップ１３Ａ及び図７に示すようなＬＵＬ付スキャンフリップフロップ１３Ｂのセルと、タイミング調整用バッファゲートのセルと、スキャン回路に接続された組み合わせ回路１１内のセルのデータを含む。記憶装置２及び３にそれぞれ格納された論理集積回路及びレイアウトのデータは、後述のように更新される。
【００２０】
ここで、図６に示すスキャンフリップフロップ１３Ａについて概説する。
【００２１】
スキャンフリップフロップ１３Ａは、マスタースレーブ型であって、公知の構成であり、スキャンモードＳＭに応じデータ入力端Ｄとスキャンイン端ＳＩの信号の一方を選択して出力するセレクタ２０と、この出力が供給されるマスターラッチ回路２１と、回路２１の出力が供給されるスレーブラッチ回路２２とを備えている。図６中、２３〜２８はＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列接続された転送ゲートであり、３０〜４０はＣＭＯＳインバータである。
【００２２】
上記構成において、スキャンモードＳＭが高レベルのときには転送ゲート２３及び２４がそれぞれオン及びオフになってスキャンイン端ＳＩの信号が選択され、スキャンモードＳＭが低レベルのときには転送ゲート２３及び２４がそれぞれオフ及びオンになってデータ入力端Ｄの信号が選択される。
【００２３】
クロック入力端Ｃが低レベルのときには、転送ゲート２５〜２８がそれぞれオン、オフ、オフ、及びオンになり、スレーブラッチ回路２２がデータを保持した状態でセレクタ２０の出力がマスターラッチ回路２１に取り込まれる。次にクロック入力端Ｃが高レベルに遷移すると、転送ゲート２５〜２８がそれぞれ前記と逆の状態になって、マスターラッチ回路２１が入力データをラッチすると共にスレーブラッチ回路２２がマスターラッチ回路２１の出力を取り込む。データ出力端Ｑ及びスキャンアウト端ＳＯの論値値は、インバータ３２のそれと同一であり、データ出力端＊Ｑの論理値はデータ出力端Ｑのそれを反転したものである。
【００２４】
図７のＬＵＬ付スキャンフリップフロップ１３Ｂは、図６のインバータ４０をＬＵＬラッチ回路４１で置換した構成であり、ＬＵＬラッチ回路４１は、転送ゲート４２及び４３と、インバータ４４及び４５とを備えている。転送ゲート４２及び４３のオン／オフはそれぞれスレーブラッチ回路２２の転送ゲート２７及び２８のそれと逆であり、スレーブラッチ回路２２がデータを保持している時にはＬＵＬラッチ回路４１はスレーブラッチ回路２２の出力を取り込み、スレーブラッチ回路２２が入力を取り込んでいる時にはＬＵＬラッチ回路４１はデータを保持する。これにより、スキャンアウト端ＳＯの信号はデータ出力端Ｑの信号よりクロックの半周期だけ遅れる。
【００２５】
図２は、上記プログラムによる処理の内容を示す概略フローチャートである。
【００２６】
コンピュータ１は、入力装置４からの指示に基づき記憶装置２に格納されたプログラムをロードしてこれを実行することにより、以下の処理を行う。
【００２７】
（Ｓ１）論理設計された回路のデータを記憶装置２から読み込む。この回路は、例えば図３に示すような集積回路１０であり、組み合わせ回路１１と、フリップフロップ１２〜１５からなる順序回路とを有する。図３では簡単化のために両回路を分離して示しているが、実際には多数のフリップフロップが集積回路１０内に散在している。
【００２８】
（Ｓ２）フリップフロップ１２〜１５をそれぞれ図４に示すようにＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂで置換し、さらに、ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれのスキャンイン端ＳＩ及びスキャンアウト端ＳＯに関し縦続接続することにより、スキャン回路を形成する。このスキャン回路では、初段のＬＵＬ付スキャンフリップフロップ１２Ｂのスキャンイン端ＳＩが集積回路１０Ｂのスキャンイン入力端子ＳＩＮに接続され、最終段のＬＵＬ付スキャンフリップフロップ１５Ｂのスキャンアウト端ＳＯがバッファゲート１６を介して集積回路１０Ｂのスキャンアウト出力端子ＳＯＵＴに接続されている。また、ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５ＢのスキャンモードＳＭが集積回路１０Ｂのスキャンモード入力端子＊ＳＭに接続されている。ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂは互いに同一構成である。
【００２９】
記憶装置２に格納されている論理回路のデータを、この論理回路に対し該スキャン回路が形成されたものに変更することにより、論理回路のデータで更新する。
【００３０】
（Ｓ３）図４の集積回路１０Ｂをレイアウト設計し、その結果を記憶装置３に格納する。
【００３１】
これにより、通常のスキャンフリップフロップよりもサイズが大きいＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂの配置領域が確保されるので、以下に述べるようにＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれスキャンフリップフロップ１２Ａ〜１５Ａで置換し、タイミング調整の必要に応じその一部をＬＵＬ付スキャンフリップフロップ１２Ｂで置換しても、後述のステップＳ１３においてセルの移動やクロック配線の引き直しをする必要がなくなる。
【００３２】
（Ｓ４）ＬＵＬ付スキャンフリップフロップ１２Ｂ〜１５Ｂをそれぞれ図５に示すようにスキャンフリップフロップ１２Ａ〜１５Ａで置換したスキャン回路について、スキャンモードＳＭが低レベルである時（スキャンモード時）のセル及びセル間信号伝播遅延時間を含むスタンダードディレイフォーマット（ＳＤＦ）ファイルを作成する。この置換は、記憶装置２に格納されている論理回路に反映される。この場合、セル名が変わるが、セルの入出力ピンの数及び名称は変わらない。セル遅延時間は、記憶装置２に格納さているスキャンフリップフロップのセルデータに含まれているものを読み出すことにより得られる。ゲート間遅延時間は、記憶装置２に格納されている論理回路のネットリストと、そのネットに対応した、ステップＳ３のレイアウト上のネットの形状及び寸法と、記憶装置２に格納されている上記遅延パラメータ値とから求められる。レイアウトをセル置換後のものに更新しないのは、更新の影響が小さく、また、後述のステップＳ１２でレイアウト変更を伴うタイミング調整を行うからである。
【００３３】
（Ｓ５）図５のスキャン回路のスキャンモード時における静的タイミング解析を、スタティックタイミングアナライザ（ＳＴＡルーチン）で行う。
【００３４】
（Ｓ６）この静的タイミング解析によりタイミングエラーが発生した場合にはステップＳ７へ進み、そうでない場合にはステップＳ９へ進む。タイミングエラーは通常、発生する。
【００３５】
図８は、図５のスキャンフリップフロップ１４Ａでタイミングエラーが生ずる場合を示すタイミングチャートであり、スキャンフリップフロップ１３Ａのクロック入力端Ｃ、スキャンイン端ＳＩ及びスキャンアウト端ＳＯでのクロック信号ＣＬＫ１、スキャンデータ信号Ｓ１及びＳ２と、スキャンフリップフロップ１４Ａのクロック入力端Ｃ及びスキャンイン端ＳＩでのクロック信号ＣＬＫ２及びスキャンデータ信号Ｓ２ａを示す。
【００３６】
クロック信号ＣＬＫ１の立ち上がりでスキャンデータ信号Ｓ１がＳ２として保持される。クロック信号ＣＬＫ２はクロック信号ＣＬＫ１よりΔｔだけ遅延している。スキャンデータ信号Ｓ２ａもＳ２に対し遅延している。実際の回路では、プロセスのばらつきや温度変動などによりスキャンデータ信号Ｓ２ａの遅延量がばらつくので（Δｔもばらつくが、簡単化のために図８ではこれが一定であるとしている）、タイミングエラーが発生するかどうかの判断で考慮される。
【００３７】
例えばスキャンフリップフロップ１３Ａがクロック信号ＣＬＫ１の立ち上がりで２値Ｄ１を保持するとき、スキャンフリップフロップ１４Ａはクロック信号ＣＬＫ２の立ち上がりでスキャンデータ信号Ｓ２ａの２値Ｄ０を保持する必要がある。しかし、図８の場合にはこれを保持できない場合があるので、スキャンフリップフロップ１４Ａにおいてタイミングエラー（ホールドエラー）が発生したと判定される。
【００３８】
（Ｓ７）タイミングエラーが発生したスキャンフリップフロップ１４Ａの前段のスキャンフリップフロップ１３Ａを、ＬＵＬ付スキャンフリップフロップ１３Ｂで置換することにより、タイミング調整する。この置換は、ステップＳ４と同様に、記憶装置２に格納されている論理回路に対してのみ反映（回路変更）され、レイアウトには反映されない。
【００３９】
図９は、図５のスキャンフリップフロップ１３ＡをＬＵＬ付スキャンフリップフロップ１３Ｂで置換した集積回路１０Ｃを示す。
【００４０】
図１０は、この置換により図９のスキャンフリップフロップ１４Ａでのタイミングエラーが解消した場合を示すタイミングチャートであり、ＬＵＬ付スキャンフリップフロップ１３Ｂのクロック入力端Ｃ、スキャンイン端ＳＩ及びスキャンアウト端ＳＯでのクロック信号ＣＬＫ１、スキャンデータ信号Ｓ１及びＳ２ｂと、スキャンフリップフロップ１４Ａのクロック入力端Ｃ及びスキャンイン端ＳＩでのクロック信号ＣＬＫ２及びスキャンデータ信号Ｓ２ｃを示す。
【００４１】
ＬＵＬ付スキャンフリップフロップ１３Ｂは、上述のようにクロック信号ＣＬＫ１の立ち下がりでデータをＬＵＬラッチ回路４１に保持するので、スキャンデータ信号Ｓ２ｂは図８の信号Ｓ２よりも半周期遅れ、これにより、スキャンフリップフロップ１４Ａはクロック信号ＣＬＫ２の立ち上がりでスキャンデータ信号Ｓ２ｃを保持することができ、タイミングエラーが解消する。
【００４２】
（Ｓ８）ステップＳ７で変更された後の順序回路（図９のスキャンフリップフロップ１２Ａ、１３Ｂ、１４Ａ及び１５Ａ）及びこれに接続されたセルに関し、ステップＳ４と同様にしてＳＤＦファイルを作成する。
【００４３】
（Ｓ９）この順序回路に関し、スキャンモード入力端子＊ＳＭが高レベル（通常動作モード）である場合について静的タイミング解析を行う。
【００４４】
（Ｓ１０）ステップＳ７で回路が変更されているので、この順序回路に関し、スキャンモードである場合について新たなタイミングエラーが発生する可能性がある。そこで、このスキャン回路に関し、スキャンモード時の静的タイミング解析を行う。
【００４５】
（Ｓ１１）ステップＳ９及びＳ１０でタイミングエラーがなければ処理を終了し、あればステップＳ１２へ進む。
【００４６】
（Ｓ１２）ステップＳ９又はＳ１０でタイミングエラーが生じた場合には、バッファゲートを付加して信号を遅延させることによりタイミング調整する。図１１は、ステップＳ９及びＳ１０でのタイミングエラーに対しそれぞれバッファゲート１７及び１８を付加した場合を示す。バッファゲート１７及び１８はいずれも偶数個のインバータを縦続接続したものである。既にステップＳ７でＬＵＬ付スキャンフリップフロップ１３Ｂを用いてタイミング調整が行われているので、ここでのスキャンモード時のタイミング調整は微調整であり、タイミング調整が必要な場合はバッファゲートの付加で充分である。
【００４７】
（Ｓ１３）この回路変更に対応して、記憶装置２に格納されているバッファセルを用い、レイアウトを変更する。ステップＳ８〜Ｓ１３のループの初回では、ステップＳ４及びステップＳ７での回路変更に対しても、記憶装置２に格納されているスキャンフリップフロップ及びＬＵＬ付スキャンフリップフロップのセルを用いてレイアウトを変更する。次に、ステップＳ８へ戻る。
【００４８】
本実施形態によれば、図４に示すようにＬＵＬ付スキャンフリップフロップでスキャン回路を形成してレイアウト設計した後に該ＬＵＬ付スキャンフリップフロップを通常のスキャンフリップフロップで置換して図５に示す回路に変換し、この回路に対し静的タイミング解析を行い、エラーが生じた場合に、対応するスキャンフリップフロップをＬＵＬ付スキャンフリップフロップで置換しているので、この置換によりセルの移動やクロック配線の引き直しをする必要がなく、これにより、ステップＳ８〜Ｓ１３での繰り返し回数が低減され、集積回路の開発期間を短縮することができる。
【００４９】
また、必要な部分のみＬＵＬ付スキャンフリップフロップを用いているので、集積回路の消費電力を低減することができる。
【００５０】
さらに、ステップＳ４及びＳ７では回路変更をレイアウトに反映させず、ステップＳ１３において反映させるので、回路変更毎にレイアウトを変更する場合よりも処理時間を短縮することができる。
【００５１】
なお、本発明には外にも種々の変形例が含まれる。
【００５２】
例えば、図２のステップＳ４及びＳ７において回路変更をレイアウトに反映させる構成であってもよい。
【００５３】
また、図２のステップ７において、
（ＬＵＬ付スキャンフリップフロップのセル面積）−（通常のスキャンフリップフロップのセル面積）≧（タイミングエラー解消可能な１以上のバッファセルの合計面積）であれば、ＬＵＬ付スキャンフリップフロップの替わりにバッファセルを付加してタイミング調整を行ってもよい。
【００５４】
さらに、本実施形態では集積回路がゲートアレイを用いて形成される場合を説明したが、本発明は、コンピュータによる自動レイアウトが可能なスタンダードセル方式の集積回路やフルカスタム集積回路に対しても適用可能である。
【図面の簡単な説明】
【図１】本発明の一実施形態の、論理設計された集積回路に対するレイアウト設計及びタイミング調整装置のハードウェア構成を示す概略ブロック図である。
【図２】プログラムによる処理手順を示す概略フローチャートである。
【図３】図２のステップＳ１の説明図である。
【図４】図２のステップＳ２の説明図である。
【図５】図２のステップＳ４の説明図である。
【図６】スキャンフリップフロップの回路図である。
【図７】ロックアップラッチ付スキャンフリップフロップの回路図である。
【図８】図５のスキャンフリップフロップ１４Ａでタイミングエラーが生ずる場合を示すタイミングチャートである。
【図９】図２のステップＳ７の説明図である。
【図１０】図９のスキャン回路でタイミングエラーが解消した場合を示すタイミングチャートである。
【図１１】図２のステップＳ１２の説明図である。
【符号の説明】
１ コンピュータ
２、３ 記憶装置
４ 入力装置
５ 表示装置
１０、１０Ａ〜１０Ｄ 集積回路
１１ 組み合わせ回路
１２〜１５ フリップフロップ
１２Ａ、１３Ａ、１４Ａ、１５Ａ スキャンフリップフロップ
１２Ｂ、１３Ｂ、１４Ｂ、１５Ｂ ＬＵＬ付スキャンフリップフロップ
１６〜１８ バッファゲート
２０ セレクタ
２１ マスターラッチ回路
２２ スレーブラッチ回路
２３〜２８、４２、４３ 転送ゲート
３０〜３９、４４、４５ インバータ
Ｃ クロック入力端
Ｄ データ入力端
ＳＩ スキャンイン端
ＳＯ スキャンアウト端
＊ＳＭ スキャンモード入力端子
ＳＩＮ スキャンイン入力端子
ＳＯＵＴ スキャンアウト出力端子
ＣＬＫ クロック入力端子
Claims (10)
- コンピュータが、
（ａ）論理設計された第１論理回路に対し、該第１論理回路に含まれる複数のフリップフロップの各々を、第１スキャンフリップフロップのスキャンアウト部にさらにラッチ回路が付加された第２スキャンフリップフロップで置換し、さらに該複数の第２スキャンフリップフロップを縦続接続して第１スキャン回路を形成することにより、第２論理回路を生成し、
（ｂ）該第２論理回路をレイアウト設計し、
（ｃ）該レイアウト設計後の第２論理回路に対し、該第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第３論理回路の静的タイミング解析を行い、その結果に基づき該第３論理回路に対しタイミング調整を行う、
ことを特徴とする論理設計された集積回路のレイアウト設計及びタイミング調整方法。 - 上記ステップ（ｃ）では、該コンピュータが、
（ｃ１）上記第２論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、上記第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第２スキャン回路の、スキャンモード時のセル間の第１信号伝播遅延時間を求め、
（ｃ２）該第１信号伝播遅延時間及び該第１スキャンフリップフロップのセル遅延時間に基づいて、該第２スキャン回路のスキャンモード時の静的タイミング解析を行い、
（ｃ３）該静的タイミング解析により第１スキャンフリップフロップでタイミングエラーが発生した場合には、該エラーが発生した第１スキャンフリップフロップの前段の第１スキャンフリップフロップを第２スキャンフリップフロップで置換して該第２スキャン回路を第３スキャン回路に変更することによりタイミング調整する、
ことを特徴とする請求項１記載の方法。 - 上記ステップ（ｃ）ではさらに、該コンピュータが、
（ｃ４）上記第３論理回路に対し上記第２スキャン回路を上記第３スキャン回路で置換した第４論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、該第２スキャン回路のセル及び該第２スキャン回路に接続されたセルを含むセル群に関するセル間の第２信号伝播遅延時間を求め、該第２信号伝播遅延時間及び該セル群の各セルのセル遅延時間に基づいて、該第３スキャン回路が通常動作モードである場合及びスキャンモードである場合の静的タイミング解析を行い、
（ｃ５）該第４論理回路の静的タイミング解析により該第３スキャン回路でタイミングエラーが発生した場合には、エラーが発生した第１又は第２スキャンフリップフロップとその前段の第１又は第２スキャンフリップフロップとの間にバッファセルを挿入することによりタイミング調整を行う、
ことを特徴とする請求項２記載の方法。 - 論理設計された第１論理回路のデータと、第１スキャンフリップフロップ及び該第１スキャンフリップフロップのスキャンアウト部にラッチ回路が付加されている第２スキャンフリップフロップのデータと、プログラムとが格納される記憶装置と、
該プログラムに従って動作するコンピュータとを有し、該コンピュータは該データを読み出し該プログラムに従って、
（ａ）該第１論理回路に対し、該第１論理回路に含まれる複数のフリップフロップの各々を、該第２スキャンフリップフロップで置換し、さらに該複数の第２スキャンフリップフロップを縦続接続して第１スキャン回路を形成することにより、第２論理回路を生成し、
（ｂ）該第２論理回路をレイアウト設計し、
（ｃ）該レイアウト設計後の第２論理回路に対し、該第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第３論理回路の静的タイミング解析を行い、その結果に基づき該第３論理回路に対しタイミング調整を行い、
（ｄ）該タイミング調整の結果を出力する、
ことを特徴とする論理設計された集積回路のレイアウト設計及びタイミング調整装置。 - 上記コンピュータは上記プログラムに従って、上記ステップ（ｃ）において、
（ｃ１）上記第２論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、上記第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第２スキャン回路の、スキャンモード時のセル間の第１信号伝播遅延時間を求め、
（ｃ２）該第１信号伝播遅延時間及び該第１スキャンフリップフロップのセル遅延時間に基づいて、該第２スキャン回路のスキャンモード時の静的タイミング解析を行い、
（ｃ３）該静的タイミング解析により第１スキャンフリップフロップでタイミングエラーが発生した場合には、該エラーが発生した第１スキャンフリップフロップの前段の第１スキャンフリップフロップを第２スキャンフリップフロップで置換して該第２スキャン回路を第３スキャン回路に変更することによりタイミング調整する、
ことを特徴とする請求項４記載の装置。 - 上記コンピュータは上記プログラムに従って、上記ステップ（ｃ）においてさらに、
（ｃ４）上記第３論理回路に対し上記第２スキャン回路を上記第３スキャン回路で置換した第４論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、該第２スキャン回路のセル及び該第２スキャン回路に接続されたセルを含むセル群に関するセル間の第２信号伝播遅延時間を求め、該第２信号伝播遅延時間及び該セル群の各セルのセル遅延時間に基づいて、該第３スキャン回路が通常動作モードである場合及びスキャンモードである場合の静的タイミング解析を行い、
（ｃ５）該第４論理回路の静的タイミング解析により該第３スキャン回路でタイミングエラーが発生した場合には、エラーが発生した第１又は第２スキャンフリップフロップとその前段の第１又は第２スキャンフリップフロップとの間にバッファセルを挿入することによりタイミング調整を行う、
ことを特徴とする請求項５記載の装置。 - コンピュータに対し、
（ａ）論理設計された第１論理回路のデータと、第１スキャンフリップフロップ及び該第１スキャンフリップフロップのスキャンアウト部にラッチ回路が付加されている第２スキャンフリップフロップのデータと、プログラムとが格納された記憶装置から、これらのデータを読み出させ、
（ｂ）該第１論理回路に対し、該第１論理回路に含まれる複数のフリップフロップの各々を、該第２スキャンフリップフロップで置換し、さらに該複数の第２スキャンフリップフロップを縦続接続して第１スキャン回路を形成することにより、第２論理回路を生成させ、
（ｃ）該第２論理回路をレイアウト設計させ、
（ｄ）該レイアウト設計後の第２論理回路に対し該第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第３論理回路の静的タイミング解析を行わせ、その結果に基づき該第３論理回路に対しタイミング調整を行わせ、
（ｅ）該タイミング調整の結果を出力させる、
ことを特徴とするプログラム。 - 上記プログラムは上記コンピュータに対し、上記ステップ（ｄ）において、
（ｄ１）上記第２論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、上記第１スキャン回路の各第２スキャンフリップフロップを第１スキャンフリップフロップで置換して得られる第２スキャン回路の、スキャンモード時のセル間の第１信号伝播遅延時間を求めさせ、
（ｄ２）該第１信号伝播遅延時間及び該第１スキャンフリップフロップのセル遅延時間に基づいて、該第２スキャン回路のスキャンモード時の静的タイミング解析を行わせ、
（ｄ３）該静的タイミング解析により第１スキャンフリップフロップでタイミングエラーが発生した場合には、該エラーが発生した第１スキャンフリップフロップの前段の第１スキャンフリップフロップを第２スキャンフリップフロップで置換して該第２スキャン回路を第３スキャン回路に変更することによりタイミング調整させる、
ことを特徴とする請求項７記載のプログラム。 - 上記プログラムは上記コンピュータに対し、上記ステップ（ｄ）においてさらに、
（ｄ４）上記第３論理回路に対し上記第２スキャン回路を上記第３スキャン回路で置換した第４論理回路のネットリストと上記レイアウト設計により得られたレイアウトとに基づいて、該第２スキャン回路のセル及び該第２スキャン回路に接続されたセルを含むセル群に関するセル間の第２信号伝播遅延時間を求めさせ、該第２信号伝播遅延時間及び該セル群の各セルのセル遅延時間に基づいて、該第３スキャン回路が通常動作モードである場合及びスキャンモードである場合の静的タイミング解析を行わせ、
（ｄ５）該第４論理回路の静的タイミング解析により該第３スキャン回路でタイミングエラーが発生した場合には、エラーが発生した第１又は第２スキャンフリップフロップとその前段の第１又は第２スキャンフリップフロップとの間にバッファセルを挿入することによりタイミング調整を行わせる、
ことを特徴とする請求項８記載のプログラム。 - 請求項７乃至９のいずれか１つに記載のプログラムが記録されていることを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114709A JP4512934B2 (ja) | 2001-04-13 | 2001-04-13 | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 |
| US10/033,938 US6687890B2 (en) | 2001-04-13 | 2002-01-03 | Method for layout design and timing adjustment of logically designed integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001114709A JP4512934B2 (ja) | 2001-04-13 | 2001-04-13 | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002312410A JP2002312410A (ja) | 2002-10-25 |
| JP4512934B2 true JP4512934B2 (ja) | 2010-07-28 |
Family
ID=18965725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001114709A Expired - Fee Related JP4512934B2 (ja) | 2001-04-13 | 2001-04-13 | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6687890B2 (ja) |
| JP (1) | JP4512934B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6591407B1 (en) * | 2000-03-01 | 2003-07-08 | Sequence Design, Inc. | Method and apparatus for interconnect-driven optimization of integrated circuit design |
| JP2003006253A (ja) * | 2001-06-20 | 2003-01-10 | Mitsubishi Electric Corp | ロジック回路設計方法およびその方法をコンピュータに実行させるプログラム |
| US6766274B2 (en) * | 2001-08-06 | 2004-07-20 | Texas Instruments Incorporated | Determining the failure rate of an integrated circuit |
| JP2005149313A (ja) * | 2003-11-18 | 2005-06-09 | Toshiba Corp | 半導体集積回路の設計方法および半導体集積回路 |
| JP4471794B2 (ja) | 2004-09-17 | 2010-06-02 | 富士通マイクロエレクトロニクス株式会社 | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 |
| US7146551B2 (en) * | 2005-01-20 | 2006-12-05 | Hewlett-Packard Development Company, L.P. | Method and system of modifying data in functional latches of a logic unit during scan chain testing thereof |
| DE602005022230D1 (de) * | 2005-03-23 | 2010-08-19 | Freescale Semiconductor Inc | Verfahren zur race-verhinderung und einrichtung mit race-verhinderungsfähigkeiten |
| WO2012124117A1 (ja) * | 2011-03-17 | 2012-09-20 | 富士通株式会社 | タイミングエラー除去方法、設計支援装置、及びプログラム |
| JP2015106594A (ja) * | 2013-11-28 | 2015-06-08 | 富士通株式会社 | 診断装置、診断装置の制御方法、および診断装置の制御プログラム |
| US10726189B2 (en) | 2018-07-23 | 2020-07-28 | Sandisk Technologies Llc | Less-pessimistic static timing analysis for synchronous circuits |
| TWI722360B (zh) * | 2018-11-13 | 2021-03-21 | 大陸商創意電子（南京）有限公司 | 測試系統與測試方法 |
| KR102691279B1 (ko) | 2019-10-16 | 2024-08-01 | 삼성전자주식회사 | 반도체 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050848A (ja) * | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | 集積回路の配置配線設計方法 |
| JP2000148809A (ja) * | 1998-11-05 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | スキャンテスト方法及びスキャンテスト装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5059819A (en) * | 1986-12-26 | 1991-10-22 | Hitachi, Ltd. | Integrated logic circuit |
| US5257223A (en) * | 1991-11-13 | 1993-10-26 | Hewlett-Packard Company | Flip-flop circuit with controllable copying between slave and scan latches |
| JPH07262254A (ja) | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体集積回路の設計支援装置 |
| US5717700A (en) * | 1995-12-04 | 1998-02-10 | Motorola, Inc. | Method for creating a high speed scan-interconnected set of flip-flop elements in an integrated circuit to enable faster scan-based testing |
| US5812561A (en) * | 1996-09-03 | 1998-09-22 | Motorola, Inc. | Scan based testing of an integrated circuit for compliance with timing specifications |
| JPH10242809A (ja) * | 1997-02-26 | 1998-09-11 | Nec Corp | スキャン用フリップフロップ回路 |
| US6389566B1 (en) * | 1998-06-02 | 2002-05-14 | S3 Incorporated | Edge-triggered scan flip-flop and one-pass scan synthesis methodology |
-
2001
- 2001-04-13 JP JP2001114709A patent/JP4512934B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-03 US US10/033,938 patent/US6687890B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050848A (ja) * | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | 集積回路の配置配線設計方法 |
| JP2000148809A (ja) * | 1998-11-05 | 2000-05-30 | Nec Ic Microcomput Syst Ltd | スキャンテスト方法及びスキャンテスト装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020157074A1 (en) | 2002-10-24 |
| JP2002312410A (ja) | 2002-10-25 |
| US6687890B2 (en) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5878055A (en) | Method and apparatus for verifying a single phase clocking system including testing for latch early mode | |
| US5870411A (en) | Method and system for testing self-timed circuitry | |
| WO2002063313A2 (en) | Method for scan testing of digital circuit, digital circuit and program product | |
| JP4512934B2 (ja) | 論理設計された集積回路に対するレイアウト設計及びタイミング調整の方法及び装置並びにこの方法を実行するためのプログラム及びこのプログラムが記録されたコンピュータ読み取り可能な記録媒体 | |
| US11500018B2 (en) | Asynchronous circuits and test methods | |
| JP2004260093A (ja) | 半導体集積回路装置と設計自動化装置及び方法並びにプログラム | |
| US7944237B2 (en) | Adjustable hold flip flop and method for adjusting hold requirements | |
| JPH05273311A (ja) | 論理集積回路 | |
| EP0330841B1 (en) | Logic circuit with a test function | |
| US7584393B2 (en) | Scan test circuit and method of arranging the same | |
| US10658062B2 (en) | Simultaneous scan chain initialization with disparate latches | |
| JP5651058B2 (ja) | スキャンフリップフロップ回路、スキャンテスト回路及びその制御方法 | |
| WO2004042786A2 (en) | High-frequency scan testability with low-speed testers | |
| JPH08201484A (ja) | 半導体集積回路装置 | |
| US5912900A (en) | Method and system for testing self-timed circuitry | |
| WO2024148502A1 (en) | Circuitry for staggering capture clocks in testing electronic circuits with multiple clock domains | |
| EP4435445A1 (en) | Integrated circuit and operating method thereof | |
| Nemati et al. | Asynchronous test hardware for null convention logic | |
| JPH0261569A (ja) | シリアルシフトレジスタ | |
| JP3430056B2 (ja) | ディレイテスト容易化回路を内蔵した集積回路および集積回路のパスディレイテスト方法 | |
| JP4186559B2 (ja) | スキャンフリップフロップ | |
| JP2004294213A (ja) | スキャン機能付フリップフロップ回路およびスキャンテスト回路ならびにスキャンテスト回路配線方法 | |
| JP3563280B2 (ja) | クロック制御方法および装置 | |
| JP2004037264A (ja) | スキャン機能付きフリップフロップ回路およびスキャンテスト回路 | |
| JPH06186308A (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |