JP2000148809A - スキャンテスト方法及びスキャンテスト装置 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＳＩのデバイス面積をより小さくすること
を可能にしたスキャンテスト方法を提供する。 【解決手段】 ＡＴＧによって生成されたテストパター
ンに対する出力結果からＬＳＩの良品・不良品の分別を
行うスキャンテスト方法であって、回路中の全てのフリ
ップフロップをテスト用のスキャンフリップフロップに
置き換え、機能試験用パターンで発見できない故障を抽
出するために故障シミュレーションを行い、機能試験用
パターンで発見できない故障を検出するために必要な経
路を抽出し、スキャンフリップフロップを含む回路のう
ち、機能試験用パターンで発見できない故障を検出する
ために必要な経路上にあるスキャンフリップフロップを
除く他のスキャンフリップフロップを元のフリップフロ
ップに置き換える。そして、その結果に基づいてＬＳＩ
を設計し、対応するテストパターンを生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＬＳＩの良品・不良
品の分別を行うためのスキャンテスト方法、及びそのス
キャンテスト方法を実行するスキャンテスト装置に関す
る。

【０００２】

【従来の技術】近年のＬＳＩは、大規模化、高密度化に
伴い、何らかのテスト容易化設計を施さないチップのテ
ストが不可能になってきている。

【０００３】テスト容易化の手法として、例えば、予め
ＬＳＩ中の順序回路に、テストで用いる回路であるスキ
ャン回路を付加し、少ないテスト用の信号パターン入力
で多くの故障の発見を容易にしたスキャンテスト方法が
ある。

【０００４】従来のスキャンテスト方法では、目標とす
る故障検出率を達成するためのテスト用の信号パターン
（以下、テストパターンと称す）を生成するツールであ
るＡＴＧ（Automatic Test-pattern Generation）を備
え、設計するＬＳＩの回路接続情報であるネット接続情
報内の全てのフリップフロップにスキャン回路を付加し
てテスト用のスキャンフリップフロップに置き換え（以
下、フルスキャン化と称す）、そのスキャンフリップフ
ロップを含む回路に対応するテストパターンを生成して
いる。すなわち、単独で目標とする故障検出率を達成す
ることができるテストパターンをＡＴＧによって得るこ
とができる。

【０００５】なお、回路の論理が正しいか否かを検査す
るための機能試験用パターンによる機能試験と、ＡＴＧ
によって生成されたテストパターンによる故障検出試験
とは、それぞれ独立して行われる。

【０００６】ところで、このような従来のスキャンテス
ト方法では、ＡＴＧによって生成されるテストパターン
の数を低減する手法として、例えば、特開平５−８０１
２０号公報にその技術が記載されている。

【０００７】特開平５−８０１２０号公報では、フルス
キャン化する前のネット接続情報に基づいてテストパタ
ーンを生成し、その際、一つの故障を検出するために生
成するテストパターン数などに制限を設け、制限を越え
る場合にテストパターンの生成を打ち切る処理を行って
いる。

【０００８】ここで、テストパターンの生成を打ち切っ
た場合は、その結果検出できない故障がフリップフロッ
プをスキャンフリップフロップに置き換えることで検出
可能になるか否かを判断し、検出可能な場合は、検出を
可能にするフリップフロップをスキャンフリップフロッ
プに置き換えた後、その情報に基づいてテストパターン
を生成している。

【０００９】一方、スキャンテストによる故障検出を短
時間で行うと共に、付加回路を少なくする手法として、
例えば、特開平５−２０９９４３号公報にその技術が記
載されている。

【００１０】特開平５−２０９９４３号公報では、所定
のテストパターンに基づいて故障シミュレーションを実
行し、故障シミュレーションによって得られる未検出故
障情報（上記所定のテストパターンで検出できない故障
の情報）、及び論理回路の接続情報から、未検出故障箇
所を伝搬する信号が最も多くなるようにフリップフロッ
プに対して付加回路を追加し、その付加回路を含む論理
回路に基づいて故障検出率を再計算し、目標とする故障
検出率に達するまでこれらの処理を繰り返している。

【００１１】

【発明が解決しようとする課題】しかしながら上記した
ような従来のスキャンテスト方法では、記憶素子である
フリップフロップにスキャン回路を付加するため、スキ
ャン回路の占有面積が大きくなり、一回り大きいパッケ
ージサイズへの変更や、要求されるパッケージサイズで
はスキャン回路を付加することができないなどの問題が
発生する。特に、フリップフロップ回路の全てにスキャ
ン回路を付加する場合は、ＬＳＩのデバイス面積の大部
分がスキャン回路に占有されることになってしまう。

【００１２】一方、特開平５−８０１２０号公報に記載
された技術では、フリップフロップをスキャンフリップ
フロップに置き換えることで故障を検出できるようにな
るか否かの判断方法について具体的に記載されていない
ため実現性が乏しいという問題がある。また、ＡＴＧに
よるテストパターンの生成を回路全体に対して行なうた
め、テストパターンの生成処理に時間がかかってしま
う。

【００１３】また、特開平５−２０９９４３号公報に記
載された技術では、ＡＴＧを用いることなくテストパタ
ーンを作成し、付加回路の構成を最適にすることで目標
とする故障検出率を達成させようとしている。しかしな
がら、このような方法では、テストパターンの内容によ
っては目標とする故障検出率を達成するのが困難であ
り、所望の論理回路に対して付加回路の割合が大きくな
るおそれがある。

【００１４】よって、このような方法で効果を得るため
には、テストパターンを、なるべく未故障検出が発生し
ないような最適なものに設定する必要があるが、近年の
大規模化されたＬＳＩでは、そのようなテストパターン
を手作業で作成することは不可能である。

【００１５】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、ＬＳＩ
のデバイス面積をより小さくすることを可能にしたスキ
ャンテスト方法及びスキャンテスト装置を提供すること
を目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するため
本発明のスキャンテスト方法は、目標とする故障検出率
を達成するためのテスト用信号パターンを生成するＡＴ
Ｇを備え、該ＡＴＧによって生成されたテストパターン
に対する出力結果から被検査対象であるＬＳＩの良品・
不良品の分別を行うスキャンテスト方法であって、前記
ＬＳＩの回路中の記憶素子である全てのフリップフロッ
プを、それぞれテスト用の回路を付加して成るスキャン
フリップフロップに置き換えるフルスキャン化工程と、
前記ＬＳＩの回路の論理が正しいか否かを検査するため
の機能試験用パターンで発見できない故障を抽出するた
めに故障シミュレーションを行う故障シミュレーション
工程と、前記故障シミュレーション工程の結果から、前
記機能試験用パターンで発見できない故障を検出するた
めに必要な経路を抽出する故障検出ネットブロック抽出
工程と、前記フルスキャン化工程によって生成された前
記スキャンフリップフロップを含む回路のうち、前記故
障検出ネットブロック抽出工程で抽出された経路上にあ
るスキャンフリップフロップを除く他のスキャンフリッ
プフロップを元のフリップフロップに置き換えるスキャ
ンフリップフロップ縮退工程と、を有し、前記スキャン
フリップフロップ縮退工程の結果に基づいて前記ＬＳＩ
を設計し、該ＬＳＩに対応する前記テストパターンを生
成する方法であり、前記スキャンフリップフロップ縮退
工程で生成された回路から前記故障検出ネットブロック
抽出工程で抽出された経路を切り出す故障検出ネット切
り出し工程と、前記故障検出ネット切り出し工程で切り
出された回路から組合わせ回路のみを抽出し、前記故障
検出ネット切り出し工程で切り出された回路内のスキャ
ンフリップフロップの入力端子及び出力端子を仮の外部
端子に変換するＡＴＧモデル化処理工程と、前記ＡＴＧ
モデル化処理工程で作成されたＡＴＧモデルに基づいて
テストパターンを生成するＡＴＧ処理工程と、をさらに
有する方法である。

【００１７】このとき、前記故障検出ネットブロック抽
出工程は、前記機能試験用パターンで発見できない故障
位置を経路に含む、該故障位置よりも入力側にあるスキ
ャンフリップフロップまたは外部入力端子までの経路上
の回路素子及び回路接続をそれぞれ抽出し、該故障位置
よりも出力側にあるスキャンフリップフロップまたは外
部出力端子までの経路上の回路素子及び回路接続と、該
故障位置と接続されない該回路素子の他の入力端子の入
力側にあるスキャンフリップフロップまたは外部入力端
子までの経路上の回路素子及び回路接続とをそれぞれ抽
出してもよい。

【００１８】一方、本発明のスキャンテスト装置は、目
標とする故障検出率を達成するためのテスト用信号パタ
ーンを生成するＡＴＧを備え、該ＡＴＧによって生成さ
れたテストパターンに対する出力結果から被検査対象で
あるＬＳＩの良品・不良品の分別を行うためのスキャン
テスト装置であって、前記ＬＳＩの回路中の記憶素子で
ある全てのフリップフロップを、それぞれテスト用の回
路を付加して成るスキャンフリップフロップに置き換え
るフルスキャン化部と、前記ＬＳＩの回路の論理が正し
いか否かを検査するための機能試験用パターンで発見で
きない故障を抽出するために故障シミュレーションを行
う故障シミュレーション部と、前記故障シミュレーショ
ンの結果から、前記機能試験用パターンで発見できない
故障を検出するために必要な経路を抽出する故障検出ネ
ットブロック抽出部と、前記フルスキャン化部によって
生成された前記スキャンフリップフロップを含む回路の
うち、前記故障検出ネットブロック抽出部で抽出された
経路上にあるスキャンフリップフロップを除く他のスキ
ャンフリップフロップを元のフリップフロップに置き換
えるスキャンフリップフロップ縮退部と、を有し、前記
ＬＳＩは前記スキャンフリップフロップ縮退部の処理結
果に基づいて設計され、該ＬＳＩに対応する前記テスト
パターンを生成するための装置であり、前記スキャンフ
リップフロップ縮退部で生成された回路から前記故障検
出ネットブロック抽出部で抽出された経路を切り出す故
障検出ネット切り出し部と、前記故障検出ネット切り出
し部で切り出された回路から組合わせ回路のみを抽出
し、前記故障検出ネット切り出し部で切り出された回路
内のスキャンフリップフロップの入力端子及び出力端子
を仮の外部端子に変換するＡＴＧモデル化処理部と、前
記ＡＴＧモデル化処理部で作成されたＡＴＧモデルに基
づいてテストパターンを生成するＡＴＧ処理部と、をさ
らに有する装置である。

【００１９】このとき、前記故障検出ネットブロック抽
出部は、前記機能試験用パターンで発見できない故障位
置を経路に含む、該故障位置よりも入力側にあるスキャ
ンフリップフロップまたは外部入力端子までの経路上の
回路素子及び回路接続をそれぞれ抽出し、該故障位置よ
りも出力側にあるスキャンフリップフロップまたは外部
出力端子までの経路上の回路素子及び回路接続と、該故
障位置と接続されない該回路素子の他の入力端子の入力
側にあるスキャンフリップフロップまたは外部入力端子
までの経路上の回路素子及び回路接続とをそれぞれ抽出
してもよい。

【００２０】上記のようなスキャンテスト方法では、故
障検出ネットブロック抽出工程によって機能試験用パタ
ーンで発見できない故障を検出するために必要な経路を
抽出し、スキャンフリップフロップ縮退工程によって、
フルスキャン化工程で生成されたスキャンフリップフロ
ップを含む回路のうち、故障検出ネットブロック抽出工
程で抽出された経路上にあるスキャンフリップフロップ
以外のスキャンフリップフロップを元の通常のフリップ
フロップに置き換えるため、スキャンフリップフロップ
の数を減らすことができる。

【００２１】また、故障検出ネット切り出し工程によっ
てスキャンフリップフロップ縮退工程で生成された回路
から故障検出ネットブロック抽出工程で抽出された経路
を切り出し、ＡＴＧモデル化処理工程によって故障検出
ネット切り出し工程で切り出された回路から組合わせ回
路のみを抽出してＡＴＧモデルを生成し、ＡＴＧモデル
に基づいてテストパターンを生成することで、機能試験
用パターンで発見できない故障を検出するためのテスト
パターンを生成するために必要な最小限の経路を切り出
し、切り出した回路に基づいてＡＴＧモデルを作成し、
ＡＴＧモデルからＡＴＧパターンを生成するため、スキ
ャンイン及びスキャンアウト操作におけるクロックパタ
ーン数を減らすことができる。

【００２２】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。

【００２３】図１は本発明のスキャンテスト方法を実行
するスキャンテスト装置の一実施例の構成を示すブロッ
ク図である。

【００２４】図１において、本発明のスキャンテスト装
置は、設計するＬＳＩの回路中の全てのフリップフロッ
プをスキャンフリップフロップに置き換えるフルスキャ
ン化処理部１０１と、ＬＳＩの回路の全ての回路接続
（以下、ネットと称す）に対して故障定義を行なう故障
定義処理部１０２と、機能試験パターンで発見できない
故障を検出するための故障シミュレーションを行なう故
障シミュレーション部１０３と、機能試験パターンで発
見できない故障を検出するために必要なネット及び回路
素子（以下、ブロックと称す）の情報を抽出する故障検
出ネットブロック抽出部１０４と、スキャンフリップフ
ロップを通常のフリップフロップに置き換えるスキャン
フリップフロップ縮退部１０５と、未検出の故障箇所を
持つネット及びブロックを切り出す故障検出ネット切り
出し部１０６と、故障検出ネット切り出し部１０６によ
って切り出された回路をＡＴＧモデルに変換するＡＴＧ
モデル化処理部１０７と、ＡＴＧモデル化処理部１０７
で生成されたＡＴＧモデルからＡＴＧパターンを自動生
成するＡＴＧ処理部１０８と、ＡＴＧパターンをスキャ
ンパターンに変換するスキャンパターン変換部１０９
と、スキャンパターン変換部１０９から出力されるスキ
ャン用ＡＴＧパターン及び機能試験用パターンを結合す
るパターン結合処理部１１０とを備えている。

【００２５】フルスキャン化処理部１０１は、被検査対
象であるＬＳＩの回路接続情報である第１のネット接続
情報を入力とし、フルスキャン化を行って、スキャンフ
リップフロップの情報を含む第２のネット接続情報を出
力する。

【００２６】故障定義処理部１０２は、第１のネット接
続情報を入力とし、被検査対象であるＬＳＩの回路の全
てのネットに対して行われた故障定義の情報である故障
定義情報を出力する。なお、故障定義情報は、各回路接
続に付与された名称、及びそこで検出可能な故障の種類
を示している。

【００２７】故障シミュレーション部１０３は、第１の
ネット接続情報、故障定義情報、及び回路の論理が正し
いか否かを検査するための機能試験用パターンを入力と
し、公知の故障シミュレーションを実行して、機能試験
用パターンで検出できない故障の情報である非検出故障
定義情報を出力する。

【００２８】故障検出ネットブロック抽出部１０４は、
スキャンフリップフロップを含む第２のネット接続情
報、及び非検出故障定義情報を入力とし、機能試験用パ
ターンで検出できない故障を検出するために必要な経路
（以下、部分回路と称す）の情報である故障検出用ネッ
トブロック情報を出力する。

【００２９】スキャンフリップフロップ縮退部１０５
は、スキャンフリップフロップを含む第２のネット接続
情報、及び故障検出用ネットブロック情報を入力とし、
故障検出用ネットブロック情報に無いスキャンフリップ
フロップを通常のフリップフロップに戻す処理である縮
退を実行し、縮退後のネット接続情報（第３のネット接
続情報）を出力する。

【００３０】故障検出ネット切り出し部１０６は、故障
検出用ネットブロック情報、第３のネット接続情報を入
力とし、故障検出用ネットブロック情報に基づいて故障
検出に必要な部分回路のみを切り出し、切り出した部分
回路の情報から成る第４のネット接続情報を出力する。

【００３１】ＡＴＧモデル化処理部１０７は、第４のネ
ット接続情報を入力とし、ＡＴＧモデル化処理を行っ
て、スキャン情報、及びＡＴＧモデルネット接続情報を
出力する。ＡＴＧモデル化処理は、スキャンフリップフ
ロップで区切られた組合せ回路のみを抽出し、スキャン
フリップフロップの入力端子及び出力端子を仮の外部端
子に変換する処理である。このような組合せ回路のみに
変換された回路をＡＴＧモデルと呼ぶ。また、スキャン
情報は、第４のネット接続情報内のスキャンフリップフ
ロップの端子とＡＴＧモデルの仮の外部端子とが対にな
って記録される。

【００３２】ＡＴＧ処理部１０８は、非検出故障定義情
報、及びＡＴＧモデルネット接続情報を入力とし、機能
試験用パターンで検出できない故障を検出するためのテ
ストパターン（ＡＴＧモデルＡＴＧパターン）を生成す
る。

【００３３】スキャンパターン変換部１０９は、スキャ
ン情報、及びＡＴＧモデルＡＴＧパターンを入力とし、
ＡＴＧモデルに基づいて生成されたテストパターンをス
キャン回路に対応したテストパターンに変換するスキャ
ンパターン変換を行ってスキャン用ＡＴＧパターンを出
力する。スキャンパターン変換は、ＡＴＧモデルにおけ
る入力論理値をスキャンフリップフロップのスキャン回
路に対する値へ変換し、出力論理値をスキャンフリップ
フロップのスキャン回路からの値へ変換する。

【００３４】パターン結合処理部１１０は、機能試験用
パターン、及びスキャン用ＡＴＧパターンを入力とし、
機能試験用パターンとスキャン用ＡＴＧパターンを結合
して検査パターンとして出力する。

【００３５】なお、ＬＳＩはスキャンフリップフロップ
縮退部１０５から出力される第３のネット接続情報に基
づいて設計される。また、パターン結合処理部１１０か
ら出力された検査パターン及び第３のネット接続情報が
ＬＳＩテスタに入力され、ＬＳＩテスタに被検査対象で
ある実際のＬＳＩが装着されて試験が実行される。

【００３６】次に、図１に示した故障検出ネットブロッ
ク抽出部１０４の処理について図２〜図４を用いて詳細
に説明する。図２は図１に示した故障検出ネットブロッ
ク抽出部の処理手順を示すフローチャートである。

【００３７】図２において、故障検出ネットブロック抽
出部１０４は、まず、フルスキャン化されたネット接続
情報である第２のネット接続情報を読み込み（ステップ
５０１）、非検出故障定義情報を読み込む（ステップ５
０２）。

【００３８】次に、故障定義されたネットのうちの一つ
を選択し（ステップ５０３）、そのネットより後方トレ
ースを行なう（ステップ５０４）。

【００３９】次に、故障定義されたネットより前方トレ
ースを行ない（ステップ５０５）、故障定義された全て
のネットを参照したか否かを判断し（ステップ５０
６）、故障定義された全てのネットを参照していない場
合は、ステップ５０３の処理に戻ってステップ５０３〜
５０６の処理を繰り返す。また、故障定義されたネット
を全て参照している場合は、後述するステップ５０４ま
たはステップ５０５の処理でマークが付与されたネット
またはブロックを故障検出用ネットブロック情報に記録
する（ステップ５０７）。

【００４０】次に、上述した故障検出ネットブロック抽
出部１０４の処理のうち、ステップ５０４の後方トレー
ス処理について図３を用いて詳細に説明する。

【００４１】図３は図１に示した故障検出ネットブロッ
ク抽出部の後方トレース処理の手順を示すフローチャー
トである。

【００４２】図３において、ステップ５０４の後方トレ
ース処理では、まず、現在トレースされているネットに
マークを付け（ステップ５１０）、現在のトレース位置
よりもネット一つ分だけ外部入力端子方向、すなわち後
方にトレース位置を移動させる（ステップ５１１）。

【００４３】次に、移動したトレース位置にあるブロッ
クがスキャンフリップフロップであるか否かを判断し
（ステップ５１２）、スキャンフリップフロップである
場合はそのスキャンフリップフロップにマークを付けて
（ステップ５１４）処理を終了する。

【００４４】また、移動したトレース位置にあるブロッ
クがスキャンフリップフロップでない場合は、移動した
トレース位置にあるブロックが外部端子であるか否かを
判断し（ステップ５１３）、外部端子である場合はその
外部端子にマークを付けて（ステップ５１５）処理を終
了する。

【００４５】また、移動したトレース位置にあるブロッ
クが外部端子でない場合は、移動したトレース位置にあ
るブロックにマークが付いているか否かを判断し（ステ
ップ５１６）、ブロックにマークが付いている場合は処
理を終了する。

【００４６】また、移動したトレース位置にあるブロッ
クにマークが付いていない場合は、そのブロックにマー
クを付け（ステップ５１７）、ブロックの入力端子のう
ちの一つを選択して（ステップ５１８）、選択した入力
端子より後方トレースを行う（ステップ５１９）。

【００４７】続いて、マークを付与したブロックの入力
端子をすべて参照したか否かを判断し（ステップ５２
０）、入力端子をすべて参照していない場合は、ステッ
プ５１８の処理に戻ってステップ５１８及び５１９の処
理を繰り返す。また、入力端子をすべて参照している場
合は処理を終了する。

【００４８】次に、上述した故障検出ネットブロック抽
出部１０４の処理のうち、ステップ５０５の前方トレー
スの処理について図４を用いて詳細に説明する。

【００４９】図４は図１に示した故障検出ネットブロッ
ク抽出部の前方トレース処理の手順を示すフローチャー
トである。

【００５０】図４において、ステップ５０５の前方トレ
ース処理では、まず、現在のトレース位置にマークを付
け（ステップ５３０）、現在のトレース位置よりもネッ
ト一つ分だけ外部出力端子方向、すなわち前方にトレー
ス位置を移動させる（ステップ５３１）。

【００５１】次に、移動したトレース位置にあるブロッ
クがスキャンフリップフロップであるか否かを判断し
（ステップ５３２）、スキャンフリップフロップである
場合は、そのスキャンフリップフロップにマークを付け
て（ステップ５３４）処理を終了する。

【００５２】また、移動したトレース位置にあるブロッ
クがスキャンフリップフロップでない場合は、移動した
トレース位置にあるブロックが外部端子であるか否かを
判断し（ステップ５３３）、外部端子である場合はその
外部端子にマークを付けて（ステップ５３５）処理を終
了する。

【００５３】また、移動したトレース位置にあるブロッ
クが外部端子でない場合は、移動したトレース位置にあ
るブロックにマークが付いているか否かを判断し（ステ
ップ５３６）、ブロックにマークが付いている場合は処
理を終了する。

【００５４】また、移動したトレース位置にあるブロッ
クにマークが付いていない場合は、そのブロックにマー
クを付け（ステップ５３７）、そのブロックの入力端子
または出力端子のうちの一つを選択し（ステップ５３
８）、選択した端子が入力端子であるかまたは出力端子
であるかを判断する（ステップ５３９）。

【００５５】ここで、選択した端子が入力端子の場合は
選択した端子のネットより後方トレースを行なう（ステ
ップ５４０）。また、選択した端子が出力端子の場合は
選択した端子のネットより前方トレースを行なう（ステ
ップ５４１）。

【００５６】最後に、マークを付与したブロックの全端
子を参照したか否かを判断し（ステップ５４２）、全端
子を参照していない場合はステップ５３８の処理に戻っ
てステップ５４２までの処理を繰り返す。また、全端子
を参照している場合は処理を終了する。

【００５７】次に、図１に示したスキャンフリップフロ
ップ縮退部１０５の処理について図５及び図６を用いて
詳細に説明する。

【００５８】図５は図１に示したスキャンフリップフロ
ップ縮退部の処理手順を示すフローチャートである。

【００５９】図５において、スキャンフリップフロップ
縮退部１０５は、まず、フルスキャン化されたネット接
続情報である第２のネット接続情報を読み込み（ステッ
プ５５０）、故障検出用ネットブロック情報を読み込む
（ステップ５５１）。

【００６０】次に、第２のネット接続情報のうちのスキ
ャンフリップフロップを一つ選択し（ステップ５５
２）、選択したスキャンフリップフロップが故障検出用
ネットブロック情報に存在するか否かを判断する（ステ
ップ５５３）。

【００６１】選択したスキャンフリップフロップが故障
検出用ネットブロック情報に存在する場合は、第２のネ
ット接続情報中の全てのスキャンフリップフロップを参
照したか否かを判断し（ステップ５５７）、全てのスキ
ャンフリップフロップを参照している場合は、後述する
ステップ５６１の処理でマークが付与されないネット及
びブロックを縮退後ネット接続情報に記録して（ステッ
プ５５８）処理を終了する。

【００６２】また、ステップ５５７の処理の結果、全て
のスキャンフリップフロップを参照していない場合は、
ステップ５５２に戻ってステップ５５３、ステップ５５
７の処理を繰り返す。

【００６３】一方、ステップ５５３の処理の結果、選択
したスキャンフリップフロップが故障検出用ネットブロ
ック情報に存在しない場合は、選択したスキャンフリッ
プフロップのスキャンデータ入力端子ＳＩＮ及びスキャ
ンデータ出力端子ＳＯＴに接続されているネットをそれ
ぞれ切り離し（ステップ５５４）、切り離されたネット
どうしを接続して同一のノードにする（ステップ５５
５）。

【００６４】続いて、選択したスキャンフリップフロッ
プのコントロール端子ＳＭＣに接続されているネットに
マークを付与し（ステップ５５６）、マークの付いたネ
ットをステップ５５０で読み出した第２のネット接続情
報から削除する（ステップ５５９）。また、ステップ５
５０で読み出した第２のネット接続情報のうち、選択し
たスキャンフリップフロップを通常のフリップフロップ
に置き換え（ステップ５６３）、ステップ５５７の処理
に移行する。

【００６５】ステップ５５６では、スキャンフリップフ
ロップのコントロール端子ＳＭＣのうちの一つを選択し
（ステップ５６０）、選択した端子に接続されているネ
ットより後方トレースを行なう（ステップ５６１）。

【００６６】続いて、スキャンフリップフロップの全て
のコントロール端子ＳＭＣを参照したか否かを判断し
（ステップ５６２）、全てのコントロール端子ＳＭＣを
参照している場合は処理を終了する。また、全てのコン
トロール端子ＳＭＣを参照していない場合は、ステップ
５６０に戻ってステップ５６２までの処理を繰り返す。

【００６７】次に、上述したスキャンフリップフロップ
縮退部１０５の処理のうち、ステップ５６１の後方トレ
ースの処理について図６を用いて詳細に説明する。

【００６８】図６は図１に示したスキャンフリップフロ
ップ縮退部の後方トレース処理の手順を示すフローチャ
ートである。

【００６９】図６において、ステップ５６１の後方トレ
ース処理では、まず、現在のトレース位置のネットにマ
ークを付与し（ステップ５７０）、トレース位置を外部
入力端子方向、すなわち後方にネット一つ分だけ移動す
る（ステップ５７１）。

【００７０】次に、移動したトレース位置のブロックが
外部端子であるか否か判断し（ステップ５７２）、外部
端子である場合はその外部端子にマークを付けて（ステ
ップ５７３）処理を終了する。

【００７１】また、移動したトレース位置のブロックが
外部端子でない場合は移動したトレース位置がネットの
分岐点であるか否かを判断し（ステップ５７４）、ネッ
トの分岐点である場合は分岐点の出力側のネットにマー
クが付与されているか否かを判断する（ステップ５７
５）。

【００７２】ここで、マークが付与されていない場合は
処理を終了する。また、マークが付与されている場合は
移動したトレース位置の分岐点にマークを付け（ステッ
プ５７６）、分岐点の入力側のネットより後方トレース
を行って（ステップ５７８）処理を終了する。

【００７３】一方、ステップ５７４の処理の結果、移動
したトレース位置がネットの分岐点でない場合は移動し
たトレース位置が入力端子を多数持つブロックであるか
否かを判断し（ステップ５７９）、入力端子を多数持つ
ブロックである場合はブロック中の入力端子のうちの一
つを選択し（ステップ５８０）、選択した入力端子に接
続されているネットより後方トレースを行なう（ステッ
プ５８１）。

【００７４】続いて、全ての入力端子を参照したか否か
を判断し、全ての入力端子を参照している場合はそのブ
ロックにマークを付与して（ステップ５８３）処理を終
了する。また、全ての入力端子を参照していない場合は
ステップ５８０の処理に戻ってステップ５８２までの処
理を繰り返す。

【００７５】一方、ステップ５７９の処理の結果、移動
したトレース位置が入力端子を多数持つブロックでない
場合はそのブロックにマークを付与し（ステップ５８
４）、ブロックの入力端子に接続されているネットより
後方トレースを行なって（ステップ５８５）処理を終了
する。

【００７６】次に、図１に示した故障検出ネット切り出
し部１０６の処理について図７を用いて詳細に説明す
る。

【００７７】図７は図１に示した故障検出ネット切り出
し部の処理手順を示すフローチャートである。

【００７８】図７において、故障検出ネット切り出し部
１０６は、まず、スキャンフリップフロップ縮退後のネ
ット接続情報である第３のネット接続情報を読み込み
（ステップ５９０）、故障検出用ネットブロック情報を
読み込む（ステッ５９１）。

【００７９】次に、故障検出用ネットブロック情報中の
全てのネット及びブロックについて、ステップ５９０で
読み出した第３のネット接続情報に基づいてマーク付け
を行ない（ステップ５９２）、スキャンフリップフロッ
プの入力端子及び出力端子に接続されるネット及びブロ
ックにマークを付与する（ステップ５９３）。

【００８０】そして、マークが付いている全てのネット
及びブロックを第４のネット接続情報として記録する
（ステップ５９４）。

【００８１】ここで、ステップ５９３では、故障検出用
ネットブロック情報のうちのスキャンフリップフロップ
を一つ選択し（ステップ５９５）、選択したスキャンフ
リップフロップの入力端子を一つ選択する（ステップ５
９６）。

【００８２】続いて、選択した入力端子に接続されてい
るネットから後方トレースを行ない（ステップ５９
７）、スキャンフリップフロップの全ての入力端子を参
照したか否かを判断する（ステップ５９８）。スキャン
フリップフロップの全ての入力端子を参照していない場
合はステップ５９６に戻ってステップ５９８までの処理
を繰り返す。また、スキャンフリップフロップの全ての
入力端子を参照している場合は選択したスキャンフリッ
プフロップのスキャンデータ出力端子ＳＯＴに接続され
ているネットから前方トレースを行う（ステップ６０
０）。

【００８３】そして、故障検出用ネットブロック情報の
全てのスキャンフリップフロップを参照したか否かを判
断し（ステップ５９９）、故障検出用ネットブロック情
報の全てのスキャンフリップフロップを参照している場
合は処理を終了する。また、故障検出用ネットブロック
情報の全てのスキャンフリップフロップを参照していな
い場合はステップ５９５に戻ってステップ５９９までの
処理を繰り返す。

【００８４】次に、本発明のスキャンテスト方法につい
て、ＬＳＩのネット接続情報として図８に示す回路が与
えられる場合を例にして具体的に説明する。

【００８５】まず、故障定義処理部１０２によって、Ｌ
ＳＩの回路接続情報である第１のネット接続情報に存在
する全ネットに対して故障定義が行われ、故障定義情報
が出力される。故障定義情報は、第１のネット接続情報
の各ネットの名称、及びそれに対応する故障の種類（Ｓ
Ａ０、ＳＡ１）から構成される。なお、故障種類ＳＡ０
（STACK AT 0）は、出力電圧が接地電位に固定される故
障を示し、ＳＡ１（STACK AT 1）は出力電圧が電源電圧
に固定される故障を示している。

【００８６】次に、故障シミュレーション部１０３によ
って、機能試験用パターンで発見できない故障位置のネ
ットを検出するために故障シミュレーションが行われ
る。

【００８７】ここでは、第１のネット接続情報、故障定
義情報、及び機能試験用パターンを用いて公知の故障シ
ミュレーションを実行し、故障検出できないネットの情
報である非検出故障定義情報を出力する。なお、非検出
故障定義情報は故障定義情報と同一であるが、ここでは
機能試験用パターンで故障検出できないネットの情報の
みが記録される。

【００８８】次に、フルスキャン化処理部１０１によっ
て、ＬＳＩの全フリップフロップがスキャンフリップフ
ロップに置換される。ここでは、第１のネット接続情報
から公知のフルスキャン化処理を行ない、スキャンフリ
ップフロップを含む第２のネット接続情報を出力する。
なお、フルスキャン化処理部１０１によって図８に示し
た回路から生成された第２のネット接続情報により、図
９に示すような回路を得ることができる。

【００８９】故障シミュレーションの結果、図１０に示
すようにＯＲブロック１４とＮＡＮＤブロック１７間の
ネットの故障ＳＡ０が検出できない場合、故障検出ネッ
トブロック抽出部１０４は、スキャンフリップフロップ
を含む第２のネット接続情報と非検出故障定義情報を用
い、非検出故障定義情報に記録された故障を検出するた
めに必要な経路の抽出を行ない、故障検出用ネットブロ
ック情報として出力する。ここで、故障検出ネットブロ
ック抽出部１０４で故障ＳＡ０を検出するために必要な
経路は図１１に示す点線で囲まれた部分回路である。

【００９０】ところで、第２のネット接続情報中のスキ
ャンフリップフロップのうち、故障検出用ネットブロッ
ク情報に記録されないスキャンフリップフロップは、非
検出故障定義情報に記録された故障を検出するために用
いることがないため、通常のフリップフロップに戻すこ
とが可能である。

【００９１】したがって、スキャンフリップフロップ縮
退部１０５によって、故障ＳＡ０の検出に不要なスキャ
ンフリップフロップ２３が元の通常のフリップフロップ
１９に置き換えられ（図１２参照）、縮退後のネット接
続情報である第３のネット接続情報が出力される。な
お、スキャンフリップフロップ縮退部１０５では、スキ
ャンフリップフロップを通常フリップフロップに戻す処
理だけでなく、スキャンデータ入力端子ＳＩＮ、スキャ
ンデータ出力端子ＳＯＴの配線の張り替え処理も実行す
る。すなわち、図１３に示すようにスキャンフリップフ
ロップ縮退部１０５によって、故障ＳＡ０の検出に不要
なスキャンフリップフロップが通常のフリップフロップ
１９に置き換えられると共に、スキャンフリップフロッ
プ２１のスキャンデータ出力端子ＳＯＴとスキャンフリ
ップフロップ２２のスキャンデータ入力端子ＳＩＮ間が
接続される。

【００９２】次に、故障検出ネット切り出し部１０６に
よって、第３のネット接続情報から故障検出用ネットブ
ロック情報に記録された故障検出に必要なネットのみが
切り出され、その処理結果である部分回路ネット接続情
報が出力される。

【００９３】図１４は図１３に示した回路から故障検出
に必要なネットのみを切り出した部分回路ネット接続情
報によって得られる回路である。

【００９４】次に、ＡＴＧモデル化処理部１０７によっ
て、部分回路ネット接続情報がＡＴＧモデル化され、Ａ
ＴＧモデルネット接続情報、及びスキャン情報が出力さ
れる。ＡＴＧモデル化処理部１０７は、図１５に示すよ
うに、スキャンフリップフロップで区切られた組合せ回
路のみを抽出し、スキャンフリップフロップの入力端子
及び出力端子を仮想の外部端子に変換する。

【００９５】次に、ＡＴＧ処理部１０８によってＡＴＧ
処理が行われ、ＡＴＧモデルＡＴＧパターンが生成され
る。ＡＴＧ処理部１０８は、ＡＴＧモデル化処理部１０
７によって生成されたＡＴＧモデルを用いて、非検出故
障定義情報に記録された機能検証用パターンで検出不能
な故障を検出するためのテストパターン（ＡＴＧモデル
ＡＴＧパターン）を生成する。なお、ここではＡＴＧモ
デルに対してＡＴＧ処理を行うため、容易にテストパタ
ーンを生成することができる。図１６は図１５に示した
回路から故障ＳＡ０を検出するために必要なテストパタ
ーンを生成する過程を示している。故障ＳＡ０は接地電
位に固定される故障であるため、故障を発見できるよう
にするためには、故障ＳＡ０が定義されているネットで
あるＯＲブロック１４とＮＡＮＤブロック１７間の論理
値を「１」とするための入力論理値で、かつその論理値
が出力端子５２へ伝搬されるための入力論理値、すなわ
ち、外部端子５１に「１」、外部端子３に「１」、外部
端子４に「０」がそれぞれ設定される。また、その時の
出力論理値、すなわち、期待論理値は故障が無い場合で
端子５２は「０」となる。ＡＴＧモデルＡＴＧパターン
はこの入力論理値及び出力論理値がそれぞれ記録され
る。

【００９６】次に、スキャンパターン変換部１０９によ
って、ＡＴＧモデルＡＴＧパターンとスキャン情報を用
いてスキャンパターン変換が行われ、スキャン用ＡＴＧ
パターンが出力される。

【００９７】スキャンパターン変換部１０９は、ＡＴＧ
モデルにおける入力端子の論理設定値をスキャンフリッ
プフロップのスキャン回路に対する入力論理値に変換す
る。また、ＡＴＧモデルにおける出力端子の論理設定値
をスキャンフリップフロップのスキャン回路からの出力
論理値に変換する。

【００９８】最後に、パターン結合処理部１１０によっ
てスキャン用ＡＴＧパターンと機能検証用パターンを結
合され、検査パターンとして出力される。

【００９９】ＬＳＩテスタへは、スキャンフリップフロ
ップ縮退部１０５の出力である第３のネット接続情報と
パターン結合処理部１１０の出力である検査パターンと
が入力され、ＬＳＩテスタによって被検査対象であるＬ
ＳＩの検査が実行される。

【０１００】次に、故障検出ネットブロック抽出部の１
０４の動作について図２〜図４を参照して詳細に説明す
る。

【０１０１】図２に示したように、故障検出ネットブロ
ック抽出部１０４は、まず、スキャンフリップフロップ
の情報を含む第２のネット接続情報を読み込み（ステッ
プ５０１）、非検出故障定義情報を読み込む（ステップ
５０２）。

【０１０２】次に、ステップ５０３からステップ５０６
までの各処理を非検出故障定義情報に記録された故障全
てについて繰り返し実行する。このとき、各繰り返し処
理毎に新しい故障定義されたネットを選択する。また、
ステップ５０６の処理の結果、全ての故障定義されたネ
ットを選択している場合はステップ５０７の処理へ進
む。

【０１０３】なお、ステップ５０４は、選択されたネッ
トより後方トレースを行なうサブルーチンである。後方
トレースを行うサブルーチンは図３に示したフローチャ
ートにしたがって処理される。

【０１０４】また、ステップ５０５は、選択されたネッ
トより前方トレースを行なうサブルーチンである。前方
トレースを行うサブルーチンは図４に示したフローチャ
ートにしたがって処理される。

【０１０５】最後に、ステップ５０４及びステップ５０
５の処理でマークが付与されたネット及びブロックを故
障検出用ネットブロック情報として記録する（ステップ
５０７）。

【０１０６】以上で、故障検出ブロックネット抽出部１
０４の処理は終了する。

【０１０７】次に、上記故障検出ブロックネット抽出部
１０４の処理のうち、ステップ５０４の後方トレース処
理について図３を参照して詳細に説明する。

【０１０８】図３に示したように、ステップ５０４の後
方トレース処理では、まず、処理のスタート時に、この
処理に渡されたトレース位置を記録する。トレース位置
はバックトラック(トレース位置の後戻り、具体的には
処理終了時)が発生したときに正確に戻るための情報で
ある。

【０１０９】なお、以上の処理は再帰的手法が可能な処
理系では、暗黙的に行なう事が可能である。図３に示す
処理が進むと、図３に示す処理自身へ再帰的な処理が行
われる。この手法は公知であり、また、再帰的手法から
非再帰的手法に変換可能なことも公知である。

【０１１０】以下では、説明を簡易とするため、再帰的
手法を用いて説明する。

【０１１１】例えば、図１１に示した回路を例にする
と、ステップ５１０の処理で故障ＳＡ０のネットにマー
クが付与されると、ステップ５１１でＯＲブロック１４
にトレース位置が移る。

【０１１２】次に、ステップ５１２の処理の結果、ＯＲ
ブロック１４はスキャンフリップフロップでないためス
テップ５１３の処理へ進み、ステップ５１３の処理の結
果、ＯＲブロック１４は外部端子ではないためステップ
５１６の処理へ進む。

【０１１３】さらに、ステップ５１６の処理の結果、Ｏ
Ｒブロック１４にはマークが付いていないためステップ
５１７の処理に進む。

【０１１４】ステップ５１７の処理ではＯＲブロック１
４にマークが付与され、ステップ５１８の処理に進む。
ステップ５１８では、ＯＲブロック１４に入力端子が２
つ有るため、まず、一方の入力端子を選択し、一方の入
力端子に接続されたネット、すなわち外部端子３とＯＲ
ブロック１４の一方の入力端子間のネットを持ってステ
ップ５１９の処理に進む。つまり、深さ１の再帰的処理
に移行し、ステップ５１０の処理に戻る。

【０１１５】ステップ５１０の処理では、外部端子３と
ＯＲブロック１４の一方の入力端子間のネットにマーク
が付与される。続いて、ステップ５１１の処理で外部端
子３にトレース位置が移る。

【０１１６】次に、ステップ５１２の処理の結果、外部
端子３はスキャンフリップフロップでないためステップ
５１３の処理に進み、ステップ５１３の処理の結果、ス
テップ５１５の処理に進む。

【０１１７】ステップ５１５では外部端子３にマークが
付与され、深さ１の再帰的処理を終了する。つまり、ト
レース位置が最後に再帰的処理のなされた位置、すなわ
ちＯＲブロック１４に戻り、処理は再帰的処理のなされ
たステップ５１９の次のステップであるステップ５２０
に進む。

【０１１８】ステップ５２０では、ＯＲブロック１４の
第２の入力端子が未選択であるためステップ５１８に戻
る。同様にして、ステップ５１８でＯＲブロック１４の
他方の入力端子が選択され、ステップ５１９で外部端子
４とＯＲブロック１４の他方の入力端子間のネットと外
部端子４にマークが付与される。続いて、ステップ５２
０では、ＯＲブロック１４の全ての入力端子が選択され
ているため、図２に示したステップ５０５の処理に進
む。

【０１１９】次に、上記故障検出ブロックネット抽出部
１０４のステップ５０５の動作について詳細に説明す
る。

【０１２０】図４に示すように、ステップ５０５の前方
トレース処理では、まず、ステップ５３０で故障ＳＡ０
のネットにマークが付加される。

【０１２１】次に、ステップ５３１の処理でトレース位
置をＮＡＮＤブロック１７に移動し、ステップ５３２の
処理の結果、ＮＡＮＤブロック１７はスキャンフリップ
フロップではないため、ステップ５３３の処理に進む。

【０１２２】ステップ５３３では、ＮＡＮＤブロック１
７が外部端子でないためステップ５３６の処理に進む。
さらに、ステップ５３６では、ＮＡＮＤブロック１７に
マークが付いていないためステップ５３７の処理に進
む。

【０１２３】ステップ５３７ではＮＡＮＤブロック１７
にマークが付与され、ステップ５３８の処理に進む。

【０１２４】ステップ５３８の処理の結果、ＮＡＮＤブ
ロック１７には入力端子が２つ、出力端子が１つ有るた
め、ステップ５４２までの処理を合計３回繰り返す。ま
ず、ＮＡＮＤブロック１７の一方の入力端子が選択さ
れ、ステップ５３９の処理に進む。ステップ５３９で
は、選択された端子が入力端子のため、ステップ５４０
の処理に進む。ステップ５４０では、ＮＡＮＤブロック
１７の一方の入力端子に接続されているネット、つま
り、スキャンフリップフロップ（ＳＦＦ）２１の端子Ｑ
とＮＡＮＤブロック１７の一方の入力端子間のネットを
持って深さ１の再帰的処理に入り、図３に示したステッ
プ５１０の処理に進む。

【０１２５】続いて、ステップ５１０、５１１、５１２
の処理が実行される。ステップ５１２の処理の結果、選
択されたブロックはスキャンフリップフロップであるた
め、ステップ５１４の処理に進む。

【０１２６】ステップ５１４では、スキャンフリップフ
ロップ２１にマークが付与され、深さ１の再帰的処理が
終了し、再帰的処理がなされたステップ５４０の次のス
テップであるステップ５４２の処理に進む。

【０１２７】ステップ５４２では、ＮＡＮＤブロック１
７の他方の入力端子及び出力端子が未選択のため、ステ
ップ５３８に戻ってステップ５４２までの処理を繰り返
す。ここでは、ステップ５３８の処理でＮＡＮＤブロッ
ク１７の他方の入力端子が選択され、ステップ５３９、
５４０の処理を実行するが、ステップ５１０、５１１、
５１２、５１３、５１６の処理で既に故障ＳＡ０のネッ
トにマークが付けられているため、ステップ５４０では
処理が実行されない。

【０１２８】続いて、ステップ５４２では、ＮＡＮＤブ
ロック１７の出力端子が未選択のためステップ５３８に
戻ってステップ５４２までの処理を繰り返す。ここで
は、ステップ５３８でＮＡＮＤブロック１７の出力端子
が選択され、ステップ５３９、５４１の処理を実行す
る。

【０１２９】ステップ５４１では、ＮＡＮＤブロック１
７の出力端子に接続されているネット、すなわち、スキ
ャンフリップフロップ（ＳＦＦ）２２の入力端子ＤとＮ
ＡＮＤブロック１７の出力端子間のネットを持って、再
帰的処理によりステップ５３０の処理に進む。

【０１３０】ステップ５３０、５３１の処理を実行する
と、ステップ５３２の処理ではトレース位置がスキャン
フリップフロップであるため、スキャンフリップフロッ
プ２２にマークが付与され、深さ１の再帰的処理、すな
わちステップ５４１を終了する。このときトレース位置
がＮＡＮＤブロック１７に戻り、ステップ５４２の処理
に進む。

【０１３１】ステップ５４２では、ＮＡＮＤブロック１
７の全ての端子が選択されたため、図２に示したステッ
プ５０５の処理を終了し、ステップ５０６の処理に進
む。

【０１３２】ステップ５０６では、故障定義された全て
のネットについて処理が行われたため、ステップ５０７
の処理に進む。

【０１３３】ステップ５０７では、マークの付いたブロ
ック及びネット、すなわち各ブロック３、４、１４、１
７、２１、２２の情報、ブロック３と１４間のネット、
ブロック４と１４間のネット、ブロック１４と１７間の
ネット、ブロック１７と２１間のネット、及びブロック
１７と２２間のネットの情報を故障検出用ネットブロッ
ク情報として記録する。

【０１３４】次に、スキャンフリップフロップ縮退部１
０５の動作について図５及び図６を参照して詳細に説明
する。なお、以下では、図１２に示した回路を例にして
説明する。

【０１３５】図５に示したように、スキャンフリップフ
ロップ縮退部１０５は、まず、スキャンフリップフロッ
プを含む第２のネット接続情報を読み込み（ステップ５
５０）、故障検出用ネットブロック情報を読み込む（ス
テップ５５１）。

【０１３６】次に、ステップ５５２の処理で、スキャン
フリップフロップ（ＳＦＦ）２１を選択し、ステップ５
５３の処理に進む。

【０１３７】ステップ５５３では、選択されたスキャン
フリップフロップ２１が故障検出用ネットブロック情報
に有るためステップ５５７の処理に進む。

【０１３８】ステップ５５７では、スキャンフリップフ
ロップ２２、スキャンフリップフロップ２３が未選択の
ため、ステップ５５２の処理に戻って、ステップ５５２
及び５５３の処理を繰り返し実行する。

【０１３９】ステップ５５２でスキャンフリップフロッ
プ２２が選択されると、ステップ５５３では選択された
スキャンフリップフロップ２２が故障検出用ネットブロ
ック情報に有るためステップ５５７の処理に進む。

【０１４０】また、ステップ５５２でスキャンフリップ
フロップ２３が選択されると、ステップ５５３では選択
されたスキャンフリップフロップ２３が故障検出用ネッ
トブロック情報に無いためステップ５５４に処理に進
む。

【０１４１】ステップ５５４では、スキャンフリップフ
ロップ２３のスキャンデータ入力端子ＳＩＮに接続され
ているスキャンフリップフロップ２１のスキャンデータ
出力端子ＳＯＴ、及びスキャンフリップフロップ２３の
スキャンデータ入力端子ＳＩＮ間のネットが切り離され
る。

【０１４２】また、スキャンフリップフロップ２３のス
キャンデータ出力端子ＳＯＴに接続されているスキャン
フリップフロップ２２のスキャンデータ入力端子ＳＩ
Ｎ、及びスキャンフリップフロップ２３のスキャンデー
タ出力端子ＳＯＴ間のネットが切り離される。

【０１４３】次に、ステップ５５５の処理では、ステッ
プ５５４の処理で切り離されたネットどうしを接続す
る。すなわち、スキャンフリップフロップ２１のスキャ
ンデータ出力端子ＳＯＴとスキャンフリップフロップ２
２のスキャンデータ入力端子ＳＩＮを接続する。

【０１４４】次に、ステップ５５６の処理では、選択さ
れたスキャンフリップフロップのスキャンコントロール
端子に接続された配線にマークを付けるために、サブル
ーチンであるステップ５６０の処理に進む。

【０１４５】ステップ５６０では、まず、選択されたス
キャンフリップホップのスキャン用コントロール端子Ｓ
ＭＣを選択する。ここでは、スキャンフリップフロップ
２３のコントロール端子ＳＭＣが選択され、ステップ５
６１の処理に進む。

【０１４６】ステップ５６１の処理は、指定端子に接続
されたネットより後方トレースするサブルーチンであ
る。このサブルーチンの動作を図６を参照して説明す
る。

【０１４７】図６において、まず、ステップ５７０で
は、スキャンフリップフロップ２３のコントロール端子
ＳＭＣと、そのコントロール端子ＳＭＣから数えて１つ
目の分岐点にマークを付与する。

【０１４８】次に、ステップ５７１では、スキャンフリ
ップフロップ２３のコントロール端子ＳＭＣから数えて
１つめの分岐点にトレース位置を移動させる。

【０１４９】次に、ステップ５７２ではトレース位置が
外部端子であるか否かを判断する。ここでは、トレース
位置が分岐点のためステップ５７４の処理に進む。

【０１５０】ステップ５７４では、トレース位置が分岐
点であるか否かを判断する。ここでは、トレース位置が
分岐点のためステップ５７５の処理に進む。

【０１５１】ステップ５７５では、分岐点の出力側のネ
ット全てにマークが付与されているか否かを判断する。
ここでは、トレース位置の分岐点の出力側のネットに未
マークのネットが有るため、ステップ５６１の処理を終
了し、図５に示したステップ５５９の処理に進む。

【０１５２】ステップ５５９では、マークの付いたネッ
ト及びブロックを第２のネット接続情報から削除し、ス
テップ５６３の処理に進む。

【０１５３】ステップ５６３では、選択されたスキャン
フリップフロップを通常のフリップフロップに置き換
え、ステップ５５７の処理に進む。

【０１５４】ステップ５５７の処理では、第２のネット
接続情報の中の未選択のスキャンフリップフロップが無
くなったため、ステップ５５８の処理に進む。

【０１５５】最後に、変更後のネット接続情報を縮退後
のネット接続情報である第３のネット接続情報として記
録する（ステップ５５８）。

【０１５６】次に、故障検出ネット切り出し部１０６の
動作について図７を参照して詳細に説明する。なお、こ
こでは、図１３に示した回路を処理する場合を例にして
説明する。

【０１５７】図７に示したように、故障検出ネット切り
出し部１０６は、まず、スキャンフリップフロップ縮退
後のネット接続情報である第３のネット接続情報を読み
込み（ステップ５９０）、故障検出用ネットブロック情
報を読み込む（ステップ５９１）。

【０１５８】次に、ステップ５９２の処理で、ブロック
１４、ブロック１７、ブロック２１、ブロック２２、ブ
ロック３、ブロック４、ブロック３と１４間のネット、
ブロック４と１４間のネット、ブロック１４と１７間の
ネット、ブロック２１と１７間のネット、及びブロック
１７と２２間のネットにそれぞれマークを付与し、ステ
ップ５９３の処理に移行する。

【０１５９】ステップ５９３の処理はスキャンフリップ
フロップの入力端子に接続されているネット及びブロッ
クにマークを付けるためのサブルーチンであり、ステッ
プ５９５の処理に進む。

【０１６０】ステップ５９５では、まず、スキャンフリ
ップフロップ２１が選択される。続いて、ステップ５９
６の処理でスキャンフリップフロップ２１の入力端子Ｃ
が選択され、ステップ５９７の処理に進む。

【０１６１】ステップ５９７は、図３に示したフローチ
ャートにしたがって処理されるが、その動作については
既に説明済みのためここでは省略する。

【０１６２】ステップ５９７では、ブロック５、ブロッ
ク１２、ブロック５と１２間のネット、及びブロック１
２と２１間のネットにそれぞれマークを付与し、ステッ
プ５９の処理に移行する。

【０１６３】ステップ５９８では、スキャンフリップフ
ロップ２１の入力端子を全て選択したか否かを判断す
る。ここでは、未選択のテスト入力端子があるため、ス
テップ５９６の処理に戻ってステップ５９６、５９７、
５９８の処理を繰り返し、スキャンフリップフロップ２
１のコントロール端子ＳＭＣ、及びスキャンデータ入力
端子ＳＩＮを選択した場合について、それぞれ同様の処
理を行う。

【０１６４】そして、ステップ５９８の処理の結果、ス
キャンフリップフロップの入力端子を全て選択している
場合は、ステップ６００の処理に移行する。

【０１６５】この時点で、ブロック５、ブロック１２、
ブロック９、ブロック７、ブロック５と１２間のネッ
ト、ブロック１２と２２間のネット、ブロック７と２１
間のネットにそれぞれマークが付与される。

【０１６６】ステップ６００は、図４に示したフローチ
ャートにしたがって処理されるが、その動作については
既に説明済みのためここでは省略する。

【０１６７】ステップ６００では、ブロック２１とブロ
ック２２間の接続に既にマークが付与されているため、
ここでは新たにマークを付与する処理は行わずにステッ
プ５９９の処理に進む。

【０１６８】ステップ５９９の処理では、未選択のスキ
ャンフリップフロップが有るため、ステップ５９５に戻
り、スキャンフリップフロップ２２が選択された場合に
ついて、ステップ５９５、５９６、５９７、５９８、６
００、５９９の処理を行い、ステップ５９３の処理を終
了する。

【０１６９】以上の処理によってスキャンフリップフロ
ップ２２における繰り返し処理によって、新たに、ブロ
ック８及びブロック５とブロック２２間のネット、ブロ
ック９と２２間のネット、ブロック８と２２間のネット
にそれぞれマークが付与される。

【０１７０】最後に、マークが付与された全てのブロッ
クおよびネットを第４のネット接続情報として記録し、
処理を終了する（ステップ５９４）。このとき、記録し
た第４のネット接続情報によれば図１４に示すような回
路を得ることができる。

【０１７１】以上説明したように、本発明のスキャンテ
スト方法によれば、機能試験用パターンで発見できない
故障を検出するために必要なスキャンフリップフロップ
以外のフリップフロップを通常のフリップフロップに置
き換えるため、スキャンフリップフロップの数を減らす
ことが可能になり、ＬＳＩのデバイス面積を低減するこ
とができる。

【０１７２】また、スキャンフリップフロップの数を最
小限にすることにより、スキャンイン及びスキャンアウ
ト操作におけるクロックパターン数を減らすことができ
るため、テストパターン数を減らすことができる。

【０１７３】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。

【０１７４】故障検出ネットブロック抽出工程によって
機能試験用パターンで発見できない故障を検出するため
に必要な経路を抽出し、スキャンフリップフロップ縮退
工程によって、フルスキャン化工程で生成されたスキャ
ンフリップフロップを含む回路のうち、故障検出ネット
ブロック抽出工程で抽出された経路上にあるスキャンフ
リップフロップ以外のスキャンフリップフロップを元の
通常のフリップフロップに置き換えるため、スキャンフ
リップフロップの数を減らすことが可能になり、ＬＳＩ
のデバイス面積を低減することができる。

【０１７５】また、故障検出ネット切り出し工程によっ
てスキャンフリップフロップ縮退工程で生成された回路
から故障検出ネットブロック抽出工程で抽出された経路
を切り出し、ＡＴＧモデル化処理工程によって故障検出
ネット切り出し工程で切り出された回路から組合わせ回
路のみを抽出してＡＴＧモデルを生成し、ＡＴＧモデル
に基づいてテストパターンを生成することで、機能試験
用パターンで発見できない故障を検出するためのテスト
パターンを生成するために必要な最小限の経路を切り出
し、切り出した回路に基づいてＡＴＧモデルを作成し、
ＡＴＧモデルからＡＴＧパターンを生成するため、スキ
ャンイン及びスキャンアウト操作におけるクロックパタ
ーン数を減らすことが可能になり、テストパターン数を
減らすことができる。

【図面の簡単な説明】

【図１】本発明のスキャンテスト方法を実行するスキャ
ンテスト装置の一実施例の構成を示すブロック図であ
る。

【図２】図１に示した故障検出ネットブロック抽出部の
処理手順を示すフローチャートである。

【図３】図１に示した故障検出ネットブロック抽出部の
後方トレース処理の手順を示すフローチャートである。

【図４】図１に示した故障検出ネットブロック抽出部の
前方トレース処理の手順を示すフローチャートである。

【図５】図１に示したスキャンフリップフロップ縮退部
の処理手順を示すフローチャートである。

【図６】図１に示したスキャンフリップフロップ縮退部
の後方トレース処理の手順を示すフローチャートであ
る。

【図７】図１に示した故障検出ネット切り出し部の処理
手順を示すフローチャートである。

【図８】ＬＳＩのネット接続情報の一例を示す回路図で
ある。

【図９】図１に示したフルスキャン化処理部によって図
８に示した回路から生成される第２のネット接続情報よ
り得られる回路構成を示す回路図である。

【図１０】図１に示した故障シミュレーション部から出
力される非検出故障定義情報によって示される回路の故
障位置の一例を示す回路図である。

【図１１】図１に示した故障検出ネットブロック抽出部
によって図１０に示した故障を検出するために必要な部
分回路の構成を示す回路図である。

【図１２】図１に示したスキャンフリップフロップ縮退
部によって図１１に示した部分回路以外のスキャンフリ
ップフロップを縮退する様子を示す回路図である。

【図１３】図１に示したスキャンフリップフロップ縮退
部によって図１１に示した部分回路以外のスキャンフリ
ップフロップの縮退後の様子を示す回路図である。

【図１４】図１に示した故障検出ネット切り出し部によ
って図１３に示した回路から故障検出に必要な部分回路
を切り出した様子を示す回路図である。

【図１５】図１に示したＡＴＧモデル化処理部によって
図１４に示した回路から生成されたＡＴＧモデルの構成
を示す回路図である。

【図１６】図１に示したＡＴＧ処理部によって図１５に
示した回路から生成されたテストパターンの生成過程を
示す回路図である。

【符号の説明】

３、４、５１、５２ 外部端子 １４ ＯＲブロック １７ ＮＡＮＤブロック １９ フリップフロップ ２１、２２、２３ スキャンフリップフロップ １０１ フルスキャン化処理部 １０２ 故障定義処理部 １０３ 故障シミュレーション部 １０４ 故障検出ネットブロック抽出部 １０５ スキャンフリップフロップ縮退部 １０６ 故障検出ネット切り出し部 １０７ ＡＴＧモデル化処理部 １０８ ＡＴＧ処理部 １０９ スキャンパターン変換部 １１０ パターン結合処理部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年１０月１日（１９９９．１０．
１）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１６

【補正方法】変更

【補正内容】

【００１６】

【課題を解決するための手段】上記目的を達成するため
本発明のスキャンテスト方法は、機能試験パターンで発
見できない故障を検出するために必要な経路を抽出する
故障検出ネットブロック抽出工程を少なくとも有する、
ＬＳＩのテスト容易化設計に用いるスキャンテスト方法
であって、前記故障検出ネットブロック抽出工程は、前
記機能試験用パターンで発見できない故障位置を経路に
含む、該故障位置よりも入力側にあるフリップフロップ
または外部入力端子までの経路上の第１の入力側回路素
子及び第１の入力側回路接続をそれぞれ抽出し、前記故
障位置よりも出力側にあるフリップフロップまたは外部
出力端子までの経路上の出力側回路素子及び出力側回路
接続と、該出力側回路素子の該故障位置と接続されない
入力端子の入力側にあるフリップフロップまたは外部入
力端子までの経路上の第２の入力側回路素子及び第２の
入力側回路接続とをそれぞれ抽出する工程であることを
特徴とする方法であり、前記故障検出ネットブロック抽
出工程で抽出された経路を切り出す故障検出ネット切り
出し工程と、前記故障検出ネット切り出し工程で切り出
された回路から組合せ回路のみを抽出し、前記故障検出
ネット切り出し工程で切り出された回路内のフリップフ
リップの入力端子及び出力端子を仮の外部端子に変換す
るＡＴＧモデル化処理工程と、前記ＡＴＧモデル化処理
工程で作成されたＡＴＧモデルに基づいてテストパター
ンを生成するＡＴＧ処理工程と、をさらに有する方法で
ある。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】このとき、前記故障検出ネットブロック抽
出工程は、テスト容易化設計対象であるＬＳＩの回路中
の記憶素子であるフリップフロップの全てをそれぞれテ
スト用の回路を付加してなるスキャンフリップフロップ
に置き換えるフルスキャン化工程の後に行ってもよい。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】一方、本発明のスキャンテスト装置は、機
能試験パターンで発見できない故障を検出するために必
要な経路を抽出する故障検出ネットブロック抽出部を少
なくとも有する、ＬＳＩのテスト容易化設計に用いられ
るスキャンテスト装置であって、前記故障検出ネットブ
ロック抽出部は、前記機能試験用パターンで発見できな
い故障位置を経路に含む、該故障位置よりも入力側にあ
るフリップフロップまたは外部入力端子までの経路上の
第１の入力側回路素子及び第１の入力側回路接続をそれ
ぞれ抽出し、前記故障位置よりも出力側にあるフリップ
フロップまたは外部出力端子までの経路上の出力側回路
素子及び出力側回路接続と、該出力側回路素子の該故障
位置と接続されない入力端子の入力側にあるフリップフ
ロップまたは外部入力端子までの経路上の第２の入力側
回路素子及び第２の入力側回路接続とをそれぞれ抽出す
ることを特徴とする構成であり、前記故障検出ネットブ
ロック抽出部で抽出された経路を切り出す故障検出ネッ
ト切り出し部と、前記故障検出ネット切り出し部で切り
出された回路から組合せ回路のみを抽出し、前記故障検
出ネット切り出し部で切り出された回路内のフリップフ
リップの入力端子及び出力端子を仮の外部端子に変換す
るＡＴＧモデル化処理部と、前記ＡＴＧモデル化処理部
で作成されたＡＴＧモデルに基づいてテストパターンを
生成するＡＴＧ処理部と、をさらに有する構成である。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００１９

【補正方法】変更

【補正内容】

【００１９】このとき、テスト容易化設計対象であるＬ
ＳＩ回路中の記憶素子であるフリップフロップの全て
を、それぞれテスト用の回路を付加してなるスキャンフ
リップフロップに置き換えるフルスキャン化処理部を備
え、前記故障検出ネットブロック抽出部は、前記フルス
キャン化処理部の処理結果である接続情報から前記機能
試験パターンで発見できない故障を検出するために必要
な経路を抽出してもよい。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００２１

【補正方法】変更

【補正内容】

【００２１】また、故障検出ネット切り出し工程によっ
てスキャンフリップフロップ縮退工程で生成された回路
から故障検出ネットブロック抽出工程で抽出された経路
を切り出し、ＡＴＧモデル化処理工程によって故障検出
ネット切り出し工程で切り出された回路から組合わせ回
路のみを抽出してＡＴＧモデルを生成し、ＡＴＧモデル
に基づいてテストパターンを生成することで、機能試験
用パターンで発見できない故障を検出するためのテスト
パターンを生成するために必要な最小限の経路が切り出
され、切り出された回路に基づいてＡＴＧモデルが作成
され、ＡＴＧモデルからＡＴＧパターンが生成されるた
め、スキャンイン及びスキャンアウト操作におけるクロ
ックパターン数を減らすことができる。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】０１７５

【補正方法】変更

【補正内容】

【０１７５】また、故障検出ネット切り出し工程によっ
てスキャンフリップフロップ縮退工程で生成された回路
から故障検出ネットブロック抽出工程で抽出された経路
を切り出し、ＡＴＧモデル化処理工程によって故障検出
ネット切り出し工程で切り出された回路から組合わせ回
路のみを抽出してＡＴＧモデルを生成し、ＡＴＧモデル
に基づいてテストパターンを生成することで、機能試験
用パターンで発見できない故障を検出するためのテスト
パターンを生成するために必要な最小限の経路が切り出
され、切り出された回路に基づいてＡＴＧモデルが作成
され、ＡＴＧモデルからＡＴＧパターンが生成されるた
め、スキャンイン及びスキャンアウト操作におけるクロ
ックパターン数を減らすことが可能になり、テストパタ
ーン数を減らすことができる。

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】変更

【補正内容】

【図１４】

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA01 AA04 AA07 AB01 AC08 AC10 AG01 AG07 AK11 AL03 5B046 AA08 BA09 JA04 9A001 BZ05 HZ32 LL05

Claims (6)

【特許請求の範囲】
1. 【請求項１】 目標とする故障検出率を達成するための
   テスト用信号パターンを生成するＡＴＧを備え、該ＡＴ
   Ｇによって生成されたテストパターンに対する出力結果
   から被検査対象であるＬＳＩの良品・不良品の分別を行
   うスキャンテスト方法であって、 前記ＬＳＩの回路中の記憶素子である全てのフリップフ
   ロップを、それぞれテスト用の回路を付加して成るスキ
   ャンフリップフロップに置き換えるフルスキャン化工程
   と、 前記ＬＳＩの回路の論理が正しいか否かを検査するため
   の機能試験用パターンで発見できない故障を抽出するた
   めに故障シミュレーションを行う故障シミュレーション
   工程と、 前記故障シミュレーション工程の結果から、前記機能試
   験用パターンで発見できない故障を検出するために必要
   な経路を抽出する故障検出ネットブロック抽出工程と、 前記フルスキャン化工程によって生成された前記スキャ
   ンフリップフロップを含む回路のうち、前記故障検出ネ
   ットブロック抽出工程で抽出された経路上にあるスキャ
   ンフリップフロップを除く他のスキャンフリップフロッ
   プを元のフリップフロップに置き換えるスキャンフリッ
   プフロップ縮退工程と、を有し、 前記スキャンフリップフロップ縮退工程の結果に基づい
   て前記ＬＳＩを設計し、該ＬＳＩに対応する前記テスト
   パターンを生成するスキャンテスト方法。
2. 【請求項２】 前記スキャンフリップフロップ縮退工程
   で生成された回路から前記故障検出ネットブロック抽出
   工程で抽出された経路を切り出す故障検出ネット切り出
   し工程と、 前記故障検出ネット切り出し工程で切り出された回路か
   ら組合わせ回路のみを抽出し、前記故障検出ネット切り
   出し工程で切り出された回路内のスキャンフリップフロ
   ップの入力端子及び出力端子を仮の外部端子に変換する
   ＡＴＧモデル化処理工程と、 前記ＡＴＧモデル化処理工程で作成されたＡＴＧモデル
   に基づいてテストパターンを生成するＡＴＧ処理工程
   と、を有する請求項１記載のスキャンテスト方法。
3. 【請求項３】 前記故障検出ネットブロック抽出工程
   は、 前記機能試験用パターンで発見できない故障位置を経路
   に含む、該故障位置よりも入力側にあるスキャンフリッ
   プフロップまたは外部入力端子までの経路上の回路素子
   及び回路接続をそれぞれ抽出し、 該故障位置よりも出力側にあるスキャンフリップフロッ
   プまたは外部出力端子までの経路上の回路素子及び回路
   接続と、該故障位置と接続されない該回路素子の他の入
   力端子の入力側にあるスキャンフリップフロップまたは
   外部入力端子までの経路上の回路素子及び回路接続とを
   それぞれ抽出する請求項１または２記載のスキャンテス
   ト方法。
4. 【請求項４】 目標とする故障検出率を達成するための
   テスト用信号パターンを生成するＡＴＧを備え、該ＡＴ
   Ｇによって生成されたテストパターンに対する出力結果
   から被検査対象であるＬＳＩの良品・不良品の分別を行
   うためのスキャンテスト装置であって、 前記ＬＳＩの回路中の記憶素子である全てのフリップフ
   ロップを、それぞれテスト用の回路を付加して成るスキ
   ャンフリップフロップに置き換えるフルスキャン化部
   と、 前記ＬＳＩの回路の論理が正しいか否かを検査するため
   の機能試験用パターンで発見できない故障を抽出するた
   めに故障シミュレーションを行う故障シミュレーション
   部と、 前記故障シミュレーションの結果から、前記機能試験用
   パターンで発見できない故障を検出するために必要な経
   路を抽出する故障検出ネットブロック抽出部と、 前記フルスキャン化部によって生成された前記スキャン
   フリップフロップを含む回路のうち、前記故障検出ネッ
   トブロック抽出部で抽出された経路上にあるスキャンフ
   リップフロップを除く他のスキャンフリップフロップを
   元のフリップフロップに置き換えるスキャンフリップフ
   ロップ縮退部と、を有し、 前記ＬＳＩは前記スキャンフリップフロップ縮退部の処
   理結果に基づいて設計され、該ＬＳＩに対応する前記テ
   ストパターンを生成するためのスキャンテスト装置。
5. 【請求項５】 前記スキャンフリップフロップ縮退部で
   生成された回路から前記故障検出ネットブロック抽出部
   で抽出された経路を切り出す故障検出ネット切り出し部
   と、 前記故障検出ネット切り出し部で切り出された回路から
   組合わせ回路のみを抽出し、前記故障検出ネット切り出
   し部で切り出された回路内のスキャンフリップフロップ
   の入力端子及び出力端子を仮の外部端子に変換するＡＴ
   Ｇモデル化処理部と、 前記ＡＴＧモデル化処理部で作成されたＡＴＧモデルに
   基づいてテストパターンを生成するＡＴＧ処理部と、を
   有する請求項４記載のスキャンテスト装置。
6. 【請求項６】 前記故障検出ネットブロック抽出部は、 前記機能試験用パターンで発見できない故障位置を経路
   に含む、該故障位置よりも入力側にあるスキャンフリッ
   プフロップまたは外部入力端子までの経路上の回路素子
   及び回路接続をそれぞれ抽出し、 該故障位置よりも出力側にあるスキャンフリップフロッ
   プまたは外部出力端子までの経路上の回路素子及び回路
   接続と、該故障位置と接続されない該回路素子の他の入
   力端子の入力側にあるスキャンフリップフロップまたは
   外部入力端子までの経路上の回路素子及び回路接続とを
   それぞれ抽出する請求項４または５記載のスキャンテス
   ト装置。