JP4472198B2 - ネットの自動発生方法およびそのシステムならびにプログラム - Google Patents
ネットの自動発生方法およびそのシステムならびにプログラム Download PDFInfo
- Publication number
- JP4472198B2 JP4472198B2 JP2001069347A JP2001069347A JP4472198B2 JP 4472198 B2 JP4472198 B2 JP 4472198B2 JP 2001069347 A JP2001069347 A JP 2001069347A JP 2001069347 A JP2001069347 A JP 2001069347A JP 4472198 B2 JP4472198 B2 JP 4472198B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- rank
- net
- lsi
- earliest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ネットの自動発生方法およびそのシステムならびにプログラムに関し、さらに詳細には、高密度ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：大規模集積回路）パッケージ、特に、ＡＰ（Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｅ）の設計において利用して好適なネットの自動発生方法およびそのシステムならびにプログラムに関する。
【０００２】
なお、本明細書において、「ネット」とは、ＬＳＩパッケージにおいて、ＬＳＩパッケージの端子（例えば、ボール）と当該ＬＳＩパッケージの端子以外の端子（例えば、電子部品たるＬＳＩチップの端子）との論理的なつながりや、物理的に接続を行う際の「線路」の幅などの論理的な接続を意味する。
【０００３】
また、本明細書において、「線路」とは、ネットに基づいて実際にＬＳＩパッケージの端子とＬＳＩパッケージの端子以外の端子との間を電気的に接続するための電気的な配線たる導線パターンなどを意味する。
【０００４】
【従来の技術】
従来より、電子部品たるＬＳＩチップをプリント基板に実装するための各種ＬＳＩパッケージが知られている。
【０００５】
こうしたＬＳＩパッケージを用いた場合には、ＬＳＩチップの端子と電気的に接続されるＬＳＩパッケージの端子が、プリント基板上の端子と接続されることにより、ＬＳＩパッケージ内に配置されたＬＳＩチップに形成されている回路とプリント基板上の配線とが電気的に接続されるものである。
【０００６】
従って、ＬＳＩパッケージの設計に際しては、ＬＳＩパッケージ内における配線として、ＬＳＩチップの端子とＬＳＩパッケージの端子とを電気的に接続する線路を決定する必要がある。このため、ＬＳＩパッケージの設計に際しては、ＬＳＩチップの端子とＬＳＩパッケージの端子との間にネットを発生させる処理が行われている。
【０００７】
しかしながら、従来、ＬＳＩパッケージの設計においては、ＬＳＩチップの端子とＬＳＩパッケージの端子との間のネットの発生は、ＣＲＴなどの表示装置の画面上に表示されたＬＳＩチップの端子とＬＳＩパッケージの端子とを参照しながら、それぞれの端子を手動により個々に結び付けてネットを発生していた。
【０００８】
このように手動でＬＳＩチップの端子とＬＳＩパッケージの端子との間にネットを発生する従来の方法では、作業者がＬＳＩチップの端子とＬＳＩパッケージの端子とをそれぞれ目視確認しながら、それぞれの端子を順次結び付ける操作を行わなければならなかったので、ネットの発生に長時間要するという問題点があった。
【０００９】
また、従来の作業者の手動によるネットの発生においては、発生したネットがクロスしてしまったり、あるいは、各端子間に位置するネットの総数がばらついたりして、ネットの緊密さの具合に偏りが生じてしまう。このようにネットに粗密があると、ＬＳＩパッケージの製造工程において、熱による歪みなどの各種問題を生起することとなっていた。
【００１０】
つまり、従来の作業者の手動によるネットの発生においては、ネットの緊密さの具合が一様な粗密のないパターンでネットを発生させることが困難であるという問題点があった。
【００１１】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する問題点に鑑みてなされたものであり、その目的とするところは、ネットの発生の処理の自動化を図り、ネットの発生の処理を短時間で行うことができるようにするとともに、しかも、粗密のないパターンでネットの発生を行うことができるようにしたネットの自動発生方法およびそのシステムを提供しようとするものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、所定の段のＬＳＩパッケージの端子とＬＳＩパッケージの端子以外の端子とからそれぞれ、所定の段毎に隙間を通すようにしてネットの発生を順次自動的に行うので、ネットの発生の処理を短時間で行うことができるようになるとともに、粗密のないパターンでネットの発生を行うことができる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明によるネットの自動発生方法およびそのシステムの実施の形態の一例を詳細に説明する。
【００１４】
図１には、本発明によるネットの自動発生システムの実施の形態の一例を表すブロック構成図が示されている。
【００１５】
このネットの自動発生システム１０は、例えば、コンピューターにより支援されたＣＡＤシステムたるＬＳＩパッケージ設計装置を構成する一つのシステムとして、ＬＳＩパッケージ設計装置内に組み込まれるものであり、コンピューターによって動作の制御が行われるものである。
【００１６】
なお、ＬＳＩパッケージ設計装置は、所定のＬＳＩパッケージの端子データを格納したデータベース１８と、ＣＲＴなどにより構成される表示部１６とを有するものである。
【００１７】
データベース１８に格納された端子データは、ＬＳＩパッケージ設計装置において設計される所定のＬＳＩパッケージのＬＳＩチップの端子の個数や配置位置を示す端子情報と、ＬＳＩパッケージの端子の個数や配置位置を示すＬＳＩパッケージの端子情報とにより構成されるものである。
【００１８】
そして、ネットの自動発生システム１０は、データベース１８から端子データを読み出し、端子データに基づいてネットを自動的に発生する処理を行う演算部１２と、演算部１２の処理により発生されたネットを表示部１６の画面上に表示するための指示を与える表示制御部１４とを有して構成されている。
【００１９】
なお、以下においては、説明を簡略化して理解を容易にするために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のＦＣ（Ｆｌｉｐ Ｃｈｉｐ）タイプのＬＳＩパッケージの設計を例として、当該ＢＧＡタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いる場合の処理について説明するものとする。
【００２０】
図２（ａ）には、ＢＧＡタイプのＬＳＩパッケージ（ＦＣタイプ）の一例を示す概略構成説明図が示されており、図２（ｂ）には、図２（ａ）におけるＡ矢視図が示されている。
【００２１】
このＢＧＡタイプのＬＳＩパッケージ１２０は、基板１２２と、基板１２２上に配設されたＬＳＩチップ１２４とを有し、基板１２２上に配設されたＬＳＩチップ１２４が樹脂１２６で封止されて構成されている。
【００２２】
また、ＬＳＩチップ１２４の裏面１２４ｂには、ＬＳＩチップ１２４の回路に接続されたダイパッド１３０が配設されている。一方、基板１２２の裏面１２２ｂには、ボール１３４が配設されている。
【００２３】
そして、ＬＳＩチップ１２４のダイパッド１３０とボール１３４とが配線されている。さらに、こうしたダイパッド１３０からボール１３４まで至るＬＳＩパッケージ１２０内の配線は、ボール１３４を介してプリント基板２００上の配線と電気的に接続されるものである。
【００２４】
このＢＧＡタイプのＬＳＩパッケージ１２０においては、ＬＳＩチップのダイパッド１３０がＬＳＩチップ１２４の端子であり、ダイパッド１３０と電気的に接続されるボール１３４がＬＳＩパッケージの端子である。
【００２５】
このようなＬＳＩパッケージ１２０（ＦＣタイプ）の設計に際し、ダイパッド１３０とボール１３４とを電気的に接続する線路を決定するために、ダイパッド１３０（ＬＳＩチップの端子）とボール１３４（ＬＳＩパッケージの端子）との間にネットを発生させる処理が行われるものである。
【００２６】
以上の構成において、図３乃至図１５を参照しながら、本発明によるネットの自動発生システム１０のネットの自動発生処理内容の説明を行うものとする。
【００２７】
図３ならびに図４には、本発明によるネットの自動発生システム１０の演算部１２により実行されるネットの自動発生処理のフローチャートが示されており、図５乃至図１５には、ネットの自動発生処理の動作を概念的に示した説明図が示されている。
【００２８】
この図３ならびに図４に示すネットの自動発生処理のフローチャートは、所定のＬＳＩパッケージ１２０を処理対象として起動されて実行されるものである。なお、所定のＬＳＩパッケージ１２０は、例えば、ＬＳＩパッケージの設計装置において設計対象とされていて、既に、ＬＳＩチップ１２４に配設されるダイパッド１３０の個数とその配設位置が設定されるとともに、基板１２２に配設されるボール１３４の個数とその配設位置が設定されているものである。
【００２９】
つまり、本発明のネットの自動発生システム１０によりネットの自動発生処理が行われる際には、既に、所定のＬＳＩパッケージ１２０の端子データが、データベース１８に格納されているものである。
【００３０】
このため、ネットの自動発生システム１０の演算部１２が、所定のＬＳＩパッケージ１２０に対するネットの自動発生処理を行なうために、データベース１８から端子データを読み出すと、表示部１６の画面上には、図５に示す状態のＬＳＩパッケージ２０が表示される。
【００３１】
このＬＳＩパッケージ２０は、端子データの端子情報が示す個数のダイパッド３０が所定の位置に配設されているとともに、ＬＳＩパッケージの端子情報が示す個数のボール３４が所定の位置に配設されている。
【００３２】
なお、この表示部１６の画面上のＬＳＩパッケージ２０（図５参照）は、ＬＳＩパッケージの設計装置において設計対象となされている所定のＬＳＩパッケージ１２０（図２参照）に対応するものである。従って、図５以降の各図に示す構成において、図２に示す構成と同一または相当する構成については図２と同一の符号を用いて示すことにより、その構成ならびに作用の詳細な説明は省略するものとする。
【００３３】
ここで、この実施の形態においてネットの自動発生処理が行われるＬＳＩパッケージ２０は、図５に示すような正方形形状の基板２２の中心に配設された正方形形状のＬＳＩチップ２４を有するものとする。
【００３４】
また、総数８４個のダイパッド３０が、ＬＳＩチップ２４の外郭部２４Ｂ、２４Ｒ、２４Ｔ、２４Ｌにそれぞれ沿って三重の列に整列されて配設され、総数８４個のボール３４が、基板２２の外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌにそれぞれ沿って三重の列に整列されて配設されているものとする。
【００３５】
また、演算部１２のランダム・アクセス・メモリ（ＲＡＭ）などにより構成される所定の記憶領域には、各種レジスタ群が設定されており、本発明の実施に関連するレジスタとしては、以下に示すものがある。なお、以下の説明においては、各レジスタの内容（データなど）は、特に断らない限り、同一のラベル名で表すものとする。
【００３６】
（１）レジスタｃｎｔＰｉｎＣ
このレジスタは、ＬＳＩチップ２４における後述するＳｔｅｐ（ｎ）のダイパッド３０とネットの端部ＣＥとの総和が記憶されるレジスタである。
【００３７】
（２）レジスタｃｎｔＰｉｎＢ
このレジスタは、基板２２における後述するＳｔｅｐ（ｎ）のボール３４とネットの端部ＢＥとの総和が記憶されるレジスタである。
【００３８】
（３）レジスタｃｎｔＣｒａｃｋＣ
このレジスタは、ＬＳＩチップ２４における後述するＳｔｅｐ（ｎ＋１）の隙間の総数が記憶されるレジスタである。
【００３９】
（４）レジスタｃｎｔＣｒａｃｋＢ
このレジスタは、基板２２における後述するＳｔｅｐ（ｎ＋１）の隙間の総数が記憶されるレジスタである。
【００４０】
（５）レジスタｃｎｔＮｅｔＣ
このレジスタは、レジスタｃｎｔＰｉｎＣに記憶された値を、レジスタｃｎｔＣｒａｃｋＣに記憶された値で割った商が記憶されるレジスタである。
【００４１】
（６）レジスタｃｎｔＮｅｔＢ
このレジスタは、レジスタｃｎｔＰｉｎＢに記憶された値を、レジスタｃｎｔＣｒａｃｋＢに記憶された値で割った商が記憶されるレジスタである。
【００４２】
まず、本発明によるネットの自動発生システム１０のネットの自動発生処理の概要について説明すると、ＬＳＩチップ２４の中心から放射状に基板２２の領域とＬＳＩチップ２４の領域とを分割し、分割された各領域のダイパッド３０とボール３４とが、それぞれＬＳＩチップ２４の中心に対して所定の位置に配設された一群の段（Ｓｔｅｐ（ｎ））に分けられて、各段のダイパッド３０からはボール３４に近づく方向で、また、各段のボール３４からはダイパッド３０に近づく方向で、それぞれＳｔｅｐ（ｎ）毎に隙間を通すようにしてネットの発生が順次行われ、これによりダイパッド３０（ＬＳＩチップの端子）とボール３４（ＬＳＩパッケージの端子）との間にネットが自動的に発生されるものである。
【００４３】
図３ならびに図４に示すネットの自動発生処理のフローチャートが起動されると、まず、ステップＳ３０２において、正方形形状の基板２２の２本の対角線ならびに正方形形状のＬＳＩチップ２４の２本の対角線（図６における一点鎖線参照）のそれぞれによって、基板２２の正方形形状の領域とＬＳＩチップ２４の正方形形状の領域とをそれぞれ分割する（図６参照）。
【００４４】
これら基板２２の２本の対角線ならびにＬＳＩチップ２４の２本の対角線（図６における一点鎖線参照）の交点、即ち、ＬＳＩチップ２４の中心（図６参照）から放射状に領域の分割が行われると、ＬＳＩチップ２４は、ＬＳＩチップ２４の外郭部２４Ｂ側の領域２４ａと、外郭部２４Ｒ側の領域２４ｂと、外郭部２４Ｔ側の領域２４ｃと、外郭部２４Ｌ側の領域２４ｄとの４つの領域に分割されることになる。
【００４５】
また、基板２２は、基板２２の外郭部２２Ｂ側の領域２２ａと、外郭部２２Ｒ側の領域２２ｂと、外郭部２２Ｔ側の領域２２ｃと、外郭部２２Ｌ側の領域２２ｄとの４つの領域に分割されることになる。
【００４６】
この際、ＬＳＩチップ２４に配設されている総数８４個のダイパッド３０は、４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄ内にそれぞれ位置し、その位置する領域に属するものとする。
【００４７】
一方、基板２２に配設されている総数８４個のボール３４は、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのいずれかに属するようにして分けられる。
【００４８】
より詳細には、４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄ内にそれぞれ位置するボール３４は、その位置する領域に属するものとする。また、２本の対角線（図６における一点鎖線参照）上に位置したボール３４は、対角線を境に隣り合う２つの領域のうちのいずれかに属するものとする。
【００４９】
例えば、基板２２の領域２２ａについて説明すると、図６において黒色の塗りつぶしで示された１８個のボール３４は、これらが位置している領域２２ａに属するものとなる。一方、２本の対角線上に位置し図６において斜線で示された６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、領域２２ａあるいは領域２２ｂ、または、領域２２ａあるいは領域２２ｄに属するものとなる。
【００５０】
この実施の形態においては、これら２本の対角線上に位置した６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、総数８４個のボール３４の外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに沿った三重の列のうちのいずれの列に位置するかに応じて、対角線を境界にして隣り合う２つの領域のうちのいずれの領域に属するがか決定されるようになされている。
【００５１】
具体的には、三重の列のうち最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角線を境界に隣り合う２つの領域のうちの右側の領域、左側の領域、右側の領域というように交互に属するようになされている（図６における矢印参照）。
【００５２】
つまり、２本の対角線上の６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆはそれぞれ、最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列のボール３４Ａとボール３４Ｄとは、対角線を境に隣り合う２つの領域のうちの右側の領域に属するようになるので、ボール３４Ａは領域２２ａに属し、ボール３４Ｄは領域２２ｂに属する。
【００５３】
外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌから２列目のボール３４Ｂとボール３４Ｅとは、対角線を境に隣り合う２つの領域のうちの左側の領域に属するようになるので、ボール３４Ｂは領域２２ｄに属し、ボール３４Ｅは領域２２ａに属する。
【００５４】
そして、外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌから３列目のボール３４Ｃとボール３４Ｆとは、対角線を境に隣り合う２つの領域のうちの右側の領域に属するようになるので、ボール３４Ｃは領域２２ａに属し、ボール３４Ｆは領域２２ｂに属する。
【００５５】
この結果、基板２２に配設されている総数８４個のボール３４のうち、図７において破線で囲まれた総数２１個のボール３４が領域２２ａに属する。また、上記した領域２２ａと同様にして、領域２２ｂ、領域２２ｃならびに領域２２ｄについてもそれぞれ、総数２１個ずつのボール３４が属するようになる（図７における破線参照）。
【００５６】
このようにしてステップＳ３０２の処理においては、ＬＳＩチップ２４が４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄに分割され、それぞれの領域２４ａ、２４ｂ、２４ｃ、２４ｄにダイパッド３０が２１個ずつ分けられるとともに、基板２２が４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄに分割され、それぞれの領域２２ａ、２２ｂ、２２ｃ、２２ｄにボール３４が２１個ずつ分けられる（図７参照）。
【００５７】
このステップＳ３０２の処理が終了すると、ステップＳ３０４の処理に進み、各領域それぞれについて、ネットの引き出し方向を決定する。このネットの引き出し方向に関しては、ダイパッド３０（ＬＳＩチップの端子）とボール３４（ＬＳＩパッケージの端子）とを互いにネットで結び付けることになるので、ＬＳＩチップ２４におけるネットの引き出し方向と、基板２２におけるネットの引き出し方向とが互いに向かい合うようにして決定されるものである（図８参照）。
【００５８】
つまり、ＬＳＩチップ２４の４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄのそれぞれにおいては、ボール３４に近づく方向、即ち、ＬＳＩチップ２４の中心（図８参照）からそれぞれ外郭部２４Ｂ、２４Ｒ、２４Ｔ、２４Ｌに向かう方向（図８における黒色の塗りつぶし矢印方向）を、ネットの引き出し方向とする。
【００５９】
一方、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのそれぞれにおいては、ダイパッド３０に近づく方向、即ち、外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２ＬからそれぞれＬＳＩチップ２４の中心（図８参照）に向かう方向（図８における斜線矢印方向）を、ネットの引き出し方向とする。
【００６０】
ここで、図９乃至図１５には、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとを中心に表した説明図が示されている。従って、図９乃至図１５において網掛けで示された２１個のダイパッド３０（ダイパッド３０−１〜３０−２１）は、ＬＳＩチップ２４の領域２４ａに属するダイパッド３０である。また、図９乃至図１５において網掛けで示された２１個のボール３４（ボール３４−１〜３４−２１）は、基板２２の領域２２ａに属するボール３４であり、白抜きで示されたボール３４は、基板２２の領域２２ａ以外の領域２２ｂあるいは領域２２ｄに属するボール３４である。
【００６１】
次に、ステップＳ３０４の処理に続いて、ステップＳ３０６の処理においては、ＬＳＩチップ２４の４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄのうちの領域２４ａと、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのうちの領域２２ａとについて、ダイパッド３０とボール３４とをそれぞれ、段（Ｓｔｅｐ（ｎ）：ただし、「ｎ」は正の整数。）に分ける。この際、複数のＳｔｅｐ（ｎ）は、ステップＳ３０４の処理において決定されたネットの引き出し方向に従い、Ｓｔｅｐ１、Ｓｔｅｐ２、・・・、Ｓｔｅｐ（ｎ）となり、所定の順位を有するものである。
【００６２】
その結果、ＬＳＩチップ２４の領域２４ａにおいては、ネットの引き出し方向たるＬＳＩチップ２４の中心から外郭部２４Ｂに向かう方向（図９乃至図１５における黒色の塗りつぶし矢印方向）に沿って、ＬＳＩチップ２４の中心に近い側から順次、Ｓｔｅｐ１，Ｓｔｅｐ２ならびにＳｔｅｐ３の３つの段に、総数２１個のダイパッド３０が７個ずつ分けられる。
【００６３】
より詳細には、ダイパッド３０−１，ダイパッド３０−２，ダイパッド３０−３，ダイパッド３０−４，ダイパッド３０−５，ダイパッド３０−６，ダイパッド３０−７が、ＬＳＩチップ２４の中心に最も近いＳｔｅｐ１となる。
【００６４】
また、ダイパッド３０−８，ダイパッド３０−９，ダイパッド３０−１０，ダイパッド３０−１１，ダイパッド３０−１２，ダイパッド３０−１３，ダイパッド３０−１４が、Ｓｔｅｐ１に比べてＬＳＩチップ２４の中心から離れているＳｔｅｐ２となる。
【００６５】
そして、ダイパッド３０−１５，ダイパッド３０−１６，ダイパッド３０−１７，ダイパッド３０−１８，ダイパッド３０−１９，ダイパッド３０−２０，ダイパッド３０−２１が、ＬＳＩチップ２４の中心から最も離れているＳｔｅｐ３となる。
【００６６】
従って、基板２２の領域２２ａのボール３４には、Ｓｔｅｐ３が最も近く、次いでＳｔｅｐ２、Ｓｔｅｐ１の順に遠くなっている。
【００６７】
一方、基板２２の領域２２ａにおいては、ネットの引き出し方向たる外郭部２２ＢからＬＳＩチップ２４の中心に向かう方向（図９乃至図１５における斜線矢印方向）に沿って、ＬＳＩチップ２４の中心から離れている側、即ち、外郭部２２Ｂに近い側から順次、Ｓｔｅｐ１，Ｓｔｅｐ２ならびにＳｔｅｐ３の３つの段に、総数２１個のボール３４が分けられる。
【００６８】
より詳細には、ボール３４−１，３４−２，３４−３，３４−４，３４−５，３４−６，３４−７，３４−８，３４−９が、ＬＳＩチップ２４の中心から最も離れているＳｔｅｐ１となる。
【００６９】
また、ボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６が、Ｓｔｅｐ１に比べてＬＳＩチップ２４の中心に近いＳｔｅｐ２となる。
【００７０】
そして、ボール３４−１７，３４−１８，３４−１９，３４−２０，３４−２１が、ＬＳＩチップ２４の中心に最も近いＳｔｅｐ３となる。
【００７１】
従って、ＬＳＩチップ２４の領域２４ａのダイパッド３０には、Ｓｔｅｐ３が最も近く、次いでＳｔｅｐ２、Ｓｔｅｐ１の順に遠くなっている。
【００７２】
なお、このステップＳ３０６の処理からステップＳ３３２までの処理は、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄのそれぞれについて順次行われる（後述するステップＳ３３４参照）。
【００７３】
ステップＳ３０６の処理を終了すると、ステップＳ３０８の処理に進み、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１のダイパッド３０とネットの端部との総和が決定される。図１０に示すように、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１には総数７のダイパッド３０−１，３０−２，３０−３，３０−４，３０−５，３０−６，３０−７が位置している。また、ネットは発生されていないので、Ｓｔｅｐ１にはネットの端部ＣＥは位置していない。従って、Ｓｔｅｐ１のダイパッド３０の総数「７」がレジスタｃｎｔＰｉｎＣに記憶される。
【００７４】
また、ステップＳ３０８の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ１のボール３４とネットの端部との総和が決定される。図１０に示すように、基板２２の領域２２ａにおいて、Ｓｔｅｐ１には総数９のボール３４−１，３４−２，３４−３，３４−４，３４−５，３４−６，３４−７，３４−８，３４−９が位置している。また、ネットは発生されていないので、Ｓｔｅｐ１にはネットの端部ＢＥは位置していない。従って、Ｓｔｅｐ１のボール３４の総数「９」がレジスタｃｎｔＰｉｎＢに記憶される。
【００７５】
ステップＳ３０８の処理に続いて、ステップＳ３１０の処理に進み、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１（＝Ｓｔｅｐ（ｎ））の次のＳｔｅｐ２（＝Ｓｔｅｐ（ｎ＋１））の隙間の総数が決定される。
【００７６】
ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ２において、隣り合うダイパッド３０間に形成された間隔を隙間とする。さらに、Ｓｔｅｐ２のダイパッド３０と２本の対角線（図１０における一点鎖線参照）との間に形成された間隔も隙間とする。
【００７７】
つまり、図１０に示すように、総数７のＳｔｅｐ２のダイパッド３０−８，３０−９，３０−１０，３０−１１，３０−１２，３０−１３，３０−１４の間隔は、ダイパッド３０−８とダイパッド３０−９との間隔、ダイパッド３０−９とダイパッド３０−１０との間隔、ダイパッド３０−１０とダイパッド３０−１１との間隔、ダイパッド３０−１１とダイパッド３０−１２との間隔、ダイパッド３０−１２とダイパッド３０−１３との間隔、ダイパッド３０−１３とダイパッド３０−１４との間隔の６つである。
【００７８】
加えて、Ｓｔｅｐ２のダイパッド３０のうちの最も左側に位置するダイパッド３０−８と対角線との間隔と、Ｓｔｅｐ２のダイパッド３０のうちの最も右側に位置するダイパッド３０−１４と対角線との間隔との２つ間隔がある。
【００７９】
従って、ダイパッド３０同志の６つの間隔と、ダイパッド３０と２本の対角線との２つの間隔との総和である「８」がＳｔｅｐ２の隙間の総数となる（図１０における隙間Ｃ１，隙間Ｃ２，隙間Ｃ３，隙間Ｃ４，隙間Ｃ５，隙間Ｃ６，隙間Ｃ７，隙間Ｃ８参照）。そして、このＳｔｅｐ２の隙間の総数「８」が、レジスタｃｎｔＣｒａｃｋＣに記憶される。
【００８０】
また、ステップＳ３１０の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ１（＝Ｓｔｅｐ（ｎ））の次のＳｔｅｐ２（＝Ｓｔｅｐ（ｎ＋１））の隙間の総数が決定される。
【００８１】
ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ２において、隣り合うボール３４間に形成された間隔を隙間とする。さらに、Ｓｔｅｐ２のボール３４と２本の対角線（図１０における一点鎖線参照）との間に形成された間隔も隙間とする。
【００８２】
つまり、図１０に示すように、総数７のＳｔｅｐ２のボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６の間隔は、ボール３４−１０とボール３４−１１との間隔、ボール３４−１１とボール３４−１２との間隔、ボール３４−１２とボール３４−１３との間隔、ボール３４−１３とボール３４−１４との間隔、ボール３４−１４とボール３４−１５との間隔、ボール３４−１５とボール３４−１６との間隔、ボール３４−１６とボール３４−１７との間隔の６つである。
【００８３】
加えて、Ｓｔｅｐ２のボールのうちの最も左側に位置するボール３４−１０と対角線（ここでは、当該対角線上に位置している領域２２ｄのボール３４）との間隔が１つある。
【００８４】
従って、ボール３４同志の６つの間隔と、ボール３４と対角線との１つの間隔との総和である「７」がＳｔｅｐ２の隙間の総数となる（図１０における隙間Ｂ１，隙間Ｂ２，隙間Ｂ３，隙間Ｂ４，隙間Ｂ５，隙間Ｂ６，隙間Ｂ７参照）。そして、このＳｔｅｐ２の隙間の総数「７」が、レジスタｃｎｔＣｒａｃｋＢに記憶される。
【００８５】
ステップＳ３１０の処理が終了すると、ステップＳ３１２の処理に進んで、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値と、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値とを比較する処理を行う。
【００８６】
このステップＳ３１２における比較処理の結果、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値より小さいと判断された場合には、ステップＳ３１４の処理へ進む。
【００８７】
一方、このステップＳ３１２における比較処理の結果、このステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値以上であると判断された場合には、ステップＳ３１６の処理へ進む。
【００８８】
ここで、ステップＳ３１２の比較処理が、図１０に示すＬＳＩチップ２４の領域２４ａについて行われた場合には、Ｓｔｅｐ１のダイパッド３０の総数７とＳｔｅｐ２の隙間の総数８とが比較処理されることになる。その結果、Ｓｔｅｐ１のダイパッド３０の総数７がＳｔｅｐ２の隙間の総数８より少ないので、ステップＳ３１４の処理へ進む。
【００８９】
そして、ステップＳ３１４の処理においては、Ｓｔｅｐ１のダイパッド３０それぞれから、最も近いＳｔｅｐ２の隙間にネットを発生する。
【００９０】
この場合には、ダイパッド３０−１から隙間Ｃ１にネットが発生され、ダイパッド３０−２から隙間Ｃ２にネットが発生され、ダイパッド３０−３から隙間Ｃ３にネットが発生され、ダイパッド３０−４から隙間Ｃ４にネットが発生され、ダイパッド３０−５から隙間Ｃ５にネットが発生され、ダイパッド３０−６から隙間Ｃ６にネットが発生され、ダイパッド３０−７から隙間Ｃ７にネットが発生される。
【００９１】
つまり、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８それぞれには、ダイパッド３０−１，３０−２，３０−３，３０−４，３０−５，３０−６，３０−７それぞれから発生されたネットが１本のみ位置するか、あるいは、ネットが位置していないか（図１１における隙間Ｃ８参照）のいずれかになる。
【００９２】
ここで、例えば、ＬＳＩチップにおけるダイパッドの配置が図１９に示すような場合には、Ｓｔｅｐ１のダイパッド３０それぞれから、最も近いＳｔｅｐ２の隙間にネットが発生される。その結果、Ｓｔｅｐ２の隙間にはそれぞれ、ダイパッドそれぞれから発生されたネットが１本、あるいは３本位置するか、または、ネットが位置していないかのいずれかになる。
【００９３】
一方、ステップＳ３１６の処理においては、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値を、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値で割った商がレジスタｃｎｔＮｅｔＣに記憶される。
【００９４】
そして、ステップＳ３１６の処理に続いて、ステップＳ３１８の処理においては、Ｓｔｅｐ１のダイパッド３０のそれぞれから、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットを発生する。
【００９５】
ここで、ステップＳ３１８の処理においては、既にステップＳ３１２の処理において、レジスタｃｎｔＰｉｎＣに記憶された値が、レジスタｃｎｔＣｒａｃｋＣに記憶された値以上であると判断されている。即ち、Ｓｔｅｐ１のダイパッド３０の総数とＳｔｅｐ２の隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１のダイパッド３０の総数に比べてＳｔｅｐ２の隙間の総数の方が少ない状態にある。
【００９６】
ここで、ステップＳ３１６の処理においてレジスタｃｎｔＮｅｔＣに記憶された値に基づいて、
Ｓｔｅｐ２の全ての隙間は、少なくとも
レジスタｃｎｔＮｅｔＣに記憶された値
本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間と、当該中央に位置する隙間に隣り合う左右両側の隙間毎に順次に、
レジスタｃｎｔＮｅｔＣに記憶された値＋１
本のネットが位置するようにする。
【００９７】
ステップＳ３１８またはステップＳ３１４の処理が終了すると、ステップＳ３２０の処理に進んで、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値と、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値とを比較する処理を行う（図４参照）。
【００９８】
このステップＳ３２０における比較処理の結果、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値より小さいと判断された場合には、ステップＳ３２２の処理へ進む。
【００９９】
一方、このステップＳ３２０における比較処理の結果、このステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値以上であると判断された場合には、ステップＳ３２４の処理へ進む。
【０１００】
ここで、ステップＳ３２０の比較処理が、図１０に示す基板２２の領域２２ａについて行われた場合には、Ｓｔｅｐ１のボール３４の総数９とＳｔｅｐ２の隙間の総数７とが比較処理されることになる。その結果、Ｓｔｅｐ１のボール３４の総数９がＳｔｅｐ２の隙間の総数７より多いので、ステップＳ３２４の処理へ進む。
【０１０１】
そして、ステップＳ３２２の処理においては、Ｓｔｅｐ１のボール３４それぞれから、最も近いＳｔｅｐ２の隙間にネットを発生する。
【０１０２】
一方、ステップＳ３２４の処理においては、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値を、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値で割った商がレジスタｃｎｔＮｅｔＢに記憶される。
【０１０３】
例えば、図１０に示す基板２２の領域２２ａの場合は、レジスタｃｎｔＰｉｎＢの値（即ち、Ｓｔｅｐ１のボール３４の総数）は「９」で、レジスタｃｎｔＣｒａｃｋＢの値（即ち、Ｓｔｅｐ２の隙間の総数）は「７」である。従って、９／７≒１．３がレジスタｃｎｔＮｅｔＢに記憶される。
【０１０４】
そして、ステップＳ３２４の処理に続いて、ステップＳ３２６の処理においては、Ｓｔｅｐ１のボール３４のそれぞれから、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットを発生する。
【０１０５】
より詳細には、まず、Ｓｔｅｐ２の７つの隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７それぞれ、少なくともレジスタｃｎｔＮｅｔＢに記憶された値の１．３本、即ち、１本のネットは位置するようにする。ここで、７本分のネットが位置する隙間が確保されることになる。
【０１０６】
そして、さらに、Ｓｔｅｐ２の７つの隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７のうち中央に位置する隙間Ｂ４と、当該中央に位置する隙間Ｂ４に隣り合う左右両側の隙間毎に順次、隙間Ｂ３、隙間Ｂ５、隙間Ｂ２、隙間Ｂ６、隙間１、隙間７というように左右交互に、レジスタｃｎｔＮｅｔＢに記憶された値＋１の２．３本、即ち、２本のネットが位置するようにする。
【０１０７】
これにより、残りの２本分のネットが位置する隙間が確保され、Ｓｔｅｐ１の９個のボール３４からの９本のネットを全て、Ｓｔｅｐ２の７つの隙間に位置させることができる。つまり、中央に位置する隙間Ｂ４と、隙間Ｂ４の左側に位置する隙間Ｂ３とにはそれぞれ、ネットが２本位置するようにし、その他の隙間Ｂ１，Ｂ２，Ｂ５，Ｂ６，Ｂ７には、ネットが１本位置するようにする。
【０１０８】
従って、ボール３４−１から隙間Ｂ１にネットが発生され、ボール３４−２から隙間Ｂ２にネットが発生され、ボール３４−３から隙間Ｂ３にネットが発生され、ボール３４−４から隙間Ｂ３にネットが発生され、ボール３４−５から隙間Ｂ４にネットが発生され、ボール３４−６から隙間Ｂ４にネットが発生され、ボール３４−７から隙間Ｂ５にネットが発生され、ボール３４−８から隙間Ｂ６にネットが発生され、ボール３４−９から隙間Ｂ７にネットが発生され、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。
【０１０９】
このように、ステップＳ３２６の処理においては、既にステップＳ３２０の処理において、レジスタｃｎｔＰｉｎＢに記憶された値が、レジスタｃｎｔＣｒａｃｋＢに記憶された値以上であると判断されている。即ち、Ｓｔｅｐ１のボール３４の総数とＳｔｅｐ２の隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１のボール３４の総数に比べてＳｔｅｐ２の隙間の総数の方が少ない状態にある。
【０１１０】
ここで、ステップＳ３２４の処理においてレジスタｃｎｔＮｅｔＢに記憶された値に基づいて、
Ｓｔｅｐ２の全ての隙間は、少なくとも
レジスタｃｎｔＮｅｔＢに記憶された値
本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間と、当該中央に位置する隙間に隣り合う左右両側の隙間毎に順次に、
レジスタｃｎｔＮｅｔＢに記憶された値＋１
本のネットが位置するようにする。
【０１１１】
そして、ステップＳ３２２またはステップＳ３２６の処理が終了すると、ステップＳ３２８の処理に進む。
【０１１２】
ステップＳ３２８の処理においては、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ２のダイパッド３０とネットの端部ＣＥとの総和が決定される。
【０１１３】
図１２に示すように、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ２には総数７のダイパッド３０−８，３０−９，３０−１０，３０−１１，３０−１２，３０−１３，３０−１４が位置している。さらに、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７にはそれぞれ、ステップＳ３１４の処理において発生された総数７のネットの端部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４，ＣＥ５，ＣＥ６，ＣＥ７が位置している。
【０１１４】
従って、Ｓｔｅｐ２のダイパッド３０の総数７と、ネットの端部ＣＥの総数７との総和「１４」がレジスタｃｎｔＰｉｎＣに記憶される。
【０１１５】
また、ステップＳ３２８の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ２のボール３４とネットの端部ＢＥとの総和が決定される。
【０１１６】
図１２に示すように、基板２２の領域２２ａにおいて、Ｓｔｅｐ２には総数７のボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６が位置している。さらに、Ｓｔｅｐ２の隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７にはそれぞれ、ステップＳ３２６の処理において発生された総数９のネットの端部ＢＥ１，ＢＥ２，ＢＥ３，ＢＥ４，ＢＥ５，ＢＥ６，ＢＥ７，ＢＥ８，ＢＥ９が位置している。
【０１１７】
従って、Ｓｔｅｐ２のボール３４の総数７と、ネットの端部ＢＥの総数９との総和「１６」がレジスタｃｎｔＰｉｎＢに記憶される。
【０１１８】
ステップＳ３２８の処理に続いて、ステップＳ３３０の処理においては、Ｓｔｅｐ２とＳｔｅｐ３との間で、上記したステップＳ３１０乃至ステップＳ３２６と同様の処理が行われる（図１２ならび図１３参照）。
【０１１９】
具体的に、ＬＳＩチップ２４の領域２４ａにおいては、ステップＳ３１０の処理と同様な処理により、Ｓｔｅｐ２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔｅｐ（ｎ＋１））たるＳｔｅｐ３の隙間の総数「８」がレジスタｃｎｔＣｒａｃｋＣに記憶される。
【０１２０】
そして、ステップＳ３１２の処理と同様な処理により、ステップＳ３２８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値「１４」と、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」とを比較する処理を行う。
【０１２１】
この比較処理の結果、レジスタｃｎｔＰｉｎＣに記憶された値「１４」が、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」以上なので、ステップＳ３１６の処理と同様な処理により、レジスタｃｎｔＰｉｎＣに記憶された値「１４」を、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」で割った商「１．７５」がレジスタｃｎｔＮｅｔＣに記憶される。
【０１２２】
従って、ステップＳ３１８の処理と同様な処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。つまり、中央に位置する隙間Ｃ１２，Ｃ１３と、隙間Ｃ１２，Ｃ１３の左側に位置する隙間Ｃ１１、右側に位置する隙間Ｃ１４、左側に位置する隙間Ｃ１０、右側に位置する隙間Ｃ１５にはそれぞれ、ネットが２本（＝レジスタｃｎｔＮｅｔＣ＋１）位置するようにし、その他の隙間Ｃ９，Ｃ１６には、ネットが１本（＝レジスタｃｎｔＮｅｔＣ）位置するようにする。
【０１２３】
従って、図１２ならびに図１３に示すように、ネットの端部ＣＥ１から隙間Ｃ９にネットが発生され、ダイパッド３０−８から隙間Ｃ１０にネットが発生され、ネットの端部ＣＥ２から隙間Ｃ１０にネットが発生され、ダイパッド３０−９から隙間Ｃ１１にネットが発生され、ネットの端部ＣＥ３から隙間Ｃ１１にネットが発生され、ダイパッド３０−１０から隙間Ｃ１２にネットが発生され、ネットの端部ＣＥ４から隙間Ｃ１２にネットが発生され、ダイパッド３０−１１から隙間Ｃ１３にネットが発生され、ネットの端部ＣＥ５から隙間Ｃ１３にネットが発生され、ダイパッド３０−１２から隙間Ｃ１４にネットが発生され、ネットの端部ＣＥ６から隙間Ｃ１４にネットが発生され、ダイパッド３０−１３から隙間Ｃ１５にネットが発生され、ネットの端部ＣＥ７から隙間Ｃ１５にネットが発生され、ダイパッド３０−１４から隙間Ｃ１６にネットが発生される。
【０１２４】
また、基板２２の領域２２ａにおいては、ステップＳ３１０の処理と同様な処理により、Ｓｔｅｐ２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔｅｐ（ｎ＋１））たるＳｔｅｐ３の隙間の総数「５」がレジスタｃｎｔＣｒａｃｋＢに記憶される。
【０１２５】
そして、ステップＳ３２０の処理と同様な処理により、ステップＳ３２８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値「１６」と、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」とを比較する処理を行う。
【０１２６】
この比較処理の結果、レジスタｃｎｔＰｉｎＢに記憶された値「１６」が、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」以上なので、ステップＳ３２４の処理と同様な処理により、レジスタｃｎｔＰｉｎＢに記憶された値「１６」を、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」で割った商「３．６」がレジスタｃｎｔＮｅｔＢに記憶される。
【０１２７】
従って、ステップＳ３２６の処理と同様な処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。つまり、中央に位置する隙間Ｂ１０にはネットが４本（＝レジスタｃｎｔＮｅｔＢ＋１）位置するようにし、その他の隙間Ｂ８，Ｂ９，Ｂ１１，Ｂ１２には、ネットが３本（＝レジスタｃｎｔＮｅｔＢ）位置するようにする。
【０１２８】
従って、図１２ならびに図１３に示すように、ネットの端部ＢＥ１から隙間Ｂ８にネットが発生され、ボール３４−１０から隙間Ｂ８にネットが発生され、ネットの端部ＢＥ２から隙間Ｂ８にネットが発生され、ボール３４−１１から隙間Ｂ９にネットが発生され、ネットの端部ＢＥ３から隙間Ｂ９にネットが発生され、
ネットの端部ＢＥ４から隙間Ｂ９にネットが発生され、ボール３４−１２から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ５から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ６から隙間Ｂ１０にネットが発生され、ボール３４−１３から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ７から隙間Ｂ１１にネットが発生され、ボール３４−１４から隙間Ｂ１１にネットが発生され、ネットの端部ＢＥ８から隙間Ｂ１１にネットが発生され、ボール３４−１５から隙間Ｂ１２にネットが発生され、ネットの端部ＢＥ９から隙間Ｂ１２にネットが発生され、ボール３４−１６から隙間Ｂ１２にネットが発生される。
【０１２９】
ステップＳ３３０の処理に続いて、ステップＳ３３２の処理においては、ＬＳＩチップ２４の領域２４ａのＳｔｅｐ３におけるダイパッド３０ならびにネットの端部ＣＥと、基板２２の領域２２ａのＳｔｅｐ３のボール３４ならびにネットの端部ＢＥとを順次結び付けてネットを発生する。
【０１３０】
この実施の形態においては、ＬＳＩチップ２４ならびに基板２２の左側から、順次１本ずつ結び付けてネットが発生されるようになされている。
【０１３１】
具体的には、図１４に示すように、ＬＳＩチップ２４の領域２４ａのＳｔｅｐ３には、総数７のダイパッド３０−１５，３０−１６，３０−１７，３０−１８，３０−１９，３０−２０，３０−２１が位置している。また、総数１４のネットの端部ＣＥ８，ＣＥ９，ＣＥ１０，ＣＥ１１，ＣＥ１２，ＣＥ１３，ＣＥ１４，ＣＥ１５，ＣＥ１６，ＣＥ１７，ＣＥ１８，ＣＥ１９，ＣＥ２０，ＣＥ２１が位置している。
【０１３２】
一方、基板２２の領域２２ａのＳｔｅｐ３には、総数５のボール３４−１７，３４−１８，３４−１９，３４−２０，３４−２１が位置している。また、総数１６のネットの端部ＢＥ１０，ＢＥ１１，ＢＥ１２，ＢＥ１３，ＢＥ１４，ＢＥ１５，ＢＥ１６，ＢＥ１７，ＢＥ１８，ＢＥ１９，ＢＥ２０，ＢＥ２１，ＢＥ２２，ＢＥ２３，ＢＥ２４，ＢＥ２５が位置している。
【０１３３】
そして、上記したダイパッド３０ならびにネットの端部ＣＥと、ボール３４ならびにネットの端部ＢＥとを結び付けるようにして、ＬＳＩチップ２４ならびに基板２２の左側から順次１本ずつネットが発生される。
【０１３４】
その結果、図１５に示すように、ＬＳＩチップ２４の領域２４ａのダイパッド３０−１と基板２２の領域２２ａのボール３４−１７との間にネットが発生され、同様に、ダイパッド３０−２とボール３４−２との間、ダイパッド３０−３とボール３４−３との間、ダイパッド３０−４とボール３４−１２との間、ダイパッド３０−５とボール３４−１３との間、ダイパッド３０−６とボール３４−１４との間、ダイパッド３０−７とボール３４−１５との間、ダイパッド３０−８とボール３４−１０との間、ダイパッド３０−９とボール３４−１１との間、ダイパッド３０−１０とボール３４−１９との間、ダイパッド３０−１１とボール３４−６との間、ダイパッド３０−１２とボール３４−７との間、ダイパッド３０−１３とボール３４−２１との間、ダイパッド３０−１４とボール３４−１６との間、ダイパッド３０−１５とボール３４−１との間、ダイパッド３０−１６とボール３４−１８との間、ダイパッド３０−１７とボール３４−４との間、ダイパッド３０−１８とボール３４−５との間、ダイパッド３０−１９とボール３４−２０との間、ダイパッド３０−２０とボール３４−８との間、ダイパッド３０−２１とボール３４−９との間にネットが発生される。
【０１３５】
こうして、ステップＳ３３２の処理において、ＬＳＩチップ２４の領域２４ａのダイパッド３０と基板２２の領域２２ａのボール３４との間にネットが発生されると、ステップＳ３３４の処理においては、ステップＳ３０２の処理において分割された他の領域における処理が順次行われる。
【０１３６】
ステップＳ３３４の処理においては、まず、上記したＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとの場合と同様にして、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｂのダイパッド３０と基板２２の領域２２ｂのボール３４との間にネットが発生される。
【０１３７】
そして、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｃのダイパッド３０と基板２２の領域２２ｃのボール３４との間にネットが発生される。
【０１３８】
その後、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｄのダイパッド３０と基板２２の領域２２ｄのボール３４との間にネットが発生される。
【０１３９】
こうしてステップＳ３０６乃至ステップＳ３３２の処理が、ステップＳ３０２において分割された領域のそれぞれに行われると、ＬＳＩパッケージ２０のＬＳＩチップ２４の総数８４個のダイパッド３０と、基板２２の総数８４個のボール３４とがそれぞれ結び付けられ、ＬＳＩパッケージ２０におけるネットが完成して、このネットの自動発生処理を終了する。
【０１４０】
そして、図１６には、本発明によるネットの自動発生システム１０の演算部１２により実行されるネットの自動発生処理（図３ならびに図４参照）によって発生されたネットの一例を示す説明図が示されている。
【０１４１】
上記のようにして、本発明によるネットの自動発生システム１０のネットの自動発生処理によれば、ステップＳ３０２の処理において基板２２の２本の対角線ならびにＬＳＩチップ２４の２本の対角線それぞれによって、基板２２の領域とＬＳＩチップ２４の領域とが分割され、各領域のダイパッド３０とボール３４とがそれぞれ、所定のネットの引き出し方向に従った順位を有する段（Ｓｔｅｐ（ｎ））に分けられて（ステップＳ３０６）、Ｓｔｅｐ（ｎ）に位置するダイパッド３０やネットの端部ＣＥあるいはボール３４やネットの端部ＢＥから、Ｓｔｅｐ（ｎ＋１）の隙間にネットが順次発生されるので、ダイパッド３０とボール３４との間にネットが自動的に発生され、ネットの発生の処理の自動化ができる。
【０１４２】
このため、本発明によるネットの自動発生システム１０のネットの自動発生処理によれば、ネットの発生の処理を短時間で行うことができるようになる。
【０１４３】
また、図１５ならびに図１６に示すように、本発明によるネットの自動発生システム１０のネットの自動発生処理により自動的に発生されるネットは、ネットがクロスすることなく、また、各端子間に位置するネットの総数のばらつきもないので、ネットの緊密さの具合が一様な粗密のないパターンでネットの発生を行うことができる。このため、ＬＳＩパッケージの製造工程において、熱による歪みや、メッキ処理での流れなどの各種問題の発生が防止されて、歩留まりを向上することができる。
【０１４４】
なお、上記した実施の形態は、以下に示す（１）乃至（４）のように変形してもよい。
【０１４５】
（１）上記した実施の形態においては、ステップＳ３０６の処理からステップＳ３３２までの処理が、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄの順に行われて、４回繰り返されるようにしたが、これに限られるものではないことは勿論であり、順序を任意に変更して４回繰り返すようにしてもよい。
【０１４６】
また、ステップＳ３０６の処理からステップＳ３３２までの処理が、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄとに並行して行われるようにしてもよい。
【０１４７】
（２）上記した実施の形態においては、ＢＧＡのＦＣタイプのＬＳＩパッケージ（図２参照）の設計において、本発明によるネットの自動発生システム１０を用いるようにしたが、これに限られるものではないことは勿論であり、他のタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いるようにしてもよい。
【０１４８】
例えば、図１７（ａ）（ｂ）（ｃ）に示すようなダイパッドが配設されたＬＳＩチップを有するＬＳＩパッケージ、ＬＳＩチップ２４のダイパッド３０や基板２２のボール３４が千鳥格子状に位置するＬＳＩパッケージ、長方形形状の基板２２あるいはＬＳＩチップ２４を有するＬＳＩパッケージ、複数のＬＳＩチップ２４を有するＬＳＩパッケージ、Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｅ以外のＬＳＩパッケージなど、各種のＬＳＩパッケージの設計において、本発明によるネットの自動発生処理によりネットの発生を行うようにしてもよい。
【０１４９】
この際、所定のＬＳＩパッケージにおける、ＬＳＩパッケージの端子の個数ならびに配設位置と、ＬＳＩパッケージの端子以外の端子の個数ならびに配設位置とに応じた各種変更を行うようにするとよい。
【０１５０】
例えば、図３ならびに図４に示すネットの自動発生処理のフローチャートは、上記した実施の形態のような３つ段（Ｓｔｅｐ１、Ｓｔｅｐ２、Ｓｔｅｐ３）がある場合に対応して具体的に示されているが、この段（Ｓｔｅｐ（ｎ））の総数に応じた回数だけ所定の処理が繰り返されるように図３ならびに図４に示すネットの自動発生処理のフローチャートを変更してもよい。
【０１５１】
また、図１８に示すようなＢＧＡのワイヤボンドタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いるようにしてもよい。
【０１５２】
このＬＳＩパッケージ（ワイヤボンドタイプ）１２０’は、基板１２２’と、基板１２２’上に配設されたＬＳＩチップ１２４’とを有し、基板１２２’上に配設されたＬＳＩチップ１２４’が樹脂１２６’で封止されて構成されている。
【０１５３】
また、ＬＳＩチップ１２４’の表面１２４’ａには、ＬＳＩチップ１２４’の回路に接続されたダイパッド１３０’が配設されている。一方、基板１２２’の表面１２２’ａには、ワイヤボンドパッド１３２が配設されており、基板１２２’の裏面１２２’ｂには、ボール１３４’が配設されている。
【０１５４】
そして、ＬＳＩチップ１２４’のダイパッド１３０’と基板１２２’のワイヤボンドパッド１３２とがボンディングワイヤ１４０で接続され、ワイヤボンドパッド１３２とボール１３４’とが配線されている。さらに、こうしたダイパッド１３０’からワイヤボンドパッド１３２を介してボール１３４’まで至るＬＳＩパッケージ１２０’内の配線は、ボール１３４’を介してプリント基板２００上の配線と電気的に接続されるものである。
【０１５５】
このＢＧＡタイプのＬＳＩパッケージ１２０’の設計においては、このＬＳＩパッケージの端子以外の端子たるワイヤボンドパッド１３２とボール１３４’（ＬＳＩパッケージの端子）とを電気的に接続する線路を決定するために、ワイヤボンドパッド１３２とボール１３４’との間に、本発明によるネットの自動発生システム１０によりネットを発生させることができるものである。
【０１５６】
（３）上記した実施の形態においては、ステップＳ３０２の処理において、基板２２が所定の領域に分割されたときに、２本の対角線上に位置した６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆそれぞれを、三重の列のうち最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角線を境界に隣り合う２つの領域のうちの右側の領域、左側の領域、右側の領域に属するようにしたが、これに限られるものではないことは勿論であり、２本の対角線上に位置したボールは、所定の規則に従って対角線を境に隣り合う２つの領域のうちのいずれかに属するようにすればよい。
【０１５７】
また、図１７（ａ）（ｂ）（ｃ）に示すようなダイパッドが配設されたＬＳＩチップにおいても、２本の対角線上に位置したダイパッドは、所定の規則に従って対角線を境に隣り合う２つの領域のうちのいずれかに属するようにすればよい。
【０１５８】
（４）上記した実施の形態ならびに上記した（１）乃至（３）に示す変形例は、適宜に組み合わせるようにしてもよい。
【０１５９】
【発明の効果】
本発明は、以上説明したように構成されているので、ネットの発生の処理の自動化が図ることが可能になり、ネットの発生の処理を短時間で行うことができるようになるとともに、しかも、粗密のないパターンでネットの発生を行うことができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明によるネットの自動発生システムの実施の形態の一例の全体の構成を表すブロック構成図である。
【図２】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ（ＦＣタイプ）の一例を示す概略構成説明図であり、（ｂ）は、（ａ）におけるＡ矢視説明図が示されている。
【図３】本発明によるネットの自動発生システムの演算部により実行されるネットの自動発生処理を示すフローチャートである。
【図４】本発明によるネットの自動発生システムの演算部により実行されるネットの自動発生処理を示すフローチャートである。
【図５】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ネットの自動発生システムの演算部が、所定のＬＳＩパッケージに対するネットの自動発生処理を行なうために、データベースから端子データを読み出したときに、表示部の画面上に表示されるＬＳＩパッケージを示した説明図である。
【図６】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップの中心から放射状に基板の領域とＬＳＩチップの領域とをそれぞれ分割する場合を示した説明図である。
【図７】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、基板に配設されているボールが、分割された基板の領域のいずれの領域に属するものであるかを示した説明図である。
【図８】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、分割された各領域におけるネットの引き出し方向を示した説明図である。
【図９】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとを中心に表した説明図である。
【図１０】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、ダイパッド３０とボール３４とをそれぞれ、段（Ｓｔｅｐ（ｎ））に分ける場合を示す説明図である。
【図１１】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ１からＳｔｅｐ２にネットが発生された場合を示す説明図である。
【図１２】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、レジスタｃｎｔＰｉｎＣに記憶されるＬＳＩチップのＳｔｅｐ２のダイパッド３０とネットの端部との総和と、レジスタｃｎｔＰｉｎＢに記憶される基板におけるＳｔｅｐ２のボールとネットの端部との総和とをそれぞれ概念的に示した説明図である。
【図１３】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ２からＳｔｅｐ３にネットが発生された場合を示す説明図である。
【図１４】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ３のダイパッド、ボール、ネットの端子を示す説明図である。
【図１５】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、ダイパッドとボールとの間に発生されたネットを示す説明図である。
【図１６】本発明によるネットの自動発生システムの演算部１２により実行されるネットの自動発生処理によって発生されたネットの一例を示す説明図である。
【図１７】（ａ）（ｂ）（ｃ）は、ＬＳＩパッケージのＬＳＩチップの一例を示す概略構成説明図である。
【図１８】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ（ワイヤボンドタイプ）の一例を示す概略構成説明図であり、（ｂ）は、（ａ）におけるＢ矢視説明図が示されている。
【図１９】ＬＳＩパッケージのＬＳＩチップの他の例を示す説明図であり、本発明によるネットの自動発生処理により、ＬＳＩチップにおいて、Ｓｔｅｐ１からＳｔｅｐ２にネットが発生された場合を概念的に示した説明図である。
【符号の説明】
１０ 自動発生システム
１２ 演算部
１４ 表示制御部
１６ 表示部
１８ データベース
２０，１２０ ＬＳＩパッケージ
２２，１２２，１２２’ 基板
２２Ｂ，２２Ｒ，２２Ｔ，２２Ｌ 外郭部
２４，１２４，１２４’，１２６’ ＬＳＩチップ
２４Ｂ，２４Ｒ，２４Ｔ，２４Ｌ 外郭部
３０，１３０，１３０’ ダイパッド
３４，１３４，１３４’ ボール
１２０’ ＬＳＩパッケージ（ワイヤボンドタイプ）
１２２ａ，１２４ａ，１２２’ａ，１２４’ａ 表面
１２２ｂ，１２４ｂ，１２２’ｂ 裏面
１２６，１２６’ 樹脂
１３２ ワイヤボンドパッド
１４０ ボンディングワイヤ
２００ プリント基板
Ｃ１〜Ｃ１６，Ｂ１〜Ｂ１２ 隙間
ＣＥ１〜ＣＥ２１，ＢＥ１〜ＢＥ２５ ネットの端部
【発明の属する技術分野】
本発明は、ネットの自動発生方法およびそのシステムならびにプログラムに関し、さらに詳細には、高密度ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：大規模集積回路）パッケージ、特に、ＡＰ（Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｅ）の設計において利用して好適なネットの自動発生方法およびそのシステムならびにプログラムに関する。
【０００２】
なお、本明細書において、「ネット」とは、ＬＳＩパッケージにおいて、ＬＳＩパッケージの端子（例えば、ボール）と当該ＬＳＩパッケージの端子以外の端子（例えば、電子部品たるＬＳＩチップの端子）との論理的なつながりや、物理的に接続を行う際の「線路」の幅などの論理的な接続を意味する。
【０００３】
また、本明細書において、「線路」とは、ネットに基づいて実際にＬＳＩパッケージの端子とＬＳＩパッケージの端子以外の端子との間を電気的に接続するための電気的な配線たる導線パターンなどを意味する。
【０００４】
【従来の技術】
従来より、電子部品たるＬＳＩチップをプリント基板に実装するための各種ＬＳＩパッケージが知られている。
【０００５】
こうしたＬＳＩパッケージを用いた場合には、ＬＳＩチップの端子と電気的に接続されるＬＳＩパッケージの端子が、プリント基板上の端子と接続されることにより、ＬＳＩパッケージ内に配置されたＬＳＩチップに形成されている回路とプリント基板上の配線とが電気的に接続されるものである。
【０００６】
従って、ＬＳＩパッケージの設計に際しては、ＬＳＩパッケージ内における配線として、ＬＳＩチップの端子とＬＳＩパッケージの端子とを電気的に接続する線路を決定する必要がある。このため、ＬＳＩパッケージの設計に際しては、ＬＳＩチップの端子とＬＳＩパッケージの端子との間にネットを発生させる処理が行われている。
【０００７】
しかしながら、従来、ＬＳＩパッケージの設計においては、ＬＳＩチップの端子とＬＳＩパッケージの端子との間のネットの発生は、ＣＲＴなどの表示装置の画面上に表示されたＬＳＩチップの端子とＬＳＩパッケージの端子とを参照しながら、それぞれの端子を手動により個々に結び付けてネットを発生していた。
【０００８】
このように手動でＬＳＩチップの端子とＬＳＩパッケージの端子との間にネットを発生する従来の方法では、作業者がＬＳＩチップの端子とＬＳＩパッケージの端子とをそれぞれ目視確認しながら、それぞれの端子を順次結び付ける操作を行わなければならなかったので、ネットの発生に長時間要するという問題点があった。
【０００９】
また、従来の作業者の手動によるネットの発生においては、発生したネットがクロスしてしまったり、あるいは、各端子間に位置するネットの総数がばらついたりして、ネットの緊密さの具合に偏りが生じてしまう。このようにネットに粗密があると、ＬＳＩパッケージの製造工程において、熱による歪みなどの各種問題を生起することとなっていた。
【００１０】
つまり、従来の作業者の手動によるネットの発生においては、ネットの緊密さの具合が一様な粗密のないパターンでネットを発生させることが困難であるという問題点があった。
【００１１】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する問題点に鑑みてなされたものであり、その目的とするところは、ネットの発生の処理の自動化を図り、ネットの発生の処理を短時間で行うことができるようにするとともに、しかも、粗密のないパターンでネットの発生を行うことができるようにしたネットの自動発生方法およびそのシステムを提供しようとするものである。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明は、所定の段のＬＳＩパッケージの端子とＬＳＩパッケージの端子以外の端子とからそれぞれ、所定の段毎に隙間を通すようにしてネットの発生を順次自動的に行うので、ネットの発生の処理を短時間で行うことができるようになるとともに、粗密のないパターンでネットの発生を行うことができる。
【００１３】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明によるネットの自動発生方法およびそのシステムの実施の形態の一例を詳細に説明する。
【００１４】
図１には、本発明によるネットの自動発生システムの実施の形態の一例を表すブロック構成図が示されている。
【００１５】
このネットの自動発生システム１０は、例えば、コンピューターにより支援されたＣＡＤシステムたるＬＳＩパッケージ設計装置を構成する一つのシステムとして、ＬＳＩパッケージ設計装置内に組み込まれるものであり、コンピューターによって動作の制御が行われるものである。
【００１６】
なお、ＬＳＩパッケージ設計装置は、所定のＬＳＩパッケージの端子データを格納したデータベース１８と、ＣＲＴなどにより構成される表示部１６とを有するものである。
【００１７】
データベース１８に格納された端子データは、ＬＳＩパッケージ設計装置において設計される所定のＬＳＩパッケージのＬＳＩチップの端子の個数や配置位置を示す端子情報と、ＬＳＩパッケージの端子の個数や配置位置を示すＬＳＩパッケージの端子情報とにより構成されるものである。
【００１８】
そして、ネットの自動発生システム１０は、データベース１８から端子データを読み出し、端子データに基づいてネットを自動的に発生する処理を行う演算部１２と、演算部１２の処理により発生されたネットを表示部１６の画面上に表示するための指示を与える表示制御部１４とを有して構成されている。
【００１９】
なお、以下においては、説明を簡略化して理解を容易にするために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）のＦＣ（Ｆｌｉｐ Ｃｈｉｐ）タイプのＬＳＩパッケージの設計を例として、当該ＢＧＡタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いる場合の処理について説明するものとする。
【００２０】
図２（ａ）には、ＢＧＡタイプのＬＳＩパッケージ（ＦＣタイプ）の一例を示す概略構成説明図が示されており、図２（ｂ）には、図２（ａ）におけるＡ矢視図が示されている。
【００２１】
このＢＧＡタイプのＬＳＩパッケージ１２０は、基板１２２と、基板１２２上に配設されたＬＳＩチップ１２４とを有し、基板１２２上に配設されたＬＳＩチップ１２４が樹脂１２６で封止されて構成されている。
【００２２】
また、ＬＳＩチップ１２４の裏面１２４ｂには、ＬＳＩチップ１２４の回路に接続されたダイパッド１３０が配設されている。一方、基板１２２の裏面１２２ｂには、ボール１３４が配設されている。
【００２３】
そして、ＬＳＩチップ１２４のダイパッド１３０とボール１３４とが配線されている。さらに、こうしたダイパッド１３０からボール１３４まで至るＬＳＩパッケージ１２０内の配線は、ボール１３４を介してプリント基板２００上の配線と電気的に接続されるものである。
【００２４】
このＢＧＡタイプのＬＳＩパッケージ１２０においては、ＬＳＩチップのダイパッド１３０がＬＳＩチップ１２４の端子であり、ダイパッド１３０と電気的に接続されるボール１３４がＬＳＩパッケージの端子である。
【００２５】
このようなＬＳＩパッケージ１２０（ＦＣタイプ）の設計に際し、ダイパッド１３０とボール１３４とを電気的に接続する線路を決定するために、ダイパッド１３０（ＬＳＩチップの端子）とボール１３４（ＬＳＩパッケージの端子）との間にネットを発生させる処理が行われるものである。
【００２６】
以上の構成において、図３乃至図１５を参照しながら、本発明によるネットの自動発生システム１０のネットの自動発生処理内容の説明を行うものとする。
【００２７】
図３ならびに図４には、本発明によるネットの自動発生システム１０の演算部１２により実行されるネットの自動発生処理のフローチャートが示されており、図５乃至図１５には、ネットの自動発生処理の動作を概念的に示した説明図が示されている。
【００２８】
この図３ならびに図４に示すネットの自動発生処理のフローチャートは、所定のＬＳＩパッケージ１２０を処理対象として起動されて実行されるものである。なお、所定のＬＳＩパッケージ１２０は、例えば、ＬＳＩパッケージの設計装置において設計対象とされていて、既に、ＬＳＩチップ１２４に配設されるダイパッド１３０の個数とその配設位置が設定されるとともに、基板１２２に配設されるボール１３４の個数とその配設位置が設定されているものである。
【００２９】
つまり、本発明のネットの自動発生システム１０によりネットの自動発生処理が行われる際には、既に、所定のＬＳＩパッケージ１２０の端子データが、データベース１８に格納されているものである。
【００３０】
このため、ネットの自動発生システム１０の演算部１２が、所定のＬＳＩパッケージ１２０に対するネットの自動発生処理を行なうために、データベース１８から端子データを読み出すと、表示部１６の画面上には、図５に示す状態のＬＳＩパッケージ２０が表示される。
【００３１】
このＬＳＩパッケージ２０は、端子データの端子情報が示す個数のダイパッド３０が所定の位置に配設されているとともに、ＬＳＩパッケージの端子情報が示す個数のボール３４が所定の位置に配設されている。
【００３２】
なお、この表示部１６の画面上のＬＳＩパッケージ２０（図５参照）は、ＬＳＩパッケージの設計装置において設計対象となされている所定のＬＳＩパッケージ１２０（図２参照）に対応するものである。従って、図５以降の各図に示す構成において、図２に示す構成と同一または相当する構成については図２と同一の符号を用いて示すことにより、その構成ならびに作用の詳細な説明は省略するものとする。
【００３３】
ここで、この実施の形態においてネットの自動発生処理が行われるＬＳＩパッケージ２０は、図５に示すような正方形形状の基板２２の中心に配設された正方形形状のＬＳＩチップ２４を有するものとする。
【００３４】
また、総数８４個のダイパッド３０が、ＬＳＩチップ２４の外郭部２４Ｂ、２４Ｒ、２４Ｔ、２４Ｌにそれぞれ沿って三重の列に整列されて配設され、総数８４個のボール３４が、基板２２の外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌにそれぞれ沿って三重の列に整列されて配設されているものとする。
【００３５】
また、演算部１２のランダム・アクセス・メモリ（ＲＡＭ）などにより構成される所定の記憶領域には、各種レジスタ群が設定されており、本発明の実施に関連するレジスタとしては、以下に示すものがある。なお、以下の説明においては、各レジスタの内容（データなど）は、特に断らない限り、同一のラベル名で表すものとする。
【００３６】
（１）レジスタｃｎｔＰｉｎＣ
このレジスタは、ＬＳＩチップ２４における後述するＳｔｅｐ（ｎ）のダイパッド３０とネットの端部ＣＥとの総和が記憶されるレジスタである。
【００３７】
（２）レジスタｃｎｔＰｉｎＢ
このレジスタは、基板２２における後述するＳｔｅｐ（ｎ）のボール３４とネットの端部ＢＥとの総和が記憶されるレジスタである。
【００３８】
（３）レジスタｃｎｔＣｒａｃｋＣ
このレジスタは、ＬＳＩチップ２４における後述するＳｔｅｐ（ｎ＋１）の隙間の総数が記憶されるレジスタである。
【００３９】
（４）レジスタｃｎｔＣｒａｃｋＢ
このレジスタは、基板２２における後述するＳｔｅｐ（ｎ＋１）の隙間の総数が記憶されるレジスタである。
【００４０】
（５）レジスタｃｎｔＮｅｔＣ
このレジスタは、レジスタｃｎｔＰｉｎＣに記憶された値を、レジスタｃｎｔＣｒａｃｋＣに記憶された値で割った商が記憶されるレジスタである。
【００４１】
（６）レジスタｃｎｔＮｅｔＢ
このレジスタは、レジスタｃｎｔＰｉｎＢに記憶された値を、レジスタｃｎｔＣｒａｃｋＢに記憶された値で割った商が記憶されるレジスタである。
【００４２】
まず、本発明によるネットの自動発生システム１０のネットの自動発生処理の概要について説明すると、ＬＳＩチップ２４の中心から放射状に基板２２の領域とＬＳＩチップ２４の領域とを分割し、分割された各領域のダイパッド３０とボール３４とが、それぞれＬＳＩチップ２４の中心に対して所定の位置に配設された一群の段（Ｓｔｅｐ（ｎ））に分けられて、各段のダイパッド３０からはボール３４に近づく方向で、また、各段のボール３４からはダイパッド３０に近づく方向で、それぞれＳｔｅｐ（ｎ）毎に隙間を通すようにしてネットの発生が順次行われ、これによりダイパッド３０（ＬＳＩチップの端子）とボール３４（ＬＳＩパッケージの端子）との間にネットが自動的に発生されるものである。
【００４３】
図３ならびに図４に示すネットの自動発生処理のフローチャートが起動されると、まず、ステップＳ３０２において、正方形形状の基板２２の２本の対角線ならびに正方形形状のＬＳＩチップ２４の２本の対角線（図６における一点鎖線参照）のそれぞれによって、基板２２の正方形形状の領域とＬＳＩチップ２４の正方形形状の領域とをそれぞれ分割する（図６参照）。
【００４４】
これら基板２２の２本の対角線ならびにＬＳＩチップ２４の２本の対角線（図６における一点鎖線参照）の交点、即ち、ＬＳＩチップ２４の中心（図６参照）から放射状に領域の分割が行われると、ＬＳＩチップ２４は、ＬＳＩチップ２４の外郭部２４Ｂ側の領域２４ａと、外郭部２４Ｒ側の領域２４ｂと、外郭部２４Ｔ側の領域２４ｃと、外郭部２４Ｌ側の領域２４ｄとの４つの領域に分割されることになる。
【００４５】
また、基板２２は、基板２２の外郭部２２Ｂ側の領域２２ａと、外郭部２２Ｒ側の領域２２ｂと、外郭部２２Ｔ側の領域２２ｃと、外郭部２２Ｌ側の領域２２ｄとの４つの領域に分割されることになる。
【００４６】
この際、ＬＳＩチップ２４に配設されている総数８４個のダイパッド３０は、４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄ内にそれぞれ位置し、その位置する領域に属するものとする。
【００４７】
一方、基板２２に配設されている総数８４個のボール３４は、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのいずれかに属するようにして分けられる。
【００４８】
より詳細には、４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄ内にそれぞれ位置するボール３４は、その位置する領域に属するものとする。また、２本の対角線（図６における一点鎖線参照）上に位置したボール３４は、対角線を境に隣り合う２つの領域のうちのいずれかに属するものとする。
【００４９】
例えば、基板２２の領域２２ａについて説明すると、図６において黒色の塗りつぶしで示された１８個のボール３４は、これらが位置している領域２２ａに属するものとなる。一方、２本の対角線上に位置し図６において斜線で示された６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、領域２２ａあるいは領域２２ｂ、または、領域２２ａあるいは領域２２ｄに属するものとなる。
【００５０】
この実施の形態においては、これら２本の対角線上に位置した６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、総数８４個のボール３４の外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに沿った三重の列のうちのいずれの列に位置するかに応じて、対角線を境界にして隣り合う２つの領域のうちのいずれの領域に属するがか決定されるようになされている。
【００５１】
具体的には、三重の列のうち最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角線を境界に隣り合う２つの領域のうちの右側の領域、左側の領域、右側の領域というように交互に属するようになされている（図６における矢印参照）。
【００５２】
つまり、２本の対角線上の６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆはそれぞれ、最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列のボール３４Ａとボール３４Ｄとは、対角線を境に隣り合う２つの領域のうちの右側の領域に属するようになるので、ボール３４Ａは領域２２ａに属し、ボール３４Ｄは領域２２ｂに属する。
【００５３】
外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌから２列目のボール３４Ｂとボール３４Ｅとは、対角線を境に隣り合う２つの領域のうちの左側の領域に属するようになるので、ボール３４Ｂは領域２２ｄに属し、ボール３４Ｅは領域２２ａに属する。
【００５４】
そして、外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌから３列目のボール３４Ｃとボール３４Ｆとは、対角線を境に隣り合う２つの領域のうちの右側の領域に属するようになるので、ボール３４Ｃは領域２２ａに属し、ボール３４Ｆは領域２２ｂに属する。
【００５５】
この結果、基板２２に配設されている総数８４個のボール３４のうち、図７において破線で囲まれた総数２１個のボール３４が領域２２ａに属する。また、上記した領域２２ａと同様にして、領域２２ｂ、領域２２ｃならびに領域２２ｄについてもそれぞれ、総数２１個ずつのボール３４が属するようになる（図７における破線参照）。
【００５６】
このようにしてステップＳ３０２の処理においては、ＬＳＩチップ２４が４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄに分割され、それぞれの領域２４ａ、２４ｂ、２４ｃ、２４ｄにダイパッド３０が２１個ずつ分けられるとともに、基板２２が４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄに分割され、それぞれの領域２２ａ、２２ｂ、２２ｃ、２２ｄにボール３４が２１個ずつ分けられる（図７参照）。
【００５７】
このステップＳ３０２の処理が終了すると、ステップＳ３０４の処理に進み、各領域それぞれについて、ネットの引き出し方向を決定する。このネットの引き出し方向に関しては、ダイパッド３０（ＬＳＩチップの端子）とボール３４（ＬＳＩパッケージの端子）とを互いにネットで結び付けることになるので、ＬＳＩチップ２４におけるネットの引き出し方向と、基板２２におけるネットの引き出し方向とが互いに向かい合うようにして決定されるものである（図８参照）。
【００５８】
つまり、ＬＳＩチップ２４の４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄのそれぞれにおいては、ボール３４に近づく方向、即ち、ＬＳＩチップ２４の中心（図８参照）からそれぞれ外郭部２４Ｂ、２４Ｒ、２４Ｔ、２４Ｌに向かう方向（図８における黒色の塗りつぶし矢印方向）を、ネットの引き出し方向とする。
【００５９】
一方、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのそれぞれにおいては、ダイパッド３０に近づく方向、即ち、外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２ＬからそれぞれＬＳＩチップ２４の中心（図８参照）に向かう方向（図８における斜線矢印方向）を、ネットの引き出し方向とする。
【００６０】
ここで、図９乃至図１５には、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとを中心に表した説明図が示されている。従って、図９乃至図１５において網掛けで示された２１個のダイパッド３０（ダイパッド３０−１〜３０−２１）は、ＬＳＩチップ２４の領域２４ａに属するダイパッド３０である。また、図９乃至図１５において網掛けで示された２１個のボール３４（ボール３４−１〜３４−２１）は、基板２２の領域２２ａに属するボール３４であり、白抜きで示されたボール３４は、基板２２の領域２２ａ以外の領域２２ｂあるいは領域２２ｄに属するボール３４である。
【００６１】
次に、ステップＳ３０４の処理に続いて、ステップＳ３０６の処理においては、ＬＳＩチップ２４の４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄのうちの領域２４ａと、基板２２の４つの領域２２ａ、２２ｂ、２２ｃ、２２ｄのうちの領域２２ａとについて、ダイパッド３０とボール３４とをそれぞれ、段（Ｓｔｅｐ（ｎ）：ただし、「ｎ」は正の整数。）に分ける。この際、複数のＳｔｅｐ（ｎ）は、ステップＳ３０４の処理において決定されたネットの引き出し方向に従い、Ｓｔｅｐ１、Ｓｔｅｐ２、・・・、Ｓｔｅｐ（ｎ）となり、所定の順位を有するものである。
【００６２】
その結果、ＬＳＩチップ２４の領域２４ａにおいては、ネットの引き出し方向たるＬＳＩチップ２４の中心から外郭部２４Ｂに向かう方向（図９乃至図１５における黒色の塗りつぶし矢印方向）に沿って、ＬＳＩチップ２４の中心に近い側から順次、Ｓｔｅｐ１，Ｓｔｅｐ２ならびにＳｔｅｐ３の３つの段に、総数２１個のダイパッド３０が７個ずつ分けられる。
【００６３】
より詳細には、ダイパッド３０−１，ダイパッド３０−２，ダイパッド３０−３，ダイパッド３０−４，ダイパッド３０−５，ダイパッド３０−６，ダイパッド３０−７が、ＬＳＩチップ２４の中心に最も近いＳｔｅｐ１となる。
【００６４】
また、ダイパッド３０−８，ダイパッド３０−９，ダイパッド３０−１０，ダイパッド３０−１１，ダイパッド３０−１２，ダイパッド３０−１３，ダイパッド３０−１４が、Ｓｔｅｐ１に比べてＬＳＩチップ２４の中心から離れているＳｔｅｐ２となる。
【００６５】
そして、ダイパッド３０−１５，ダイパッド３０−１６，ダイパッド３０−１７，ダイパッド３０−１８，ダイパッド３０−１９，ダイパッド３０−２０，ダイパッド３０−２１が、ＬＳＩチップ２４の中心から最も離れているＳｔｅｐ３となる。
【００６６】
従って、基板２２の領域２２ａのボール３４には、Ｓｔｅｐ３が最も近く、次いでＳｔｅｐ２、Ｓｔｅｐ１の順に遠くなっている。
【００６７】
一方、基板２２の領域２２ａにおいては、ネットの引き出し方向たる外郭部２２ＢからＬＳＩチップ２４の中心に向かう方向（図９乃至図１５における斜線矢印方向）に沿って、ＬＳＩチップ２４の中心から離れている側、即ち、外郭部２２Ｂに近い側から順次、Ｓｔｅｐ１，Ｓｔｅｐ２ならびにＳｔｅｐ３の３つの段に、総数２１個のボール３４が分けられる。
【００６８】
より詳細には、ボール３４−１，３４−２，３４−３，３４−４，３４−５，３４−６，３４−７，３４−８，３４−９が、ＬＳＩチップ２４の中心から最も離れているＳｔｅｐ１となる。
【００６９】
また、ボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６が、Ｓｔｅｐ１に比べてＬＳＩチップ２４の中心に近いＳｔｅｐ２となる。
【００７０】
そして、ボール３４−１７，３４−１８，３４−１９，３４−２０，３４−２１が、ＬＳＩチップ２４の中心に最も近いＳｔｅｐ３となる。
【００７１】
従って、ＬＳＩチップ２４の領域２４ａのダイパッド３０には、Ｓｔｅｐ３が最も近く、次いでＳｔｅｐ２、Ｓｔｅｐ１の順に遠くなっている。
【００７２】
なお、このステップＳ３０６の処理からステップＳ３３２までの処理は、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄのそれぞれについて順次行われる（後述するステップＳ３３４参照）。
【００７３】
ステップＳ３０６の処理を終了すると、ステップＳ３０８の処理に進み、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１のダイパッド３０とネットの端部との総和が決定される。図１０に示すように、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１には総数７のダイパッド３０−１，３０−２，３０−３，３０−４，３０−５，３０−６，３０−７が位置している。また、ネットは発生されていないので、Ｓｔｅｐ１にはネットの端部ＣＥは位置していない。従って、Ｓｔｅｐ１のダイパッド３０の総数「７」がレジスタｃｎｔＰｉｎＣに記憶される。
【００７４】
また、ステップＳ３０８の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ１のボール３４とネットの端部との総和が決定される。図１０に示すように、基板２２の領域２２ａにおいて、Ｓｔｅｐ１には総数９のボール３４−１，３４−２，３４−３，３４−４，３４−５，３４−６，３４−７，３４−８，３４−９が位置している。また、ネットは発生されていないので、Ｓｔｅｐ１にはネットの端部ＢＥは位置していない。従って、Ｓｔｅｐ１のボール３４の総数「９」がレジスタｃｎｔＰｉｎＢに記憶される。
【００７５】
ステップＳ３０８の処理に続いて、ステップＳ３１０の処理に進み、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１（＝Ｓｔｅｐ（ｎ））の次のＳｔｅｐ２（＝Ｓｔｅｐ（ｎ＋１））の隙間の総数が決定される。
【００７６】
ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ２において、隣り合うダイパッド３０間に形成された間隔を隙間とする。さらに、Ｓｔｅｐ２のダイパッド３０と２本の対角線（図１０における一点鎖線参照）との間に形成された間隔も隙間とする。
【００７７】
つまり、図１０に示すように、総数７のＳｔｅｐ２のダイパッド３０−８，３０−９，３０−１０，３０−１１，３０−１２，３０−１３，３０−１４の間隔は、ダイパッド３０−８とダイパッド３０−９との間隔、ダイパッド３０−９とダイパッド３０−１０との間隔、ダイパッド３０−１０とダイパッド３０−１１との間隔、ダイパッド３０−１１とダイパッド３０−１２との間隔、ダイパッド３０−１２とダイパッド３０−１３との間隔、ダイパッド３０−１３とダイパッド３０−１４との間隔の６つである。
【００７８】
加えて、Ｓｔｅｐ２のダイパッド３０のうちの最も左側に位置するダイパッド３０−８と対角線との間隔と、Ｓｔｅｐ２のダイパッド３０のうちの最も右側に位置するダイパッド３０−１４と対角線との間隔との２つ間隔がある。
【００７９】
従って、ダイパッド３０同志の６つの間隔と、ダイパッド３０と２本の対角線との２つの間隔との総和である「８」がＳｔｅｐ２の隙間の総数となる（図１０における隙間Ｃ１，隙間Ｃ２，隙間Ｃ３，隙間Ｃ４，隙間Ｃ５，隙間Ｃ６，隙間Ｃ７，隙間Ｃ８参照）。そして、このＳｔｅｐ２の隙間の総数「８」が、レジスタｃｎｔＣｒａｃｋＣに記憶される。
【００８０】
また、ステップＳ３１０の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ１（＝Ｓｔｅｐ（ｎ））の次のＳｔｅｐ２（＝Ｓｔｅｐ（ｎ＋１））の隙間の総数が決定される。
【００８１】
ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ２において、隣り合うボール３４間に形成された間隔を隙間とする。さらに、Ｓｔｅｐ２のボール３４と２本の対角線（図１０における一点鎖線参照）との間に形成された間隔も隙間とする。
【００８２】
つまり、図１０に示すように、総数７のＳｔｅｐ２のボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６の間隔は、ボール３４−１０とボール３４−１１との間隔、ボール３４−１１とボール３４−１２との間隔、ボール３４−１２とボール３４−１３との間隔、ボール３４−１３とボール３４−１４との間隔、ボール３４−１４とボール３４−１５との間隔、ボール３４−１５とボール３４−１６との間隔、ボール３４−１６とボール３４−１７との間隔の６つである。
【００８３】
加えて、Ｓｔｅｐ２のボールのうちの最も左側に位置するボール３４−１０と対角線（ここでは、当該対角線上に位置している領域２２ｄのボール３４）との間隔が１つある。
【００８４】
従って、ボール３４同志の６つの間隔と、ボール３４と対角線との１つの間隔との総和である「７」がＳｔｅｐ２の隙間の総数となる（図１０における隙間Ｂ１，隙間Ｂ２，隙間Ｂ３，隙間Ｂ４，隙間Ｂ５，隙間Ｂ６，隙間Ｂ７参照）。そして、このＳｔｅｐ２の隙間の総数「７」が、レジスタｃｎｔＣｒａｃｋＢに記憶される。
【００８５】
ステップＳ３１０の処理が終了すると、ステップＳ３１２の処理に進んで、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値と、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値とを比較する処理を行う。
【００８６】
このステップＳ３１２における比較処理の結果、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値より小さいと判断された場合には、ステップＳ３１４の処理へ進む。
【００８７】
一方、このステップＳ３１２における比較処理の結果、このステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値以上であると判断された場合には、ステップＳ３１６の処理へ進む。
【００８８】
ここで、ステップＳ３１２の比較処理が、図１０に示すＬＳＩチップ２４の領域２４ａについて行われた場合には、Ｓｔｅｐ１のダイパッド３０の総数７とＳｔｅｐ２の隙間の総数８とが比較処理されることになる。その結果、Ｓｔｅｐ１のダイパッド３０の総数７がＳｔｅｐ２の隙間の総数８より少ないので、ステップＳ３１４の処理へ進む。
【００８９】
そして、ステップＳ３１４の処理においては、Ｓｔｅｐ１のダイパッド３０それぞれから、最も近いＳｔｅｐ２の隙間にネットを発生する。
【００９０】
この場合には、ダイパッド３０−１から隙間Ｃ１にネットが発生され、ダイパッド３０−２から隙間Ｃ２にネットが発生され、ダイパッド３０−３から隙間Ｃ３にネットが発生され、ダイパッド３０−４から隙間Ｃ４にネットが発生され、ダイパッド３０−５から隙間Ｃ５にネットが発生され、ダイパッド３０−６から隙間Ｃ６にネットが発生され、ダイパッド３０−７から隙間Ｃ７にネットが発生される。
【００９１】
つまり、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８それぞれには、ダイパッド３０−１，３０−２，３０−３，３０−４，３０−５，３０−６，３０−７それぞれから発生されたネットが１本のみ位置するか、あるいは、ネットが位置していないか（図１１における隙間Ｃ８参照）のいずれかになる。
【００９２】
ここで、例えば、ＬＳＩチップにおけるダイパッドの配置が図１９に示すような場合には、Ｓｔｅｐ１のダイパッド３０それぞれから、最も近いＳｔｅｐ２の隙間にネットが発生される。その結果、Ｓｔｅｐ２の隙間にはそれぞれ、ダイパッドそれぞれから発生されたネットが１本、あるいは３本位置するか、または、ネットが位置していないかのいずれかになる。
【００９３】
一方、ステップＳ３１６の処理においては、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値を、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶された値で割った商がレジスタｃｎｔＮｅｔＣに記憶される。
【００９４】
そして、ステップＳ３１６の処理に続いて、ステップＳ３１８の処理においては、Ｓｔｅｐ１のダイパッド３０のそれぞれから、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットを発生する。
【００９５】
ここで、ステップＳ３１８の処理においては、既にステップＳ３１２の処理において、レジスタｃｎｔＰｉｎＣに記憶された値が、レジスタｃｎｔＣｒａｃｋＣに記憶された値以上であると判断されている。即ち、Ｓｔｅｐ１のダイパッド３０の総数とＳｔｅｐ２の隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１のダイパッド３０の総数に比べてＳｔｅｐ２の隙間の総数の方が少ない状態にある。
【００９６】
ここで、ステップＳ３１６の処理においてレジスタｃｎｔＮｅｔＣに記憶された値に基づいて、
Ｓｔｅｐ２の全ての隙間は、少なくとも
レジスタｃｎｔＮｅｔＣに記憶された値
本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間と、当該中央に位置する隙間に隣り合う左右両側の隙間毎に順次に、
レジスタｃｎｔＮｅｔＣに記憶された値＋１
本のネットが位置するようにする。
【００９７】
ステップＳ３１８またはステップＳ３１４の処理が終了すると、ステップＳ３２０の処理に進んで、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値と、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値とを比較する処理を行う（図４参照）。
【００９８】
このステップＳ３２０における比較処理の結果、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値より小さいと判断された場合には、ステップＳ３２２の処理へ進む。
【００９９】
一方、このステップＳ３２０における比較処理の結果、このステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値が、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値以上であると判断された場合には、ステップＳ３２４の処理へ進む。
【０１００】
ここで、ステップＳ３２０の比較処理が、図１０に示す基板２２の領域２２ａについて行われた場合には、Ｓｔｅｐ１のボール３４の総数９とＳｔｅｐ２の隙間の総数７とが比較処理されることになる。その結果、Ｓｔｅｐ１のボール３４の総数９がＳｔｅｐ２の隙間の総数７より多いので、ステップＳ３２４の処理へ進む。
【０１０１】
そして、ステップＳ３２２の処理においては、Ｓｔｅｐ１のボール３４それぞれから、最も近いＳｔｅｐ２の隙間にネットを発生する。
【０１０２】
一方、ステップＳ３２４の処理においては、ステップＳ３０８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値を、ステップＳ３１０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶された値で割った商がレジスタｃｎｔＮｅｔＢに記憶される。
【０１０３】
例えば、図１０に示す基板２２の領域２２ａの場合は、レジスタｃｎｔＰｉｎＢの値（即ち、Ｓｔｅｐ１のボール３４の総数）は「９」で、レジスタｃｎｔＣｒａｃｋＢの値（即ち、Ｓｔｅｐ２の隙間の総数）は「７」である。従って、９／７≒１．３がレジスタｃｎｔＮｅｔＢに記憶される。
【０１０４】
そして、ステップＳ３２４の処理に続いて、ステップＳ３２６の処理においては、Ｓｔｅｐ１のボール３４のそれぞれから、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットを発生する。
【０１０５】
より詳細には、まず、Ｓｔｅｐ２の７つの隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７それぞれ、少なくともレジスタｃｎｔＮｅｔＢに記憶された値の１．３本、即ち、１本のネットは位置するようにする。ここで、７本分のネットが位置する隙間が確保されることになる。
【０１０６】
そして、さらに、Ｓｔｅｐ２の７つの隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７のうち中央に位置する隙間Ｂ４と、当該中央に位置する隙間Ｂ４に隣り合う左右両側の隙間毎に順次、隙間Ｂ３、隙間Ｂ５、隙間Ｂ２、隙間Ｂ６、隙間１、隙間７というように左右交互に、レジスタｃｎｔＮｅｔＢに記憶された値＋１の２．３本、即ち、２本のネットが位置するようにする。
【０１０７】
これにより、残りの２本分のネットが位置する隙間が確保され、Ｓｔｅｐ１の９個のボール３４からの９本のネットを全て、Ｓｔｅｐ２の７つの隙間に位置させることができる。つまり、中央に位置する隙間Ｂ４と、隙間Ｂ４の左側に位置する隙間Ｂ３とにはそれぞれ、ネットが２本位置するようにし、その他の隙間Ｂ１，Ｂ２，Ｂ５，Ｂ６，Ｂ７には、ネットが１本位置するようにする。
【０１０８】
従って、ボール３４−１から隙間Ｂ１にネットが発生され、ボール３４−２から隙間Ｂ２にネットが発生され、ボール３４−３から隙間Ｂ３にネットが発生され、ボール３４−４から隙間Ｂ３にネットが発生され、ボール３４−５から隙間Ｂ４にネットが発生され、ボール３４−６から隙間Ｂ４にネットが発生され、ボール３４−７から隙間Ｂ５にネットが発生され、ボール３４−８から隙間Ｂ６にネットが発生され、ボール３４−９から隙間Ｂ７にネットが発生され、Ｓｔｅｐ２の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。
【０１０９】
このように、ステップＳ３２６の処理においては、既にステップＳ３２０の処理において、レジスタｃｎｔＰｉｎＢに記憶された値が、レジスタｃｎｔＣｒａｃｋＢに記憶された値以上であると判断されている。即ち、Ｓｔｅｐ１のボール３４の総数とＳｔｅｐ２の隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１のボール３４の総数に比べてＳｔｅｐ２の隙間の総数の方が少ない状態にある。
【０１１０】
ここで、ステップＳ３２４の処理においてレジスタｃｎｔＮｅｔＢに記憶された値に基づいて、
Ｓｔｅｐ２の全ての隙間は、少なくとも
レジスタｃｎｔＮｅｔＢに記憶された値
本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間と、当該中央に位置する隙間に隣り合う左右両側の隙間毎に順次に、
レジスタｃｎｔＮｅｔＢに記憶された値＋１
本のネットが位置するようにする。
【０１１１】
そして、ステップＳ３２２またはステップＳ３２６の処理が終了すると、ステップＳ３２８の処理に進む。
【０１１２】
ステップＳ３２８の処理においては、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ２のダイパッド３０とネットの端部ＣＥとの総和が決定される。
【０１１３】
図１２に示すように、ＬＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ２には総数７のダイパッド３０−８，３０−９，３０−１０，３０−１１，３０−１２，３０−１３，３０−１４が位置している。さらに、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７にはそれぞれ、ステップＳ３１４の処理において発生された総数７のネットの端部ＣＥ１，ＣＥ２，ＣＥ３，ＣＥ４，ＣＥ５，ＣＥ６，ＣＥ７が位置している。
【０１１４】
従って、Ｓｔｅｐ２のダイパッド３０の総数７と、ネットの端部ＣＥの総数７との総和「１４」がレジスタｃｎｔＰｉｎＣに記憶される。
【０１１５】
また、ステップＳ３２８の処理においては、基板２２の領域２２ａにおいて、Ｓｔｅｐ２のボール３４とネットの端部ＢＥとの総和が決定される。
【０１１６】
図１２に示すように、基板２２の領域２２ａにおいて、Ｓｔｅｐ２には総数７のボール３４−１０，３４−１１，３４−１２，３４−１３，３４−１４，３４−１５，３４−１６が位置している。さらに、Ｓｔｅｐ２の隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７にはそれぞれ、ステップＳ３２６の処理において発生された総数９のネットの端部ＢＥ１，ＢＥ２，ＢＥ３，ＢＥ４，ＢＥ５，ＢＥ６，ＢＥ７，ＢＥ８，ＢＥ９が位置している。
【０１１７】
従って、Ｓｔｅｐ２のボール３４の総数７と、ネットの端部ＢＥの総数９との総和「１６」がレジスタｃｎｔＰｉｎＢに記憶される。
【０１１８】
ステップＳ３２８の処理に続いて、ステップＳ３３０の処理においては、Ｓｔｅｐ２とＳｔｅｐ３との間で、上記したステップＳ３１０乃至ステップＳ３２６と同様の処理が行われる（図１２ならび図１３参照）。
【０１１９】
具体的に、ＬＳＩチップ２４の領域２４ａにおいては、ステップＳ３１０の処理と同様な処理により、Ｓｔｅｐ２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔｅｐ（ｎ＋１））たるＳｔｅｐ３の隙間の総数「８」がレジスタｃｎｔＣｒａｃｋＣに記憶される。
【０１２０】
そして、ステップＳ３１２の処理と同様な処理により、ステップＳ３２８の処理においてレジスタｃｎｔＰｉｎＣに記憶された値「１４」と、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」とを比較する処理を行う。
【０１２１】
この比較処理の結果、レジスタｃｎｔＰｉｎＣに記憶された値「１４」が、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」以上なので、ステップＳ３１６の処理と同様な処理により、レジスタｃｎｔＰｉｎＣに記憶された値「１４」を、レジスタｃｎｔＣｒａｃｋＣに記憶された値「８」で割った商「１．７５」がレジスタｃｎｔＮｅｔＣに記憶される。
【０１２２】
従って、ステップＳ３１８の処理と同様な処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。つまり、中央に位置する隙間Ｃ１２，Ｃ１３と、隙間Ｃ１２，Ｃ１３の左側に位置する隙間Ｃ１１、右側に位置する隙間Ｃ１４、左側に位置する隙間Ｃ１０、右側に位置する隙間Ｃ１５にはそれぞれ、ネットが２本（＝レジスタｃｎｔＮｅｔＣ＋１）位置するようにし、その他の隙間Ｃ９，Ｃ１６には、ネットが１本（＝レジスタｃｎｔＮｅｔＣ）位置するようにする。
【０１２３】
従って、図１２ならびに図１３に示すように、ネットの端部ＣＥ１から隙間Ｃ９にネットが発生され、ダイパッド３０−８から隙間Ｃ１０にネットが発生され、ネットの端部ＣＥ２から隙間Ｃ１０にネットが発生され、ダイパッド３０−９から隙間Ｃ１１にネットが発生され、ネットの端部ＣＥ３から隙間Ｃ１１にネットが発生され、ダイパッド３０−１０から隙間Ｃ１２にネットが発生され、ネットの端部ＣＥ４から隙間Ｃ１２にネットが発生され、ダイパッド３０−１１から隙間Ｃ１３にネットが発生され、ネットの端部ＣＥ５から隙間Ｃ１３にネットが発生され、ダイパッド３０−１２から隙間Ｃ１４にネットが発生され、ネットの端部ＣＥ６から隙間Ｃ１４にネットが発生され、ダイパッド３０−１３から隙間Ｃ１５にネットが発生され、ネットの端部ＣＥ７から隙間Ｃ１５にネットが発生され、ダイパッド３０−１４から隙間Ｃ１６にネットが発生される。
【０１２４】
また、基板２２の領域２２ａにおいては、ステップＳ３１０の処理と同様な処理により、Ｓｔｅｐ２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔｅｐ（ｎ＋１））たるＳｔｅｐ３の隙間の総数「５」がレジスタｃｎｔＣｒａｃｋＢに記憶される。
【０１２５】
そして、ステップＳ３２０の処理と同様な処理により、ステップＳ３２８の処理においてレジスタｃｎｔＰｉｎＢに記憶された値「１６」と、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」とを比較する処理を行う。
【０１２６】
この比較処理の結果、レジスタｃｎｔＰｉｎＢに記憶された値「１６」が、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」以上なので、ステップＳ３２４の処理と同様な処理により、レジスタｃｎｔＰｉｎＢに記憶された値「１６」を、レジスタｃｎｔＣｒａｃｋＢに記憶された値「５」で割った商「３．６」がレジスタｃｎｔＮｅｔＢに記憶される。
【０１２７】
従って、ステップＳ３２６の処理と同様な処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多くのネットが位置するようにしてネットが発生される。つまり、中央に位置する隙間Ｂ１０にはネットが４本（＝レジスタｃｎｔＮｅｔＢ＋１）位置するようにし、その他の隙間Ｂ８，Ｂ９，Ｂ１１，Ｂ１２には、ネットが３本（＝レジスタｃｎｔＮｅｔＢ）位置するようにする。
【０１２８】
従って、図１２ならびに図１３に示すように、ネットの端部ＢＥ１から隙間Ｂ８にネットが発生され、ボール３４−１０から隙間Ｂ８にネットが発生され、ネットの端部ＢＥ２から隙間Ｂ８にネットが発生され、ボール３４−１１から隙間Ｂ９にネットが発生され、ネットの端部ＢＥ３から隙間Ｂ９にネットが発生され、
ネットの端部ＢＥ４から隙間Ｂ９にネットが発生され、ボール３４−１２から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ５から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ６から隙間Ｂ１０にネットが発生され、ボール３４−１３から隙間Ｂ１０にネットが発生され、ネットの端部ＢＥ７から隙間Ｂ１１にネットが発生され、ボール３４−１４から隙間Ｂ１１にネットが発生され、ネットの端部ＢＥ８から隙間Ｂ１１にネットが発生され、ボール３４−１５から隙間Ｂ１２にネットが発生され、ネットの端部ＢＥ９から隙間Ｂ１２にネットが発生され、ボール３４−１６から隙間Ｂ１２にネットが発生される。
【０１２９】
ステップＳ３３０の処理に続いて、ステップＳ３３２の処理においては、ＬＳＩチップ２４の領域２４ａのＳｔｅｐ３におけるダイパッド３０ならびにネットの端部ＣＥと、基板２２の領域２２ａのＳｔｅｐ３のボール３４ならびにネットの端部ＢＥとを順次結び付けてネットを発生する。
【０１３０】
この実施の形態においては、ＬＳＩチップ２４ならびに基板２２の左側から、順次１本ずつ結び付けてネットが発生されるようになされている。
【０１３１】
具体的には、図１４に示すように、ＬＳＩチップ２４の領域２４ａのＳｔｅｐ３には、総数７のダイパッド３０−１５，３０−１６，３０−１７，３０−１８，３０−１９，３０−２０，３０−２１が位置している。また、総数１４のネットの端部ＣＥ８，ＣＥ９，ＣＥ１０，ＣＥ１１，ＣＥ１２，ＣＥ１３，ＣＥ１４，ＣＥ１５，ＣＥ１６，ＣＥ１７，ＣＥ１８，ＣＥ１９，ＣＥ２０，ＣＥ２１が位置している。
【０１３２】
一方、基板２２の領域２２ａのＳｔｅｐ３には、総数５のボール３４−１７，３４−１８，３４−１９，３４−２０，３４−２１が位置している。また、総数１６のネットの端部ＢＥ１０，ＢＥ１１，ＢＥ１２，ＢＥ１３，ＢＥ１４，ＢＥ１５，ＢＥ１６，ＢＥ１７，ＢＥ１８，ＢＥ１９，ＢＥ２０，ＢＥ２１，ＢＥ２２，ＢＥ２３，ＢＥ２４，ＢＥ２５が位置している。
【０１３３】
そして、上記したダイパッド３０ならびにネットの端部ＣＥと、ボール３４ならびにネットの端部ＢＥとを結び付けるようにして、ＬＳＩチップ２４ならびに基板２２の左側から順次１本ずつネットが発生される。
【０１３４】
その結果、図１５に示すように、ＬＳＩチップ２４の領域２４ａのダイパッド３０−１と基板２２の領域２２ａのボール３４−１７との間にネットが発生され、同様に、ダイパッド３０−２とボール３４−２との間、ダイパッド３０−３とボール３４−３との間、ダイパッド３０−４とボール３４−１２との間、ダイパッド３０−５とボール３４−１３との間、ダイパッド３０−６とボール３４−１４との間、ダイパッド３０−７とボール３４−１５との間、ダイパッド３０−８とボール３４−１０との間、ダイパッド３０−９とボール３４−１１との間、ダイパッド３０−１０とボール３４−１９との間、ダイパッド３０−１１とボール３４−６との間、ダイパッド３０−１２とボール３４−７との間、ダイパッド３０−１３とボール３４−２１との間、ダイパッド３０−１４とボール３４−１６との間、ダイパッド３０−１５とボール３４−１との間、ダイパッド３０−１６とボール３４−１８との間、ダイパッド３０−１７とボール３４−４との間、ダイパッド３０−１８とボール３４−５との間、ダイパッド３０−１９とボール３４−２０との間、ダイパッド３０−２０とボール３４−８との間、ダイパッド３０−２１とボール３４−９との間にネットが発生される。
【０１３５】
こうして、ステップＳ３３２の処理において、ＬＳＩチップ２４の領域２４ａのダイパッド３０と基板２２の領域２２ａのボール３４との間にネットが発生されると、ステップＳ３３４の処理においては、ステップＳ３０２の処理において分割された他の領域における処理が順次行われる。
【０１３６】
ステップＳ３３４の処理においては、まず、上記したＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとの場合と同様にして、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｂのダイパッド３０と基板２２の領域２２ｂのボール３４との間にネットが発生される。
【０１３７】
そして、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｃのダイパッド３０と基板２２の領域２２ｃのボール３４との間にネットが発生される。
【０１３８】
その後、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄとにおいて、ステップＳ３０６乃至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４の領域２４ｄのダイパッド３０と基板２２の領域２２ｄのボール３４との間にネットが発生される。
【０１３９】
こうしてステップＳ３０６乃至ステップＳ３３２の処理が、ステップＳ３０２において分割された領域のそれぞれに行われると、ＬＳＩパッケージ２０のＬＳＩチップ２４の総数８４個のダイパッド３０と、基板２２の総数８４個のボール３４とがそれぞれ結び付けられ、ＬＳＩパッケージ２０におけるネットが完成して、このネットの自動発生処理を終了する。
【０１４０】
そして、図１６には、本発明によるネットの自動発生システム１０の演算部１２により実行されるネットの自動発生処理（図３ならびに図４参照）によって発生されたネットの一例を示す説明図が示されている。
【０１４１】
上記のようにして、本発明によるネットの自動発生システム１０のネットの自動発生処理によれば、ステップＳ３０２の処理において基板２２の２本の対角線ならびにＬＳＩチップ２４の２本の対角線それぞれによって、基板２２の領域とＬＳＩチップ２４の領域とが分割され、各領域のダイパッド３０とボール３４とがそれぞれ、所定のネットの引き出し方向に従った順位を有する段（Ｓｔｅｐ（ｎ））に分けられて（ステップＳ３０６）、Ｓｔｅｐ（ｎ）に位置するダイパッド３０やネットの端部ＣＥあるいはボール３４やネットの端部ＢＥから、Ｓｔｅｐ（ｎ＋１）の隙間にネットが順次発生されるので、ダイパッド３０とボール３４との間にネットが自動的に発生され、ネットの発生の処理の自動化ができる。
【０１４２】
このため、本発明によるネットの自動発生システム１０のネットの自動発生処理によれば、ネットの発生の処理を短時間で行うことができるようになる。
【０１４３】
また、図１５ならびに図１６に示すように、本発明によるネットの自動発生システム１０のネットの自動発生処理により自動的に発生されるネットは、ネットがクロスすることなく、また、各端子間に位置するネットの総数のばらつきもないので、ネットの緊密さの具合が一様な粗密のないパターンでネットの発生を行うことができる。このため、ＬＳＩパッケージの製造工程において、熱による歪みや、メッキ処理での流れなどの各種問題の発生が防止されて、歩留まりを向上することができる。
【０１４４】
なお、上記した実施の形態は、以下に示す（１）乃至（４）のように変形してもよい。
【０１４５】
（１）上記した実施の形態においては、ステップＳ３０６の処理からステップＳ３３２までの処理が、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄの順に行われて、４回繰り返されるようにしたが、これに限られるものではないことは勿論であり、順序を任意に変更して４回繰り返すようにしてもよい。
【０１４６】
また、ステップＳ３０６の処理からステップＳ３３２までの処理が、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の領域２２ｄとに並行して行われるようにしてもよい。
【０１４７】
（２）上記した実施の形態においては、ＢＧＡのＦＣタイプのＬＳＩパッケージ（図２参照）の設計において、本発明によるネットの自動発生システム１０を用いるようにしたが、これに限られるものではないことは勿論であり、他のタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いるようにしてもよい。
【０１４８】
例えば、図１７（ａ）（ｂ）（ｃ）に示すようなダイパッドが配設されたＬＳＩチップを有するＬＳＩパッケージ、ＬＳＩチップ２４のダイパッド３０や基板２２のボール３４が千鳥格子状に位置するＬＳＩパッケージ、長方形形状の基板２２あるいはＬＳＩチップ２４を有するＬＳＩパッケージ、複数のＬＳＩチップ２４を有するＬＳＩパッケージ、Ａｄｖａｎｃｅｄ Ｐａｃｋａｇｅ以外のＬＳＩパッケージなど、各種のＬＳＩパッケージの設計において、本発明によるネットの自動発生処理によりネットの発生を行うようにしてもよい。
【０１４９】
この際、所定のＬＳＩパッケージにおける、ＬＳＩパッケージの端子の個数ならびに配設位置と、ＬＳＩパッケージの端子以外の端子の個数ならびに配設位置とに応じた各種変更を行うようにするとよい。
【０１５０】
例えば、図３ならびに図４に示すネットの自動発生処理のフローチャートは、上記した実施の形態のような３つ段（Ｓｔｅｐ１、Ｓｔｅｐ２、Ｓｔｅｐ３）がある場合に対応して具体的に示されているが、この段（Ｓｔｅｐ（ｎ））の総数に応じた回数だけ所定の処理が繰り返されるように図３ならびに図４に示すネットの自動発生処理のフローチャートを変更してもよい。
【０１５１】
また、図１８に示すようなＢＧＡのワイヤボンドタイプのＬＳＩパッケージの設計において、本発明によるネットの自動発生システム１０を用いるようにしてもよい。
【０１５２】
このＬＳＩパッケージ（ワイヤボンドタイプ）１２０’は、基板１２２’と、基板１２２’上に配設されたＬＳＩチップ１２４’とを有し、基板１２２’上に配設されたＬＳＩチップ１２４’が樹脂１２６’で封止されて構成されている。
【０１５３】
また、ＬＳＩチップ１２４’の表面１２４’ａには、ＬＳＩチップ１２４’の回路に接続されたダイパッド１３０’が配設されている。一方、基板１２２’の表面１２２’ａには、ワイヤボンドパッド１３２が配設されており、基板１２２’の裏面１２２’ｂには、ボール１３４’が配設されている。
【０１５４】
そして、ＬＳＩチップ１２４’のダイパッド１３０’と基板１２２’のワイヤボンドパッド１３２とがボンディングワイヤ１４０で接続され、ワイヤボンドパッド１３２とボール１３４’とが配線されている。さらに、こうしたダイパッド１３０’からワイヤボンドパッド１３２を介してボール１３４’まで至るＬＳＩパッケージ１２０’内の配線は、ボール１３４’を介してプリント基板２００上の配線と電気的に接続されるものである。
【０１５５】
このＢＧＡタイプのＬＳＩパッケージ１２０’の設計においては、このＬＳＩパッケージの端子以外の端子たるワイヤボンドパッド１３２とボール１３４’（ＬＳＩパッケージの端子）とを電気的に接続する線路を決定するために、ワイヤボンドパッド１３２とボール１３４’との間に、本発明によるネットの自動発生システム１０によりネットを発生させることができるものである。
【０１５６】
（３）上記した実施の形態においては、ステップＳ３０２の処理において、基板２２が所定の領域に分割されたときに、２本の対角線上に位置した６個のボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆそれぞれを、三重の列のうち最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角線を境界に隣り合う２つの領域のうちの右側の領域、左側の領域、右側の領域に属するようにしたが、これに限られるものではないことは勿論であり、２本の対角線上に位置したボールは、所定の規則に従って対角線を境に隣り合う２つの領域のうちのいずれかに属するようにすればよい。
【０１５７】
また、図１７（ａ）（ｂ）（ｃ）に示すようなダイパッドが配設されたＬＳＩチップにおいても、２本の対角線上に位置したダイパッドは、所定の規則に従って対角線を境に隣り合う２つの領域のうちのいずれかに属するようにすればよい。
【０１５８】
（４）上記した実施の形態ならびに上記した（１）乃至（３）に示す変形例は、適宜に組み合わせるようにしてもよい。
【０１５９】
【発明の効果】
本発明は、以上説明したように構成されているので、ネットの発生の処理の自動化が図ることが可能になり、ネットの発生の処理を短時間で行うことができるようになるとともに、しかも、粗密のないパターンでネットの発生を行うことができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明によるネットの自動発生システムの実施の形態の一例の全体の構成を表すブロック構成図である。
【図２】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ（ＦＣタイプ）の一例を示す概略構成説明図であり、（ｂ）は、（ａ）におけるＡ矢視説明図が示されている。
【図３】本発明によるネットの自動発生システムの演算部により実行されるネットの自動発生処理を示すフローチャートである。
【図４】本発明によるネットの自動発生システムの演算部により実行されるネットの自動発生処理を示すフローチャートである。
【図５】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ネットの自動発生システムの演算部が、所定のＬＳＩパッケージに対するネットの自動発生処理を行なうために、データベースから端子データを読み出したときに、表示部の画面上に表示されるＬＳＩパッケージを示した説明図である。
【図６】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップの中心から放射状に基板の領域とＬＳＩチップの領域とをそれぞれ分割する場合を示した説明図である。
【図７】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、基板に配設されているボールが、分割された基板の領域のいずれの領域に属するものであるかを示した説明図である。
【図８】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、分割された各領域におけるネットの引き出し方向を示した説明図である。
【図９】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとを中心に表した説明図である。
【図１０】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、ダイパッド３０とボール３４とをそれぞれ、段（Ｓｔｅｐ（ｎ））に分ける場合を示す説明図である。
【図１１】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ１からＳｔｅｐ２にネットが発生された場合を示す説明図である。
【図１２】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、レジスタｃｎｔＰｉｎＣに記憶されるＬＳＩチップのＳｔｅｐ２のダイパッド３０とネットの端部との総和と、レジスタｃｎｔＰｉｎＢに記憶される基板におけるＳｔｅｐ２のボールとネットの端部との総和とをそれぞれ概念的に示した説明図である。
【図１３】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ２からＳｔｅｐ３にネットが発生された場合を示す説明図である。
【図１４】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ３のダイパッド、ボール、ネットの端子を示す説明図である。
【図１５】本発明によるネットの自動発生処理の動作を概念的に示した説明図であり、ＬＳＩチップ２４の領域２４ａと基板２２の領域２２ａとにおいて、ダイパッドとボールとの間に発生されたネットを示す説明図である。
【図１６】本発明によるネットの自動発生システムの演算部１２により実行されるネットの自動発生処理によって発生されたネットの一例を示す説明図である。
【図１７】（ａ）（ｂ）（ｃ）は、ＬＳＩパッケージのＬＳＩチップの一例を示す概略構成説明図である。
【図１８】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ（ワイヤボンドタイプ）の一例を示す概略構成説明図であり、（ｂ）は、（ａ）におけるＢ矢視説明図が示されている。
【図１９】ＬＳＩパッケージのＬＳＩチップの他の例を示す説明図であり、本発明によるネットの自動発生処理により、ＬＳＩチップにおいて、Ｓｔｅｐ１からＳｔｅｐ２にネットが発生された場合を概念的に示した説明図である。
【符号の説明】
１０ 自動発生システム
１２ 演算部
１４ 表示制御部
１６ 表示部
１８ データベース
２０，１２０ ＬＳＩパッケージ
２２，１２２，１２２’ 基板
２２Ｂ，２２Ｒ，２２Ｔ，２２Ｌ 外郭部
２４，１２４，１２４’，１２６’ ＬＳＩチップ
２４Ｂ，２４Ｒ，２４Ｔ，２４Ｌ 外郭部
３０，１３０，１３０’ ダイパッド
３４，１３４，１３４’ ボール
１２０’ ＬＳＩパッケージ（ワイヤボンドタイプ）
１２２ａ，１２４ａ，１２２’ａ，１２４’ａ 表面
１２２ｂ，１２４ｂ，１２２’ｂ 裏面
１２６，１２６’ 樹脂
１３２ ワイヤボンドパッド
１４０ ボンディングワイヤ
２００ プリント基板
Ｃ１〜Ｃ１６，Ｂ１〜Ｂ１２ 隙間
ＣＥ１〜ＣＥ２１，ＢＥ１〜ＢＥ２５ ネットの端部
Claims (6)
- 分割手段と、
段設定手段と、
第１の比較手段と、
第２の比較手段と、
第１のネット発生手段と、
第２のネット発生手段と、
第３の比較手段と、
第４の比較手段と、
第３のネット発生手段と、
第４のネット発生手段と、
第５のネット発生手段と
を有するネットの自動発生システムによって、ＬＳＩチップを配設したＬＳＩパッケージにおいて、前記ＬＳＩチップの複数の端子のそれぞれと前記ＬＳＩパッケージの複数の端子のそれぞれとの論理的接続関係を示すネットを発生するネットの自動発生方法において、
前記分割手段が、前記ＬＳＩパッケージの領域と前記ＬＳＩパッケージに配設したＬＳＩチップの領域とを、前記ＬＳＩチップの中心から放射状に延長する分割線により分割する第１の段階と、
前記段設定手段が、前記第１の段階において分割した領域毎に、前記ＬＳＩチップの中心から前記ＬＳＩチップの外郭に向かう方向にそって順位を有するようにして前記ＬＳＩチップの端子群を１つの段とし、前記ＬＳＩパッケージの外郭から前記ＬＳＩチップの中心に向かう方向にそって順位を有するようにして前記ＬＳＩパッケージの端子群を１つの段とする第２の段階と、
前記第１の比較手段が、前記ＬＳＩチップの最先の順位の段に位置する端子の総数と、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記最先の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第３の段階と、
前記第２の比較手段が、前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数と、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記最先の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第４の段階と、
前記第１のネット発生手段が、
前記第３の段階における比較処理の結果、前記ＬＳＩチップの最先の順位の段に位置する端子の総数が、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩチップの最先の順位の段に位置する端子から、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記第３の段階における比較処理の結果、前記ＬＳＩチップの最先の順位の段に位置する端子の総数が、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩチップの最先の順位の段に位置する端子から、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第５の段階と、
前記第２のネット発生手段が、
前記第４の段階における比較処理の結果、前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数が、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩパッケージの最先の順位の段に位置する端子から、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記第４の段階における比較処理の結果、前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数が、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩパッケージの最先の順位の段に位置する端子から、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第６の段階と、
前記第３の比較手段が、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数と、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第７の段階と、
前記第４の比較手段が、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数と、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第８の段階と、
前記第３のネット発生手段が、
前記第７の段階における比較処理の結果、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記第７の段階における比較処理の結果、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第９の段階と、
前記第４のネット発生手段が、
前記第８の段階における比較処理の結果、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記第８の段階における比較処理の結果、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第１０の段階と、
前記ＬＳＩチップの最後の順位に位置する段の隙間にネットが発生するまで前記第７の段階と前記第９の段階とを繰り返し行い、前記ＬＳＩパッケージの最後の順位に位置する段の隙間にネットが発生するまで前記第８の段階と前記第１０の段階とを繰り返し行い、前記第５のネット発生手段が、前記ＬＳＩチップの最後の順位に位置する段に位置する端子とネットの端部とを、前記ＬＳＩパッケージの最後の順位に位置する段に位置する端子とネットの端部とに順次結び付けてネットを発生する第１１の段階と
を有することを特徴とするネットの自動発生方法。 - 請求項１に記載のネットの自動発生方法において、
前記ＬＳＩチップの端子が、ダイパッドまたはダイパッドに接続されるワイヤボンドパッドである
ことを特徴とするネットの自動発生方法。 - ＬＳＩチップを配設したＬＳＩパッケージにおいて、前記ＬＳＩチップの複数の端子のそれぞれと前記ＬＳＩパッケージの複数の端子のそれぞれとの論理的接続関係を示すネットを発生するネットの自動発生システムにおいて、
前記ＬＳＩパッケージの領域と前記ＬＳＩパッケージに配設したＬＳＩチップの領域とを、前記ＬＳＩチップの中心から放射状に延長する分割線により分割する分割手段と、
前記分割手段により分割した領域毎に、前記ＬＳＩチップの中心から前記ＬＳＩチップの外郭に向かう方向にそって順位を有するようにして前記ＬＳＩチップの端子群を１つの段とし、前記ＬＳＩパッケージの外郭から前記ＬＳＩチップの中心に向かう方向にそって順位を有するようにして前記ＬＳＩパッケージの端子群を１つの段とする段設定手段と、
前記段設定手段により設定された前記ＬＳＩチップの最先の順位の段に位置する端子の総数と、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記最先の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第１の比較手段と、
前記段設定手段により設定された前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数と、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記最先の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第２の比較手段と、
前記第１の比較手段による比較の結果、
前記ＬＳＩチップの最先の順位の段に位置する端子の総数が、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩチップの最先の順位の段に位置する端子から、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記ＬＳＩチップの最先の順位の段に位置する端子の総数が、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩチップの最先の順位の段に位置する端子から、前記ＬＳＩチップの前記最先の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第１のネット発生手段と、
前記第２の比較手段による比較の結果、
前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数が、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩパッケージの最先の順位の段に位置する端子から、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記ＬＳＩパッケージの最先の順位の段に位置する端子の総数が、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩパッケージの最先の順位の段に位置する端子から、前記ＬＳＩパッケージの前記最先の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第２のネット発生手段と、
前記段設定手段により設定された前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数と、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第３の比較手段と、
前記段設定手段により設定された前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数と、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する互いに隣り合う端子と端子との間隔と前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する前記分割線に隣接する端子と前記分割線との間隔との総和に等しい隙間の総数とを比較する第４の比較手段と、
前記第３の比較手段による比較の結果、
前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩチップの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩチップの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第３のネット発生手段と、
前記第４の比較手段による比較の結果、
前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数より小さい場合には、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち最も近い隙間にネットをそれぞれ発生し、
前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部との総数が、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間の総数以上の場合には、前記ＬＳＩパッケージの最先の順位の段以外の段に位置する端子とネットの端部とから、前記ＬＳＩパッケージの最先の順位の段以外の段から順位が１つ後段に位置する隙間のうち中央に位置する隙間に多くのネットが位置するようにして各隙間にネットをそれぞれ発生する第４のネット発生手段と、
前記第３のネット発生手段が前記ＬＳＩチップの最後の順位に位置する段の隙間にネットを発生させ、前記第４のネット発生手段が前記ＬＳＩパッケージの最後の順位に位置する段の隙間にネットを発生させたとき、前記ＬＳＩチップの最後の順位に位置する段に位置する端子とネットの端部とを、前記ＬＳＩパッケージの最後の順位に位置する段に位置する端子とネットの端部とに順次結び付けてネットを発生する第５のネット発生手段と
を有することを特徴とするネットの自動発生システム。 - 請求項３に記載のネットの自動発生システムにおいて、
前記ＬＳＩチップの端子が、ダイパッドまたはダイパッドに接続されるワイヤボンドパッドである
ことを特徴とするネットの自動発生システム。 - 請求項１または請求項２のいずれか１項に記載のネットの自動発生方法をコンピューターに実行させるためのプログラム。
- 請求項３または請求項４のいずれか１項に記載のネットの自動発生システムとしてコンピューターを機能させるためのプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069347A JP4472198B2 (ja) | 2001-03-12 | 2001-03-12 | ネットの自動発生方法およびそのシステムならびにプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069347A JP4472198B2 (ja) | 2001-03-12 | 2001-03-12 | ネットの自動発生方法およびそのシステムならびにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002269165A JP2002269165A (ja) | 2002-09-20 |
| JP4472198B2 true JP4472198B2 (ja) | 2010-06-02 |
Family
ID=18927390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069347A Expired - Lifetime JP4472198B2 (ja) | 2001-03-12 | 2001-03-12 | ネットの自動発生方法およびそのシステムならびにプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4472198B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4508947B2 (ja) * | 2005-05-30 | 2010-07-21 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置の自動設計方法および自動設計装置 |
| JP4859470B2 (ja) * | 2006-01-31 | 2012-01-25 | 富士通セミコンダクター株式会社 | 半導体装置の設計方法及び装置、並びにプログラム |
-
2001
- 2001-03-12 JP JP2001069347A patent/JP4472198B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002269165A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US7496878B2 (en) | Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package | |
| JP3786398B2 (ja) | 半導体パッケージの配線方法 | |
| JP4472198B2 (ja) | ネットの自動発生方法およびそのシステムならびにプログラム | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JPH04256338A (ja) | 集積回路の自動レイアウト方式 | |
| US7397256B2 (en) | Automatic design method for semiconductor device | |
| JPH09172143A (ja) | 半導体集積回路装置及びそのテスト方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP3097668B2 (ja) | 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置 | |
| JP2803800B2 (ja) | 半導体集積回路装置の配線方法 | |
| JP2956271B2 (ja) | 集積回路設計方法 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2912300B2 (ja) | Ａｓｉｃのレイアウト方法 | |
| JPS63161638A (ja) | 半導体集積回路の電源配線方法 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JPH096826A (ja) | 半導体集積回路の設計方法 | |
| JPS61214543A (ja) | ゲ−トアレイ | |
| US6446247B1 (en) | Optimization of printed wire circuitry on a single surface using a circle diameter | |
| JPH0529459A (ja) | 端子位置決定方法 | |
| JPH0831580B2 (ja) | 集積回路の配置設計方法 | |
| JPH04291743A (ja) | 半導体集積回路の設計支援装置 | |
| JPH0443665A (ja) | 半導体装置及びその製造方法 | |
| JPH05136263A (ja) | 機能ブロツク配置方法 | |
| JPH07134732A (ja) | Ｌｓｉ電源配線レイアウトシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100303 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4472198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160312 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |