JP2002269165A - ネットの自動発生方法およびそのシステムならびにプログラム - Google Patents

ネットの自動発生方法およびそのシステムならびにプログラム

Info

Publication number
JP2002269165A
JP2002269165A JP2001069347A JP2001069347A JP2002269165A JP 2002269165 A JP2002269165 A JP 2002269165A JP 2001069347 A JP2001069347 A JP 2001069347A JP 2001069347 A JP2001069347 A JP 2001069347A JP 2002269165 A JP2002269165 A JP 2002269165A
Authority
JP
Japan
Prior art keywords
net
lsi
lsi package
terminals
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001069347A
Other languages
English (en)
Other versions
JP4472198B2 (ja
Inventor
Masanobu Iwata
昌伸 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zuken Inc
Original Assignee
Zuken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zuken Inc filed Critical Zuken Inc
Priority to JP2001069347A priority Critical patent/JP4472198B2/ja
Publication of JP2002269165A publication Critical patent/JP2002269165A/ja
Application granted granted Critical
Publication of JP4472198B2 publication Critical patent/JP4472198B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ネットの発生の処理の自動化を図るようにす
る。 【解決手段】ＬＳＩパッケージの領域とＬＳＩチップの
領域とを、ＬＳＩパッケージの所定の位置から放射状に
所定の領域に分割する第１の段階と、分割された所定の
領域毎に、ＬＳＩパッケージの所定の位置に対して配設
されたＬＳＩパッケージの端子以外の端子群を１つの段
とするとともに、ＬＳＩパッケージの所定の位置に対し
て配設されたＬＳＩパッケージの端子群を１つの段とす
る第２の段階と、所定の段のＬＳＩパッケージの端子以
外の端子から、所定の段に比べてＬＳＩパッケージの端
子に近いＬＳＩパッケージの端子以外の端子からなる段
の隣り合う端子と端子との間に形成された隙間にネット
を発生するとともに、所定の段のＬＳＩパッケージの端
子から、所定の段に比べてＬＳＩパッケージの端子以外
の端子に近い段の隣り合う端子と端子との間に形成され
た隙間にネットを発生する第３の段階とを有する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ネットの自動発生
方法およびそのシステムならびにプログラムに関し、さ
らに詳細には、高密度ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ
Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ：大規模集積
回路）パッケージ、特に、ＡＰ（Ａｄｖａｎｃｅｄ Ｐ
ａｃｋａｇｅ）の設計において利用して好適なネットの
自動発生方法およびそのシステムならびにプログラムに
関する。
【０００２】なお、本明細書において、「ネット」と
は、ＬＳＩパッケージにおいて、ＬＳＩパッケージの端
子（例えば、ボール）と当該ＬＳＩパッケージの端子以
外の端子（例えば、電子部品たるＬＳＩチップの端子）
との論理的なつながりや、物理的に接続を行う際の「線
路」の幅などの論理的な接続を意味する。
【０００３】また、本明細書において、「線路」とは、
ネットに基づいて実際にＬＳＩパッケージの端子とＬＳ
Ｉパッケージの端子以外の端子との間を電気的に接続す
るための電気的な配線たる導線パターンなどを意味す
る。
【０００４】
【従来の技術】従来より、電子部品たるＬＳＩチップを
プリント基板に実装するための各種ＬＳＩパッケージが
知られている。
【０００５】こうしたＬＳＩパッケージを用いた場合に
は、ＬＳＩチップの端子と電気的に接続されるＬＳＩパ
ッケージの端子が、プリント基板上の端子と接続される
ことにより、ＬＳＩパッケージ内に配置されたＬＳＩチ
ップに形成されている回路とプリント基板上の配線とが
電気的に接続されるものである。
【０００６】従って、ＬＳＩパッケージの設計に際して
は、ＬＳＩパッケージ内における配線として、ＬＳＩチ
ップの端子とＬＳＩパッケージの端子とを電気的に接続
する線路を決定する必要がある。このため、ＬＳＩパッ
ケージの設計に際しては、ＬＳＩチップの端子とＬＳＩ
パッケージの端子との間にネットを発生させる処理が行
われている。
【０００７】しかしながら、従来、ＬＳＩパッケージの
設計においては、ＬＳＩチップの端子とＬＳＩパッケー
ジの端子との間のネットの発生は、ＣＲＴなどの表示装
置の画面上に表示されたＬＳＩチップの端子とＬＳＩパ
ッケージの端子とを参照しながら、それぞれの端子を手
動により個々に結び付けてネットを発生していた。
【０００８】このように手動でＬＳＩチップの端子とＬ
ＳＩパッケージの端子との間にネットを発生する従来の
方法では、作業者がＬＳＩチップの端子とＬＳＩパッケ
ージの端子とをそれぞれ目視確認しながら、それぞれの
端子を順次結び付ける操作を行わなければならなかった
ので、ネットの発生に長時間要するという問題点があっ
た。
【０００９】また、従来の作業者の手動によるネットの
発生においては、発生したネットがクロスしてしまった
り、あるいは、各端子間に位置するネットの総数がばら
ついたりして、ネットの緊密さの具合に偏りが生じてし
まう。このようにネットに粗密があると、ＬＳＩパッケ
ージの製造工程において、熱による歪みなどの各種問題
を生起することとなっていた。
【００１０】つまり、従来の作業者の手動によるネット
の発生においては、ネットの緊密さの具合が一様な粗密
のないパターンでネットを発生させることが困難である
という問題点があった。
【００１１】
【発明が解決しようとする課題】本発明は、上記したよ
うな従来の技術の有する問題点に鑑みてなされたもので
あり、その目的とするところは、ネットの発生の処理の
自動化を図り、ネットの発生の処理を短時間で行うこと
ができるようにするとともに、しかも、粗密のないパタ
ーンでネットの発生を行うことができるようにしたネッ
トの自動発生方法およびそのシステムを提供しようとす
るものである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、所定の段のＬＳＩパッケージの端子とＬ
ＳＩパッケージの端子以外の端子とからそれぞれ、所定
の段毎に隙間を通すようにしてネットの発生を順次自動
的に行うので、ネットの発生の処理を短時間で行うこと
ができるようになるとともに、粗密のないパターンでネ
ットの発生を行うことができる。
【００１３】
【発明の実施の形態】以下、添付の図面を参照しなが
ら、本発明によるネットの自動発生方法およびそのシス
テムの実施の形態の一例を詳細に説明する。
【００１４】図１には、本発明によるネットの自動発生
システムの実施の形態の一例を表すブロック構成図が示
されている。
【００１５】このネットの自動発生システム１０は、例
えば、コンピューターにより支援されたＣＡＤシステム
たるＬＳＩパッケージ設計装置を構成する一つのシステ
ムとして、ＬＳＩパッケージ設計装置内に組み込まれる
ものであり、コンピューターによって動作の制御が行わ
れるものである。
【００１６】なお、ＬＳＩパッケージ設計装置は、所定
のＬＳＩパッケージの端子データを格納したデータベー
ス１８と、ＣＲＴなどにより構成される表示部１６とを
有するものである。
【００１７】データベース１８に格納された端子データ
は、ＬＳＩパッケージ設計装置において設計される所定
のＬＳＩパッケージのＬＳＩチップの端子の個数や配置
位置を示す端子情報と、ＬＳＩパッケージの端子の個数
や配置位置を示すＬＳＩパッケージの端子情報とにより
構成されるものである。
【００１８】そして、ネットの自動発生システム１０
は、データベース１８から端子データを読み出し、端子
データに基づいてネットを自動的に発生する処理を行う
演算部１２と、演算部１２の処理により発生されたネッ
トを表示部１６の画面上に表示するための指示を与える
表示制御部１４とを有して構成されている。
【００１９】なお、以下においては、説明を簡略化して
理解を容易にするために、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ
Ａｒｒａｙ）のＦＣ（Ｆｌｉｐ Ｃｈｉｐ）タイプの
ＬＳＩパッケージの設計を例として、当該ＢＧＡタイプ
のＬＳＩパッケージの設計において、本発明によるネッ
トの自動発生システム１０を用いる場合の処理について
説明するものとする。
【００２０】図２（ａ）には、ＢＧＡタイプのＬＳＩパ
ッケージ（ＦＣタイプ）の一例を示す概略構成説明図が
示されており、図２（ｂ）には、図２（ａ）におけるＡ
矢視図が示されている。
【００２１】このＢＧＡタイプのＬＳＩパッケージ１２
０は、基板１２２と、基板１２２上に配設されたＬＳＩ
チップ１２４とを有し、基板１２２上に配設されたＬＳ
Ｉチップ１２４が樹脂１２６で封止されて構成されてい
る。
【００２２】また、ＬＳＩチップ１２４の裏面１２４ｂ
には、ＬＳＩチップ１２４の回路に接続されたダイパッ
ド１３０が配設されている。一方、基板１２２の裏面１
２２ｂには、ボール１３４が配設されている。
【００２３】そして、ＬＳＩチップ１２４のダイパッド
１３０とボール１３４とが配線されている。さらに、こ
うしたダイパッド１３０からボール１３４まで至るＬＳ
Ｉパッケージ１２０内の配線は、ボール１３４を介して
プリント基板２００上の配線と電気的に接続されるもの
である。
【００２４】このＢＧＡタイプのＬＳＩパッケージ１２
０においては、ＬＳＩチップのダイパッド１３０がＬＳ
Ｉチップ１２４の端子であり、ダイパッド１３０と電気
的に接続されるボール１３４がＬＳＩパッケージの端子
である。
【００２５】このようなＬＳＩパッケージ１２０（ＦＣ
タイプ）の設計に際し、ダイパッド１３０とボール１３
４とを電気的に接続する線路を決定するために、ダイパ
ッド１３０（ＬＳＩチップの端子）とボール１３４（Ｌ
ＳＩパッケージの端子）との間にネットを発生させる処
理が行われるものである。
【００２６】以上の構成において、図３乃至図１５を参
照しながら、本発明によるネットの自動発生システム１
０のネットの自動発生処理内容の説明を行うものとす
る。
【００２７】図３ならびに図４には、本発明によるネッ
トの自動発生システム１０の演算部１２により実行され
るネットの自動発生処理のフローチャートが示されてお
り、図５乃至図１５には、ネットの自動発生処理の動作
を概念的に示した説明図が示されている。
【００２８】この図３ならびに図４に示すネットの自動
発生処理のフローチャートは、所定のＬＳＩパッケージ
１２０を処理対象として起動されて実行されるものであ
る。なお、所定のＬＳＩパッケージ１２０は、例えば、
ＬＳＩパッケージの設計装置において設計対象とされて
いて、既に、ＬＳＩチップ１２４に配設されるダイパッ
ド１３０の個数とその配設位置が設定されるとともに、
基板１２２に配設されるボール１３４の個数とその配設
位置が設定されているものである。
【００２９】つまり、本発明のネットの自動発生システ
ム１０によりネットの自動発生処理が行われる際には、
既に、所定のＬＳＩパッケージ１２０の端子データが、
データベース１８に格納されているものである。
【００３０】このため、ネットの自動発生システム１０
の演算部１２が、所定のＬＳＩパッケージ１２０に対す
るネットの自動発生処理を行なうために、データベース
１８から端子データを読み出すと、表示部１６の画面上
には、図５に示す状態のＬＳＩパッケージ２０が表示さ
れる。
【００３１】このＬＳＩパッケージ２０は、端子データ
の端子情報が示す個数のダイパッド３０が所定の位置に
配設されているとともに、ＬＳＩパッケージの端子情報
が示す個数のボール３４が所定の位置に配設されてい
る。
【００３２】なお、この表示部１６の画面上のＬＳＩパ
ッケージ２０（図５参照）は、ＬＳＩパッケージの設計
装置において設計対象となされている所定のＬＳＩパッ
ケージ１２０（図２参照）に対応するものである。従っ
て、図５以降の各図に示す構成において、図２に示す構
成と同一または相当する構成については図２と同一の符
号を用いて示すことにより、その構成ならびに作用の詳
細な説明は省略するものとする。
【００３３】ここで、この実施の形態においてネットの
自動発生処理が行われるＬＳＩパッケージ２０は、図５
に示すような正方形形状の基板２２の中心に配設された
正方形形状のＬＳＩチップ２４を有するものとする。
【００３４】また、総数８４個のダイパッド３０が、Ｌ
ＳＩチップ２４の外郭部２４Ｂ、２４Ｒ、２４Ｔ、２４
Ｌにそれぞれ沿って三重の列に整列されて配設され、総
数８４個のボール３４が、基板２２の外郭部２２Ｂ、２
２Ｒ、２２Ｔ、２２Ｌにそれぞれ沿って三重の列に整列
されて配設されているものとする。
【００３５】また、演算部１２のランダム・アクセス・
メモリ（ＲＡＭ）などにより構成される所定の記憶領域
には、各種レジスタ群が設定されており、本発明の実施
に関連するレジスタとしては、以下に示すものがある。
なお、以下の説明においては、各レジスタの内容（デー
タなど）は、特に断らない限り、同一のラベル名で表す
ものとする。
【００３６】（１）レジスタｃｎｔＰｉｎＣ このレジスタは、ＬＳＩチップ２４における後述するＳ
ｔｅｐ（ｎ）のダイパッド３０とネットの端部ＣＥとの
総和が記憶されるレジスタである。
【００３７】（２）レジスタｃｎｔＰｉｎＢ このレジスタは、基板２２における後述するＳｔｅｐ
（ｎ）のボール３４とネットの端部ＢＥとの総和が記憶
されるレジスタである。
【００３８】（３）レジスタｃｎｔＣｒａｃｋＣ このレジスタは、ＬＳＩチップ２４における後述するＳ
ｔｅｐ（ｎ＋１）の隙間の総数が記憶されるレジスタで
ある。
【００３９】（４）レジスタｃｎｔＣｒａｃｋＢ このレジスタは、基板２２における後述するＳｔｅｐ
（ｎ＋１）の隙間の総数が記憶されるレジスタである。
【００４０】（５）レジスタｃｎｔＮｅｔＣ このレジスタは、レジスタｃｎｔＰｉｎＣに記憶された
値を、レジスタｃｎｔＣｒａｃｋＣに記憶された値で割
った商が記憶されるレジスタである。
【００４１】（６）レジスタｃｎｔＮｅｔＢ このレジスタは、レジスタｃｎｔＰｉｎＢに記憶された
値を、レジスタｃｎｔＣｒａｃｋＢに記憶された値で割
った商が記憶されるレジスタである。
【００４２】まず、本発明によるネットの自動発生シス
テム１０のネットの自動発生処理の概要について説明す
ると、ＬＳＩチップ２４の中心から放射状に基板２２の
領域とＬＳＩチップ２４の領域とを分割し、分割された
各領域のダイパッド３０とボール３４とが、それぞれＬ
ＳＩチップ２４の中心に対して所定の位置に配設された
一群の段（Ｓｔｅｐ（ｎ））に分けられて、各段のダイ
パッド３０からはボール３４に近づく方向で、また、各
段のボール３４からはダイパッド３０に近づく方向で、
それぞれＳｔｅｐ（ｎ）毎に隙間を通すようにしてネッ
トの発生が順次行われ、これによりダイパッド３０（Ｌ
ＳＩチップの端子）とボール３４（ＬＳＩパッケージの
端子）との間にネットが自動的に発生されるものであ
る。
【００４３】図３ならびに図４に示すネットの自動発生
処理のフローチャートが起動されると、まず、ステップ
Ｓ３０２において、正方形形状の基板２２の２本の対角
線ならびに正方形形状のＬＳＩチップ２４の２本の対角
線（図６における一点鎖線参照）のそれぞれによって、
基板２２の正方形形状の領域とＬＳＩチップ２４の正方
形形状の領域とをそれぞれ分割する（図６参照）。
【００４４】これら基板２２の２本の対角線ならびにＬ
ＳＩチップ２４の２本の対角線（図６における一点鎖線
参照）の交点、即ち、ＬＳＩチップ２４の中心（図６参
照）から放射状に領域の分割が行われると、ＬＳＩチッ
プ２４は、ＬＳＩチップ２４の外郭部２４Ｂ側の領域２
４ａと、外郭部２４Ｒ側の領域２４ｂと、外郭部２４Ｔ
側の領域２４ｃと、外郭部２４Ｌ側の領域２４ｄとの４
つの領域に分割されることになる。
【００４５】また、基板２２は、基板２２の外郭部２２
Ｂ側の領域２２ａと、外郭部２２Ｒ側の領域２２ｂと、
外郭部２２Ｔ側の領域２２ｃと、外郭部２２Ｌ側の領域
２２ｄとの４つの領域に分割されることになる。
【００４６】この際、ＬＳＩチップ２４に配設されてい
る総数８４個のダイパッド３０は、４つの領域２４ａ、
２４ｂ、２４ｃ、２４ｄ内にそれぞれ位置し、その位置
する領域に属するものとする。
【００４７】一方、基板２２に配設されている総数８４
個のボール３４は、基板２２の４つの領域２２ａ、２２
ｂ、２２ｃ、２２ｄのいずれかに属するようにして分け
られる。
【００４８】より詳細には、４つの領域２２ａ、２２
ｂ、２２ｃ、２２ｄ内にそれぞれ位置するボール３４
は、その位置する領域に属するものとする。また、２本
の対角線（図６における一点鎖線参照）上に位置したボ
ール３４は、対角線を境に隣り合う２つの領域のうちの
いずれかに属するものとする。
【００４９】例えば、基板２２の領域２２ａについて説
明すると、図６において黒色の塗りつぶしで示された１
８個のボール３４は、これらが位置している領域２２ａ
に属するものとなる。一方、２本の対角線上に位置し図
６において斜線で示された６個のボール３４Ａ，３４
Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、領域２２ａあ
るいは領域２２ｂ、または、領域２２ａあるいは領域２
２ｄに属するものとなる。
【００５０】この実施の形態においては、これら２本の
対角線上に位置した６個のボール３４Ａ，３４Ｂ，３４
Ｃ，３４Ｄ，３４Ｅ，３４Ｆは、総数８４個のボール３
４の外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに沿った三
重の列のうちのいずれの列に位置するかに応じて、対角
線を境界にして隣り合う２つの領域のうちのいずれの領
域に属するがか決定されるようになされている。
【００５１】具体的には、三重の列のうち最も外郭部２
２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角
線を境界に隣り合う２つの領域のうちの右側の領域、左
側の領域、右側の領域というように交互に属するように
なされている（図６における矢印参照）。
【００５２】つまり、２本の対角線上の６個のボール３
４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４Ｆはそれ
ぞれ、最も外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌに近
い列のボール３４Ａとボール３４Ｄとは、対角線を境に
隣り合う２つの領域のうちの右側の領域に属するように
なるので、ボール３４Ａは領域２２ａに属し、ボール３
４Ｄは領域２２ｂに属する。
【００５３】外郭部２２Ｂ、２２Ｒ、２２Ｔ、２２Ｌか
ら２列目のボール３４Ｂとボール３４Ｅとは、対角線を
境に隣り合う２つの領域のうちの左側の領域に属するよ
うになるので、ボール３４Ｂは領域２２ｄに属し、ボー
ル３４Ｅは領域２２ａに属する。
【００５４】そして、外郭部２２Ｂ、２２Ｒ、２２Ｔ、
２２Ｌから３列目のボール３４Ｃとボール３４Ｆとは、
対角線を境に隣り合う２つの領域のうちの右側の領域に
属するようになるので、ボール３４Ｃは領域２２ａに属
し、ボール３４Ｆは領域２２ｂに属する。
【００５５】この結果、基板２２に配設されている総数
８４個のボール３４のうち、図７において破線で囲まれ
た総数２１個のボール３４が領域２２ａに属する。ま
た、上記した領域２２ａと同様にして、領域２２ｂ、領
域２２ｃならびに領域２２ｄについてもそれぞれ、総数
２１個ずつのボール３４が属するようになる（図７にお
ける破線参照）。
【００５６】このようにしてステップＳ３０２の処理に
おいては、ＬＳＩチップ２４が４つの領域２４ａ、２４
ｂ、２４ｃ、２４ｄに分割され、それぞれの領域２４
ａ、２４ｂ、２４ｃ、２４ｄにダイパッド３０が２１個
ずつ分けられるとともに、基板２２が４つの領域２２
ａ、２２ｂ、２２ｃ、２２ｄに分割され、それぞれの領
域２２ａ、２２ｂ、２２ｃ、２２ｄにボール３４が２１
個ずつ分けられる（図７参照）。
【００５７】このステップＳ３０２の処理が終了する
と、ステップＳ３０４の処理に進み、各領域それぞれに
ついて、ネットの引き出し方向を決定する。このネット
の引き出し方向に関しては、ダイパッド３０（ＬＳＩチ
ップの端子）とボール３４（ＬＳＩパッケージの端子）
とを互いにネットで結び付けることになるので、ＬＳＩ
チップ２４におけるネットの引き出し方向と、基板２２
におけるネットの引き出し方向とが互いに向かい合うよ
うにして決定されるものである（図８参照）。
【００５８】つまり、ＬＳＩチップ２４の４つの領域２
４ａ、２４ｂ、２４ｃ、２４ｄのそれぞれにおいては、
ボール３４に近づく方向、即ち、ＬＳＩチップ２４の中
心（図８参照）からそれぞれ外郭部２４Ｂ、２４Ｒ、２
４Ｔ、２４Ｌに向かう方向（図８における黒色の塗りつ
ぶし矢印方向）を、ネットの引き出し方向とする。
【００５９】一方、基板２２の４つの領域２２ａ、２２
ｂ、２２ｃ、２２ｄのそれぞれにおいては、ダイパッド
３０に近づく方向、即ち、外郭部２２Ｂ、２２Ｒ、２２
Ｔ、２２ＬからそれぞれＬＳＩチップ２４の中心（図８
参照）に向かう方向（図８における斜線矢印方向）を、
ネットの引き出し方向とする。
【００６０】ここで、図９乃至図１５には、ＬＳＩチッ
プ２４の領域２４ａと基板２２の領域２２ａとを中心に
表した説明図が示されている。従って、図９乃至図１５
において網掛けで示された２１個のダイパッド３０（ダ
イパッド３０−１〜３０−２１）は、ＬＳＩチップ２４
の領域２４ａに属するダイパッド３０である。また、図
９乃至図１５において網掛けで示された２１個のボール
３４（ボール３４−１〜３４−２１）は、基板２２の領
域２２ａに属するボール３４であり、白抜きで示された
ボール３４は、基板２２の領域２２ａ以外の領域２２ｂ
あるいは領域２２ｄに属するボール３４である。
【００６１】次に、ステップＳ３０４の処理に続いて、
ステップＳ３０６の処理においては、ＬＳＩチップ２４
の４つの領域２４ａ、２４ｂ、２４ｃ、２４ｄのうちの
領域２４ａと、基板２２の４つの領域２２ａ、２２ｂ、
２２ｃ、２２ｄのうちの領域２２ａとについて、ダイパ
ッド３０とボール３４とをそれぞれ、段（Ｓｔｅｐ
（ｎ）：ただし、「ｎ」は正の整数。）に分ける。この
際、複数のＳｔｅｐ（ｎ）は、ステップＳ３０４の処理
において決定されたネットの引き出し方向に従い、Ｓｔ
ｅｐ１、Ｓｔｅｐ２、・・・、Ｓｔｅｐ（ｎ）となり、
所定の順位を有するものである。
【００６２】その結果、ＬＳＩチップ２４の領域２４ａ
においては、ネットの引き出し方向たるＬＳＩチップ２
４の中心から外郭部２４Ｂに向かう方向（図９乃至図１
５における黒色の塗りつぶし矢印方向）に沿って、ＬＳ
Ｉチップ２４の中心に近い側から順次、Ｓｔｅｐ１，Ｓ
ｔｅｐ２ならびにＳｔｅｐ３の３つの段に、総数２１個
のダイパッド３０が７個ずつ分けられる。
【００６３】より詳細には、ダイパッド３０−１，ダイ
パッド３０−２，ダイパッド３０−３，ダイパッド３０
−４，ダイパッド３０−５，ダイパッド３０−６，ダイ
パッド３０−７が、ＬＳＩチップ２４の中心に最も近い
Ｓｔｅｐ１となる。
【００６４】また、ダイパッド３０−８，ダイパッド３
０−９，ダイパッド３０−１０，ダイパッド３０−１
１，ダイパッド３０−１２，ダイパッド３０−１３，ダ
イパッド３０−１４が、Ｓｔｅｐ１に比べてＬＳＩチッ
プ２４の中心から離れているＳｔｅｐ２となる。
【００６５】そして、ダイパッド３０−１５，ダイパッ
ド３０−１６，ダイパッド３０−１７，ダイパッド３０
−１８，ダイパッド３０−１９，ダイパッド３０−２
０，ダイパッド３０−２１が、ＬＳＩチップ２４の中心
から最も離れているＳｔｅｐ３となる。
【００６６】従って、基板２２の領域２２ａのボール３
４には、Ｓｔｅｐ３が最も近く、次いでＳｔｅｐ２、Ｓ
ｔｅｐ１の順に遠くなっている。
【００６７】一方、基板２２の領域２２ａにおいては、
ネットの引き出し方向たる外郭部２２ＢからＬＳＩチッ
プ２４の中心に向かう方向（図９乃至図１５における斜
線矢印方向）に沿って、ＬＳＩチップ２４の中心から離
れている側、即ち、外郭部２２Ｂに近い側から順次、Ｓ
ｔｅｐ１，Ｓｔｅｐ２ならびにＳｔｅｐ３の３つの段
に、総数２１個のボール３４が分けられる。
【００６８】より詳細には、ボール３４−１，３４−
２，３４−３，３４−４，３４−５，３４−６，３４−
７，３４−８，３４−９が、ＬＳＩチップ２４の中心か
ら最も離れているＳｔｅｐ１となる。
【００６９】また、ボール３４−１０，３４−１１，３
４−１２，３４−１３，３４−１４，３４−１５，３４
−１６が、Ｓｔｅｐ１に比べてＬＳＩチップ２４の中心
に近いＳｔｅｐ２となる。
【００７０】そして、ボール３４−１７，３４−１８，
３４−１９，３４−２０，３４−２１が、ＬＳＩチップ
２４の中心に最も近いＳｔｅｐ３となる。
【００７１】従って、ＬＳＩチップ２４の領域２４ａの
ダイパッド３０には、Ｓｔｅｐ３が最も近く、次いでＳ
ｔｅｐ２、Ｓｔｅｐ１の順に遠くなっている。
【００７２】なお、このステップＳ３０６の処理からス
テップＳ３３２までの処理は、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領
域２４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の
領域２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４
の領域２４ｄと基板２２の領域２２ｄのそれぞれについ
て順次行われる（後述するステップＳ３３４参照）。
【００７３】ステップＳ３０６の処理を終了すると、ス
テップＳ３０８の処理に進み、ＬＳＩチップ２４の領域
２４ａにおいて、Ｓｔｅｐ１のダイパッド３０とネット
の端部との総和が決定される。図１０に示すように、Ｌ
ＳＩチップ２４の領域２４ａにおいて、Ｓｔｅｐ１には
総数７のダイパッド３０−１，３０−２，３０−３，３
０−４，３０−５，３０−６，３０−７が位置してい
る。また、ネットは発生されていないので、Ｓｔｅｐ１
にはネットの端部ＣＥは位置していない。従って、Ｓｔ
ｅｐ１のダイパッド３０の総数「７」がレジスタｃｎｔ
ＰｉｎＣに記憶される。
【００７４】また、ステップＳ３０８の処理において
は、基板２２の領域２２ａにおいて、Ｓｔｅｐ１のボー
ル３４とネットの端部との総和が決定される。図１０に
示すように、基板２２の領域２２ａにおいて、Ｓｔｅｐ
１には総数９のボール３４−１，３４−２，３４−３，
３４−４，３４−５，３４−６，３４−７，３４−８，
３４−９が位置している。また、ネットは発生されてい
ないので、Ｓｔｅｐ１にはネットの端部ＢＥは位置して
いない。従って、Ｓｔｅｐ１のボール３４の総数「９」
がレジスタｃｎｔＰｉｎＢに記憶される。
【００７５】ステップＳ３０８の処理に続いて、ステッ
プＳ３１０の処理に進み、ＬＳＩチップ２４の領域２４
ａにおいて、Ｓｔｅｐ１（＝Ｓｔｅｐ（ｎ））の次のＳ
ｔｅｐ２（＝Ｓｔｅｐ（ｎ＋１））の隙間の総数が決定
される。
【００７６】ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ
２において、隣り合うダイパッド３０間に形成された間
隔を隙間とする。さらに、Ｓｔｅｐ２のダイパッド３０
と２本の対角線（図１０における一点鎖線参照）との間
に形成された間隔も隙間とする。
【００７７】つまり、図１０に示すように、総数７のＳ
ｔｅｐ２のダイパッド３０−８，３０−９，３０−１
０，３０−１１，３０−１２，３０−１３，３０−１４
の間隔は、ダイパッド３０−８とダイパッド３０−９と
の間隔、ダイパッド３０−９とダイパッド３０−１０と
の間隔、ダイパッド３０−１０とダイパッド３０−１１
との間隔、ダイパッド３０−１１とダイパッド３０−１
２との間隔、ダイパッド３０−１２とダイパッド３０−
１３との間隔、ダイパッド３０−１３とダイパッド３０
−１４との間隔の６つである。
【００７８】加えて、Ｓｔｅｐ２のダイパッド３０のう
ちの最も左側に位置するダイパッド３０−８と対角線と
の間隔と、Ｓｔｅｐ２のダイパッド３０のうちの最も右
側に位置するダイパッド３０−１４と対角線との間隔と
の２つ間隔がある。
【００７９】従って、ダイパッド３０同志の６つの間隔
と、ダイパッド３０と２本の対角線との２つの間隔との
総和である「８」がＳｔｅｐ２の隙間の総数となる（図
１０における隙間Ｃ１，隙間Ｃ２，隙間Ｃ３，隙間Ｃ
４，隙間Ｃ５，隙間Ｃ６，隙間Ｃ７，隙間Ｃ８参照）。
そして、このＳｔｅｐ２の隙間の総数「８」が、レジス
タｃｎｔＣｒａｃｋＣに記憶される。
【００８０】また、ステップＳ３１０の処理において
は、基板２２の領域２２ａにおいて、Ｓｔｅｐ１（＝Ｓ
ｔｅｐ（ｎ））の次のＳｔｅｐ２（＝Ｓｔｅｐ（ｎ＋
１））の隙間の総数が決定される。
【００８１】ここで、Ｓｔｅｐ１の次の順位のＳｔｅｐ
２において、隣り合うボール３４間に形成された間隔を
隙間とする。さらに、Ｓｔｅｐ２のボール３４と２本の
対角線（図１０における一点鎖線参照）との間に形成さ
れた間隔も隙間とする。
【００８２】つまり、図１０に示すように、総数７のＳ
ｔｅｐ２のボール３４−１０，３４−１１，３４−１
２，３４−１３，３４−１４，３４−１５，３４−１６
の間隔は、ボール３４−１０とボール３４−１１との間
隔、ボール３４−１１とボール３４−１２との間隔、ボ
ール３４−１２とボール３４−１３との間隔、ボール３
４−１３とボール３４−１４との間隔、ボール３４−１
４とボール３４−１５との間隔、ボール３４−１５とボ
ール３４−１６との間隔、ボール３４−１６とボール３
４−１７との間隔の６つである。
【００８３】加えて、Ｓｔｅｐ２のボールのうちの最も
左側に位置するボール３４−１０と対角線（ここでは、
当該対角線上に位置している領域２２ｄのボール３４）
との間隔が１つある。
【００８４】従って、ボール３４同志の６つの間隔と、
ボール３４と対角線との１つの間隔との総和である
「７」がＳｔｅｐ２の隙間の総数となる（図１０におけ
る隙間Ｂ１，隙間Ｂ２，隙間Ｂ３，隙間Ｂ４，隙間Ｂ
５，隙間Ｂ６，隙間Ｂ７参照）。そして、このＳｔｅｐ
２の隙間の総数「７」が、レジスタｃｎｔＣｒａｃｋＢ
に記憶される。
【００８５】ステップＳ３１０の処理が終了すると、ス
テップＳ３１２の処理に進んで、ステップＳ３０８の処
理においてレジスタｃｎｔＰｉｎＣに記憶された値と、
ステップＳ３１０の処理においてレジスタｃｎｔＣｒａ
ｃｋＣに記憶された値とを比較する処理を行う。
【００８６】このステップＳ３１２における比較処理の
結果、ステップＳ３０８の処理においてレジスタｃｎｔ
ＰｉｎＣに記憶された値が、ステップＳ３１０の処理に
おいてレジスタｃｎｔＣｒａｃｋＣに記憶された値より
小さいと判断された場合には、ステップＳ３１４の処理
へ進む。
【００８７】一方、このステップＳ３１２における比較
処理の結果、このステップＳ３０８の処理においてレジ
スタｃｎｔＰｉｎＣに記憶された値が、ステップＳ３１
０の処理においてレジスタｃｎｔＣｒａｃｋＣに記憶さ
れた値以上であると判断された場合には、ステップＳ３
１６の処理へ進む。
【００８８】ここで、ステップＳ３１２の比較処理が、
図１０に示すＬＳＩチップ２４の領域２４ａについて行
われた場合には、Ｓｔｅｐ１のダイパッド３０の総数７
とＳｔｅｐ２の隙間の総数８とが比較処理されることに
なる。その結果、Ｓｔｅｐ１のダイパッド３０の総数７
がＳｔｅｐ２の隙間の総数８より少ないので、ステップ
Ｓ３１４の処理へ進む。
【００８９】そして、ステップＳ３１４の処理において
は、Ｓｔｅｐ１のダイパッド３０それぞれから、最も近
いＳｔｅｐ２の隙間にネットを発生する。
【００９０】この場合には、ダイパッド３０−１から隙
間Ｃ１にネットが発生され、ダイパッド３０−２から隙
間Ｃ２にネットが発生され、ダイパッド３０−３から隙
間Ｃ３にネットが発生され、ダイパッド３０−４から隙
間Ｃ４にネットが発生され、ダイパッド３０−５から隙
間Ｃ５にネットが発生され、ダイパッド３０−６から隙
間Ｃ６にネットが発生され、ダイパッド３０−７から隙
間Ｃ７にネットが発生される。
【００９１】つまり、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ
３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８それぞれには、ダイ
パッド３０−１，３０−２，３０−３，３０−４，３０
−５，３０−６，３０−７それぞれから発生されたネッ
トが１本のみ位置するか、あるいは、ネットが位置して
いないか（図１１における隙間Ｃ８参照）のいずれかに
なる。
【００９２】ここで、例えば、ＬＳＩチップにおけるダ
イパッドの配置が図１９に示すような場合には、Ｓｔｅ
ｐ１のダイパッド３０それぞれから、最も近いＳｔｅｐ
２の隙間にネットが発生される。その結果、Ｓｔｅｐ２
の隙間にはそれぞれ、ダイパッドそれぞれから発生され
たネットが１本、あるいは３本位置するか、または、ネ
ットが位置していないかのいずれかになる。
【００９３】一方、ステップＳ３１６の処理において
は、ステップＳ３０８の処理においてレジスタｃｎｔＰ
ｉｎＣに記憶された値を、ステップＳ３１０の処理にお
いてレジスタｃｎｔＣｒａｃｋＣに記憶された値で割っ
た商がレジスタｃｎｔＮｅｔＣに記憶される。
【００９４】そして、ステップＳ３１６の処理に続い
て、ステップＳ３１８の処理においては、Ｓｔｅｐ１の
ダイパッド３０のそれぞれから、Ｓｔｅｐ２の隙間のう
ち中央側の隙間に多くのネットが位置するようにしてネ
ットを発生する。
【００９５】ここで、ステップＳ３１８の処理において
は、既にステップＳ３１２の処理において、レジスタｃ
ｎｔＰｉｎＣに記憶された値が、レジスタｃｎｔＣｒａ
ｃｋＣに記憶された値以上であると判断されている。即
ち、Ｓｔｅｐ１のダイパッド３０の総数とＳｔｅｐ２の
隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１の
ダイパッド３０の総数に比べてＳｔｅｐ２の隙間の総数
の方が少ない状態にある。
【００９６】ここで、ステップＳ３１６の処理において
レジスタｃｎｔＮｅｔＣに記憶された値に基づいて、Ｓ
ｔｅｐ２の全ての隙間は、少なくともレジスタｃｎｔＮ
ｅｔＣに記憶された値本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間
と、当該中央に位置する隙間に隣り合う左右両側の隙間
毎に順次に、レジスタｃｎｔＮｅｔＣに記憶された値＋
１ 本のネットが位置するようにする。
【００９７】ステップＳ３１８またはステップＳ３１４
の処理が終了すると、ステップＳ３２０の処理に進ん
で、ステップＳ３０８の処理においてレジスタｃｎｔＰ
ｉｎＢに記憶された値と、ステップＳ３１０の処理にお
いてレジスタｃｎｔＣｒａｃｋＢに記憶された値とを比
較する処理を行う（図４参照）。
【００９８】このステップＳ３２０における比較処理の
結果、ステップＳ３０８の処理においてレジスタｃｎｔ
ＰｉｎＢに記憶された値が、ステップＳ３１０の処理に
おいてレジスタｃｎｔＣｒａｃｋＢに記憶された値より
小さいと判断された場合には、ステップＳ３２２の処理
へ進む。
【００９９】一方、このステップＳ３２０における比較
処理の結果、このステップＳ３０８の処理においてレジ
スタｃｎｔＰｉｎＢに記憶された値が、ステップＳ３１
０の処理においてレジスタｃｎｔＣｒａｃｋＢに記憶さ
れた値以上であると判断された場合には、ステップＳ３
２４の処理へ進む。
【０１００】ここで、ステップＳ３２０の比較処理が、
図１０に示す基板２２の領域２２ａについて行われた場
合には、Ｓｔｅｐ１のボール３４の総数９とＳｔｅｐ２
の隙間の総数７とが比較処理されることになる。その結
果、Ｓｔｅｐ１のボール３４の総数９がＳｔｅｐ２の隙
間の総数７より多いので、ステップＳ３２４の処理へ進
む。
【０１０１】そして、ステップＳ３２２の処理において
は、Ｓｔｅｐ１のボール３４それぞれから、最も近いＳ
ｔｅｐ２の隙間にネットを発生する。
【０１０２】一方、ステップＳ３２４の処理において
は、ステップＳ３０８の処理においてレジスタｃｎｔＰ
ｉｎＢに記憶された値を、ステップＳ３１０の処理にお
いてレジスタｃｎｔＣｒａｃｋＢに記憶された値で割っ
た商がレジスタｃｎｔＮｅｔＢに記憶される。
【０１０３】例えば、図１０に示す基板２２の領域２２
ａの場合は、レジスタｃｎｔＰｉｎＢの値（即ち、Ｓｔ
ｅｐ１のボール３４の総数）は「９」で、レジスタｃｎ
ｔＣｒａｃｋＢの値（即ち、Ｓｔｅｐ２の隙間の総数）
は「７」である。従って、９／７≒１．３がレジスタｃ
ｎｔＮｅｔＢに記憶される。
【０１０４】そして、ステップＳ３２４の処理に続い
て、ステップＳ３２６の処理においては、Ｓｔｅｐ１の
ボール３４のそれぞれから、Ｓｔｅｐ２の隙間のうち中
央側の隙間に多くのネットが位置するようにしてネット
を発生する。
【０１０５】より詳細には、まず、Ｓｔｅｐ２の７つの
隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７それぞ
れ、少なくともレジスタｃｎｔＮｅｔＢに記憶された値
の１．３本、即ち、１本のネットは位置するようにす
る。ここで、７本分のネットが位置する隙間が確保され
ることになる。
【０１０６】そして、さらに、Ｓｔｅｐ２の７つの隙間
Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ６，Ｂ７のうち中央
に位置する隙間Ｂ４と、当該中央に位置する隙間Ｂ４に
隣り合う左右両側の隙間毎に順次、隙間Ｂ３、隙間Ｂ
５、隙間Ｂ２、隙間Ｂ６、隙間１、隙間７というように
左右交互に、レジスタｃｎｔＮｅｔＢに記憶された値＋
１の２．３本、即ち、２本のネットが位置するようにす
る。
【０１０７】これにより、残りの２本分のネットが位置
する隙間が確保され、Ｓｔｅｐ１の９個のボール３４か
らの９本のネットを全て、Ｓｔｅｐ２の７つの隙間に位
置させることができる。つまり、中央に位置する隙間Ｂ
４と、隙間Ｂ４の左側に位置する隙間Ｂ３とにはそれぞ
れ、ネットが２本位置するようにし、その他の隙間Ｂ
１，Ｂ２，Ｂ５，Ｂ６，Ｂ７には、ネットが１本位置す
るようにする。
【０１０８】従って、ボール３４−１から隙間Ｂ１にネ
ットが発生され、ボール３４−２から隙間Ｂ２にネット
が発生され、ボール３４−３から隙間Ｂ３にネットが発
生され、ボール３４−４から隙間Ｂ３にネットが発生さ
れ、ボール３４−５から隙間Ｂ４にネットが発生され、
ボール３４−６から隙間Ｂ４にネットが発生され、ボー
ル３４−７から隙間Ｂ５にネットが発生され、ボール３
４−８から隙間Ｂ６にネットが発生され、ボール３４−
９から隙間Ｂ７にネットが発生され、Ｓｔｅｐ２の隙間
のうち中央側の隙間に多くのネットが位置するようにし
てネットが発生される。
【０１０９】このように、ステップＳ３２６の処理にお
いては、既にステップＳ３２０の処理において、レジス
タｃｎｔＰｉｎＢに記憶された値が、レジスタｃｎｔＣ
ｒａｃｋＢに記憶された値以上であると判断されてい
る。即ち、Ｓｔｅｐ１のボール３４の総数とＳｔｅｐ２
の隙間の総数とは同じであるか、あるいは、Ｓｔｅｐ１
のボール３４の総数に比べてＳｔｅｐ２の隙間の総数の
方が少ない状態にある。
【０１１０】ここで、ステップＳ３２４の処理において
レジスタｃｎｔＮｅｔＢに記憶された値に基づいて、Ｓ
ｔｅｐ２の全ての隙間は、少なくともレジスタｃｎｔＮ
ｅｔＢに記憶された値本のネットが位置するようにし、
さらに、Ｓｔｅｐ２の隙間のうち中央に位置する隙間
と、当該中央に位置する隙間に隣り合う左右両側の隙間
毎に順次に、レジスタｃｎｔＮｅｔＢに記憶された値＋
１ 本のネットが位置するようにする。
【０１１１】そして、ステップＳ３２２またはステップ
Ｓ３２６の処理が終了すると、ステップＳ３２８の処理
に進む。
【０１１２】ステップＳ３２８の処理においては、ＬＳ
Ｉチップ２４の領域２４ａにおいて、Ｓｔｅｐ２のダイ
パッド３０とネットの端部ＣＥとの総和が決定される。
【０１１３】図１２に示すように、ＬＳＩチップ２４の
領域２４ａにおいて、Ｓｔｅｐ２には総数７のダイパッ
ド３０−８，３０−９，３０−１０，３０−１１，３０
−１２，３０−１３，３０−１４が位置している。さら
に、Ｓｔｅｐ２の隙間Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，
Ｃ６，Ｃ７にはそれぞれ、ステップＳ３１４の処理にお
いて発生された総数７のネットの端部ＣＥ１，ＣＥ２，
ＣＥ３，ＣＥ４，ＣＥ５，ＣＥ６，ＣＥ７が位置してい
る。
【０１１４】従って、Ｓｔｅｐ２のダイパッド３０の総
数７と、ネットの端部ＣＥの総数７との総和「１４」が
レジスタｃｎｔＰｉｎＣに記憶される。
【０１１５】また、ステップＳ３２８の処理において
は、基板２２の領域２２ａにおいて、Ｓｔｅｐ２のボー
ル３４とネットの端部ＢＥとの総和が決定される。
【０１１６】図１２に示すように、基板２２の領域２２
ａにおいて、Ｓｔｅｐ２には総数７のボール３４−１
０，３４−１１，３４−１２，３４−１３，３４−１
４，３４−１５，３４−１６が位置している。さらに、
Ｓｔｅｐ２の隙間Ｂ１，Ｂ２，Ｂ３，Ｂ４，Ｂ５，Ｂ
６，Ｂ７にはそれぞれ、ステップＳ３２６の処理におい
て発生された総数９のネットの端部ＢＥ１，ＢＥ２，Ｂ
Ｅ３，ＢＥ４，ＢＥ５，ＢＥ６，ＢＥ７，ＢＥ８，ＢＥ
９が位置している。
【０１１７】従って、Ｓｔｅｐ２のボール３４の総数７
と、ネットの端部ＢＥの総数９との総和「１６」がレジ
スタｃｎｔＰｉｎＢに記憶される。
【０１１８】ステップＳ３２８の処理に続いて、ステッ
プＳ３３０の処理においては、Ｓｔｅｐ２とＳｔｅｐ３
との間で、上記したステップＳ３１０乃至ステップＳ３
２６と同様の処理が行われる（図１２ならび図１３参
照）。
【０１１９】具体的に、ＬＳＩチップ２４の領域２４ａ
においては、ステップＳ３１０の処理と同様な処理によ
り、Ｓｔｅｐ２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔ
ｅｐ（ｎ＋１））たるＳｔｅｐ３の隙間の総数「８」が
レジスタｃｎｔＣｒａｃｋＣに記憶される。
【０１２０】そして、ステップＳ３１２の処理と同様な
処理により、ステップＳ３２８の処理においてレジスタ
ｃｎｔＰｉｎＣに記憶された値「１４」と、レジスタｃ
ｎｔＣｒａｃｋＣに記憶された値「８」とを比較する処
理を行う。
【０１２１】この比較処理の結果、レジスタｃｎｔＰｉ
ｎＣに記憶された値「１４」が、レジスタｃｎｔＣｒａ
ｃｋＣに記憶された値「８」以上なので、ステップＳ３
１６の処理と同様な処理により、レジスタｃｎｔＰｉｎ
Ｃに記憶された値「１４」を、レジスタｃｎｔＣｒａｃ
ｋＣに記憶された値「８」で割った商「１．７５」がレ
ジスタｃｎｔＮｅｔＣに記憶される。
【０１２２】従って、ステップＳ３１８の処理と同様な
処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多
くのネットが位置するようにしてネットが発生される。
つまり、中央に位置する隙間Ｃ１２，Ｃ１３と、隙間Ｃ
１２，Ｃ１３の左側に位置する隙間Ｃ１１、右側に位置
する隙間Ｃ１４、左側に位置する隙間Ｃ１０、右側に位
置する隙間Ｃ１５にはそれぞれ、ネットが２本（＝レジ
スタｃｎｔＮｅｔＣ＋１）位置するようにし、その他の
隙間Ｃ９，Ｃ１６には、ネットが１本（＝レジスタｃｎ
ｔＮｅｔＣ）位置するようにする。
【０１２３】従って、図１２ならびに図１３に示すよう
に、ネットの端部ＣＥ１から隙間Ｃ９にネットが発生さ
れ、ダイパッド３０−８から隙間Ｃ１０にネットが発生
され、ネットの端部ＣＥ２から隙間Ｃ１０にネットが発
生され、ダイパッド３０−９から隙間Ｃ１１にネットが
発生され、ネットの端部ＣＥ３から隙間Ｃ１１にネット
が発生され、ダイパッド３０−１０から隙間Ｃ１２にネ
ットが発生され、ネットの端部ＣＥ４から隙間Ｃ１２に
ネットが発生され、ダイパッド３０−１１から隙間Ｃ１
３にネットが発生され、ネットの端部ＣＥ５から隙間Ｃ
１３にネットが発生され、ダイパッド３０−１２から隙
間Ｃ１４にネットが発生され、ネットの端部ＣＥ６から
隙間Ｃ１４にネットが発生され、ダイパッド３０−１３
から隙間Ｃ１５にネットが発生され、ネットの端部ＣＥ
７から隙間Ｃ１５にネットが発生され、ダイパッド３０
−１４から隙間Ｃ１６にネットが発生される。
【０１２４】また、基板２２の領域２２ａにおいては、
ステップＳ３１０の処理と同様な処理により、Ｓｔｅｐ
２（＝Ｓｔｅｐ（ｎ））の次の段（＝Ｓｔｅｐ（ｎ＋
１））たるＳｔｅｐ３の隙間の総数「５」がレジスタｃ
ｎｔＣｒａｃｋＢに記憶される。
【０１２５】そして、ステップＳ３２０の処理と同様な
処理により、ステップＳ３２８の処理においてレジスタ
ｃｎｔＰｉｎＢに記憶された値「１６」と、レジスタｃ
ｎｔＣｒａｃｋＢに記憶された値「５」とを比較する処
理を行う。
【０１２６】この比較処理の結果、レジスタｃｎｔＰｉ
ｎＢに記憶された値「１６」が、レジスタｃｎｔＣｒａ
ｃｋＢに記憶された値「５」以上なので、ステップＳ３
２４の処理と同様な処理により、レジスタｃｎｔＰｉｎ
Ｂに記憶された値「１６」を、レジスタｃｎｔＣｒａｃ
ｋＢに記憶された値「５」で割った商「３．６」がレジ
スタｃｎｔＮｅｔＢに記憶される。
【０１２７】従って、ステップＳ３２６の処理と同様な
処理により、Ｓｔｅｐ３の隙間のうち中央側の隙間に多
くのネットが位置するようにしてネットが発生される。
つまり、中央に位置する隙間Ｂ１０にはネットが４本
（＝レジスタｃｎｔＮｅｔＢ＋１）位置するようにし、
その他の隙間Ｂ８，Ｂ９，Ｂ１１，Ｂ１２には、ネット
が３本（＝レジスタｃｎｔＮｅｔＢ）位置するようにす
る。
【０１２８】従って、図１２ならびに図１３に示すよう
に、ネットの端部ＢＥ１から隙間Ｂ８にネットが発生さ
れ、ボール３４−１０から隙間Ｂ８にネットが発生さ
れ、ネットの端部ＢＥ２から隙間Ｂ８にネットが発生さ
れ、ボール３４−１１から隙間Ｂ９にネットが発生さ
れ、ネットの端部ＢＥ３から隙間Ｂ９にネットが発生さ
れ、ネットの端部ＢＥ４から隙間Ｂ９にネットが発生さ
れ、ボール３４−１２から隙間Ｂ１０にネットが発生さ
れ、ネットの端部ＢＥ５から隙間Ｂ１０にネットが発生
され、ネットの端部ＢＥ６から隙間Ｂ１０にネットが発
生され、ボール３４−１３から隙間Ｂ１０にネットが発
生され、ネットの端部ＢＥ７から隙間Ｂ１１にネットが
発生され、ボール３４−１４から隙間Ｂ１１にネットが
発生され、ネットの端部ＢＥ８から隙間Ｂ１１にネット
が発生され、ボール３４−１５から隙間Ｂ１２にネット
が発生され、ネットの端部ＢＥ９から隙間Ｂ１２にネッ
トが発生され、ボール３４−１６から隙間Ｂ１２にネッ
トが発生される。
【０１２９】ステップＳ３３０の処理に続いて、ステッ
プＳ３３２の処理においては、ＬＳＩチップ２４の領域
２４ａのＳｔｅｐ３におけるダイパッド３０ならびにネ
ットの端部ＣＥと、基板２２の領域２２ａのＳｔｅｐ３
のボール３４ならびにネットの端部ＢＥとを順次結び付
けてネットを発生する。
【０１３０】この実施の形態においては、ＬＳＩチップ
２４ならびに基板２２の左側から、順次１本ずつ結び付
けてネットが発生されるようになされている。
【０１３１】具体的には、図１４に示すように、ＬＳＩ
チップ２４の領域２４ａのＳｔｅｐ３には、総数７のダ
イパッド３０−１５，３０−１６，３０−１７，３０−
１８，３０−１９，３０−２０，３０−２１が位置して
いる。また、総数１４のネットの端部ＣＥ８，ＣＥ９，
ＣＥ１０，ＣＥ１１，ＣＥ１２，ＣＥ１３，ＣＥ１４，
ＣＥ１５，ＣＥ１６，ＣＥ１７，ＣＥ１８，ＣＥ１９，
ＣＥ２０，ＣＥ２１が位置している。
【０１３２】一方、基板２２の領域２２ａのＳｔｅｐ３
には、総数５のボール３４−１７，３４−１８，３４−
１９，３４−２０，３４−２１が位置している。また、
総数１６のネットの端部ＢＥ１０，ＢＥ１１，ＢＥ１
２，ＢＥ１３，ＢＥ１４，ＢＥ１５，ＢＥ１６，ＢＥ１
７，ＢＥ１８，ＢＥ１９，ＢＥ２０，ＢＥ２１，ＢＥ２
２，ＢＥ２３，ＢＥ２４，ＢＥ２５が位置している。
【０１３３】そして、上記したダイパッド３０ならびに
ネットの端部ＣＥと、ボール３４ならびにネットの端部
ＢＥとを結び付けるようにして、ＬＳＩチップ２４なら
びに基板２２の左側から順次１本ずつネットが発生され
る。
【０１３４】その結果、図１５に示すように、ＬＳＩチ
ップ２４の領域２４ａのダイパッド３０−１と基板２２
の領域２２ａのボール３４−１７との間にネットが発生
され、同様に、ダイパッド３０−２とボール３４−２と
の間、ダイパッド３０−３とボール３４−３との間、ダ
イパッド３０−４とボール３４−１２との間、ダイパッ
ド３０−５とボール３４−１３との間、ダイパッド３０
−６とボール３４−１４との間、ダイパッド３０−７と
ボール３４−１５との間、ダイパッド３０−８とボール
３４−１０との間、ダイパッド３０−９とボール３４−
１１との間、ダイパッド３０−１０とボール３４−１９
との間、ダイパッド３０−１１とボール３４−６との
間、ダイパッド３０−１２とボール３４−７との間、ダ
イパッド３０−１３とボール３４−２１との間、ダイパ
ッド３０−１４とボール３４−１６との間、ダイパッド
３０−１５とボール３４−１との間、ダイパッド３０−
１６とボール３４−１８との間、ダイパッド３０−１７
とボール３４−４との間、ダイパッド３０−１８とボー
ル３４−５との間、ダイパッド３０−１９とボール３４
−２０との間、ダイパッド３０−２０とボール３４−８
との間、ダイパッド３０−２１とボール３４−９との間
にネットが発生される。
【０１３５】こうして、ステップＳ３３２の処理におい
て、ＬＳＩチップ２４の領域２４ａのダイパッド３０と
基板２２の領域２２ａのボール３４との間にネットが発
生されると、ステップＳ３３４の処理においては、ステ
ップＳ３０２の処理において分割された他の領域におけ
る処理が順次行われる。
【０１３６】ステップＳ３３４の処理においては、ま
ず、上記したＬＳＩチップ２４の領域２４ａと基板２２
の領域２２ａとの場合と同様にして、ＬＳＩチップ２４
の領域２４ｂと基板２２の領域２２ｂとにおいて、ステ
ップＳ３０６乃至ステップＳ３３２の処理が行われ、Ｌ
ＳＩチップ２４の領域２４ｂのダイパッド３０と基板２
２の領域２２ｂのボール３４との間にネットが発生され
る。
【０１３７】そして、ＬＳＩチップ２４の領域２４ｃと
基板２２の領域２２ｃとにおいて、ステップＳ３０６乃
至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４
の領域２４ｃのダイパッド３０と基板２２の領域２２ｃ
のボール３４との間にネットが発生される。
【０１３８】その後、ＬＳＩチップ２４の領域２４ｄと
基板２２の領域２２ｄとにおいて、ステップＳ３０６乃
至ステップＳ３３２の処理が行われ、ＬＳＩチップ２４
の領域２４ｄのダイパッド３０と基板２２の領域２２ｄ
のボール３４との間にネットが発生される。
【０１３９】こうしてステップＳ３０６乃至ステップＳ
３３２の処理が、ステップＳ３０２において分割された
領域のそれぞれに行われると、ＬＳＩパッケージ２０の
ＬＳＩチップ２４の総数８４個のダイパッド３０と、基
板２２の総数８４個のボール３４とがそれぞれ結び付け
られ、ＬＳＩパッケージ２０におけるネットが完成し
て、このネットの自動発生処理を終了する。
【０１４０】そして、図１６には、本発明によるネット
の自動発生システム１０の演算部１２により実行される
ネットの自動発生処理（図３ならびに図４参照）によっ
て発生されたネットの一例を示す説明図が示されてい
る。
【０１４１】上記のようにして、本発明によるネットの
自動発生システム１０のネットの自動発生処理によれ
ば、ステップＳ３０２の処理において基板２２の２本の
対角線ならびにＬＳＩチップ２４の２本の対角線それぞ
れによって、基板２２の領域とＬＳＩチップ２４の領域
とが分割され、各領域のダイパッド３０とボール３４と
がそれぞれ、所定のネットの引き出し方向に従った順位
を有する段（Ｓｔｅｐ（ｎ））に分けられて（ステップ
Ｓ３０６）、Ｓｔｅｐ（ｎ）に位置するダイパッド３０
やネットの端部ＣＥあるいはボール３４やネットの端部
ＢＥから、Ｓｔｅｐ（ｎ＋１）の隙間にネットが順次発
生されるので、ダイパッド３０とボール３４との間にネ
ットが自動的に発生され、ネットの発生の処理の自動化
ができる。
【０１４２】このため、本発明によるネットの自動発生
システム１０のネットの自動発生処理によれば、ネット
の発生の処理を短時間で行うことができるようになる。
【０１４３】また、図１５ならびに図１６に示すよう
に、本発明によるネットの自動発生システム１０のネッ
トの自動発生処理により自動的に発生されるネットは、
ネットがクロスすることなく、また、各端子間に位置す
るネットの総数のばらつきもないので、ネットの緊密さ
の具合が一様な粗密のないパターンでネットの発生を行
うことができる。このため、ＬＳＩパッケージの製造工
程において、熱による歪みや、メッキ処理での流れなど
の各種問題の発生が防止されて、歩留まりを向上するこ
とができる。
【０１４４】なお、上記した実施の形態は、以下に示す
（１）乃至（４）のように変形してもよい。
【０１４５】（１）上記した実施の形態においては、ス
テップＳ３０６の処理からステップＳ３３２までの処理
が、ＬＳＩチップ２４の領域２４ａと基板２２の領域２
２ａ、ＬＳＩチップ２４の領域２４ｂと基板２２の領域
２２ｂ、ＬＳＩチップ２４の領域２４ｃと基板２２の領
域２２ｃ、ＬＳＩチップ２４の領域２４ｄと基板２２の
領域２２ｄの順に行われて、４回繰り返されるようにし
たが、これに限られるものではないことは勿論であり、
順序を任意に変更して４回繰り返すようにしてもよい。
【０１４６】また、ステップＳ３０６の処理からステッ
プＳ３３２までの処理が、ＬＳＩチップ２４の領域２４
ａと基板２２の領域２２ａ、ＬＳＩチップ２４の領域２
４ｂと基板２２の領域２２ｂ、ＬＳＩチップ２４の領域
２４ｃと基板２２の領域２２ｃ、ＬＳＩチップ２４の領
域２４ｄと基板２２の領域２２ｄとに並行して行われる
ようにしてもよい。
【０１４７】（２）上記した実施の形態においては、Ｂ
ＧＡのＦＣタイプのＬＳＩパッケージ（図２参照）の設
計において、本発明によるネットの自動発生システム１
０を用いるようにしたが、これに限られるものではない
ことは勿論であり、他のタイプのＬＳＩパッケージの設
計において、本発明によるネットの自動発生システム１
０を用いるようにしてもよい。
【０１４８】例えば、図１７（ａ）（ｂ）（ｃ）に示す
ようなダイパッドが配設されたＬＳＩチップを有するＬ
ＳＩパッケージ、ＬＳＩチップ２４のダイパッド３０や
基板２２のボール３４が千鳥格子状に位置するＬＳＩパ
ッケージ、長方形形状の基板２２あるいはＬＳＩチップ
２４を有するＬＳＩパッケージ、複数のＬＳＩチップ２
４を有するＬＳＩパッケージ、Ａｄｖａｎｃｅｄ Ｐａ
ｃｋａｇｅ以外のＬＳＩパッケージなど、各種のＬＳＩ
パッケージの設計において、本発明によるネットの自動
発生処理によりネットの発生を行うようにしてもよい。
【０１４９】この際、所定のＬＳＩパッケージにおけ
る、ＬＳＩパッケージの端子の個数ならびに配設位置
と、ＬＳＩパッケージの端子以外の端子の個数ならびに
配設位置とに応じた各種変更を行うようにするとよい。
【０１５０】例えば、図３ならびに図４に示すネットの
自動発生処理のフローチャートは、上記した実施の形態
のような３つ段（Ｓｔｅｐ１、Ｓｔｅｐ２、Ｓｔｅｐ
３）がある場合に対応して具体的に示されているが、こ
の段（Ｓｔｅｐ（ｎ））の総数に応じた回数だけ所定の
処理が繰り返されるように図３ならびに図４に示すネッ
トの自動発生処理のフローチャートを変更してもよい。
【０１５１】また、図１８に示すようなＢＧＡのワイヤ
ボンドタイプのＬＳＩパッケージの設計において、本発
明によるネットの自動発生システム１０を用いるように
してもよい。
【０１５２】このＬＳＩパッケージ（ワイヤボンドタイ
プ）１２０’は、基板１２２’と、基板１２２’上に配
設されたＬＳＩチップ１２４’とを有し、基板１２２’
上に配設されたＬＳＩチップ１２４’が樹脂１２６’で
封止されて構成されている。
【０１５３】また、ＬＳＩチップ１２４’の表面１２
４’ａには、ＬＳＩチップ１２４’の回路に接続された
ダイパッド１３０’が配設されている。一方、基板１２
２’の表面１２２’ａには、ワイヤボンドパッド１３２
が配設されており、基板１２２’の裏面１２２’ｂに
は、ボール１３４’が配設されている。
【０１５４】そして、ＬＳＩチップ１２４’のダイパッ
ド１３０’と基板１２２’のワイヤボンドパッド１３２
とがボンディングワイヤ１４０で接続され、ワイヤボン
ドパッド１３２とボール１３４’とが配線されている。
さらに、こうしたダイパッド１３０’からワイヤボンド
パッド１３２を介してボール１３４’まで至るＬＳＩパ
ッケージ１２０’内の配線は、ボール１３４’を介して
プリント基板２００上の配線と電気的に接続されるもの
である。
【０１５５】このＢＧＡタイプのＬＳＩパッケージ１２
０’の設計においては、このＬＳＩパッケージの端子以
外の端子たるワイヤボンドパッド１３２とボール１３
４’（ＬＳＩパッケージの端子）とを電気的に接続する
線路を決定するために、ワイヤボンドパッド１３２とボ
ール１３４’との間に、本発明によるネットの自動発生
システム１０によりネットを発生させることができるも
のである。
【０１５６】（３）上記した実施の形態においては、ス
テップＳ３０２の処理において、基板２２が所定の領域
に分割されたときに、２本の対角線上に位置した６個の
ボール３４Ａ，３４Ｂ，３４Ｃ，３４Ｄ，３４Ｅ，３４
Ｆそれぞれを、三重の列のうち最も外郭部２２Ｂ、２２
Ｒ、２２Ｔ、２２Ｌに近い列から順次、対角線を境界に
隣り合う２つの領域のうちの右側の領域、左側の領域、
右側の領域に属するようにしたが、これに限られるもの
ではないことは勿論であり、２本の対角線上に位置した
ボールは、所定の規則に従って対角線を境に隣り合う２
つの領域のうちのいずれかに属するようにすればよい。
【０１５７】また、図１７（ａ）（ｂ）（ｃ）に示すよ
うなダイパッドが配設されたＬＳＩチップにおいても、
２本の対角線上に位置したダイパッドは、所定の規則に
従って対角線を境に隣り合う２つの領域のうちのいずれ
かに属するようにすればよい。
【０１５８】（４）上記した実施の形態ならびに上記し
た（１）乃至（３）に示す変形例は、適宜に組み合わせ
るようにしてもよい。
【０１５９】
【発明の効果】本発明は、以上説明したように構成され
ているので、ネットの発生の処理の自動化が図ることが
可能になり、ネットの発生の処理を短時間で行うことが
できるようになるとともに、しかも、粗密のないパター
ンでネットの発生を行うことができるという優れた効果
を奏する。
【図面の簡単な説明】
【図１】本発明によるネットの自動発生システムの実施
の形態の一例の全体の構成を表すブロック構成図であ
る。
【図２】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ
（ＦＣタイプ）の一例を示す概略構成説明図であり、
（ｂ）は、（ａ）におけるＡ矢視説明図が示されてい
る。
【図３】本発明によるネットの自動発生システムの演算
部により実行されるネットの自動発生処理を示すフロー
チャートである。
【図４】本発明によるネットの自動発生システムの演算
部により実行されるネットの自動発生処理を示すフロー
チャートである。
【図５】本発明によるネットの自動発生処理の動作を概
念的に示した説明図であり、ネットの自動発生システム
の演算部が、所定のＬＳＩパッケージに対するネットの
自動発生処理を行なうために、データベースから端子デ
ータを読み出したときに、表示部の画面上に表示される
ＬＳＩパッケージを示した説明図である。
【図６】本発明によるネットの自動発生処理の動作を概
念的に示した説明図であり、ＬＳＩチップの中心から放
射状に基板の領域とＬＳＩチップの領域とをそれぞれ分
割する場合を示した説明図である。
【図７】本発明によるネットの自動発生処理の動作を概
念的に示した説明図であり、基板に配設されているボー
ルが、分割された基板の領域のいずれの領域に属するも
のであるかを示した説明図である。
【図８】本発明によるネットの自動発生処理の動作を概
念的に示した説明図であり、分割された各領域における
ネットの引き出し方向を示した説明図である。
【図９】本発明によるネットの自動発生処理の動作を概
念的に示した説明図であり、ＬＳＩチップ２４の領域２
４ａと基板２２の領域２２ａとを中心に表した説明図で
ある。
【図１０】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、ダイパッド
３０とボール３４とをそれぞれ、段（Ｓｔｅｐ（ｎ））
に分ける場合を示す説明図である。
【図１１】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ１
からＳｔｅｐ２にネットが発生された場合を示す説明図
である。
【図１２】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、レジスタｃ
ｎｔＰｉｎＣに記憶されるＬＳＩチップのＳｔｅｐ２の
ダイパッド３０とネットの端部との総和と、レジスタｃ
ｎｔＰｉｎＢに記憶される基板におけるＳｔｅｐ２のボ
ールとネットの端部との総和とをそれぞれ概念的に示し
た説明図である。
【図１３】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ２
からＳｔｅｐ３にネットが発生された場合を示す説明図
である。
【図１４】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、Ｓｔｅｐ３
のダイパッド、ボール、ネットの端子を示す説明図であ
る。
【図１５】本発明によるネットの自動発生処理の動作を
概念的に示した説明図であり、ＬＳＩチップ２４の領域
２４ａと基板２２の領域２２ａとにおいて、ダイパッド
とボールとの間に発生されたネットを示す説明図であ
る。
【図１６】本発明によるネットの自動発生システムの演
算部１２により実行されるネットの自動発生処理によっ
て発生されたネットの一例を示す説明図である。
【図１７】（ａ）（ｂ）（ｃ）は、ＬＳＩパッケージの
ＬＳＩチップの一例を示す概略構成説明図である。
【図１８】（ａ）は、ＢＧＡタイプのＬＳＩパッケージ
（ワイヤボンドタイプ）の一例を示す概略構成説明図で
あり、（ｂ）は、（ａ）におけるＢ矢視説明図が示され
ている。
【図１９】ＬＳＩパッケージのＬＳＩチップの他の例を
示す説明図であり、本発明によるネットの自動発生処理
により、ＬＳＩチップにおいて、Ｓｔｅｐ１からＳｔｅ
ｐ２にネットが発生された場合を概念的に示した説明図
である。
【符号の説明】
１０ 自動発生システム １２ 演算部 １４ 表示制御部 １６ 表示部 １８ データベース ２０，１２０ ＬＳＩパッケージ ２２，１２２，１２２’ 基板 ２２Ｂ，２２Ｒ，２２Ｔ，２２Ｌ 外郭部 ２４，１２４，１２４’，１２６’ ＬＳＩチップ ２４Ｂ，２４Ｒ，２４Ｔ，２４Ｌ 外郭部 ３０，１３０，１３０’ ダイパッド ３４，１３４，１３４’ ボール １２０’ ＬＳＩパッケージ（ワイヤボンドタイ
プ） １２２ａ，１２４ａ，１２２’ａ，１２４’ａ 表面 １２２ｂ，１２４ｂ，１２２’ｂ 裏面 １２６，１２６’ 樹脂 １３２ ワイヤボンドパッド １４０ ボンディングワイヤ ２００ プリント基板 Ｃ１〜Ｃ１６，Ｂ１〜Ｂ１２ 隙間 ＣＥ１〜ＣＥ２１，ＢＥ１〜ＢＥ２５ ネットの端部

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 ＬＳＩチップを配設したＬＳＩパッケー
    ジにおいて、複数のＬＳＩパッケージの端子それぞれと
    複数の前記ＬＳＩパッケージの端子以外の端子との論理
    的接続関係を示すネットを発生するネットの自動発生方
    法であって、 ＬＳＩパッケージの領域と前記ＬＳＩパッケージに配設
    したＬＳＩチップの領域とを、前記ＬＳＩパッケージの
    所定の位置から放射状に所定の領域に分割する第１の段
    階と、 前記第１の段階において分割された所定の領域毎に、前
    記ＬＳＩパッケージの所定の位置に対して配設された前
    記ＬＳＩパッケージの端子以外の端子群を１つの段とす
    るとともに、前記ＬＳＩパッケージの所定の位置に対し
    て配設された前記ＬＳＩパッケージの端子群を１つの段
    とする第２の段階と、 所定の段の前記ＬＳＩパッケージの端子以外の端子か
    ら、前記所定の段に比べて前記ＬＳＩパッケージの端子
    に近い前記ＬＳＩパッケージの端子以外の端子からなる
    段の隣り合う端子と端子との間に形成された隙間にネッ
    トを発生するとともに、所定の段の前記ＬＳＩパッケー
    ジの端子から、前記所定の段に比べて前記ＬＳＩパッケ
    ージの端子以外の端子に近い段の隣り合う端子と端子と
    の間に形成された隙間にネットを発生する第３の段階と
    を有するネットの自動発生方法。
  2. 【請求項２】 ＬＳＩチップを配設したＬＳＩパッケー
    ジにおいて、複数のＬＳＩパッケージの端子それぞれと
    複数の前記ＬＳＩパッケージの端子以外の端子との論理
    的接続関係を示すネットを発生するネットの自動発生シ
    ステムであって、 ＬＳＩパッケージの領域と前記ＬＳＩパッケージに配設
    したＬＳＩチップの領域とを、前記ＬＳＩパッケージの
    所定の位置から放射状に所定の領域に分割する分割手段
    と、 前記分割手段によって分割された所定の領域毎に、前記
    ＬＳＩパッケージの所定の位置に対して配設された前記
    ＬＳＩパッケージの端子以外の端子群を１つの段とする
    とともに、前記ＬＳＩパッケージの所定の位置に対して
    配設された前記ＬＳＩパッケージの端子群を１つの段と
    する段設定手段と、 所定の段の前記ＬＳＩパッケージの端子以外の端子か
    ら、前記所定の段に比べて前記ＬＳＩパッケージの端子
    に近い前記ＬＳＩパッケージの端子以外の端子からなる
    段の隣り合う端子と端子との間に形成された隙間にネッ
    トを発生するとともに、所定の段の前記ＬＳＩパッケー
    ジの端子から、前記所定の段に比べて前記ＬＳＩパッケ
    ージの端子以外の端子に近い段の隣り合う端子と端子と
    の間に形成された隙間にネットを発生するネット発生手
    段とを有するネットの自動発生システム。
  3. 【請求項３】 ＬＳＩチップを配設したＬＳＩパッケー
    ジにおいて、複数のＬＳＩパッケージの端子それぞれと
    複数の前記ＬＳＩパッケージの端子以外の端子との論理
    的接続関係を示すネットを発生するネットの自動発生シ
    ステムに用いるプログラムであって、 コンピュータを、 ＬＳＩパッケージの領域と前記ＬＳＩパッケージに配設
    したＬＳＩチップの領域とを、前記ＬＳＩパッケージの
    所定の位置から放射状に所定の領域に分割する分割手
    段、 前記分割手段によって分割された所定の領域毎に、前記
    ＬＳＩパッケージの所定の位置に対して配設された前記
    ＬＳＩパッケージの端子以外の端子群を１つの段とする
    とともに、前記ＬＳＩパッケージの所定の位置に対して
    配設された前記ＬＳＩパッケージの端子群を１つの段と
    する段設定手段、 所定の段の前記ＬＳＩパッケージの端子以外の端子か
    ら、前記所定の段に比べて前記ＬＳＩパッケージの端子
    に近い前記ＬＳＩパッケージの端子以外の端子からなる
    段の隣り合う端子と端子との間に形成された隙間にネッ
    トを発生するとともに、所定の段の前記ＬＳＩパッケー
    ジの端子から、前記所定の段に比べて前記ＬＳＩパッケ
    ージの端子以外の端子に近い段の隣り合う端子と端子と
    の間に形成された隙間にネットを発生するネット発生手
    段、 として機能させるためのプログラム。
JP2001069347A 2001-03-12 2001-03-12 ネットの自動発生方法およびそのシステムならびにプログラム Expired - Lifetime JP4472198B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001069347A JP4472198B2 (ja) 2001-03-12 2001-03-12 ネットの自動発生方法およびそのシステムならびにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001069347A JP4472198B2 (ja) 2001-03-12 2001-03-12 ネットの自動発生方法およびそのシステムならびにプログラム

Publications (2)

Publication Number Publication Date
JP2002269165A true JP2002269165A (ja) 2002-09-20
JP4472198B2 JP4472198B2 (ja) 2010-06-02

Family

ID=18927390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001069347A Expired - Lifetime JP4472198B2 (ja) 2001-03-12 2001-03-12 ネットの自動発生方法およびそのシステムならびにプログラム

Country Status (1)

Country Link
JP (1) JP4472198B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332516A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体装置の自動設計方法および自動設計装置
JP2007206883A (ja) * 2006-01-31 2007-08-16 Fujitsu Ltd 半導体装置の設計方法及び装置、並びにプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332516A (ja) * 2005-05-30 2006-12-07 Oki Electric Ind Co Ltd 半導体装置の自動設計方法および自動設計装置
JP4508947B2 (ja) * 2005-05-30 2010-07-21 Ｏｋｉセミコンダクタ株式会社 半導体装置の自動設計方法および自動設計装置
JP2007206883A (ja) * 2006-01-31 2007-08-16 Fujitsu Ltd 半導体装置の設計方法及び装置、並びにプログラム

Also Published As

Publication number Publication date
JP4472198B2 (ja) 2010-06-02

Similar Documents

Publication Publication Date Title
US6412102B1 (en) Wire routing optimization
US7496878B2 (en) Automatic wiring method and apparatus for semiconductor package and automatic identifying method and apparatus for semiconductor package
US7454736B2 (en) Automatic trace determination apparatus and computer program thereof
JP2002269165A (ja) ネットの自動発生方法およびそのシステムならびにプログラム
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
US7191415B2 (en) Clearance inspection apparatus and clearance inspection method
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
JPH09172143A (ja) 半導体集積回路装置及びそのテスト方法
JP3097668B2 (ja) 配線性を考慮した機能ブロックの配置方向の決定方法を含む集積回路レイアウト設計の方法と装置
JP3278600B2 (ja) 自動レイアウト方法及びその装置
JP2910734B2 (ja) レイアウト方法
JP3749021B2 (ja) 電子部品の部品データ入力装置及び電子部品の部品データ入力方法
JP3064925B2 (ja) レイアウト方法
JPH063826B2 (ja) スタンダ−ドセルの周辺ブロツク配置方法
JP2803800B2 (ja) 半導体集積回路装置の配線方法
JPS63161638A (ja) 半導体集積回路の電源配線方法
JP3247011B2 (ja) セル配置改善装置及び方法
JPS62140430A (ja) 半導体集積回路の配線方法
JP2906830B2 (ja) プリント板ｃａｄシステム
JP2669615B2 (ja) 半導体集積回路の設計方法
JP2912300B2 (ja) Ａｓｉｃのレイアウト方法
JPH096826A (ja) 半導体集積回路の設計方法
JPH02307162A (ja) 配線経路決定方式
JPH07134732A (ja) Ｌｓｉ電源配線レイアウトシステム
JPS61208845A (ja) 階層的配置処理方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4472198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160312

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term