JP4439477B2 - 光起電力素子及びその製造方法 - Google Patents

Description

本発明は、結晶系半導体と非晶質半導体とを組み合わせて構成されるヘテロ接合を有する光起電力素子及びその製造方法に関するものである。

近年、消費者のニーズに対応するため、さまざまなサイズの光起電力素子が求められている。種々のサイズの光起電力素子を製造する手段として、規格サイズの基板を用いて光起電力素子を形成し、その後、所望のサイズに分割する方法がある。

このような光起電力素子の分割方法として、特許文献１に、ガラス基板上に透明電極、アモルファスシリコン膜及び金属電極を形成した光起電力素子に金属電極側から分割予定箇所にレーザ光を照射することにより、金属電極、アモルファスシリコン膜及び透明電極を除去した溝を形成した後、該溝に沿ってガラス基板をカットすることによって、所望のサイズの光起電力素子に分割する方法が記載されている。

一方、近年、光起電力素子として、単結晶シリコンや多結晶シリコン等の結晶系シリコンを用いた太陽電池の研究及び実用化が盛んに行われている。中でも、非晶質シリコンと結晶系シリコンとを組み合わせることにより構成されたヘテロ接合を有する太陽電池は、その接合を２００℃以下の低温プロセスで形成でき、高い変換効率を得られることから、注目を集めている。

図１１は、上記の非晶質シリコンと結晶系シリコンとを組み合わせることにより構成されたヘテロ接合を有する太陽電池の一例を説明するための模式的断面図である。太陽電池５０は、ｎ型単結晶シリコン基板２の一方の主面上に、真性非晶質シリコン層３、ｐ型非晶質シリコン層４、ｐ側透明導電膜層５及びｐ側集電極６がこの順に形成された構造を有している。さらに、前記ｎ型単結晶シリコン基板２の他方の主面上に真性非晶質シリコン層７、ｎ型非晶質シリコン層８、ｎ側透明導電膜層９及びｎ側集電極１０がこの順に形成されている。
特開２００１−２７４４４１号公報

非晶質シリコンと結晶系シリコンとを組み合わせることにより構成されたヘテロ接合を有する、所望のサイズの光起電力素子の製造において、特許文献１に記載の発明のように、レーザ光を照射することにより分割予定箇所の集電極、非晶質シリコン層及び真性非晶質シリコン層を除去した溝を形成した後、該溝に沿って光起電力素子を分割すると、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が起こる場合があった。

本発明の目的は、上述した問題点を解決した光起電力素子及びその製造方法を提供することにある。

上記目的を達成するため、本発明者らが鋭意検討した結果、太陽電池５０に、レーザ光をｐ型非晶質シリコン層４側から照射した場合に開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が生じ、レーザ光をｎ型非晶質シリコン層８側から照射した場合には開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が生じないことを見出し、本発明を完成するに至った。以下に、この理由について説明する。

図１２は、太陽電池５０にレーザ光を照射した後の、レーザ光が照射された付近を拡大した太陽電池５０の断面を示す模式図である。上記の現象の理由について、図１２を用いて説明する。

レーザ光を矢印Ｌに示すようにｐ型非晶質シリコン層４側から照射した場合、太陽電池５０の段面は図１２（ａ）に示す形状となる。図１２（ａ）において、５０ａはレーザ光照射された後の太陽電池であり、１５はレーザ光を照射されたことにより太陽電池５０ａに形成された溝である。

図１２（ａ）を参照して、レーザ光照射により、ｐ側集電極６、ｐ側透明導電膜層５、ｐ型非晶質シリコン層４、真性非晶質シリコン層３及びｎ型単結晶シリコン基板２の一部が除去された箇所の太陽電池５０ａの端面においては、真性非晶質シリコン層３の端部及びｐ型非晶質シリコン層４の端部がレーザ照射時の熱の影響により微結晶化し、これらの部分の抵抗が低くなる。図１２（ａ）において、３ａは、真性非晶質シリコン層３の微結晶部であり、４ａは、ｐ型非晶質シリコン層４の微結晶部である。図１２（ａ）に示すように、微結晶部３ａはｎ型単結晶シリコン基板２との界面５１においてｎ型単結晶シリコン基板２と接している。また、微結晶部４ａはｐ側透明導電膜５との界面５２においてｐ側透明導電膜側５と接している。微結晶部３ａ及び微結晶部４ａは抵抗が小さいため、互いに逆の導電型を有する、ｐ型非晶質シリコン層４とｎ型単結晶シリコン基板２との間で、微結晶部４ａ、微結晶部３ａ及び界面５１を介してリーク電流が流れる。したがって、このような太陽電池５０ａは、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．が低くなる。

これに対して、太陽電池５０に矢印Ｌに示すようにレーザ光をｎ型非晶質シリコン層８側から照射した場合、太陽電池５０の断面は図１２（ｂ）に示す形状になる。図１２（ｂ）において、５０ｂはレーザ光照射された後の太陽電池であり、１５はレーザ光を照射されたことにより太陽電池５０ｂに形成された溝である。

この場合の太陽電池５０ｂの断面形状は、ｐ型非晶質シリコン層４とその微結晶部４ａがｎ型非晶質シリコン層８とその微結晶部８ａに代わり、真性非晶質シリコン層３とその微結晶部３ａが真性非晶質シリコン層７とその微結晶部７ａに代わったことを除いては、図１２（ａ）の場合と同様である。図１２（ｂ）に示すように、微結晶部７ａはｎ側単結晶シリコン基板２との界面５３においてｎ型単結晶シリコン基板２と接している。また、微結晶部８ａはｎ側透明導電膜９との界面５４においてｎ側透明導電膜９と接している。微結晶部７ａ及び微結晶部８ａは抵抗が小さいが、微結晶部８ａとｎ型単結晶シリコン基板２とは導電型が同じであるため、ｎ型非晶質シリコン層８とｎ型単結晶シリコン基板２との間には、微結晶部８ａ、微結晶部７ａ及び界面５３を介して、リーク電流が流れない。したがって、このような太陽電池５０ｂは、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．が低下することがない。

また、ｎ型単結晶シリコン基板２の代わりにｐ型単結晶シリコン基板を用いた場合には、レーザ光をｎ型非晶質シリコン層側から照射した場合、リーク電流が発生し開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．が低くなり、レーザ光をｐ型非晶質シリコン層側から照射した場合、リーク電流が発生せず開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．は低くはならなかった。

つまり、単結晶基板とは異なる導電型を有する非晶質半導体層に抵抗の低い微結晶部を形成しないように、太陽電池にレーザ光を照射することによって、リーク電流が発生せず、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された太陽電池を製造することができる。

すなわち、単結晶基板の主面のうち、上記非晶質半導体層が形成された主面とは反対側の主面側からレーザ光を照射し、少なくとも上記非晶質半導体層まで達しないように太陽電池に溝を形成することによって、リーク電流が発生せず、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された太陽電池を製造することができる。したがって、単結晶基板と同じ導電型の非晶質半導体層側からレーザ光を照射することによっても、少なくとも単結晶基板とは異なる導電型の非晶質半導体層に達しないように太陽電池に溝を形成することによって、リーク電流が発生せず、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された太陽電池を製造することができる。

本発明に係る光起電力素子の製造方法は、第１導電型を有する結晶系半導体基板の第１の主面上に、第２導電型を有する第１の非晶質半導体層と第１の導電性薄膜とを含む第１の積層体を形成する工程と、前記結晶系半導体基板と前記第１の積層体とを備える構造体に前記結晶系半導体基板の第２の主面側からレーザ光を、前記第１の非晶質半導体層に微結晶部を形成しないように照射することにより、少なくとも前記第１の非晶質半導体層に達しないように前記結晶系半導体基板に溝を形成する工程と、該溝に沿って前記構造体を分割する工程とを含むことを特徴とする。

かかる製造方法を用いることにより、第１の積層体中にレーザ光照射時の熱の影響による微結晶部分が生じることがないので、互いに逆の導電型を有する第１導電型の結晶系半導体基板と第２導電型の非晶質半導体層との間でリーク電流が発生することがなく、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された、所望のサイズの光起電力素子を製造できる。

本発明において、好ましくは、前記結晶系半導体基板の第２の主面上には第１導電型を有する第２の非晶質半導体層と第２の導電性薄膜とを含む第２の積層体が形成され、前記レーザ光は前記第２の積層体側から照射される。

光起電力素子がこのような構成であることにより、前記結晶系半導体基板の第１の主面側及び第２の主面側の両面からの入射光を発電に利用でき、より高出力な光起電力素子を製造できる。

本発明において、好ましくは、前記結晶系半導体基板と、前記第１及び前記第２の非晶質半導体層との間の少なくとも一方に、真性の非晶質半導体層を形成する。

光起電力素子がこのような構成であることにより、結晶系半導体基板と非晶質半導体層とのヘテロ接合の界面状態が改善されるため、より特性に優れた光起電力素子を製造できる。

本発明に係る光起電力素子は、第１導電型を有する結晶系半導体基板と、前記結晶系半導体基板の第１の主面上に設けられた、第２導電型を有する第１の非晶質半導体層と第１の導電性薄膜とを含む第１の積層体と、を有し、前記基板における前記第１の主面と該第１の主面と反対側の第２の主面に挟まれる少なくとも一つの側面が分割加工面から形成されており、前記分割加工面は、少なくとも前記第１の非晶質半導体層に達しないように前記第２の主面側から前記第１の主面側に向かって延びるレーザ加工領域と、切断加工領域とから構成されており、前記第１の非晶質半導体層に微結晶部が形成されていないことを特徴とする。

本発明において、好ましくは、前記結晶系半導体基板の第２の主面上には第１導電型を有する第２の非晶質半導体層と第２の導電性薄膜とを含む第２の積層体が形成されている。

本発明において、好ましくは、前記結晶系半導体基板と、前記第１及び前記第２の非晶質半導体層との間の少なくとも一方に、真性の非晶質半導体層が形成されている。

本発明にかかる製造方法によれば、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された、非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する、所望のサイズの光起電力素子を製造できる技術を提供できる。

本発明にかかる光起電力素子によれば、非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する光起電力素子の開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．を向上させることができる。

本発明の実施形態について、図面を用いて、以下に説明する。

（実施の形態１）
本発明の実施の形態１に係る光起電力素子及びその製造方法について、図１、図２及び図３を参照して説明する。

まず、図１に示す構造の非晶質半導体と結晶系半導体を組み合わせることにより構成されたヘテロ接合を有する構造体１を作製する。

図１は、本実施形態に係る光起電力素子の製造方法によって製造する構造体の構造を示す模式的断面図である。構造体１は、ｎ型の結晶系半導体基板２の第１の主面上に、第１の積層体１１が形成され、第１の主面と対向する第２の主面上に、第２の積層体１２が形成された構造となっている。結晶系半導体基板としては、単結晶や多結晶の構造を有するシリコン基板又はゲルマニウム基板等を用いることができる。前記第１の積層体１１は、ｎ型結晶系半導体基板２の第１の主面上に真性非晶質半導体層３、ｎ型結晶系半導体基板２と異なる導電型を有するｐ型非晶質半導体層４、ｐ側透明導電膜層５及びｐ側集電極６がこの順に形成された構造を有している。さらに、前記第２の積層体１２は、ｎ型結晶系半導体基板２の第２の主面上に真性非晶質半導体層７、ｎ型結晶系半導体基板２と同じ導電型を有するｎ型非晶質半導体層８、ｎ側透明導電膜層９及びｎ側集電極１０がこの順に形成されている。非晶質半導体としては、シリコン又はゲルマニウム等を用いることができる。

真性非晶質半導体層３、ｐ型非晶質半導体層４、真性非晶質半導体層７及びｎ型非晶質半導体層８は、それぞれプラズマＣＶＤ法を用いて形成することができる。また、ｐ側透明導電膜層５及びｎ側透明導電膜層９は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透光性の導電性膜を用いることができ、スパッタ法、真空蒸着法等を用いて形成することができる。また、ｐ側集電極６及びｎ側集電極１０は、Ａｇ等の金属を用いることができ、それぞれ、スクリーン印刷法、真空蒸着法、スパッタ法等を用い、パターニング形成することができる。

次に、前記構造体１にレーザ光を照射することによって、該構造体１に溝を形成する工程について、図２を参照して説明する。図２は、図１に示す構造体１にレーザ光を照射することにより構造体１に溝を形成した構造体１３を示す模式的断面図である。構造体１に、図２に示すように、レーザ光を矢印Ｌに示すように、ｎ型結晶系半導体基板２の前記第２の主面側、本実施形態の場合、ｎ型結晶系半導体基板２と同じ導電型を有するｎ型非晶質半導体層８を含む前記第２の積層体１２側から照射することにより、第２の積層体１２及びｎ型結晶系半導体基板２に溝１５を形成し、構造体１３を作製する。

本実施形態においては、図２に示すように、溝１５はｎ側集電極１０、ｎ側透明導電膜層９、ｎ型非晶質半導体層８、真性非晶質半導体層７及びｎ型結晶系半導体基板２に形成されているが、ｎ型結晶系半導体基板２とは異なる導電型を有するｐ型非晶質半導体層４まで達しなければよく、溝１５の深さは、溝１５形成後に行う溝１５に沿った分割を行いやすい深さで適宜選ぶことができる。

このとき、溝１５をｎ型結晶系半導体基板２で止め、該ｎ型結晶系半導体基板２とは異なる導電型を有するｐ型非晶質半導体層４まで達しないように、レーザ光の照射時間、照射エネルギーなどのレーザ光照射条件を調整できる。溝１５が前記ｎ型結晶系半導体基板２とは異なる導電型を有するｐ型非晶質半導体層４まで達するようにレーザ光を照射すると、該ｐ型非晶質半導体層４の溝１５付近に抵抗の低い微結晶部が形成され、かかる微結晶部とｎ型結晶系半導体基板２との間にリーク電流が流れるため、製造された光起電力素子は開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低いものとなってしまう。

このような溝１５を形成するためのレーザ光照射の条件としては、例えば、ＹＡＧレーザやＡｒレーザの第２高調波などの波長が４００ｎｍを超えるレーザを用いて、１〜２０Ｗのパワーを用いることができる。また、レーザ光の光径としては、例えば、２０〜２００μｍのものを用いることができる。このような条件のレーザ光を照射することにより、幅が上記のレーザ光の光径とほぼ同じである溝１５を形成することができる。

図２の構造では、第１の積層体１１及びｎ型結晶系半導体基板２の溝１５付近は、図１２（ｂ）のような構造である。図１２（ｂ）のように、ｎ型非晶質半導体層８及び真性非晶質半導体層７の端部は、レーザ光の照射による熱の影響のため、微結晶化し、それぞれ微結晶部８ａ及び微結晶部７ａが形成されている。この微結晶部８ａ及び微結晶部７ａは抵抗が小さいが、微結晶部８ａとｎ型結晶系半導体基板２とは導電型が同じであるため、ｎ型非晶質半導体層８とｎ型結晶系半導体基板２との間ではリーク電流は発生しない。

続いて、図３に示すように、前記構造体１３を溝１５に沿って分割する。図３は、前記構造体１３を溝１５に沿って分割することによって得られた、本発明に係る光起電力素子１４を示す模式的断面図である。分割の方法としては、例えば、溝１５の部分を中心にして構造体１３の周辺部を保持部材で挟み折り曲げることにより、折り曲げ切断する方法や、スクラバー、ダイシングソー等を用いて切断する方法等を用いることができる。かかる分割によって、所望のサイズの光起電力素子１４を作製できる。

以上のように作製することによって、図３に示すように、ｎ型結晶系半導体基板２の第１の主面と該第１の主面と反対側の第２の主面とに挟まれる少なくとも一つの側面が分割加工面１８から形成される光起電力素子１４を作製できる。ここで、この分割加工面１８は、前記ｎ型結晶系半導体基板２とは異なる導電型を有するｐ型非晶質半導体層４まで達しないように前記第２の主面側から前記第１の主面に向かって延びる、レーザ加工によって形成されたレーザ加工領域１６と、前記第１の主面側から前記第２の主面側に向かって延びる、切断によって形成された切断加工領域１７から構成されている。

本実施形態によれば、非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する光起電力素子であって、非晶質半導体と結晶系半導体との間にリーク電流が流れず、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された、所望のサイズの光起電力素子を製造できる。

（実施の形態２）
まず、本実施形態に係る製造方法を用いて製造する光起電力素子の構造について、図４、図５及び図６に示す模式的な断面図を用いて説明する。

まず、図４に示す構造の非晶質半導体と結晶系半導体を組み合わせることにより構成されたヘテロ接合を有する構造体２３を作製する。

図４は、本実施形態に係る光起電力素子の製造方法によって製造する構造体の構造を示す模式的断面図である。構造体２３は、ｐ型の結晶系半導体基板２０の第１の主面上に、第１の積層体２１が形成され、第１の主面と対向する第２の主面上に、第２の積層体２２が形成された構造となっている。結晶系半導体基板としては、単結晶や多結晶の構造を有するシリコン基板又はゲルマニウム基板等を用いることができる。前記第１の積層体２１は、ｐ型結晶系半導体基板２０の第１の主面上に真性非晶質半導体層７、ｐ型結晶系半導体基板２０とは異なる導電型を有するｎ型非晶質半導体層８、ｎ側透明導電膜層９及びｎ側集電極１０がこの順に形成された構造を有している。さらに、前記第２の積層体２２は、ｐ型結晶系半導体基板２０の第２の主面上に真性非晶質半導体層３、ｐ型結晶系半導体基板２０と同じ導電型を有するｐ型非晶質半導体層４、ｐ側透明導電膜層５及びｐ側集電極６がこの順に形成されている。非晶質半導体としては、シリコン又はゲルマニウム等を用いることができる。

構造体２３の作製方法は、ｎ型結晶系半導体基板２がｐ型結晶系半導体基板２０に、ｎ型非晶質半導体層８がｐ型非晶質半導体層４に、ｐ型非晶質半導体層４がｎ型非晶質半導体層８、真性非晶質半導体層７が真性非晶質半導体層３に、真性非晶質半導体層３が真性非晶質半導体層７に、ｎ側透明導電膜層９がｐ側透明導電膜層５に、ｐ側透明導電膜層５がｎ側透明導電膜層９に、ｎ側集電極１０がｐ側集電極６に、ｐ側集電極６がｎ側集電極１０に代わったことを除いては、実施の形態１における構造体１の作製方法と同様である。

次に、前記構造体２３にレーザ光を照射することによって、該構造体に溝を形成する工程について、図５を参照して説明する。図５は、図４に示す構造体２３にレーザを照射することにより構造体２３に溝を形成した構造体２４を示す模式的断面図である。構造体２３に、図５に示すように、レーザ光を矢印Ｌに示すように、ｐ型結晶系半導体基板２０の前記第２の主面側、本実施形態の場合、ｐ型結晶系半導体基板２０と同じ導電型を有するｐ型非晶質半導体層４を含む前記第２の積層体２２側から照射することにより、第２の積層体２２及びｐ型結晶系半導体基板２０に溝１５を形成し、構造体２４を作製する。

このような溝１５を形成するためのレーザ光照射の条件としては、実施の形態１の場合と同様である。

このとき、溝１５をｐ型結晶系半導体基板２０で止め、該ｐ型結晶系半導体基板２０とは異なる導電型を有するｎ型非晶質半導体層８まで達しないように、レーザ光の照射時間、照射エネルギーなどのレーザ光照射条件を調整できる。溝１５が前記ｐ型結晶系半導体基板２０とは異なる導電型を有するｎ型非晶質半導体層８まで達するようにレーザ光を照射すると、該ｎ型非晶質半導体層８の溝１５付近に抵抗の低い微結晶部が形成され、かかる微結晶部とｐ型結晶系半導体基板２０との間にリーク電流が流れるため、製造された光起電力素子は開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低いものとなってしまう。

本実施形態においては、図５に示すように、溝１５はｐ側集電極６、ｐ側透明導電膜層５、ｐ型非晶質半導体層４、真性非晶質半導体層３及びｐ型結晶系半導体基板２０に形成されているが、ｐ側結晶系半導体基板２０とは異なる導電型を有するｎ型非晶質半導体層８まで達しなければよく、溝１５の深さは、溝１５形成後に行う溝１５に沿った分割を行いやすい深さで適宜選ぶことができる。

図５の構造では、第２の積層体２２及びｐ側結晶系半導体基板２０の溝１５付近は、図１２（ａ）において、ｎ型結晶系半導体基板２がｐ型結晶系半導体基板２０に代わった構造である。この場合、ｐ型非晶質半導体層４及び真性非晶質半導体層３の端部は、レーザ光の照射による熱の影響のため、微結晶化し、それぞれ微結晶部４ａ及び微結晶部３ａが形成されている。この微結晶部４ａ及び微結晶部３ａは抵抗が小さいが、微結晶部４ａとｐ型結晶系半導体基板２０とは導電型が同じであるため、ｐ型非晶質半導体層４とｐ型結晶系半導体基板２０との間ではリーク電流は発生しない。

続いて、図６に示すように、前記構造体２４を溝１５に沿って分割する。分割の方法は、実施の形態１の場合と同様である。かかる分割によって、所望のサイズの光起電力素子２５を作製できる。

本実施形態によれば、非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する光起電力素子であって、非晶質半導体と結晶系半導体との間にリーク電流が流れず、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された、所望のサイズの光起電力素子を製造できる。

以下、図１、図２及び図３を参照して、上記の実施の形態１にかかる光起電力素子の製造方法の一例について、説明する。

まず、比抵抗が約１Ω・ｃｍ、大きさが１０．４ｃｍ角、厚さが約２００μｍのｎ型単結晶シリコン基板２を洗浄した後、真空チャンバー内に設置し、１７０℃に加熱した。次に前記チャンバー内に水素ガスを導入してプラズマ放電させることにより、ｎ型単結晶シリコン基板２の第２の主面の界面処理を行った。

その後、チャンバー内にＳｉＨ_４ガス及び水素ガスを導入してプラズマＣＶＤ法により、厚さ１０ｎｍの真性非晶質シリコン層７を、前述のｎ型単結晶シリコン基板２の第２の主面上に形成した。続いて、チャンバー内にＳｉＨ_４ガス、ＰＨ_３ガス及び水素ガスを導入してプラズマＣＶＤ法により、真性非晶質シリコン層７上に、厚さ５ｎｍのｎ型非晶質シリコン層８を形成した。

次に、上記真性非晶質シリコン層７とｎ型非晶質シリコン層８とが形成されたｎ型単結晶シリコン基板２をチャンバーから取り出し、再びチャンバーに設置した後、１７０℃に加熱し、前述の第２の主面の界面処理と同様の処理を、第２の主面と対向する第１の主面に行った。

その後、チャンバー内にＳｉＨ_４ガス及び水素ガスを導入してプラズマＣＶＤ法により、厚さ１０ｎｍの真性非晶質シリコン層３を、前述のｎ型単結晶シリコン基板２の第１の主面上に形成した。続いて、チャンバー内にＳｉＨ_４ガス、Ｂ_２Ｈ_６ガス及び水素ガスを導入してプラズマＣＶＤ法により、該真性非晶質シリコン層３上に、厚さ５ｎｍのｐ型非晶質シリコン層４を形成した。

以上の非晶質シリコン層の成膜条件を、表１に示す。表１中、「ｉ型」とは真性非晶質シリコン層３及び真性非晶質シリコン層７を、「ｐ型」とはｐ型非晶質シリコン層４を、「ｎ型」とはｎ型非晶質シリコン層８をそれぞれ示す。また、Ｂ_２Ｈ_６とＰＨ_３は、Ｈ_２ガスにより、それぞれ２％、１％に希釈されている。

次に、ｎ型単結晶シリコン基板２の両主面上に形成されたｎ型非晶質シリコン層８及びｐ型非晶質シリコン層４上に、厚さ１００ｎｍのＩＴＯからなるｎ側透明導電膜層９及びｐ側透明導電膜層５をスパッタ法により形成した。

次に、ｎ型単結晶シリコン基板２の第２の主面側に形成されたｎ側透明導電膜層９上及び第１の主面側に形成されたｐ側透明導電膜層５上に、銀ペーストからなるｎ側集電極１０とｐ側集電極６をスクリーン印刷法により塗布した後、約１８０℃で約１時間焼成して銀ペーストを硬化させた。これにより、第２の積層体１２と第１の積層体１１を完成させた。このようにして、構造体１を作製した。

続いて、前記構造体１にレーザ光を照射し、レーザ光を照射された部分の構造体を除去することにより、構造体１に溝を形成した。

この際、レーザ光径が５０μｍで波長が１０６４ｎｍのＹＡＧレーザを用いて、３〜５Ｗのパワーを使用して、構造体１に、図２に示すように、矢印Ｌの方向に第２の積層体１２側、すなわち、ｎ型単結晶シリコン基板２の第２の主面側からレーザ光を照射した。このようなレーザ光照射を行うことによって、図２に示すように、第１の積層体１１及びｎ型単結晶シリコン基板２を除去することにより、構造体１に溝１５を形成し、構造体１３を作製した。レーザ光の照射条件を調整することによって、ｎ型単結晶シリコン基板２とは異なる導電型を有するｐ型非晶質シリコン層４までは達しない深さの溝１５を形成した。この溝１５の深さは６０μｍ程度であり、溝１５の幅は前記レーザ光径と同程度であった。

最後に、構造体１３に応力を印加することにより、前記溝１５に沿って、構造体１３を機械的に分割した。この分割によって、所望のサイズの光起電力素子１４を作製した（図３）。

以上のように作製することによって、図３に示すように、ｎ型単結晶シリコン基板２の第１の主面と該第１の主面と反対側の第２の主面とに挟まれる少なくとも一つの側面が分割加工面１８から形成される光起電力素子１４を作製できる。ここで、この分割加工面１８は、前記ｎ型単結晶シリコン基板２とは異なる導電型を有するｐ型非晶質シリコン層４まで達しないように前記第２の主面側から前記第１の主面に向かって延びる、レーザ加工によって形成されたレーザ加工領域１６と、前記第１の主面側から前記第２の主面側に向かって延びる、切断によって形成された切断加工領域１７から構成されている。

以下、図４、図５及び図６を参照して、上記の実施の形態２にかかる光起電力素子の製造方法の一例について、説明する。

まず、比抵抗が約１Ω・ｃｍ、大きさが１０．４ｃｍ角、厚さが約２００μｍのｐ型単結晶シリコン基板２０を洗浄した後、真空チャンバー内に設置し、１７０℃に加熱した。次に前記チャンバー内に水素ガスを導入してプラズマ放電させることにより、ｐ型単結晶シリコン基板２０の第２の主面の界面処理を行った。

その後、チャンバー内にＳｉＨ_４ガス及び水素ガスを導入してプラズマＣＶＤ法により、厚さ１０ｎｍの真性非晶質シリコン層３を、前述のｐ型単結晶シリコン基板２０の第２の主面上に形成した。続いて、チャンバー内にＳｉＨ_４ガス、Ｂ_２Ｈ_６ガス及び水素ガスを導入してプラズマＣＶＤ法により、該真性非晶質シリコン層３上に、厚さ５ｎｍのｐ型非晶質シリコン層４を形成した。

次に、上記真性非晶質シリコン層３とｐ型非晶質シリコン層４とが形成されたｐ型単結晶シリコン基板２０をチャンバーから取り出し、再びチャンバーに設置した後、１７０℃に加熱し、前述の第２の主面の界面処理と同様の処理を、第２の主面と対向する第１の主面に行った。

その後、チャンバー内にＳｉＨ_４ガス及び水素ガスを導入してプラズマＣＶＤ法により、厚さ１０ｎｍの真性非晶質シリコン層７を、前述のｐ型単結晶シリコン基板２０の第１の主面上に形成した。続いて、チャンバー内にＳｉＨ_４ガス、ＰＨ_３ガス及び水素ガスを導入してプラズマＣＶＤ法により、真性非晶質シリコン層７上に、厚さ５ｎｍのｎ型非晶質シリコン層８を形成した。

以上の非晶質シリコン層の成膜条件は、実施例１と同様、表１に示した通りである。

次に、ｐ型単結晶基板２０の両主面上に形成されたｐ型非晶質シリコン層４及びｎ型非晶質シリコン層８上に、厚さ１００ｎｍのＩＴＯからなるｐ側透明導電膜層５及びｎ側透明導電膜層９をスパッタ法により形成した。

次に、ｐ型単結晶シリコン基板２０の第２の主面側に形成されたｐ側透明導電膜層５上及び第１の主面側に形成されたｎ側透明導電膜層９上に、銀ペーストからなるｐ側集電極６とｎ側集電極１０をスクリーン印刷法により塗布した後、約１８０℃で約１時間焼成して銀ペーストを硬化させた。これにより、第２の積層体２２と第１の積層体２１を完成させた。このようにして、構造体２３を作製した。

続いて、前記構造体２３にレーザ光を照射し、レーザ光を照射された部分の構造体を除去することにより、構造体２３に溝を形成した。

この際、実施例１と同様に、レーザ光径が５０μｍで波長が１０６４ｎｍのＹＡＧレーザを用いて、３〜５Ｗのパワーを使用して、構造体２３に、図５に示すように、矢印Ｌの方向に第２の積層体２２側、すなわち、ｐ型単結晶シリコン基板２０の前記第２の主面側からレーザ光を照射した。このようなレーザ光照射を行うことによって、図５に示すように、第２の積層体２２及びｐ型単結晶シリコン基板２０を除去することにより、構造体２３に溝１５を形成し、構造体２４を作製した。実施例１の場合と同様、レーザ光の照射条件を調整することによって、ｐ型単結晶シリコン基板２０とは異なる導電型を有するｎ型非晶質シリコン層８までは達しない深さの溝１５を形成した。この溝１５の深さは６０μｍ程度であり、溝１５の幅は前記レーザ光径と同程度であった。

最後に、構造体２３に応力を印加することにより、前記溝１５に沿って、構造体２４を機械的に分割した。この分割によって、所望のサイズの光起電力素子２５を作製した（図６）。

以上のように作製することによって、図６に示すように、ｐ型単結晶シリコン基板２０の第１の主面と該第１の主面と反対側の第２の主面とに挟まれる少なくとも一つの側面が分割加工面２８から形成される光起電力素子２５を作製できる。ここで、この分割加工面２８は、前記ｐ型単結晶シリコン基板２０とは異なる導電型を有するｎ型非晶質シリコン層８まで達しないように前記第２の主面側から前記第１の主面に向かって延びる、レーザ加工によって形成されたレーザ加工領域２６と、前記第１の主面側から前記第２の主面側に向かって延びる、切断によって形成された切断加工領域２７から構成されている。

（比較例１）
以下、図１、図７及び図８を参照して、比較例１について、説明する。

比較例１においては、図１に示すような実施例１の場合と同じ構造体１を、実施例１の場合と同様に作製した。

続いて、図７に示すように、実施例１の場合とは逆側、すなわち、第１の積層体１１側から前記構造体１にレーザ光を照射し、レーザ光を照射された部分の構造体を除去することにより、構造体１に溝１５を形成し、構造体３１を作製した。

この際、実施例１と同様、レーザ光径が５０μｍで波長が１０６４ｎｍのＹＡＧレーザを用いて、３〜５Ｗのパワーを使用して、構造体１に、図７に示すように、矢印Ｌの方向に第１の積層体１１側からレーザ光を照射した。このようなレーザ光照射を行うことによって、図７に示すように、第１の積層体１１及びｎ型単結晶シリコン基板２を除去することにより、構造体１に溝１５を形成し、構造体３１を作製した。実施例１の場合と同様に、レーザ光の照射条件を調整することによって、ｎ型単結晶シリコン基板２と同じ導電型を有するｎ型非晶質シリコン層８までは達しない深さの溝１５を形成した。この溝１５の深さは６０μｍ程度であり、溝１５の幅は前記レーザ光径と同程度であった。

最後に、構造体３１に応力を印加することにより、前記溝１５に沿って、構造体３１を機械的に分割した。この分割によって、所望のサイズの光起電力素子３２を作製した。

以上のように作製することによって、図８に示すように、ｎ型単結晶シリコン基板２の第１の主面と該第１の主面と反対側の第２の主面とに挟まれる少なくとも一つの側面が分割加工面３８から形成される光起電力素子３２を作製できる。ここで、この分割加工面３８は、前記ｎ型単結晶シリコン基板２と同じ導電型を有するｎ型非晶質シリコン層８まで達しないように前記第１の主面側から前記第２の主面に向かって延びる、レーザ加工によって形成されたレーザ加工領域３６と、前記第２の主面側から前記第１の主面側に向かって延びる、切断によって形成された切断加工領域３７から構成されている。

（比較例２）
以下、図４、図９及び図１０を参照して、比較例２について、説明する。

比較例２においては、図４に示すような実施例２の場合と同じ構造体２３を、実施例２の場合と同様に作製した。

続いて、図９に示すように、実施例２の場合とは逆側、すなわち、第１の積層体２１側から前記構造体２３にレーザ光を照射し、レーザ光を照射された部分の構造体を除去することにより、構造体２３に溝１５を形成し、構造体４１を作製した。

この際、実施例２と同様に、レーザ光径が５０μｍで波長が１０６４ｎｍのＹＡＧレーザを用いて、３〜５Ｗのパワーを使用して、構造体２３に、図９に示すように、矢印Ｌの方向に第１の積層体２１側からレーザ光を照射した。このようなレーザ光照射を行うことによって、図９に示すように、第１の積層体２１及びｐ型単結晶シリコン基板２０が除去されることにより、構造体２３に溝１５を形成し、構造体４１を作製した。実施例２の場合と同様、レーザ光の照射条件を調整することによって、ｐ型単結晶シリコン基板２０と同じ導電型を有するｐ型非晶質シリコン層４までは達しない深さの溝１５を形成した。この溝１５の深さは６０μｍ程度であり、溝１５の幅は前記レーザ光径と同程度であった。

最後に、構造体４１に応力を印加することにより、前記溝１５に沿って、構造体４１を機械的に分割した。この分割によって、所望のサイズの光起電力素子４２を作製した。

以上のように作製することによって、図１０に示すように、ｐ型単結晶シリコン基板２０の第１の主面と該第１の主面と反対側の第２の主面とに挟まれる少なくとも一つの側面が分割加工面４８から形成される光起電力素子４２を作製できる。ここで、この分割加工面４８は、前記ｐ型単結晶シリコン基板２０と同じ導電型を有するｐ型非晶質シリコン層４まで達しないように前記第１の主面側から前記第２の主面に向かって延びる、レーザ加工によって形成されたレーザ加工領域４６と、前記第２の主面側から前記第１の主面側に向かって延びる、切断によって形成された切断加工領域４７から構成されている。

（評価）
上述したように製造された、実施例１、実施例２、比較例１及び比較例２の光起電力素子について、出力特性を測定した。実施例１及び比較例１の光起電力素子についての出力特性の測定結果を表２に、実施例２及び比較例２の光起電力素子についての出力特性の測定結果を表３に示す。

表２からわかるように、実施例１の方が比較例１よりも、開放電圧Ｖ_ＯＣ、短絡電流Ｉ_ＳＣ、曲線因子Ｆ．Ｆ．及び最大出力Ｐ_ｍａｘが高く、優れた特性を持っている。実施例１と比較例１とでは、実施例１は、ｎ型単結晶シリコン基板２の第２の主面側、つまり、ｎ型単結晶シリコン基板２とは異なる導電型を有するｐ型非晶質シリコン層４が形成された主面とは反対側の主面側から構造体１にレーザ光が照射されているのに対し、比較例１では、ｎ型単結晶シリコン基板２の第１の主面側、つまり、ｎ型単結晶シリコン基板２とは異なる導電型を有するｐ型非晶質シリコン層４を含む第１の積層体１１側から構造体３１にレーザ光が照射されている点で異なる。

比較例１の場合、レーザ光照射後の構造体３１のレーザ光照射部付近の構造は、図１２（ａ）の太陽電池５０ａと同様となる。レーザ光照射部付近の構造体３１の端面においては、真性非晶質シリコン層３の端部及びｐ型非晶質シリコン層４の端部がレーザ照射時の熱の影響により微結晶化し、これらの部分の抵抗が低くなる。したがって、互いに逆の導電型を有する、ｐ型非晶質シリコン層４とｎ型単結晶シリコン基板２との間でリーク電流が流れる。このため、このように作製された比較例１の光起電力素子３２は、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．が低くなる。

これに対し、実施例１では、ｎ型単結晶シリコン基板２とは異なる導電型を有するｐ型非晶質シリコン層４が形成された主面とは反対側の主面側から構造体１にレーザ光が照射されているので、比較例１のように、互いに逆の導電型を有する、ｐ型非晶質シリコン層４とｎ型単結晶シリコン基板２との間でリーク電流が流れるということは生じない。

このため、上述したように、比較例１よりも優れた特性を有すると考えられる。

表３からわかるように、実施例２の方が比較例２よりも、開放電圧Ｖ_ＯＣ、短絡電流Ｉ_ＳＣ、曲線因子Ｆ．Ｆ．及び最大出力Ｐ_ｍａｘが高く、優れた特性を持っている。

実施例２と比較例２とでは、実施例２は、ｐ型単結晶シリコン基板２０の第２の主面側、つまり、ｐ型単結晶シリコン基板２０とは異なる導電型を有するｎ型非晶質シリコン層８が形成された主面とは反対側の主面側から構造体２３にレーザ光が照射されているのに対し、比較例２では、ｐ型単結晶シリコン基板２０の第１の主面側、つまり、ｐ型単結晶シリコン基板２０と異なる導電型のｎ型非晶質シリコン層８を含む第１の積層体２１側から構造体４１にレーザ光が照射されている点で異なる。

比較例２の場合、レーザ光照射後の構造体４１のレーザ光照射部付近の構造は、図１２（ｂ）の太陽電池５０ｂにおいてｎ型単結晶シリコン基板２をｐ型単結晶シリコン基板２０に替えた構造と同様となる。レーザ光照射部付近の構造体４１の端面においては、真性非晶質シリコン層７の端部及びｎ型非晶質シリコン層８の端部がレーザ照射時の熱の影響により微結晶化し、これらの部分の抵抗が低くなる。したがって、互いに逆の導電型を有する、ｎ型非晶質シリコン層８とｐ型単結晶シリコン基板２０との間でリーク電流が流れる。このため、このように作製された比較例２の光起電力素子４２は、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．が低くなる。

これに対し、実施例２では、ｐ型単結晶シリコン基板２０とは異なる導電型を有するｎ型非晶質シリコン層８が形成された主面とは反対側の主面側から構造体２３にレーザ光が照射されているので、比較例のように、互いに逆の導電型を有する、ｎ型非晶質シリコン層８とｐ型単結晶シリコン基板２０との間でリーク電流が流れるということは生じない。

このため、上述したように、比較例２よりも優れた特性を有すると考えられる。

したがって、単結晶基板がｎ型かｐ型かを問わず、単結晶基板と同じ導電型を有する非晶質シリコン層が形成された側から、すなわち、単結晶基板とは異なる導電型を有する非晶質シリコン層が形成された主面とは反対側の主面側からレーザ光を照射することにより、少なくとも単結晶基板とは異なる導電型を有する非晶質シリコン層に達しないように構造体に溝を形成することによって、出力特性に優れた光起電力素子を製造することができる。

なお、以上の実施例においては、単結晶シリコン基板の場合について説明したが、多結晶シリコン基板の場合も同様の作用効果がある。また、シリコン基板に限らず、ゲルマニウム基板等の半導体基板であってもよい。また、以上の実施例においては、非晶質シリコン層の場合について説明したが、非晶質シリコン層に限らず、非晶質ゲルマニウム層であってもよい。

このように、本発明によれば、開放電圧Ｖ_ＯＣや曲線因子Ｆ．Ｆ．の低下が抑制された、非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する、所望のサイズの光起電力素子を製造できる技術を提供できる。

以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせに様々な変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施の形態１に係る構造体の構造を説明するための模式的段面図である。 本発明の実施の形態１に係る構造体にレーザ光を照射することにより該構造体に溝を形成する工程を説明するための模式的段面図である。 本発明の実施の形態１に係る光起電力素子の構造を説明するための模式的段面図である。 本発明の実施の形態２に係る構造体の構造を説明するための模式的段面図である。 本発明の実施の形態２に係る構造体にレーザ光を照射することにより該構造体に溝を形成する工程を説明するための模式的段面図である。 本発明の実施の形態２に係る光起電力素子の構造を説明するための模式的段面図である本発明に係る構造体の構造を説明するための模式的段面図である。 比較例１に係る構造体にレーザ光を照射することにより該構造体に溝を形成する工程を説明するための模式的段面図である。 比較例１に係る光起電力素子の構造を説明するための模式的段面図である本発明に係る構造体の構造を説明するための模式的段面図である。 比較例２に係る構造体にレーザ光を照射することにより該構造体に溝を形成する工程を説明するための模式的段面図である。 比較例２に係る光起電力素子の構造を説明するための模式的段面図である。 非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する光起電力素子の構造を説明するための模式的断面図である。 非晶質半導体と結晶系半導体とを組み合わせることにより構成されたヘテロ接合を有する光起電力素子に、レーザ光を照射することによって形成される溝付近を拡大した模式的断面図である。

符号の説明

１ 構造体
２ ｎ型結晶系半導体基板
３ 真性非晶質半導体層
３ａ 微結晶部
４ ｐ型非晶質半導体層
４ａ 微結晶部
５ ｐ側透明導電膜層
６ ｐ側集電極
７ 真性非晶質半導体層
８ ｎ型非晶質半導体層
９ ｎ側透明導電膜層
１０ ｎ側集電極
１１ 第１の積層体
１２ 第２の積層体
１３ 構造体
１４ 光起電力素子
１５ 溝
１６ レーザ加工領域
１７ 切断領域
１８ 分割加工面
２０ ｐ型結晶系半導体基板
２１ 第１の積層体
２２ 第２の積層体
２３ 構造体
２４ 構造体
２５ 光起電力素子
２６ レーザ加工領域
２７ 切断加工領域
２８ 分割加工面

Claims (6)

1. 第１導電型を有する結晶系半導体基板の第１の主面上に、第２導電型を有する第１の非晶質半導体層と第１の導電性薄膜とを含む第１の積層体を形成する工程と、
   前記結晶系半導体基板と前記第１の積層体とを備える構造体に前記結晶系半導体基板の第２の主面側からレーザ光を、前記第１の非晶質半導体層に微結晶部を形成しないように照射することにより、少なくとも前記第１の非晶質半導体層に達しないように前記結晶系半導体基板に溝を形成する工程と、該溝に沿って前記構造体を分割する工程とを含むことを特徴とする光起電力素子の製造方法。
2. 前記結晶系半導体基板の第２の主面上には第１導電型を有する第２の非晶質半導体層と第２の導電性薄膜とを含む第２の積層体が形成され、前記レーザ光は前記第２の積層体側から照射することを特徴とする請求項１記載の光起電力素子の製造方法。
3. 前記結晶系半導体基板と、前記第１及び前記第２の非晶質半導体層との間の少なくとも一方に、真性の非晶質半導体層を形成することを特徴とする請求項１乃至３のいずれかに記載の光起電力素子の製造方法。
4. 第１導電型を有する結晶系半導体基板と、前記結晶系半導体基板の第１の主面上に設けられた、第２導電型を有する第１の非晶質半導体層と第１の導電性薄膜とを含む第１の積層体と、を有し、前記基板における前記第１の主面と該第１の主面と反対側の第２の主面に挟まれる少なくとも一つの側面が分割加工面から形成されており、前記分割加工面は、少なくとも前記第１の非晶質半導体層に達しないように前記第２の主面側から前記第１の主面側に向かって延びるレーザ加工領域と、切断加工領域とから構成されており、前記第１の非晶質半導体層に微結晶部が形成されていないことを特徴とする光起電力素子。
5. 前記結晶系半導体基板の第２の主面上には第１導電型を有する第２の非晶質半導体層と第２の導電性薄膜とを含む第２の積層体が形成されていることを特徴とする請求項４に記載の光起電力素子。
6. 前記結晶系半導体基板と、前記第１及び前記第２の非晶質半導体層との間の少なくとも一方に、真性の非晶質半導体層が形成されていることを特徴とする請求項４又は請求項５に記載の光起電力素子。

Images