JP4434322B2 - 記憶素子および方法 - Google Patents
記憶素子および方法 Download PDFInfo
- Publication number
- JP4434322B2 JP4434322B2 JP54134099A JP54134099A JP4434322B2 JP 4434322 B2 JP4434322 B2 JP 4434322B2 JP 54134099 A JP54134099 A JP 54134099A JP 54134099 A JP54134099 A JP 54134099A JP 4434322 B2 JP4434322 B2 JP 4434322B2
- Authority
- JP
- Japan
- Prior art keywords
- divided data
- memory
- read
- written
- memory block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 5
- 230000015654 memory Effects 0.000 claims description 197
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000009467 reduction Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 239000000872 buffer Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000012464 large buffer Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Picture Signal Circuits (AREA)
- Dram (AREA)
- Television Signal Processing For Recording (AREA)
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、画像メモリとしての応用に適する記憶素子に関わる。
【０００２】
特にこの発明は、チップの面積の増大を抑えつつ書込みおよび読出しの２ポート動作を実現可能とする半導体記素子に関わる。
【０００３】
【従来の技術】
図１は、従来の画像メモリ１００の構成の一例を示している。
【０００４】
この画像メモリ１００は、ＤＲＡＭ（ダイナミックＲＡＭ）１０１と、各々データ入力側（直列入力側）に配置されていてバッファメモリとして使用されるＳＲＡＭ（スタティックＲＡＭ）１０２Ａおよび１０２Ｂとを有している。
【０００５】
メモリ１００はまた、書込みアドレス信号のＹ方向成分に基づいてＳＲＡＭ１０２Ａ、１０２Ｂのための書込みアドレスを選択する直列Ｙデコーダ１０３と、各々データ出力側（直列出力側）に配置されていてバッファメモリとして使用されるＳＲＡＭ（スタティックＲＡＭ）１０４Ａ、１０４Ｂと、読出しアドレス信号のＹ方向成分に基づいてＳＲＡＭ１０４Ａ、１０４Ｂのための読出しアドレスを選択する直列Ｙデコーダ１０５とを有している。
【０００６】
さて、データ入力側のＳＲＡＭ１０２Ａおよび１０２Ｂは、ＤＲＡＭ１０１のアレイの半分として配置されており、データの書込みが順次なされ得るように交互に転送動作を行う。
【０００７】
同様に、データ出力側のＳＲＡＭ１０４Ａおよび１０４ＢもまたＤＲＡＭ１０１のアレイの半分として配置されており、データの読出しが順次なされ得るように交互に転送動作を実行する。
【０００８】
さらに、画像メモリ１００は、ＤＲＡＭ１０１に対する書込みまたは読出しに関わるＸ方向アドレス（転送アドレス）を選択するためのＸデコーダ１０６と、書込みアドレス信号を生成するための書込みアドレスカウンタ１０７と、読出しアドレス信号を生成するための読出しアドレスカウンタ１０８と、書込み転送コマンドと読出し転送コマンドとが互いに接近しているときに書込み転送を遅延させるための調停回路として使用されるアービタ１０９とを含む。
【０００９】
この場合、書込み転送それ自体は、次のＳＲＡＭ（バッファメモリ）へのデータ書込みが完了するまでなされて良く、書込み転送をするのに十分なリードタイムがある。
【００１０】
例えば、図１に示す画像メモリ１００は、例えば２倍の画面数をもって画面のフリッカ（ちらつき）を抑制するためのフリッカ無し信号処理を行うために使用される。
【００１１】
図２は、フリッカ無し信号処理における書込みと読出しとのアドレス変化を示している。この場合、１つのフィールドもしくはフレームを構成しているそれぞれのビデオデータ（１Ｗ、２Ｗなど）は、画像メモリ１００の中に相継いで書込まれる。
【００１２】
さらに、それぞれのビデオデータ（１Ｒ、２Ｒなど）が、書込み速度の２倍の速度で、画像メモリ１００から続けて２回連続的に読出される。
【００１３】
図１に示す画像メモリ１００によれば、その中にバッファメモリ１０２Ａ、１０２Ｂ、１０４Ａ及び１０４Ｂを備えているので、書込み転送コマンドと読出し転送コマンドとが互いに繋がっているときでさえ何らの問題も無く書込みおよび読出しのための２ポート動作を行うことができる。
【００１４】
しかしながら、バッファメモリ１０２Ａ、１０２Ｂ、１０４Ａおよび１０４Ｂの寸法が大きいので、画像メモリ１００のチップ面積が増大することとなって不都合である。
【００１５】
近年、ワードとビットラインとの回線延長における制約のゆえに、メガビット級のメモリが、それぞれ個別のメモリとして働く複数のメモリブロック（ＭＡＴ部、モジュラー配置部）に分割されて構成される場合が多いようである。
【００１６】
この場合、予定のメモリブロックで読出し及び書込みの動作が行われるときに、アクセスされていないメモリブロックは非活動状態に置かれる。
【００１７】
【発明の開示】
本発明は以上のような状況に鑑みてなされたものであり、この発明の１つの目的は、チップ面積を増大させることなしに書込みと読出しとのための２ポート動作を遂行しうる記憶素子を提供することである。
【００１８】
この発明のもう１つの目的は、バッファメモリを使用することなしに書込みと読出しとのための同期した２ポート動作を遂行しうる記憶素子を提供することである。
【００１９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックと、分割データをブロック数のメモリブロックに割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録制御部と、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させるようメモリブロックを制御する読出制御部とを設け、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。
【００２０】
また、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックに対して、分割データを割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録ステップと、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させる読出ステップとを設け、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。
【００２１】
【発明の実施の形態】
添付図面を参照しつつ、本発明の第１実施例について以下に説明する。
【００２２】
図３は、第１実施例として使用される半導体記憶素子の１０の構成を示している。
【００２３】
第１実施例の半導体記憶素子１０は、バッファメモリを使用する必要無しに同期的２ポート動作を実行するためのものであり、また、２倍の画面数で画面のちらつきを防止するフリッカ無し信号処理を達成することを意図している。
【００２４】
記憶素子１０は、それぞれ別個のメモリとして機能する８つのメモリブロック（ＤＲＡＭアレイ）１２ａないし１２ｈからなる記憶素子ユニット１１を有している。
【００２５】
メモリブロック１２ａないし１２ｈはそれぞれ、１２８キロのＤＲＡＭと、そのＤＲＡＭのＸ方向のアドレスを選択するためのＸデコーダと、そのＤＲＡＭのＹ方向のアドレスを選択するためのＹデコーダとを有するように構成される。
【００２６】
この場合、フィールドもしくはフレームあたりのビデオデータは、各メモリブロック内の６つのデータに等しくなろう。
【００２７】
さらに、記憶素子１０は、書込みまたは読出しの対象としてメモリブロック１２ａないし１２ｈを選択するための４つのセレクタ１３ａないし１３ｄを含む。
【００２８】
この場合、セレクタ１３ａないし１３ｄは、２つのメモリブロックを対として選択するように構成される。
【００２９】
セレクタ１３ａはメモリブロック１２ａおよび１２ｂを一対として選択し、セレクタ１３ｂはメモリブロック１２ｃおよび１２ｄを一対として選択し、セレクタ１３ｃはメモリブロック１２ｅおよび１２ｆを一対として選択し、セレクタ１３ｄはメモリブロック１２ｇおよび１２ｈを一対として選択する。
【００３０】
このように、バンク切り換えによる連続的直列演算を可能とするために、セレクタ１３ａないし１３ｄの各々によって、各対におおける２つのメモリブロックが選択される。
【００３１】
記憶素子１０は、書込みアドレスカウンタ１４と、書込みアドレスポインタ１５と、差分素子１６とを含んでいる。
【００３２】
書込みアドレスカウンタ１４は２０ビット書込みアドレス信号を生成する。
【００３３】
書込みアドレスポインタ１５は、書込みアドレスカウンタ１４から出力される桁上げ信号に応じてカウントアップして、２ビット信号をそこから出力する。
【００３４】
差分素子１６は、書込みアドレスカウンタ１４から生成される書込みアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）から、ポインタ１５から出力される２ビット信号を減ずる。
【００３５】
この場合、カウンタ１４から生成される２０ビット書込みアドレス信号の上位２ビット信号が、差分素子１６から出力される２ビット信号に置換されて、記憶ユニット１１のための書込みアドレス信号ＷＡＤが作成もしくは形成される。
【００３６】
この場合、書込みを行うべき一対のメモリブロックは、書込みアドレス信号ＷＡＤの上位２ビット（ＭＳＢ、およびＭＳＢから２つめのビット）に基づいて選択される。
【００３７】
記憶素子１０は、読出しアドレスカウンタ１７と、読出しアドレスポインタ１８と、差分素子１９とを有している。
【００３８】
読出しアドレスカウンタ１７は、２０ビットの読出しアドレス信号を生成する。
【００３９】
読出しアドレスポインタ１８は、読出しアドレスカウンタ１７から出力される桁上げ信号に従ってカウントアップして、２ビット信号をそこから出力する。
【００４０】
差分素子１９は、読出しカウンタ１７から生成される読出しアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから2つめのビット）から、ポインタ１８から出力される２ビット信号を減ずる。
【００４１】
この場合、カウンタ１７から生成される読出しアドレス信号の上位２ビット信号が、差分素子１９から出力される２ビット信号に置換されて、記憶ユニット１１のための読出しアドレス信号ＲＡＤが形成される。
【００４２】
この場合、読出しを行うべき一対のメモリブロックは、読出しアドレス信号ＲＡＤの上位２ビット（ＭＳＢ、およびＭＳＢから２つめのビット）に基づいて選択される。
【００４３】
カウンタ１７のカウント速度すなわち読出し速度は、カウンタ１４のカウント速度すなわち読出し速度の２倍に設定される。
【００４４】
後述する読出しアドレス信号ＲＡＤの上位２ビット信号、すなわち、差分素子１９から出力される２ビット信号に１を加えることによって得られる２ビット信号が、書込みアドレス書込みアドレス信号ＷＡＤの上位２ビット信号、すなわち、差分素子１６から出力される２ビット信号と等しくないときにのみ、カウンタ１７から出力される桁上げ信号に従ってポインタ１８がカウントアップされる。
【００４５】
このように、読出し開始アドレスは２回読出す毎に変更されるので、同じ１フィールドもしくは１フレームのためのビデオデータが連続的に読み出される。
【００４６】
次に、図４Ａおよび図４Ｂを参照しつつ記憶素子１０の動作について説明する。図４Ａは、画像上のアドレスを示している。
【００４７】
図４Ａにおける各実線は、画像上の書込みアドレスの変化を示しており、図４Ａにおける各破線は、画像上の読出しアドレスの変化を示している。
【００４８】
すなわち、書込みアドレスは、カウンタ１４から生成される書込みアドレス信号に対応し、読出しアドレスは、カウンタ１７から生成される読出しアドレス信号に対応する。
【００４９】
図４Ａおよび図４Ｂにおいて、１Ｗ、２Ｗおよび３Ｗはそれぞれ、書込みに関する１フィールド分または１フレーム分のビデオデータを示している。
【００５０】
そして、１Ｒ、２Ｒおよび３Ｒはそれぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ、２Ｗおよび３Ｗに対応する。
【００５１】
画像上の書込みアドレス及び読出しアドレスがそのままで使用されるならば、それらの上位２ビット信号はそれぞれ「００」→「０１」→「１０」→「００」→「０１」→…のように変化する。
【００５２】
そして、メモリブロック１２ａおよび１２ｂの対、メモリブロック１２ｃおよび１２ｄの対、およびメモリブロック１２ｅおよび１２ｆの対だけが、書込みと読出しとに使用される。Ｑの範囲においては同じメモリブロックの対で書込みと読出しとが同時に行われるので、書込みと読出しとのための２ポート動作を実現することは出来ない。
【００５３】
本発明においては、メモリ上の書込みと読出しのアドレスが図４Ｂに示すように採用される。
【００５４】
図４Ｂは、メモリ上における書込みと読出しのアドレスを示している。
【００５５】
図４Ｂにおける各実線は、メモリ上の書込みアドレスの変化を示しており、図４Ｂにおける各破線は、メモリ上の読出しアドレスの変化を示している。
【００５６】
書込みアドレスは書込みアドレス信号ＷＡＤに対応し、読出しアドレスは図３における読出しアドレス信号ＲＡＤに対応する。
【００５７】
この場合、書込みアドレス信号ＷＡＤの上位２ビット信号は、ビデオデータ１Ｗについて「００」→「０１」→「１０」のように変化する。
【００５８】
そして、ビデオデータ１Ｗは、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対と、メモリブロック１２ｅおよび１２ｆの対との中に逐次書込まれる。
【００５９】
さらに、読出しアドレス信号ＲＡＤの上位２ビット信号は、ビデオデータ１Ｒについて「００」→「０１」→「１０」→「００」→「０１」→「１０」のように変化する。
【００６０】
そして、ビデオデータ１Ｒは、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対と、メモリブロック１２ｅおよび１２ｆの対とから順次、書込みの速度の２倍の速度で２回読出される。
【００６１】
次に、書込みアドレス信号ＷＡＤの上位２ビット信号は、ビデオデータ１Ｗに続き、ビデオデータ２Ｗについて「１１」→「００」→「０１」のように変化する。
【００６２】
そして、ビデオデータ２Ｗは、メモリブロック１２ｇおよび１２ｈの対と、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対との中に順次書込まれる。
【００６３】
さらに、読出しアドレス信号ＲＡＤの上位２ビット信号は、ビデオデータ２Ｒについて「１１」→「００」→「０１」→「１１」→「００」→「０１」のように変化する。
【００６４】
そして、ビデオデータ２Ｒは、メモリブロック１２ｇおよび１２ｈの対と、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対とから、書込みの際の速度の２倍の速度で２回連続的に読出される。
【００６５】
以下、上述したところと同じようにして書込み動作と読出し動作とが行われ、かつ、データ入力側（直列入力側）から正規のビデオデータが供給されると、画面のフリッカを防ぐために画面数を２倍に設定するためのビデオデータがデータ出力側（直列出力側）に得られる。
【００６６】
上述したような第１実施例においては、書込みと読出しとの開始アドレスを逐次シフトし、それにより、同じメモリブロックの対で書込みと読出しとが同時に行われることを防ぎ、書込みと読出しのための２ポート動作を実現する。
【００６７】
このように、本実施例は大きなバッファメモリを使用しないのでチップ面積の増大を抑制することができる。
【００６８】
図５Ａは、本発明の第２実施例として使用される半導体記憶素子２００を示している。
【００６９】
この記憶素子２００は、バッファメモリを使用する必要無しに同期的２ポート動作を実現するものである。
【００７０】
一層特定的には、記憶素子２００は、書込みと読出しとの動作から自由なメモリブロックにアクセスすることによってノイズ低減信号処理を行う。
【００７１】
第２実施例としてのこの半導体記憶素子２００は、バッファメモリの使用を強いられること無しに同期的２ポート動作を実現するためのものであり、また、アクセスされない非活動領域を利用してノイズ低減信号処理を遂行することを意図している。
【００７２】
記憶素子２００は、それぞれ個別のメモリとして機能する１０個のメモリブロック（ＤＲＡＭアレイ）２１２ａないし１２ｊからなる記憶ユニット２１１を有している。
【００７３】
これらのメモリブロック２１２ないし２１２ｊはそれぞれ、１２８キロのＤＲＡＭと、そのＤＲＡＭのＸ方向のアドレスを選択するためのＸデコーダと、そのＤＲＡＭのＹ方向のアドレスを選択するためのＹデコーダとを有するように構成される。
【００７４】
この場合、フィールドまたはフレームあたりのビデオデータは、各メモリブロック内の６つのデータに等しくなろう。
【００７５】
さらに、記憶素子２００は、書込みまたは読出しの対象としてメモリブロック２１２ａないし２１２ｊを選択するための５つのセレクタ２１３ａないし２１３ｅを含む。
【００７６】
この場合、セレクタ２１３ａないし２１３ｅは、２つのメモリブロックを対として選択するように構成される。
【００７７】
セレクタ２１３ａはメモリブロック２１２ａと２１２ｂとを一対として選択し、以下同様に選択する。
【００７８】
このように、セレクタ２１３ａないし２１３ｅの各々によって、各対における２つのメモリブロックの選択がなされ、バンク切り換えによる連続的直列演算が可能となる。
【００７９】
記憶素子２００は、書込みアドレスカウンタ２１４と、書込みアドレスポインタ２１５と、ルックアップテーブル２１６とを含んでいる。
【００８０】
書込みアドレスカウンタ２１４は、２０ビット書込みアドレス信号を生成する。
【００８１】
書込みアドレスポインタ２１５は、書込みアドレスカウンタ２１４から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００８２】
ルックアップテーブル２１６は、ポインタ２１５から出力される３ビット信号と、書込みアドレスカウンタ２１４から生成される書込みアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを、３ビット出力に変換する。
【００８３】
この場合、カウンタ２１４から生成される２０ビット書込みアドレス信号の上位２ビット信号が、ルックアップテーブル２１６から出力される３ビット信号に置換されて、記憶ユニット２１１のための書込みアドレス信号ＷＡＤが作成もしくは形成される。
【００８４】
この場合、書込みを行うべき一対のメモリブロックは、書込みアドレス信号ＷＡＤの上位３ビット（ＭＳＢと、ＭＳＢから２つめのビットと、ＭＳＢから３つめのビット）に基づいて選択される。
【００８５】
記憶素子２００は、読出しアドレスカウンタ２１７と、読出しアドレスポインタ２１８と、ルックアップテーブル２１９とを有している。
【００８６】
読出しアドレスカウンタ２１７は、２０ビット読出しアドレス信号を生成する。
【００８７】
読出しアドレスポインタ２１８は、読出しアドレスカウンタ２１７から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００８８】
ルックアップテーブル２１９は、ポインタ２１８から出力される３ビット信号と、読出しアドレスカウンタ２１７から生成される読出しアドレス信号の上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを、３ビット出力に変換する。
【００８９】
この場合、カウンタ２１７から生成される読出しアドレス信号の上位２ビット信号が、ルックアップテーブル２１９から出力される３ビット信号に置き換えられて、記憶ユニット２１１のための読出しアドレス信号ＲＡＤが形成される。
【００９０】
この場合、読出しを行うべき一対のメモリブロックは、読出しアドレス信号ＲＡＤの上記３ビット（ＭＳＢと、ＭＳＢから２つめのビットと、ＭＳＢから３つめのビット）に基づいて選択される。
【００９１】
記憶素子２００はさらに、ＩＩＲ読出しアドレスカウンタ３１７と、ＩＩＲ読出しアドレスポインタ３１８と、ＩＩＲルックアップテーブル３１９とを有している。
【００９２】
ＩＩＲ読出しアドレスカウンタ３１７は、２０ビット読出しアドレス信号を生成する。
【００９３】
ＩＩＲ読出しアドレスポインタ３１８は、ＩＩＲ読出しアドレスカウンタ３１７から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００９４】
ＩＩＲルックアップテーブル３１９は、ポインタ３１８から出力される３ビット信号と、読出しアドレスカウンタ３１７から生成される読出しアドレス信号の上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを変換する。
【００９５】
これらは、前に述べたところと同様に動作して、ＩＩＲ（無限インパルス応答）フィルタ回路３００が記憶ユニット２１１にアクセスすることを可能にする。
【００９６】
ＩＩＲフィルタ回路３００はメモリブロック２１１へのアクセスを逐次獲得して、入力ビデオデータと、この入力ビデオデータを１フィールドまたは１フレームだけ遅延させることにより作成されるビデオデータとを獲得し、それにより、ノイズ低減処理を遂行する。
【００９７】
さらにこのＩＩＲフィルタ回路は、上述の入力ビデオデータの代わりに、ノイズを除去したビデオデータを各メモリブロックの中に書込む。
【００９８】
図５Ｂは、ルックアップテーブル２１６、２１９および３１９を示す。左の３列は、ポインタ２１５、２１８および３１８から来る３ビット入力からの入力を示す。中央の２列は、カウンタ２１４、２１７および３１７からの２ビット入力を示す。右の３列は、ルックアップテーブル２１６、２１９および３１９からの３ビット出力を示す。
【００９９】
図６は、従来通りの公知のＩＩＲ型ノイズ低減回路３００の構成を示す。
【０１００】
ノイズ低減回路３００は、係数乗算器３２０と、係数乗算器３３０と、加算器３４０と、係数乗算器３５０と、減算器３６０と、係数出力回路３７０とを含む。
【０１０１】
係数乗算器３２０は、入力ビデオデータＶｉｎに係数ｋを乗ずる。
【０１０２】
係数乗算器３３０は、メモリブロック２１１から出力される、１フィールドまたは１フレームだけ前に位置するビデオデータＶｄｏに、係数１−ｋを乗ずる。
【０１０３】
加算器３４０および係数乗算器３５０は、係数乗算器３２０と係数乗算器３３０との出力ビデオデータを加算して平均することにより、ノイズが除去された出力ビデオデータＶｏｕｔを得る。減算器３６０および係数出力回路３７０は、入力ビデオデータＶｉｎとメモリブロック２１１から出力されるビデオデータＶｄｏとの間の減算をして、その減算を表す信号による動きに相当する係数ｋ（０＜ｋ＜１）を得るためのものである。
【０１０４】
この出力ビデオデータは、ノイズを除去されたビデオデータとして出力されて、記憶ユニット２１１の中に記憶されることとなる。
【０１０５】
再び図５Ａを参照するに、ＩＩＲフィルタ回路３００は、ノイズを除去された出力ビデオデータＶｏｕｔを得るためにノイズ低減処理を遂行する。
【０１０６】
この場合、ＩＩＲフィルタ回路３００がメモリを有することを必要としない。
【０１０７】
すなわち、ＩＩＲフィルタ回路３００は、記憶ユニット２１１を構成している複数のメモリブロックへのアクセスを獲得することによって、入力ビデオデータＶｉｎと、１フィールドだけ前に位置する出力ビデオデータＶｄｏとを得る。ちなみに、ＩＩＲフィルタ回路３００によるノイズ低減処理は、ノイズを除去されていないビデオデータの読出しの前になされる。
【０１０８】
次に、図７Ａおよび図７Ｂを参照しつつ記憶素子２００の動作を説明する。
【０１０９】
図７Ａは、画像上のアドレスを示している。
【０１１０】
図７Ａにおける各実線は、画像上の書込みアドレスの変化を示しており、図７Ａにおける各破線は、画像上の読出しアドレスの変化を示している。
【０１１１】
この書込みアドレスはカウンタ２１４から生成される書込みアドレス信号に対応し、破線で示されている読出しアドレスは、カウンタ２１７から生成される読出しアドレス信号に対応する。
【０１１２】
また、カウンタ３１７は、図７Ｂに示されている各斜線のような読出しアドレス信号ＩＩＲを生成する。
【０１１３】
図７Ａおよび図７Ｂにおいて、１Ｗ、２Ｗおよび３Ｗ、…はそれぞれ、書込みに関する１フィールド分または１フレーム分のビデオデータを示している。
【０１１４】
そして、１Ｒ、２Ｒおよび３Ｒ、…はそれぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ（１Ｃ）、２Ｗ（２Ｃ）および３Ｗ（３Ｃ）…に対応している。ＩＣ、２Ｃおよび３Ｃもまた、それぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ、２Ｗおよび３Ｗに対応している。
【０１１５】
この場合、書込みアドレス信号ＷＡＤの上位３ビット信号は、ビデオデータ１Ｗについて「０００」→「００１」→「０１０」→…のように変化する。
【０１１６】
そして、ビデオデータ１Ｗは、メモリブロック２１２ａおよび２１２ｂの対、メモリブロック２１２ｃおよび２１２ｄの対、等々の中に、ノイズ低減処理無しに逐次書込まれる。
【０１１７】
これは、記憶ユニット２１１の中に、前のビデオデータが存在しないからである。
【０１１８】
さらに、読出しアドレス信号ＲＡＤの上位３ビット信号は、ビデオデータ１Ｃに関して「０００」→「００１」→「０１０」のように変化する。
【０１１９】
そしてビデオデータ１Ｃは、ＩＩＲフィルタ回路３００に供給するために、メモリブロック２１２ａおよび２１２ｂの対と、メモリブロック２１２ｃおよび２１２ｄの対と、メモリブロック２１２ｅおよび２１２ｆの対とから順次読出される。
【０１２０】
その後、ＩＩＲフィルタ回路３００において、ビデオデータ１Ｗに続く入力ビデオデータ２Ｗに対して、記憶ユニット２１１からのビデオデータ１Ｃを使用してノイズ低減処理が行われ、ノイズを除去されたビデオデータ２ＷがＩＩＲフィルタ回路３００から出力される。
【０１２１】
この場合、記憶ユニット２１１の中に書込まれているビデオデータは、ＩＩＲフィルタ回路３００によってノイズを除去されたビデオデータ（出力ビデオデータＶｏｕｔ）に置き換えられる。
【０１２２】
同時に、書込みアドレス信号ＷＡＤの上位３ビッド信号は、ビデオデータ１Ｗに続くノイズを除去されたビデオデータ２Ｗに関して、「０１１」→「１００」→「０００」のように変化する。
【０１２３】
ノイズを除去されたビデオデータ２Ｗは、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、メモリブロック２１２ａおよび２１２ｂの対との中に順次書込まれる。
【０１２４】
さらに、読出しアドレス信号ＲＡＤの上位３ビット信号はビデオデータ１Ｒに関して「０００」→「００１」→「０１０」のように変化し、ビデオデータ１Ｒはメモリブロック２１２ａおよび２１２ｂの対と、メモリブロック２１２ｃおよび２１２ｄの対と、メモリブロック２１２ｅおよび２１２ｆの対とから連続的に読出されて、記号素子２００から出力される。
【０１２５】
次に、読出しアドレス信号ＩＩＲの上位３ビット信号は、ノイズを除去されたビデオデータ２Ｃに関して「０１１」→「１００」→「０００」のように変化する。
【０１２６】
そして、ノイズを除去されたビデオデータ２Ｃは、ＩＩＲフィルタ回路３００に供給するために、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、２１２ａおよび２１２ｂとから順次読出される。
【０１２７】
それから、ＩＩＲフィルタ回路３００において、ビデオデータに続く入力ビデオデータ３Ｗに対して、記憶ユニット２１１からのビデオデータ２Ｃを使用してノイズ低減処理が行われ、ノイズを除去されたビデオデータ３ＷがＩＩＲフィルタ回路３００から出力される。
【０１２８】
この場合、記憶ユニット２１１の中に書込まれているビデオデータは、ＩＩＲフィルタ回路３００によってノイズを除去されたビデオデータ（出力ビデオデータＶｏｕｔ）に置き換えられる。
【０１２９】
同時に、書込みアドレス信号ＷＡＤの上位３ビット信号は、ノイズを除去されたビデオデータ２Ｒに関して、「０１１」→「１００」→「０００」のように変化する。
【０１３０】
そして、ノイズを除去されたビデオデータ２Ｒは、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、メモリブロック２１２ａおよび２１２ｂの対とから連続的に読出されて、記憶素子２００から出力される。
【０１３１】
上述したところと同じようにして書込み動作と読出し動作とが行われ、かつ、データ入力側（直列入力側）から正規のビデオデータが供給されると、データ出力側（直列出力側）にはノイズを除去されたビデオデータが得られる。
【０１３２】
データ出力側に得られるビデオデータは、ノイズ低減処理に支配されたものとなる。
【０１３３】
上述した第２実施例においては、同じメモリブロックの対において書込みと読出しとが同時に行われることが無いように書込みと読出しとの開始アドレスが逐次シフトされて、書込みおよび読出しのための２ポート動作が実現される。
【０１３４】
このように本実施例は大きなバッファメモリを使用せず、第１実施例と同じようにしてチップの面積が増大するのを抑制することができる。
【０１３５】
さらに、ＩＩＲフィルタ３００は、書込みと読出しの動作に関わっていないメモリブロックへのアクセスを獲得することにより、ノイズ低減信号処理を遂行する。
【０１３６】
これにより、アクセスされていない非活動メモリ領域を効果的に利用することができる。
【０１３７】
上述の第２実施例にはノイズ低減処理を行うためのＩＩＲフィルタ回路３００が設けられているけれども、書込みおよび読出しの動作に関わっていないメモリブロックへのアクセスを獲得するＩＩＲを設けて、予め設定したビデオデータを得、それによって他の処理を行うようにしてもよい。
【０１３８】
例えば、ＮＴＳＣビデオデータを高精細度テレビジョン画像データに変換するための解像度創造プロセス（日本特許出願平６−２０５９３４を参照）、飛び越しビデオデータを非飛び越しビデオデータに変換するための進行型変換プロセス、ＭＰＥＧ（動画圧縮符号化方式）のための動作ベクトル検出プロセス等々を、他の処理として適用することができる。
【０１３９】
本発明によれば、記憶ユニットは、それぞれ個別のメモリとして機能するＮ個のメモリブロックを含んでいる。
【０１４０】
Ｍ（Ｍ＜Ｎ）個のデータをユニットとして伴うメモリブロック内のデータが順次記憶ユニットの中に書込まれてそこから連続的に読出されると、上述の各ユニットの書込みと読出しとの開始アドレスがユニットとしてのメモリブロックでシフトされるので、同一のメモリブロックで書込みと読出しとが同時に行われることは無い。
【０１４１】
これにより、書込みと読出しとの２ポート動作を実行しうる一方、チップの面積の増大は抑制される。
【０１４２】
さらに、本発明によれば、バッファメモリ無しで、書込みと読出しとのための２ポート動作を遂行することができる。
【０１４３】
こうして、寸法の小さなチップでそれを実現することができる。
【０１４４】
その上、本発明によれば、それぞれ独立のメモリとして機能する複数のメモリブロックと、書込みと読出しとの動作から自由なメモリブロックへのアクセスを獲得してそれにより信号処理を行うための演算回路とを含む記憶ユニットが提供される。
【０１４５】
こうして、アクセスされていない双方向領域を効果的に利用できるという利得がもたらされる。
【０１４６】
本発明についてここに充分に説明したが、ここに述べた本発明の精神と範囲とから離脱することなく多くの変更と修正とをそれに加えることができることは当業者にとっては自明であろう。
【０１４７】
【発明の効果】
以上の構成によれば、本発明の記憶素子では、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックと、分割データをブロック数のメモリブロックに割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録制御部と、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させるようメモリブロックを制御する読出制御部とを有し、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。これにより記憶素子は、書込みと読出しとの２ポート動作を実行しうる一方、チップの面積の増大は抑制される。
【図面の簡単な説明】
【０１４８】
本発明の一層完壁な理解に資するため、以下の記載と添付図面とについて述べる。
【図１】図１は、従来通りの画像メモリの構成の一例を示すブロック図である。
【図２】図２は、従来通りの画像メモリを用いて達成されるフリッカ無し信号処理に際してアドレス変化を示す図である。
【図３】図３は、第１実施例として使用される半導体記憶素子の構成を示すブロック図である。
【図４】図４Ａおよび図４Ｂは、第１実施例を説明するための、フリッカ無し信号処理時のアドレス変化を示す図、
【図５】図５は、第２実施例として使用される半導体記憶素子の構成を示すブロック図である。
【図６】図６は、ルックアップテーブル（ＬＵＴ）を示す表である。
【図７】図７Ａおよび図７Ｂは、第２実施例を説明するための、ＩＩＲフィルタ処理時のアドレス変化を示す図である。
【図８】図８は、ＩＩＲフィルタのブロック図である。
【符号の説明】
【０１４９】
１０……半導体記憶素子、１１……記憶ユニット、１２ａ−１２ｈ……メモリブロック、１３ａ−１３ｄ……セレクタ、１４……書き込みアドレスカウンタ、１５……書き込みアドレスポインタ、１６、１９……差分素子、１７……読み出しアドレスカウンタ、１８……読み出しアドレスポインタ。
【発明の属する技術分野】
この発明は、画像メモリとしての応用に適する記憶素子に関わる。
【０００２】
特にこの発明は、チップの面積の増大を抑えつつ書込みおよび読出しの２ポート動作を実現可能とする半導体記素子に関わる。
【０００３】
【従来の技術】
図１は、従来の画像メモリ１００の構成の一例を示している。
【０００４】
この画像メモリ１００は、ＤＲＡＭ（ダイナミックＲＡＭ）１０１と、各々データ入力側（直列入力側）に配置されていてバッファメモリとして使用されるＳＲＡＭ（スタティックＲＡＭ）１０２Ａおよび１０２Ｂとを有している。
【０００５】
メモリ１００はまた、書込みアドレス信号のＹ方向成分に基づいてＳＲＡＭ１０２Ａ、１０２Ｂのための書込みアドレスを選択する直列Ｙデコーダ１０３と、各々データ出力側（直列出力側）に配置されていてバッファメモリとして使用されるＳＲＡＭ（スタティックＲＡＭ）１０４Ａ、１０４Ｂと、読出しアドレス信号のＹ方向成分に基づいてＳＲＡＭ１０４Ａ、１０４Ｂのための読出しアドレスを選択する直列Ｙデコーダ１０５とを有している。
【０００６】
さて、データ入力側のＳＲＡＭ１０２Ａおよび１０２Ｂは、ＤＲＡＭ１０１のアレイの半分として配置されており、データの書込みが順次なされ得るように交互に転送動作を行う。
【０００７】
同様に、データ出力側のＳＲＡＭ１０４Ａおよび１０４ＢもまたＤＲＡＭ１０１のアレイの半分として配置されており、データの読出しが順次なされ得るように交互に転送動作を実行する。
【０００８】
さらに、画像メモリ１００は、ＤＲＡＭ１０１に対する書込みまたは読出しに関わるＸ方向アドレス（転送アドレス）を選択するためのＸデコーダ１０６と、書込みアドレス信号を生成するための書込みアドレスカウンタ１０７と、読出しアドレス信号を生成するための読出しアドレスカウンタ１０８と、書込み転送コマンドと読出し転送コマンドとが互いに接近しているときに書込み転送を遅延させるための調停回路として使用されるアービタ１０９とを含む。
【０００９】
この場合、書込み転送それ自体は、次のＳＲＡＭ（バッファメモリ）へのデータ書込みが完了するまでなされて良く、書込み転送をするのに十分なリードタイムがある。
【００１０】
例えば、図１に示す画像メモリ１００は、例えば２倍の画面数をもって画面のフリッカ（ちらつき）を抑制するためのフリッカ無し信号処理を行うために使用される。
【００１１】
図２は、フリッカ無し信号処理における書込みと読出しとのアドレス変化を示している。この場合、１つのフィールドもしくはフレームを構成しているそれぞれのビデオデータ（１Ｗ、２Ｗなど）は、画像メモリ１００の中に相継いで書込まれる。
【００１２】
さらに、それぞれのビデオデータ（１Ｒ、２Ｒなど）が、書込み速度の２倍の速度で、画像メモリ１００から続けて２回連続的に読出される。
【００１３】
図１に示す画像メモリ１００によれば、その中にバッファメモリ１０２Ａ、１０２Ｂ、１０４Ａ及び１０４Ｂを備えているので、書込み転送コマンドと読出し転送コマンドとが互いに繋がっているときでさえ何らの問題も無く書込みおよび読出しのための２ポート動作を行うことができる。
【００１４】
しかしながら、バッファメモリ１０２Ａ、１０２Ｂ、１０４Ａおよび１０４Ｂの寸法が大きいので、画像メモリ１００のチップ面積が増大することとなって不都合である。
【００１５】
近年、ワードとビットラインとの回線延長における制約のゆえに、メガビット級のメモリが、それぞれ個別のメモリとして働く複数のメモリブロック（ＭＡＴ部、モジュラー配置部）に分割されて構成される場合が多いようである。
【００１６】
この場合、予定のメモリブロックで読出し及び書込みの動作が行われるときに、アクセスされていないメモリブロックは非活動状態に置かれる。
【００１７】
【発明の開示】
本発明は以上のような状況に鑑みてなされたものであり、この発明の１つの目的は、チップ面積を増大させることなしに書込みと読出しとのための２ポート動作を遂行しうる記憶素子を提供することである。
【００１８】
この発明のもう１つの目的は、バッファメモリを使用することなしに書込みと読出しとのための同期した２ポート動作を遂行しうる記憶素子を提供することである。
【００１９】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックと、分割データをブロック数のメモリブロックに割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録制御部と、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させるようメモリブロックを制御する読出制御部とを設け、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。
【００２０】
また、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックに対して、分割データを割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録ステップと、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させる読出ステップとを設け、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。
【００２１】
【発明の実施の形態】
添付図面を参照しつつ、本発明の第１実施例について以下に説明する。
【００２２】
図３は、第１実施例として使用される半導体記憶素子の１０の構成を示している。
【００２３】
第１実施例の半導体記憶素子１０は、バッファメモリを使用する必要無しに同期的２ポート動作を実行するためのものであり、また、２倍の画面数で画面のちらつきを防止するフリッカ無し信号処理を達成することを意図している。
【００２４】
記憶素子１０は、それぞれ別個のメモリとして機能する８つのメモリブロック（ＤＲＡＭアレイ）１２ａないし１２ｈからなる記憶素子ユニット１１を有している。
【００２５】
メモリブロック１２ａないし１２ｈはそれぞれ、１２８キロのＤＲＡＭと、そのＤＲＡＭのＸ方向のアドレスを選択するためのＸデコーダと、そのＤＲＡＭのＹ方向のアドレスを選択するためのＹデコーダとを有するように構成される。
【００２６】
この場合、フィールドもしくはフレームあたりのビデオデータは、各メモリブロック内の６つのデータに等しくなろう。
【００２７】
さらに、記憶素子１０は、書込みまたは読出しの対象としてメモリブロック１２ａないし１２ｈを選択するための４つのセレクタ１３ａないし１３ｄを含む。
【００２８】
この場合、セレクタ１３ａないし１３ｄは、２つのメモリブロックを対として選択するように構成される。
【００２９】
セレクタ１３ａはメモリブロック１２ａおよび１２ｂを一対として選択し、セレクタ１３ｂはメモリブロック１２ｃおよび１２ｄを一対として選択し、セレクタ１３ｃはメモリブロック１２ｅおよび１２ｆを一対として選択し、セレクタ１３ｄはメモリブロック１２ｇおよび１２ｈを一対として選択する。
【００３０】
このように、バンク切り換えによる連続的直列演算を可能とするために、セレクタ１３ａないし１３ｄの各々によって、各対におおける２つのメモリブロックが選択される。
【００３１】
記憶素子１０は、書込みアドレスカウンタ１４と、書込みアドレスポインタ１５と、差分素子１６とを含んでいる。
【００３２】
書込みアドレスカウンタ１４は２０ビット書込みアドレス信号を生成する。
【００３３】
書込みアドレスポインタ１５は、書込みアドレスカウンタ１４から出力される桁上げ信号に応じてカウントアップして、２ビット信号をそこから出力する。
【００３４】
差分素子１６は、書込みアドレスカウンタ１４から生成される書込みアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）から、ポインタ１５から出力される２ビット信号を減ずる。
【００３５】
この場合、カウンタ１４から生成される２０ビット書込みアドレス信号の上位２ビット信号が、差分素子１６から出力される２ビット信号に置換されて、記憶ユニット１１のための書込みアドレス信号ＷＡＤが作成もしくは形成される。
【００３６】
この場合、書込みを行うべき一対のメモリブロックは、書込みアドレス信号ＷＡＤの上位２ビット（ＭＳＢ、およびＭＳＢから２つめのビット）に基づいて選択される。
【００３７】
記憶素子１０は、読出しアドレスカウンタ１７と、読出しアドレスポインタ１８と、差分素子１９とを有している。
【００３８】
読出しアドレスカウンタ１７は、２０ビットの読出しアドレス信号を生成する。
【００３９】
読出しアドレスポインタ１８は、読出しアドレスカウンタ１７から出力される桁上げ信号に従ってカウントアップして、２ビット信号をそこから出力する。
【００４０】
差分素子１９は、読出しカウンタ１７から生成される読出しアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから2つめのビット）から、ポインタ１８から出力される２ビット信号を減ずる。
【００４１】
この場合、カウンタ１７から生成される読出しアドレス信号の上位２ビット信号が、差分素子１９から出力される２ビット信号に置換されて、記憶ユニット１１のための読出しアドレス信号ＲＡＤが形成される。
【００４２】
この場合、読出しを行うべき一対のメモリブロックは、読出しアドレス信号ＲＡＤの上位２ビット（ＭＳＢ、およびＭＳＢから２つめのビット）に基づいて選択される。
【００４３】
カウンタ１７のカウント速度すなわち読出し速度は、カウンタ１４のカウント速度すなわち読出し速度の２倍に設定される。
【００４４】
後述する読出しアドレス信号ＲＡＤの上位２ビット信号、すなわち、差分素子１９から出力される２ビット信号に１を加えることによって得られる２ビット信号が、書込みアドレス書込みアドレス信号ＷＡＤの上位２ビット信号、すなわち、差分素子１６から出力される２ビット信号と等しくないときにのみ、カウンタ１７から出力される桁上げ信号に従ってポインタ１８がカウントアップされる。
【００４５】
このように、読出し開始アドレスは２回読出す毎に変更されるので、同じ１フィールドもしくは１フレームのためのビデオデータが連続的に読み出される。
【００４６】
次に、図４Ａおよび図４Ｂを参照しつつ記憶素子１０の動作について説明する。図４Ａは、画像上のアドレスを示している。
【００４７】
図４Ａにおける各実線は、画像上の書込みアドレスの変化を示しており、図４Ａにおける各破線は、画像上の読出しアドレスの変化を示している。
【００４８】
すなわち、書込みアドレスは、カウンタ１４から生成される書込みアドレス信号に対応し、読出しアドレスは、カウンタ１７から生成される読出しアドレス信号に対応する。
【００４９】
図４Ａおよび図４Ｂにおいて、１Ｗ、２Ｗおよび３Ｗはそれぞれ、書込みに関する１フィールド分または１フレーム分のビデオデータを示している。
【００５０】
そして、１Ｒ、２Ｒおよび３Ｒはそれぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ、２Ｗおよび３Ｗに対応する。
【００５１】
画像上の書込みアドレス及び読出しアドレスがそのままで使用されるならば、それらの上位２ビット信号はそれぞれ「００」→「０１」→「１０」→「００」→「０１」→…のように変化する。
【００５２】
そして、メモリブロック１２ａおよび１２ｂの対、メモリブロック１２ｃおよび１２ｄの対、およびメモリブロック１２ｅおよび１２ｆの対だけが、書込みと読出しとに使用される。Ｑの範囲においては同じメモリブロックの対で書込みと読出しとが同時に行われるので、書込みと読出しとのための２ポート動作を実現することは出来ない。
【００５３】
本発明においては、メモリ上の書込みと読出しのアドレスが図４Ｂに示すように採用される。
【００５４】
図４Ｂは、メモリ上における書込みと読出しのアドレスを示している。
【００５５】
図４Ｂにおける各実線は、メモリ上の書込みアドレスの変化を示しており、図４Ｂにおける各破線は、メモリ上の読出しアドレスの変化を示している。
【００５６】
書込みアドレスは書込みアドレス信号ＷＡＤに対応し、読出しアドレスは図３における読出しアドレス信号ＲＡＤに対応する。
【００５７】
この場合、書込みアドレス信号ＷＡＤの上位２ビット信号は、ビデオデータ１Ｗについて「００」→「０１」→「１０」のように変化する。
【００５８】
そして、ビデオデータ１Ｗは、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対と、メモリブロック１２ｅおよび１２ｆの対との中に逐次書込まれる。
【００５９】
さらに、読出しアドレス信号ＲＡＤの上位２ビット信号は、ビデオデータ１Ｒについて「００」→「０１」→「１０」→「００」→「０１」→「１０」のように変化する。
【００６０】
そして、ビデオデータ１Ｒは、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対と、メモリブロック１２ｅおよび１２ｆの対とから順次、書込みの速度の２倍の速度で２回読出される。
【００６１】
次に、書込みアドレス信号ＷＡＤの上位２ビット信号は、ビデオデータ１Ｗに続き、ビデオデータ２Ｗについて「１１」→「００」→「０１」のように変化する。
【００６２】
そして、ビデオデータ２Ｗは、メモリブロック１２ｇおよび１２ｈの対と、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対との中に順次書込まれる。
【００６３】
さらに、読出しアドレス信号ＲＡＤの上位２ビット信号は、ビデオデータ２Ｒについて「１１」→「００」→「０１」→「１１」→「００」→「０１」のように変化する。
【００６４】
そして、ビデオデータ２Ｒは、メモリブロック１２ｇおよび１２ｈの対と、メモリブロック１２ａおよび１２ｂの対と、メモリブロック１２ｃおよび１２ｄの対とから、書込みの際の速度の２倍の速度で２回連続的に読出される。
【００６５】
以下、上述したところと同じようにして書込み動作と読出し動作とが行われ、かつ、データ入力側（直列入力側）から正規のビデオデータが供給されると、画面のフリッカを防ぐために画面数を２倍に設定するためのビデオデータがデータ出力側（直列出力側）に得られる。
【００６６】
上述したような第１実施例においては、書込みと読出しとの開始アドレスを逐次シフトし、それにより、同じメモリブロックの対で書込みと読出しとが同時に行われることを防ぎ、書込みと読出しのための２ポート動作を実現する。
【００６７】
このように、本実施例は大きなバッファメモリを使用しないのでチップ面積の増大を抑制することができる。
【００６８】
図５Ａは、本発明の第２実施例として使用される半導体記憶素子２００を示している。
【００６９】
この記憶素子２００は、バッファメモリを使用する必要無しに同期的２ポート動作を実現するものである。
【００７０】
一層特定的には、記憶素子２００は、書込みと読出しとの動作から自由なメモリブロックにアクセスすることによってノイズ低減信号処理を行う。
【００７１】
第２実施例としてのこの半導体記憶素子２００は、バッファメモリの使用を強いられること無しに同期的２ポート動作を実現するためのものであり、また、アクセスされない非活動領域を利用してノイズ低減信号処理を遂行することを意図している。
【００７２】
記憶素子２００は、それぞれ個別のメモリとして機能する１０個のメモリブロック（ＤＲＡＭアレイ）２１２ａないし１２ｊからなる記憶ユニット２１１を有している。
【００７３】
これらのメモリブロック２１２ないし２１２ｊはそれぞれ、１２８キロのＤＲＡＭと、そのＤＲＡＭのＸ方向のアドレスを選択するためのＸデコーダと、そのＤＲＡＭのＹ方向のアドレスを選択するためのＹデコーダとを有するように構成される。
【００７４】
この場合、フィールドまたはフレームあたりのビデオデータは、各メモリブロック内の６つのデータに等しくなろう。
【００７５】
さらに、記憶素子２００は、書込みまたは読出しの対象としてメモリブロック２１２ａないし２１２ｊを選択するための５つのセレクタ２１３ａないし２１３ｅを含む。
【００７６】
この場合、セレクタ２１３ａないし２１３ｅは、２つのメモリブロックを対として選択するように構成される。
【００７７】
セレクタ２１３ａはメモリブロック２１２ａと２１２ｂとを一対として選択し、以下同様に選択する。
【００７８】
このように、セレクタ２１３ａないし２１３ｅの各々によって、各対における２つのメモリブロックの選択がなされ、バンク切り換えによる連続的直列演算が可能となる。
【００７９】
記憶素子２００は、書込みアドレスカウンタ２１４と、書込みアドレスポインタ２１５と、ルックアップテーブル２１６とを含んでいる。
【００８０】
書込みアドレスカウンタ２１４は、２０ビット書込みアドレス信号を生成する。
【００８１】
書込みアドレスポインタ２１５は、書込みアドレスカウンタ２１４から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００８２】
ルックアップテーブル２１６は、ポインタ２１５から出力される３ビット信号と、書込みアドレスカウンタ２１４から生成される書込みアドレス信号のうちの上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを、３ビット出力に変換する。
【００８３】
この場合、カウンタ２１４から生成される２０ビット書込みアドレス信号の上位２ビット信号が、ルックアップテーブル２１６から出力される３ビット信号に置換されて、記憶ユニット２１１のための書込みアドレス信号ＷＡＤが作成もしくは形成される。
【００８４】
この場合、書込みを行うべき一対のメモリブロックは、書込みアドレス信号ＷＡＤの上位３ビット（ＭＳＢと、ＭＳＢから２つめのビットと、ＭＳＢから３つめのビット）に基づいて選択される。
【００８５】
記憶素子２００は、読出しアドレスカウンタ２１７と、読出しアドレスポインタ２１８と、ルックアップテーブル２１９とを有している。
【００８６】
読出しアドレスカウンタ２１７は、２０ビット読出しアドレス信号を生成する。
【００８７】
読出しアドレスポインタ２１８は、読出しアドレスカウンタ２１７から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００８８】
ルックアップテーブル２１９は、ポインタ２１８から出力される３ビット信号と、読出しアドレスカウンタ２１７から生成される読出しアドレス信号の上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを、３ビット出力に変換する。
【００８９】
この場合、カウンタ２１７から生成される読出しアドレス信号の上位２ビット信号が、ルックアップテーブル２１９から出力される３ビット信号に置き換えられて、記憶ユニット２１１のための読出しアドレス信号ＲＡＤが形成される。
【００９０】
この場合、読出しを行うべき一対のメモリブロックは、読出しアドレス信号ＲＡＤの上記３ビット（ＭＳＢと、ＭＳＢから２つめのビットと、ＭＳＢから３つめのビット）に基づいて選択される。
【００９１】
記憶素子２００はさらに、ＩＩＲ読出しアドレスカウンタ３１７と、ＩＩＲ読出しアドレスポインタ３１８と、ＩＩＲルックアップテーブル３１９とを有している。
【００９２】
ＩＩＲ読出しアドレスカウンタ３１７は、２０ビット読出しアドレス信号を生成する。
【００９３】
ＩＩＲ読出しアドレスポインタ３１８は、ＩＩＲ読出しアドレスカウンタ３１７から出力される桁上げ信号に応じてカウントアップして、３ビット信号をそこから出力する。
【００９４】
ＩＩＲルックアップテーブル３１９は、ポインタ３１８から出力される３ビット信号と、読出しアドレスカウンタ３１７から生成される読出しアドレス信号の上位２ビット信号（ＭＳＢ（最上位ビット）、およびＭＳＢから２つめのビット）とを変換する。
【００９５】
これらは、前に述べたところと同様に動作して、ＩＩＲ（無限インパルス応答）フィルタ回路３００が記憶ユニット２１１にアクセスすることを可能にする。
【００９６】
ＩＩＲフィルタ回路３００はメモリブロック２１１へのアクセスを逐次獲得して、入力ビデオデータと、この入力ビデオデータを１フィールドまたは１フレームだけ遅延させることにより作成されるビデオデータとを獲得し、それにより、ノイズ低減処理を遂行する。
【００９７】
さらにこのＩＩＲフィルタ回路は、上述の入力ビデオデータの代わりに、ノイズを除去したビデオデータを各メモリブロックの中に書込む。
【００９８】
図５Ｂは、ルックアップテーブル２１６、２１９および３１９を示す。左の３列は、ポインタ２１５、２１８および３１８から来る３ビット入力からの入力を示す。中央の２列は、カウンタ２１４、２１７および３１７からの２ビット入力を示す。右の３列は、ルックアップテーブル２１６、２１９および３１９からの３ビット出力を示す。
【００９９】
図６は、従来通りの公知のＩＩＲ型ノイズ低減回路３００の構成を示す。
【０１００】
ノイズ低減回路３００は、係数乗算器３２０と、係数乗算器３３０と、加算器３４０と、係数乗算器３５０と、減算器３６０と、係数出力回路３７０とを含む。
【０１０１】
係数乗算器３２０は、入力ビデオデータＶｉｎに係数ｋを乗ずる。
【０１０２】
係数乗算器３３０は、メモリブロック２１１から出力される、１フィールドまたは１フレームだけ前に位置するビデオデータＶｄｏに、係数１−ｋを乗ずる。
【０１０３】
加算器３４０および係数乗算器３５０は、係数乗算器３２０と係数乗算器３３０との出力ビデオデータを加算して平均することにより、ノイズが除去された出力ビデオデータＶｏｕｔを得る。減算器３６０および係数出力回路３７０は、入力ビデオデータＶｉｎとメモリブロック２１１から出力されるビデオデータＶｄｏとの間の減算をして、その減算を表す信号による動きに相当する係数ｋ（０＜ｋ＜１）を得るためのものである。
【０１０４】
この出力ビデオデータは、ノイズを除去されたビデオデータとして出力されて、記憶ユニット２１１の中に記憶されることとなる。
【０１０５】
再び図５Ａを参照するに、ＩＩＲフィルタ回路３００は、ノイズを除去された出力ビデオデータＶｏｕｔを得るためにノイズ低減処理を遂行する。
【０１０６】
この場合、ＩＩＲフィルタ回路３００がメモリを有することを必要としない。
【０１０７】
すなわち、ＩＩＲフィルタ回路３００は、記憶ユニット２１１を構成している複数のメモリブロックへのアクセスを獲得することによって、入力ビデオデータＶｉｎと、１フィールドだけ前に位置する出力ビデオデータＶｄｏとを得る。ちなみに、ＩＩＲフィルタ回路３００によるノイズ低減処理は、ノイズを除去されていないビデオデータの読出しの前になされる。
【０１０８】
次に、図７Ａおよび図７Ｂを参照しつつ記憶素子２００の動作を説明する。
【０１０９】
図７Ａは、画像上のアドレスを示している。
【０１１０】
図７Ａにおける各実線は、画像上の書込みアドレスの変化を示しており、図７Ａにおける各破線は、画像上の読出しアドレスの変化を示している。
【０１１１】
この書込みアドレスはカウンタ２１４から生成される書込みアドレス信号に対応し、破線で示されている読出しアドレスは、カウンタ２１７から生成される読出しアドレス信号に対応する。
【０１１２】
また、カウンタ３１７は、図７Ｂに示されている各斜線のような読出しアドレス信号ＩＩＲを生成する。
【０１１３】
図７Ａおよび図７Ｂにおいて、１Ｗ、２Ｗおよび３Ｗ、…はそれぞれ、書込みに関する１フィールド分または１フレーム分のビデオデータを示している。
【０１１４】
そして、１Ｒ、２Ｒおよび３Ｒ、…はそれぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ（１Ｃ）、２Ｗ（２Ｃ）および３Ｗ（３Ｃ）…に対応している。ＩＣ、２Ｃおよび３Ｃもまた、それぞれ、読出しに関する１フィールド分または１フレーム分のビデオデータを示しており、前述のビデオデータ１Ｗ、２Ｗおよび３Ｗに対応している。
【０１１５】
この場合、書込みアドレス信号ＷＡＤの上位３ビット信号は、ビデオデータ１Ｗについて「０００」→「００１」→「０１０」→…のように変化する。
【０１１６】
そして、ビデオデータ１Ｗは、メモリブロック２１２ａおよび２１２ｂの対、メモリブロック２１２ｃおよび２１２ｄの対、等々の中に、ノイズ低減処理無しに逐次書込まれる。
【０１１７】
これは、記憶ユニット２１１の中に、前のビデオデータが存在しないからである。
【０１１８】
さらに、読出しアドレス信号ＲＡＤの上位３ビット信号は、ビデオデータ１Ｃに関して「０００」→「００１」→「０１０」のように変化する。
【０１１９】
そしてビデオデータ１Ｃは、ＩＩＲフィルタ回路３００に供給するために、メモリブロック２１２ａおよび２１２ｂの対と、メモリブロック２１２ｃおよび２１２ｄの対と、メモリブロック２１２ｅおよび２１２ｆの対とから順次読出される。
【０１２０】
その後、ＩＩＲフィルタ回路３００において、ビデオデータ１Ｗに続く入力ビデオデータ２Ｗに対して、記憶ユニット２１１からのビデオデータ１Ｃを使用してノイズ低減処理が行われ、ノイズを除去されたビデオデータ２ＷがＩＩＲフィルタ回路３００から出力される。
【０１２１】
この場合、記憶ユニット２１１の中に書込まれているビデオデータは、ＩＩＲフィルタ回路３００によってノイズを除去されたビデオデータ（出力ビデオデータＶｏｕｔ）に置き換えられる。
【０１２２】
同時に、書込みアドレス信号ＷＡＤの上位３ビッド信号は、ビデオデータ１Ｗに続くノイズを除去されたビデオデータ２Ｗに関して、「０１１」→「１００」→「０００」のように変化する。
【０１２３】
ノイズを除去されたビデオデータ２Ｗは、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、メモリブロック２１２ａおよび２１２ｂの対との中に順次書込まれる。
【０１２４】
さらに、読出しアドレス信号ＲＡＤの上位３ビット信号はビデオデータ１Ｒに関して「０００」→「００１」→「０１０」のように変化し、ビデオデータ１Ｒはメモリブロック２１２ａおよび２１２ｂの対と、メモリブロック２１２ｃおよび２１２ｄの対と、メモリブロック２１２ｅおよび２１２ｆの対とから連続的に読出されて、記号素子２００から出力される。
【０１２５】
次に、読出しアドレス信号ＩＩＲの上位３ビット信号は、ノイズを除去されたビデオデータ２Ｃに関して「０１１」→「１００」→「０００」のように変化する。
【０１２６】
そして、ノイズを除去されたビデオデータ２Ｃは、ＩＩＲフィルタ回路３００に供給するために、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、２１２ａおよび２１２ｂとから順次読出される。
【０１２７】
それから、ＩＩＲフィルタ回路３００において、ビデオデータに続く入力ビデオデータ３Ｗに対して、記憶ユニット２１１からのビデオデータ２Ｃを使用してノイズ低減処理が行われ、ノイズを除去されたビデオデータ３ＷがＩＩＲフィルタ回路３００から出力される。
【０１２８】
この場合、記憶ユニット２１１の中に書込まれているビデオデータは、ＩＩＲフィルタ回路３００によってノイズを除去されたビデオデータ（出力ビデオデータＶｏｕｔ）に置き換えられる。
【０１２９】
同時に、書込みアドレス信号ＷＡＤの上位３ビット信号は、ノイズを除去されたビデオデータ２Ｒに関して、「０１１」→「１００」→「０００」のように変化する。
【０１３０】
そして、ノイズを除去されたビデオデータ２Ｒは、メモリブロック２１２ｇおよび２１２ｈの対と、メモリブロック２１２ｉおよび２１２ｊの対と、メモリブロック２１２ａおよび２１２ｂの対とから連続的に読出されて、記憶素子２００から出力される。
【０１３１】
上述したところと同じようにして書込み動作と読出し動作とが行われ、かつ、データ入力側（直列入力側）から正規のビデオデータが供給されると、データ出力側（直列出力側）にはノイズを除去されたビデオデータが得られる。
【０１３２】
データ出力側に得られるビデオデータは、ノイズ低減処理に支配されたものとなる。
【０１３３】
上述した第２実施例においては、同じメモリブロックの対において書込みと読出しとが同時に行われることが無いように書込みと読出しとの開始アドレスが逐次シフトされて、書込みおよび読出しのための２ポート動作が実現される。
【０１３４】
このように本実施例は大きなバッファメモリを使用せず、第１実施例と同じようにしてチップの面積が増大するのを抑制することができる。
【０１３５】
さらに、ＩＩＲフィルタ３００は、書込みと読出しの動作に関わっていないメモリブロックへのアクセスを獲得することにより、ノイズ低減信号処理を遂行する。
【０１３６】
これにより、アクセスされていない非活動メモリ領域を効果的に利用することができる。
【０１３７】
上述の第２実施例にはノイズ低減処理を行うためのＩＩＲフィルタ回路３００が設けられているけれども、書込みおよび読出しの動作に関わっていないメモリブロックへのアクセスを獲得するＩＩＲを設けて、予め設定したビデオデータを得、それによって他の処理を行うようにしてもよい。
【０１３８】
例えば、ＮＴＳＣビデオデータを高精細度テレビジョン画像データに変換するための解像度創造プロセス（日本特許出願平６−２０５９３４を参照）、飛び越しビデオデータを非飛び越しビデオデータに変換するための進行型変換プロセス、ＭＰＥＧ（動画圧縮符号化方式）のための動作ベクトル検出プロセス等々を、他の処理として適用することができる。
【０１３９】
本発明によれば、記憶ユニットは、それぞれ個別のメモリとして機能するＮ個のメモリブロックを含んでいる。
【０１４０】
Ｍ（Ｍ＜Ｎ）個のデータをユニットとして伴うメモリブロック内のデータが順次記憶ユニットの中に書込まれてそこから連続的に読出されると、上述の各ユニットの書込みと読出しとの開始アドレスがユニットとしてのメモリブロックでシフトされるので、同一のメモリブロックで書込みと読出しとが同時に行われることは無い。
【０１４１】
これにより、書込みと読出しとの２ポート動作を実行しうる一方、チップの面積の増大は抑制される。
【０１４２】
さらに、本発明によれば、バッファメモリ無しで、書込みと読出しとのための２ポート動作を遂行することができる。
【０１４３】
こうして、寸法の小さなチップでそれを実現することができる。
【０１４４】
その上、本発明によれば、それぞれ独立のメモリとして機能する複数のメモリブロックと、書込みと読出しとの動作から自由なメモリブロックへのアクセスを獲得してそれにより信号処理を行うための演算回路とを含む記憶ユニットが提供される。
【０１４５】
こうして、アクセスされていない双方向領域を効果的に利用できるという利得がもたらされる。
【０１４６】
本発明についてここに充分に説明したが、ここに述べた本発明の精神と範囲とから離脱することなく多くの変更と修正とをそれに加えることができることは当業者にとっては自明であろう。
【０１４７】
【発明の効果】
以上の構成によれば、本発明の記憶素子では、所定のブロック数だけ設けられ、所定のデータ量の画像データがブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックと、分割データをブロック数のメモリブロックに割り当てることにより、分割データを所定の順番で各メモリブロックに書き込ませる記録制御部と、画像データを２回ずつ繰り返し読み出すようメモリブロックから分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから書き込まれた分割データを読み出させるようメモリブロックを制御する読出制御部とを有し、記録制御部及び読出制御部は、メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した分割データを書込む第１の動作と、メモリブロックのうち第２のメモリブロックに書込まれている分割データを読出す第２の動作と、メモリブロックのうち、第３のメモリブロックに書込まれている分割データを信号処理のために読出す第３の動作とを同時に実行するよう、書込みアドレス信号と読出アドレス信号とを制御するようにした。これにより記憶素子は、書込みと読出しとの２ポート動作を実行しうる一方、チップの面積の増大は抑制される。
【図面の簡単な説明】
【０１４８】
本発明の一層完壁な理解に資するため、以下の記載と添付図面とについて述べる。
【図１】図１は、従来通りの画像メモリの構成の一例を示すブロック図である。
【図２】図２は、従来通りの画像メモリを用いて達成されるフリッカ無し信号処理に際してアドレス変化を示す図である。
【図３】図３は、第１実施例として使用される半導体記憶素子の構成を示すブロック図である。
【図４】図４Ａおよび図４Ｂは、第１実施例を説明するための、フリッカ無し信号処理時のアドレス変化を示す図、
【図５】図５は、第２実施例として使用される半導体記憶素子の構成を示すブロック図である。
【図６】図６は、ルックアップテーブル（ＬＵＴ）を示す表である。
【図７】図７Ａおよび図７Ｂは、第２実施例を説明するための、ＩＩＲフィルタ処理時のアドレス変化を示す図である。
【図８】図８は、ＩＩＲフィルタのブロック図である。
【符号の説明】
【０１４９】
１０……半導体記憶素子、１１……記憶ユニット、１２ａ−１２ｈ……メモリブロック、１３ａ−１３ｄ……セレクタ、１４……書き込みアドレスカウンタ、１５……書き込みアドレスポインタ、１６、１９……差分素子、１７……読み出しアドレスカウンタ、１８……読み出しアドレスポインタ。
Claims (10)
- 所定のブロック数だけ設けられ、所定のデータ量の画像データが上記ブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックと、
上記分割データを上記ブロック数のメモリブロックに割り当てることにより、上記分割データを所定の順番で各上記メモリブロックに書き込ませる記録制御部と、
上記画像データを２回ずつ繰り返し読み出すよう上記メモリブロックから上記分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから上記書き込まれた分割データを読み出させるよう上記メモリブロックを制御する読出制御部と
を有し、
上記記録制御部及び上記読出制御部は、
上記メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した上記分割データを書込む第１の動作と、上記メモリブロックのうち第２のメモリブロックに書込まれている上記分割データを読出す第２の動作と、上記メモリブロックのうち、第３のメモリブロックに書込まれている上記分割データを上記信号処理のために読出す第３の動作とを同時に実行するよう、上記書込みアドレス信号と上記読出アドレス信号とを制御する
記憶素子。 - 上記画像データは、
１フィールド又は１フレーム単位でなる
請求項１に記載の記憶素子。 - 上記読出制御部は、
上記第３の動作によって読出される上記分割データが、上記第１の動作によって書込まれる上記分割データから一単位の上記画像データ分だけ遅延するように上記書込みアドレス信号と上記読出アドレス信号とを制御する
請求項１に記載の記憶素子。 - 上記信号処理を施す前の上記分割データと、上記第３の動作によって読出される上記分割データとを用いて上記第１の動作によって書込まれる上記分割データを生成することにより、上記信号処理を実行する信号処理回路と
を有する請求項３に記載の記憶素子。 - 上記信号処理回路は、
上記信号処理を施す前の上記分割データと、上記第３の動作によって読出される上記分割データとの差分値から係数値を決定し、当該信号処理を施す前の上記分割データに対して上記係数値を乗算して第１の乗算値を生成し、上記第３の動作によって読出される上記分割データに対して１から上記計数値を減算した係数差分値を乗算して第２の乗算値を生成し、上記第１及び第２の乗算値を加算して１／２を乗算することにより、上記第１の動作によって書込まれる上記分割データを生成する
請求項４に記載の記憶素子。 - 上記読出制御部は、
上記メモリブロックから読み出すべき上記書き込まれた分割データの位置を表す読出アドレス信号を生成し、当該アドレス信号の最上位ビットから数えて予定数だけのビットを、上記書込まれた分割データを読み出すべきメモリブロックを選択するための予定数の改訂済みビットで置き換え、
上記書込制御部は、
上記メモリブロックに対して書込むべき上記書き込まれた分割データの位置を表す書込みアドレス信号を生成し、当該アドレス信号の最上位ビットから数えて予定数だけのビットを、上記分割データを書込むべきメモリブロックを選択するための予定数の改訂済みビットで置き換える
請求項５に記載の記憶素子。 - 上記読出制御部は、
上記予定数のビットと、上記読出アドレス信号に基づいて生成される桁上げ信号との組み合わせに応じて、上記予定数の改訂済みビットを生成する
請求項６に記載の記憶素子。 - 上記読出制御部は、
予め記憶されたテーブルから上記予定数の改訂済みビットを選択する
請求項７に記載の記憶素子。 - 上記メモリブロックのうち各２つのメモリブロックを対として形成された５つの記憶ユニットに対応して設けられ、当該２つのメモリブロックのうち書き込み又は読み出しの対象となる一のメモリブロックを選択する５つのセレクタ
を有し、
上記読出制御部は、
上記メモリブロックから読み出すべき上記書き込まれた分割データの位置を表す読出アドレス信号を生成し、当該アドレス信号の最上位ビットから数えて予定の数だけのビット及び予め記憶されたテーブルに基づいて上記５つの記憶ユニットから読み出しの対象となる一の記憶ユニットを選択する
請求項１に記載の記憶素子。 - 所定のブロック数だけ設けられ、所定のデータ量の画像データが上記ブロック数より小さい所定の分割数に分割された分割データを書き込み、また当該書き込まれた分割データを当該分割データごとに読み出すメモリブロックに対して、上記分割データを割り当てることにより、上記分割データを所定の順番で各上記メモリブロックに書き込ませる記録ステップと、
上記画像データを２回ずつ繰り返し読み出すよう上記メモリブロックから上記分割データを読み出す際、書き込み動作中のメモリブロック以外のメモリブロックから上記書き込まれた分割データを読み出させる読出ステップとを有し、
上記記録制御部及び上記読出制御部は、
上記メモリブロックのうち第１のメモリブロックに対して所定の信号処理を施した上記分割データを書込む第１の動作と、上記メモリブロックのうち第２のメモリブロックに書込まれている上記分割データを読出す第２の動作と、上記メモリブロックのうち、第３のメモリブロックに書込まれている上記分割データを上記信号処理のために読出す第３の動作とを同時に実行するよう、上記書込みアドレス信号と上記読出アドレス信号とを制御する
記憶方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3291398 | 1998-02-16 | ||
| JP10-32913 | 1998-02-16 | ||
| PCT/JP1999/000662 WO1999041751A1 (en) | 1998-02-16 | 1999-02-16 | Memory device and method |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008203128A Division JP5151786B2 (ja) | 1998-02-16 | 2008-08-06 | 記憶素子及び記憶方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001520782A JP2001520782A (ja) | 2001-10-30 |
| JP2001520782A5 JP2001520782A5 (ja) | 2006-06-22 |
| JP4434322B2 true JP4434322B2 (ja) | 2010-03-17 |
Family
ID=12372146
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54134099A Expired - Fee Related JP4434322B2 (ja) | 1998-02-16 | 1999-02-16 | 記憶素子および方法 |
| JP2008203128A Expired - Fee Related JP5151786B2 (ja) | 1998-02-16 | 2008-08-06 | 記憶素子及び記憶方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008203128A Expired - Fee Related JP5151786B2 (ja) | 1998-02-16 | 2008-08-06 | 記憶素子及び記憶方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6486885B2 (ja) |
| EP (1) | EP0976133B1 (ja) |
| JP (2) | JP4434322B2 (ja) |
| KR (1) | KR100602399B1 (ja) |
| CN (1) | CN1123891C (ja) |
| DE (1) | DE69916377T2 (ja) |
| WO (1) | WO1999041751A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4462823B2 (ja) * | 2002-11-20 | 2010-05-12 | ソニー株式会社 | 画像信号の処理装置および処理方法、それに使用される係数データの生成装置および生成方法、並びに各方法を実行するためのプログラム |
| US10102892B1 (en) * | 2017-06-01 | 2018-10-16 | Intel Corporation | RAM-based shift register with embedded addressing |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2582423A1 (fr) * | 1985-05-22 | 1986-11-28 | Grenoble Inst Nal Polytechni | Memoire tampon a interposer entre deux systemes synchrones a vitesses differentes |
| JPS6211977A (ja) * | 1985-07-10 | 1987-01-20 | Toshiba Corp | 画像メモリ |
| JPH01114272A (ja) * | 1987-10-28 | 1989-05-02 | Daikin Ind Ltd | フレームメモリアクセス方法 |
| JPH0642196B2 (ja) * | 1988-06-09 | 1994-06-01 | 株式会社東芝 | 倍密度走査用ラインメモリ |
| JPH0681276B2 (ja) * | 1988-10-19 | 1994-10-12 | 松下電器産業株式会社 | 画像メモリ装置 |
| JPH05289934A (ja) * | 1992-04-15 | 1993-11-05 | Sharp Corp | 画像メモリー装置 |
| JP3579461B2 (ja) | 1993-10-15 | 2004-10-20 | 株式会社ルネサステクノロジ | データ処理システム及びデータ処理装置 |
| JP3253481B2 (ja) | 1995-03-28 | 2002-02-04 | シャープ株式会社 | メモリインターフェイス回路 |
| JP3630249B2 (ja) * | 1995-04-07 | 2005-03-16 | ソニー株式会社 | 映像信号変換装置 |
| JP2956527B2 (ja) * | 1995-04-28 | 1999-10-04 | 松下電器産業株式会社 | 画像メモリ機能付き映像装置 |
| JPH09114970A (ja) * | 1995-10-17 | 1997-05-02 | Fuji Photo Film Co Ltd | 画像データ記憶装置 |
| US5710604A (en) * | 1996-02-09 | 1998-01-20 | Texas Instruments Incorporated | Video memory device for color-sequential-type displays |
| JP3322613B2 (ja) | 1997-08-27 | 2002-09-09 | シャープ株式会社 | 映像信号変換器 |
-
1999
- 1999-02-16 KR KR1019997009453A patent/KR100602399B1/ko not_active IP Right Cessation
- 1999-02-16 DE DE69916377T patent/DE69916377T2/de not_active Expired - Lifetime
- 1999-02-16 EP EP99905202A patent/EP0976133B1/en not_active Expired - Lifetime
- 1999-02-16 CN CN99800133A patent/CN1123891C/zh not_active Expired - Fee Related
- 1999-02-16 JP JP54134099A patent/JP4434322B2/ja not_active Expired - Fee Related
- 1999-02-16 WO PCT/JP1999/000662 patent/WO1999041751A1/en active IP Right Grant
-
2001
- 2001-11-15 US US10/000,908 patent/US6486885B2/en not_active Expired - Fee Related
-
2008
- 2008-08-06 JP JP2008203128A patent/JP5151786B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008262707A (ja) | 2008-10-30 |
| WO1999041751A1 (en) | 1999-08-19 |
| JP5151786B2 (ja) | 2013-02-27 |
| DE69916377T2 (de) | 2005-05-04 |
| CN1256784A (zh) | 2000-06-14 |
| JP2001520782A (ja) | 2001-10-30 |
| KR100602399B1 (ko) | 2006-07-20 |
| EP0976133A1 (en) | 2000-02-02 |
| EP0976133B1 (en) | 2004-04-14 |
| KR20010006367A (ko) | 2001-01-26 |
| DE69916377D1 (de) | 2004-05-19 |
| CN1123891C (zh) | 2003-10-08 |
| US6486885B2 (en) | 2002-11-26 |
| US20020054045A1 (en) | 2002-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0681304B2 (ja) | 方式変換装置 | |
| JP3016694B2 (ja) | ダブルスキャン回路 | |
| JP5151786B2 (ja) | 記憶素子及び記憶方法 | |
| KR100610519B1 (ko) | 영상 처리 장치, 특수 효과 장치 및 영상 처리 방법 | |
| EP1353510A2 (en) | Image processing apparatus and image processing method | |
| JP4779498B2 (ja) | 画素数変換装置 | |
| US6774952B1 (en) | Bandwidth management | |
| JP3331626B2 (ja) | 巡回型雑音低減装置 | |
| JP2996196B2 (ja) | スキャン変換回路 | |
| US20080246643A1 (en) | Technique For Efficient Video Re-Sampling | |
| JP2000284771A (ja) | 映像データ処理装置 | |
| JP2827200B2 (ja) | ビデオ信号の順序変換回路 | |
| US6111615A (en) | Address generating and mapping device of video capture system | |
| JP4439338B2 (ja) | 画像変換装置 | |
| JP3363761B2 (ja) | 信号変換回路 | |
| JP2001257996A (ja) | 画像縮小フィルタ | |
| JP3303979B2 (ja) | 画像再生装置 | |
| JPH06215559A (ja) | ページメモリアクセス方式 | |
| KR100398867B1 (ko) | 디지탈 텔레비젼의 영상 데이터 보간 장치 | |
| JPH0348518B2 (ja) | ||
| JPS60198654A (ja) | メモリ制御信号発生装置 | |
| JPH05303900A (ja) | 信号処理装置 | |
| JP2000285015A (ja) | 記憶装置 | |
| JPH08149370A (ja) | 画像縮小表示装置 | |
| JPH06165028A (ja) | 画像縮小処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080821 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080911 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |