JPH06165028A - 画像縮小処理装置 - Google Patents
画像縮小処理装置Info
- Publication number
- JPH06165028A JPH06165028A JP43A JP33812592A JPH06165028A JP H06165028 A JPH06165028 A JP H06165028A JP 43 A JP43 A JP 43A JP 33812592 A JP33812592 A JP 33812592A JP H06165028 A JPH06165028 A JP H06165028A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- linear interpolation
- reduction
- image
- filters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 画像を縮小処理する装置において、同一画面
上に縮小率の異なる画像を表示するとき、縮小時の折返
しノイズを防止すべく各縮小画像に応じた帯域制限フィ
ルタをかけること。 【構成】 入力画像データを帯域制限フィルタ群２・０
〜２・（ｎ−１）の各々により２のべき乗分の１に周波
数帯域制限してフレームメモリ群１・１〜１・ｎの各々
に書込む。読出しの際に、縮小率に応じてマルチプレク
サ３によりフレームメモリ群から２出力を選択し、更に
その２つの出力を、縮小率に応じて定まる補間係数に従
って線形補間回路４にて線形補間する。この補間出力に
は縮小率に応じた所望の帯域制限された画像データが得
られる。
上に縮小率の異なる画像を表示するとき、縮小時の折返
しノイズを防止すべく各縮小画像に応じた帯域制限フィ
ルタをかけること。 【構成】 入力画像データを帯域制限フィルタ群２・０
〜２・（ｎ−１）の各々により２のべき乗分の１に周波
数帯域制限してフレームメモリ群１・１〜１・ｎの各々
に書込む。読出しの際に、縮小率に応じてマルチプレク
サ３によりフレームメモリ群から２出力を選択し、更に
その２つの出力を、縮小率に応じて定まる補間係数に従
って線形補間回路４にて線形補間する。この補間出力に
は縮小率に応じた所望の帯域制限された画像データが得
られる。
Description
【０００１】
【産業上の利用分野】本発明は画像縮小処理装置に関
し、特に画像の縮小処理を行いつつ画像表示をなす特殊
効果装置に用いられる画像縮小処理装置に関するもので
ある。
し、特に画像の縮小処理を行いつつ画像表示をなす特殊
効果装置に用いられる画像縮小処理装置に関するもので
ある。
【０００２】
【従来の技術】図５にこの種の特殊効果用画像縮小処理
装置のブロックを示す。入力された画像データは帯域制
限フィルタ２へ供給され、このフィルタにより周波数帯
域を制限されてフレームメモリ１へ書込まれて記憶され
る。このフレームメモリはライトアドレス発生回路５に
より生成されるライトアドレスに順次入力画像データを
書込み、１フレーム分の画像データを記憶する。
装置のブロックを示す。入力された画像データは帯域制
限フィルタ２へ供給され、このフィルタにより周波数帯
域を制限されてフレームメモリ１へ書込まれて記憶され
る。このフレームメモリはライトアドレス発生回路５に
より生成されるライトアドレスに順次入力画像データを
書込み、１フレーム分の画像データを記憶する。
【０００３】このフレームメモリ１に記憶されている１
フレーム分の画像データは、リードアドレス発生回路６
から生成されたリードアドレスに従って読出される。こ
のデータ読出しの際、リードアドレス発生回路６は画像
縮小なしの場合には、０，１，２，３，…と昇順に＋１
づつインクリメントを行いつつリードアドレスを生成す
る。１／２の縮小画像を得る場合には、リードアドレス
発生回路６は０，２，４，６，…と＋２づつインクリメ
ントを行いつつリードアドレスを発生する。
フレーム分の画像データは、リードアドレス発生回路６
から生成されたリードアドレスに従って読出される。こ
のデータ読出しの際、リードアドレス発生回路６は画像
縮小なしの場合には、０，１，２，３，…と昇順に＋１
づつインクリメントを行いつつリードアドレスを生成す
る。１／２の縮小画像を得る場合には、リードアドレス
発生回路６は０，２，４，６，…と＋２づつインクリメ
ントを行いつつリードアドレスを発生する。
【０００４】この画像縮小処理の場合に、単にリードア
ドレスを上述の如く変化させて読出す処理を行っただけ
では、出力画像に折返しノイズが現われるために、フレ
ームメモリの入力段で帯域制限フィルタ２を設けてお
き、予め入力画像データに帯域制限を行って高域周波数
成分をカットするようになっている。
ドレスを上述の如く変化させて読出す処理を行っただけ
では、出力画像に折返しノイズが現われるために、フレ
ームメモリの入力段で帯域制限フィルタ２を設けてお
き、予め入力画像データに帯域制限を行って高域周波数
成分をカットするようになっている。
【０００５】この帯域制限２のフィルタ係数を設定すべ
く、フィルタ係数設定回路９が設けられており、画像の
縮小率に応じてこのフィルタ係数発生器９から発生され
るフィルタ係数に従って入力画像データの周波数帯域制
限がなされるのである。この様に、原画像を縮小して出
力する際に、その縮小率に応じて帯域制限フィルタをか
けることによって出力画像に折返しノイズが出現するの
を防止することができ、画質向上が可能となっている。
く、フィルタ係数設定回路９が設けられており、画像の
縮小率に応じてこのフィルタ係数発生器９から発生され
るフィルタ係数に従って入力画像データの周波数帯域制
限がなされるのである。この様に、原画像を縮小して出
力する際に、その縮小率に応じて帯域制限フィルタをか
けることによって出力画像に折返しノイズが出現するの
を防止することができ、画質向上が可能となっている。
【０００６】
【発明が解決しようとす課題】図５に示した画像縮小処
理装置により、画像縮小を行う場合、入力画像データに
予め定めた縮小率に応じた帯域制限フィルタをかけた後
に、フレームメモリへ画像データを書込むようになっい
るので、同一画面上に縮小率の異なる同一画像を複数出
力する場合、各々の縮小率に適した帯域制限フィルタを
かけることができないという欠点がある。
理装置により、画像縮小を行う場合、入力画像データに
予め定めた縮小率に応じた帯域制限フィルタをかけた後
に、フレームメモリへ画像データを書込むようになっい
るので、同一画面上に縮小率の異なる同一画像を複数出
力する場合、各々の縮小率に適した帯域制限フィルタを
かけることができないという欠点がある。
【０００７】また、帯域制限フィルタが単一のために、
広い範囲の種々の縮小率に対して全て有効に当該フィル
タが作用できず、縮小画像上に現われる折返しノイズを
有効に除去できないという問題もある。
広い範囲の種々の縮小率に対して全て有効に当該フィル
タが作用できず、縮小画像上に現われる折返しノイズを
有効に除去できないという問題もある。
【０００８】本発明の目的は、同一画面上に縮小率の異
なる同一画像を複数出力する場合にも、各々の縮小率に
適した帯域制限フィルタをかけることが可能な画像縮小
処理装置を提供することである。
なる同一画像を複数出力する場合にも、各々の縮小率に
適した帯域制限フィルタをかけることが可能な画像縮小
処理装置を提供することである。
【０００９】本発明の他の目的は、広い範囲に亘る縮小
率の全てに対して適切な帯域制限フィルタをかけること
が可能な画像縮小処理装置を提供することである。
率の全てに対して適切な帯域制限フィルタをかけること
が可能な画像縮小処理装置を提供することである。
【００１０】
【課題を解決するための手段】本発明による画像縮小処
理装置は、入力画像データの周波数帯域を１／２i （ｉ
＝０，１，２，３，…，ｎ）に制限するｎ個の帯域制限
フィルタと、これ等フィルタの各々に対応して設けられ
対応フィルタの出力を蓄えるｎ個のフレームメモリと、
前記フレームメモリの書込みアドレスを発生する手段
と、前記フレームメモリの読出しアドレスを画像縮小率
に応じて発生する手段と、前記縮小率に応じて画像デー
タを読出すべき２個のフレームメモリを選択する選択手
段と、前記縮小率に応じて前記２個のフレームメモリの
読出し画像データ出力を線形補間処理して導出する線形
補間手段とを含むことを特徴とする。
理装置は、入力画像データの周波数帯域を１／２i （ｉ
＝０，１，２，３，…，ｎ）に制限するｎ個の帯域制限
フィルタと、これ等フィルタの各々に対応して設けられ
対応フィルタの出力を蓄えるｎ個のフレームメモリと、
前記フレームメモリの書込みアドレスを発生する手段
と、前記フレームメモリの読出しアドレスを画像縮小率
に応じて発生する手段と、前記縮小率に応じて画像デー
タを読出すべき２個のフレームメモリを選択する選択手
段と、前記縮小率に応じて前記２個のフレームメモリの
読出し画像データ出力を線形補間処理して導出する線形
補間手段とを含むことを特徴とする。
【００１１】
【実施例】以下、図面を用いて本発明の実施例について
詳述する。
詳述する。
【００１２】図１は本発明の実施例を示すブロック図で
ある。入力画像データはｎ個（ｎは２以上の整数）のフ
レームメモリ１・１〜１・ｎへ夫々入力されるが、この
とき、各フレームメモリ１・１〜１・ｎに夫々対応して
設けられた１／２i 帯域制限フィルタ（ｉ＝０，１，
２，３，…，ｎ）２・０〜２・（ｎ−１）を介して対応
フィルタ１・１〜１・ｎへ供給される。尚、ｉ＝０の１
／２0 の帯域制限フィルタは、実際にはフィルタを通さ
ないことと等価であるために、当該フィルタ２・０は図
１には特に示していないことに注意すべきである。
ある。入力画像データはｎ個（ｎは２以上の整数）のフ
レームメモリ１・１〜１・ｎへ夫々入力されるが、この
とき、各フレームメモリ１・１〜１・ｎに夫々対応して
設けられた１／２i 帯域制限フィルタ（ｉ＝０，１，
２，３，…，ｎ）２・０〜２・（ｎ−１）を介して対応
フィルタ１・１〜１・ｎへ供給される。尚、ｉ＝０の１
／２0 の帯域制限フィルタは、実際にはフィルタを通さ
ないことと等価であるために、当該フィルタ２・０は図
１には特に示していないことに注意すべきである。
【００１３】これ等フレームメモリ１・１〜１・ｎへの
データ書込みはライトアドレス発生回路５からのライト
アドレスにより行われ、またデータ読出しはリードアド
レス発生回路６からのリードアドレスにより行われる。
ライトアドレス発生回路５は０，１，２，３，…と＋１
づつ昇順にライトアドレスを発生し、リードアドレス発
生回路６は縮小率ｘに応じて一定数の間隔をおいてリー
ドアドレスを発生することは従来例と同じである。
データ書込みはライトアドレス発生回路５からのライト
アドレスにより行われ、またデータ読出しはリードアド
レス発生回路６からのリードアドレスにより行われる。
ライトアドレス発生回路５は０，１，２，３，…と＋１
づつ昇順にライトアドレスを発生し、リードアドレス発
生回路６は縮小率ｘに応じて一定数の間隔をおいてリー
ドアドレスを発生することは従来例と同じである。
【００１４】これ等フレームメモリ１・１〜１・ｎから
の読出しデータはマルチプレクサ３へ入力され、セレク
ト信号生成回路７からのセレクト信号１０に従ってｎ入
力のうち２つを選択して出力する。この２つの選択出力
は線形補間回路４へ入力されて補間係数生成回路８から
生成される補間係数ｋに応じて２つの選択画像データの
線形補間処理が行われる。
の読出しデータはマルチプレクサ３へ入力され、セレク
ト信号生成回路７からのセレクト信号１０に従ってｎ入
力のうち２つを選択して出力する。この２つの選択出力
は線形補間回路４へ入力されて補間係数生成回路８から
生成される補間係数ｋに応じて２つの選択画像データの
線形補間処理が行われる。
【００１５】セレクト信号生成回路７は縮小率ｘに応じ
てマルチプレクサ３のためのセレクト信号１０を生成す
るものであり、図２にその具体例が示されている。図２
を参照すると、ｎ個のコンパレータ７・１〜７・ｎが設
けられており、入力された縮小率ｘがどの数値範囲に存
在するかどうかが、これ等ｎ個の各コンパレータ７・１
〜７・ｎにより検出されるようになっている。
てマルチプレクサ３のためのセレクト信号１０を生成す
るものであり、図２にその具体例が示されている。図２
を参照すると、ｎ個のコンパレータ７・１〜７・ｎが設
けられており、入力された縮小率ｘがどの数値範囲に存
在するかどうかが、これ等ｎ個の各コンパレータ７・１
〜７・ｎにより検出されるようになっている。
【００１６】コンパレータ７・１はｘの値が１／２＜ｘ
≦１（＝１／２0 ）を満足する場合、検出出力１０・１
を“１”（アクティブ）とし、コンパレータ７・２はｘ
の値が１／２2 ＜ｘ≦１／２を満足した場合、検出出力
１０・２を“１”とする。一般に、コンパレータ７・ｊ
（ｊ＝１〜ｎ−１の整数）はｘの値が１／２j ＜ｘ≦１
／２j-1 のときに検出出力１０・ｊを“１”とする。ｊ
＝ｎの場合は、コンパレータ７・ｎはｘの値が０＜ｘ≦
１／２n-1 のときに、検出出力１０・ｎを“１”とす
る。
≦１（＝１／２0 ）を満足する場合、検出出力１０・１
を“１”（アクティブ）とし、コンパレータ７・２はｘ
の値が１／２2 ＜ｘ≦１／２を満足した場合、検出出力
１０・２を“１”とする。一般に、コンパレータ７・ｊ
（ｊ＝１〜ｎ−１の整数）はｘの値が１／２j ＜ｘ≦１
／２j-1 のときに検出出力１０・ｊを“１”とする。ｊ
＝ｎの場合は、コンパレータ７・ｎはｘの値が０＜ｘ≦
１／２n-1 のときに、検出出力１０・ｎを“１”とす
る。
【００１７】マルチプレクサ３はこれ等検出出力１０・
１〜１０・ｎのアクティブ状態に応じてｎ個のフレーム
メモリのうちの２つの読出しデータを選択する。例え
ば、ｘ＝１／５（＝０．２）であれば、コンパレータ７
・３の検出出力１０・３のみが“１”となり、これによ
りマルチプレクサ３は、１／４と１／８に夫々帯域制限
された画像データを格納したフレームメモリ１・３と１
・４との読出しデータを選択する。
１〜１０・ｎのアクティブ状態に応じてｎ個のフレーム
メモリのうちの２つの読出しデータを選択する。例え
ば、ｘ＝１／５（＝０．２）であれば、コンパレータ７
・３の検出出力１０・３のみが“１”となり、これによ
りマルチプレクサ３は、１／４と１／８に夫々帯域制限
された画像データを格納したフレームメモリ１・３と１
・４との読出しデータを選択する。
【００１８】一般には、第ｊのコンパレータの検出出力
１０・ｊがアクティブ“１”になったとき、１／２j-1
と１／２j とに夫々帯域制限されたフィルタ出力を格納
したフレームメモリ１・ｊと１・（ｊ−１）との読出し
データがマルチプレクサ３にて選択されるのである。
１０・ｊがアクティブ“１”になったとき、１／２j-1
と１／２j とに夫々帯域制限されたフィルタ出力を格納
したフレームメモリ１・ｊと１・（ｊ−１）との読出し
データがマルチプレクサ３にて選択されるのである。
【００１９】補間係数生成回路８は縮小率ｘとセレクト
信号１０（コンパレータ７・１〜７・ｎによる検出出力
１０・１〜１０・ｎ）とに基づいて線形補間処理のため
の補間係数ｋを発生するものであり、図３にその具体例
が示されている。図３を参照すると、セレクト信号１０
（１０・１〜１０・ｎ）を入力とする数値発生回路８０
が設けられており、このｎ個の入力信号１０・１〜１０
・ｎのうち第ｊ番目の信号がアクティブ“１”になる
と、数値発生回路８０は数値Ａ＝１／２j とＢ＝２j と
の２つの数値を発生する。
信号１０（コンパレータ７・１〜７・ｎによる検出出力
１０・１〜１０・ｎ）とに基づいて線形補間処理のため
の補間係数ｋを発生するものであり、図３にその具体例
が示されている。図３を参照すると、セレクト信号１０
（１０・１〜１０・ｎ）を入力とする数値発生回路８０
が設けられており、このｎ個の入力信号１０・１〜１０
・ｎのうち第ｊ番目の信号がアクティブ“１”になる
と、数値発生回路８０は数値Ａ＝１／２j とＢ＝２j と
の２つの数値を発生する。
【００２０】この回路８０は入力信号１０・１〜１０・
ｎをアドレスとして２つの数値Ａ，Ｂを出力とするＲＯ
Ｍ（リードオンリメモリ）で構成されるが、これに限定
されない。
ｎをアドレスとして２つの数値Ａ，Ｂを出力とするＲＯ
Ｍ（リードオンリメモリ）で構成されるが、これに限定
されない。
【００２１】数値Ａは減算器８１へ入力されて他入力の
縮小率ｘとの減算が行われて（ｘ−Ａ）が出力される。
この（ｘ−Ａ）の値は乗算器８２へ入力されて他入力の
数値Ｂと乗算され、（ｘ−Ａ）×Ｂが出力される。この
演算結果である（ｘ−Ａ）×Ｂが線形補間係数ｋとして
出力されることになる。
縮小率ｘとの減算が行われて（ｘ−Ａ）が出力される。
この（ｘ−Ａ）の値は乗算器８２へ入力されて他入力の
数値Ｂと乗算され、（ｘ−Ａ）×Ｂが出力される。この
演算結果である（ｘ−Ａ）×Ｂが線形補間係数ｋとして
出力されることになる。
【００２２】線形補間回路４では、この補間係数ｋを受
けて、２つの選択画面データの線形補間処理を行うが、
この線形補間処理は下式に示す周知の線形補間演算によ
り実行される。
けて、２つの選択画面データの線形補間処理を行うが、
この線形補間処理は下式に示す周知の線形補間演算によ
り実行される。
【００２３】 線形補間出力＝Ｍ×（１−ｋ）＋Ｎ×ｋ ……（１） この（１）式において、Ｍは１／２j-1 帯域制限フィル
タを経た画像データであり、Ｎは１／２j 帯域制限フィ
ルタを経た画像データである。
タを経た画像データであり、Ｎは１／２j 帯域制限フィ
ルタを経た画像データである。
【００２４】一例を説明すると次の様になる。縮小率ｘ
が１／５（＝０．２）であれば、３番目のコンパレータ
７・３（図２参照）の検出出力１０・３が“１”とな
り、マルチプレクサ３は１／２2 （＝１／４）と１／２
3 （＝１／８）とに夫々帯域制限された画像データを選
択する。
が１／５（＝０．２）であれば、３番目のコンパレータ
７・３（図２参照）の検出出力１０・３が“１”とな
り、マルチプレクサ３は１／２2 （＝１／４）と１／２
3 （＝１／８）とに夫々帯域制限された画像データを選
択する。
【００２５】補間係数生成回路８においては、数値発生
回路８０からＡ＝１／８とＢ＝８との２つの数値が発生
され、減算器８１と乗算器８２とにより、 ｋ＝（１／５−１／８）×８＝０．６ が算出され、補間係数０．６が得られる。
回路８０からＡ＝１／８とＢ＝８との２つの数値が発生
され、減算器８１と乗算器８２とにより、 ｋ＝（１／５−１／８）×８＝０．６ が算出され、補間係数０．６が得られる。
【００２６】従って、線形補間回路４による線形補間出
力は、（１）式により、（０．４Ｍ＋０．６Ｎ）なる画
像データとなり、１／５の縮小率に適した帯域制限フィ
ルタを経た出力画像データとなって、折返しノイズがな
くなることになる。尚、１／５の縮小データを実際に得
るには、リードアドレス発生回路６のリードアドレスを
０，５，１０，１５，…と＋５づつインクリメントして
生成することにより行われるものである。
力は、（１）式により、（０．４Ｍ＋０．６Ｎ）なる画
像データとなり、１／５の縮小率に適した帯域制限フィ
ルタを経た出力画像データとなって、折返しノイズがな
くなることになる。尚、１／５の縮小データを実際に得
るには、リードアドレス発生回路６のリードアドレスを
０，５，１０，１５，…と＋５づつインクリメントして
生成することにより行われるものである。
【００２７】他の縮小率についても同様であって、広い
範囲の縮小率について全て対応することができ、適切な
帯域制限フィルタを縮小率に応じてかけることができ
る。
範囲の縮小率について全て対応することができ、適切な
帯域制限フィルタを縮小率に応じてかけることができ
る。
【００２８】また、同一画面上に、図４に示す如く異な
る縮小率の同一画像４０，４１を表示する場合、縮小率
１／２の画像４０の領域では、リードアドレス発生回路
６はリードアドレスを０，２，４，…と発生し、そのと
きのセレクト信号生成回路７及び補間係数生成回路８に
は縮小率１／２を与えれば、その値に応じたフィルタが
かかる。
る縮小率の同一画像４０，４１を表示する場合、縮小率
１／２の画像４０の領域では、リードアドレス発生回路
６はリードアドレスを０，２，４，…と発生し、そのと
きのセレクト信号生成回路７及び補間係数生成回路８に
は縮小率１／２を与えれば、その値に応じたフィルタが
かかる。
【００２９】同様に、縮小率１／５の画像４１の領域で
は、リードアドレス発生回路６はリードアドレスを０，
５，１０，…と発生し、そのときのセレクト信号生回路
７及び補間係数生成回路８には縮小率１／５を与えれ
ば、その値に応じたフィルタがかかることになるのであ
る。尚、本発明は通常のテレビジョン放送の特殊効果装
置に適用される他、ハイビジョン放送等の他のテレビジ
ョン画像処理にも適用可能である。
は、リードアドレス発生回路６はリードアドレスを０，
５，１０，…と発生し、そのときのセレクト信号生回路
７及び補間係数生成回路８には縮小率１／５を与えれ
ば、その値に応じたフィルタがかかることになるのであ
る。尚、本発明は通常のテレビジョン放送の特殊効果装
置に適用される他、ハイビジョン放送等の他のテレビジ
ョン画像処理にも適用可能である。
【００３０】
【発明の効果】以上述べた如く、本発明によれば、広い
範囲の縮小率全てに対して、各縮小率に適した帯域制限
フィルタを画像データにかけることができるので、出力
画像の品質向上が可能となり、また、同一画面上に縮小
率の異なる同一画像を複数表示する場合も、各縮小率に
応じたフィルタをかけることができるので、これまた画
質の向上が図れるという効果がある。
範囲の縮小率全てに対して、各縮小率に適した帯域制限
フィルタを画像データにかけることができるので、出力
画像の品質向上が可能となり、また、同一画面上に縮小
率の異なる同一画像を複数表示する場合も、各縮小率に
応じたフィルタをかけることができるので、これまた画
質の向上が図れるという効果がある。
【図１】本発明の実施例のブロック図である。
【図２】図１のブロックのセレクト信号生成回路の具体
例を示す図である。
例を示す図である。
【図３】図１のブロックの補間係数生成回路の具体例を
示す図である。
示す図である。
【図４】同一画面に縮小率が異なる同一画像を表示する
場合の例を示す図である。
場合の例を示す図である。
【図５】従来の画像縮小処理装置のブロック図である。
１・１〜１・ｎ フレームメモリ ２・１〜２・（ｎ−１） 帯域制限フィルタ ３ マルチプレクサ ４ 線形補間回路 ５ ライトアドレス発生回路 ６ リードアドレス発生回路 ７ セレクト信号生成回路 ８ 補間係数生成回路 ７・１〜７・ｎ コンパレータ ８０ 数値発生回路 ８１ 減算器 ８２ 乗算器
Claims (3)
- 【請求項１】 入力画像データの周波数帯域を１／２i
（ｉ＝０，１，２，３，…，ｎ）に制限するｎ個の帯域
制限フィルタと、これ等フィルタの各々に対応して設け
られ対応フィルタの出力を蓄えるｎ個のフレームメモリ
と、前記フレームメモリの書込みアドレスを発生する手
段と、前記フレームメモリの読出しアドレスを画像縮小
率に応じて発生する手段と、前記縮小率に応じて画像デ
ータを読出すべき２個のフレームメモリを選択する選択
手段と、前記縮小率に応じて前記２個のフレームメモリ
の読出し画像データ出力を線形補間処理して導出する線
形補間手段とを含むことを特徴とする画像縮小処理装
置。 - 【請求項２】 前記選択手段は、前記縮小率ｘが１／２
＜ｘ≦１，１／２2＜ｘ≦１／２，１／２3 ＜ｘ≦１／
２2 ，…，０＜ｘ≦１／２n-1 の各範囲内にあることを
夫々検出する第１〜第ｎの検出手段と、第ｊ（ｊは１〜
ｎの整数）の検出手段の検出出力がアクティブ状態にあ
るときに、前記フィルタのうち１／２j と１／２j-1 と
に周波数帯域を制限する２個のフィルタを選択する手段
とを有することを特徴とする請求項１記載の画像縮小処
理装置。 - 【請求項３】 前記線形補間手段は、前記検出手段の検
出出力に応じて線形補間係数ｋを発生する手段と、この
線形補間係数ｋの応じて選択された前記２個のフィルタ
の読出し画像データ出力を線形補間演算処理する手段と
を有することを特徴とする請求項２記載の画像縮小処理
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338125A JPH0831983B2 (ja) | 1992-11-25 | 1992-11-25 | 画像縮小処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4338125A JPH0831983B2 (ja) | 1992-11-25 | 1992-11-25 | 画像縮小処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165028A true JPH06165028A (ja) | 1994-06-10 |
| JPH0831983B2 JPH0831983B2 (ja) | 1996-03-27 |
Family
ID=18315153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4338125A Expired - Fee Related JPH0831983B2 (ja) | 1992-11-25 | 1992-11-25 | 画像縮小処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831983B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738189B1 (ko) * | 2005-12-29 | 2007-07-10 | 매그나칩 반도체 유한회사 | 이미지 센서 및 이미지 센서의 영상 크기 축소방법 |
-
1992
- 1992-11-25 JP JP4338125A patent/JPH0831983B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738189B1 (ko) * | 2005-12-29 | 2007-07-10 | 매그나칩 반도체 유한회사 | 이미지 센서 및 이미지 센서의 영상 크기 축소방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831983B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3747523B2 (ja) | 画像処理装置および処理方法 | |
| US6166773A (en) | Method and apparatus for de-interlacing video fields to progressive scan video frames | |
| JPH03189882A (ja) | 空間フィルタシステム | |
| KR100305237B1 (ko) | 저역필터링된이미지를제조하기위한축소/확대이미지사이즈처리장치 | |
| JPH06165028A (ja) | 画像縮小処理装置 | |
| US6774952B1 (en) | Bandwidth management | |
| KR19980025383A (ko) | 주파수 변환장치 | |
| JP5151786B2 (ja) | 記憶素子及び記憶方法 | |
| JPH0724660B2 (ja) | 超音波診断装置 | |
| JPH01288974A (ja) | 画像処理方法 | |
| JPS616771A (ja) | 画像信号処理装置 | |
| JP2883031B2 (ja) | 画面垂直拡大回路及び方法 | |
| JPH0471222B2 (ja) | ||
| JP3013526B2 (ja) | 映像合成装置 | |
| JPS62175879A (ja) | ２値画像相以変換画素デ−タ発生装置 | |
| JPH06324935A (ja) | アドレス発生器およびアドレス発生システム | |
| JPH06301595A (ja) | 画像メモリのアドレス発生装置 | |
| JPS58219663A (ja) | 画像回転方式 | |
| JPH06214556A (ja) | 画像処理装置 | |
| JPS60235274A (ja) | 画像信号処理装置 | |
| GB2373950A (en) | Image processing apparatus and method, and recording medium | |
| JPS5945577A (ja) | 画像メモリアドレシング方式 | |
| JPH03291769A (ja) | 画像処理装置 | |
| JPS62221076A (ja) | 画像処理装置 | |
| JPS59100975A (ja) | 補間画像出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100327 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |