JP3013526B2 - 映像合成装置 - Google Patents
映像合成装置Info
- Publication number
- JP3013526B2 JP3013526B2 JP3202492A JP20249291A JP3013526B2 JP 3013526 B2 JP3013526 B2 JP 3013526B2 JP 3202492 A JP3202492 A JP 3202492A JP 20249291 A JP20249291 A JP 20249291A JP 3013526 B2 JP3013526 B2 JP 3013526B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video
- key signal
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Digital Computer Display Output (AREA)
- Studio Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【産業上の利用分野】本発明は映像の一部分を抜き取っ
て別の映像を嵌め込み合成する映像合成装置に関する。
て別の映像を嵌め込み合成する映像合成装置に関する。
【０００２】
【従来の技術】図４は、従来の映像合成装置の一例を示
すブロック部である。この映像合成装置は、映像入力端
子１０，１１に入力された第１及び第２の映像信号が夫
々与えられる乗算部１２，１３及び乗算部１２，１３の
出力を加算処理して出力端子１５に合成映像信号を出力
する加算部１４からなる合成器と、キー信号入力端子１
６からキー信号を入力しこのキー信号のレベルに基づい
て所定の信号を乗算部１２，１３に出力するキー信号レ
ベル検出部１７とにより構成されている。
すブロック部である。この映像合成装置は、映像入力端
子１０，１１に入力された第１及び第２の映像信号が夫
々与えられる乗算部１２，１３及び乗算部１２，１３の
出力を加算処理して出力端子１５に合成映像信号を出力
する加算部１４からなる合成器と、キー信号入力端子１
６からキー信号を入力しこのキー信号のレベルに基づい
て所定の信号を乗算部１２，１３に出力するキー信号レ
ベル検出部１７とにより構成されている。
【０００３】次に、この映像合成装置の動作について説
明する。
明する。
【０００４】キー信号入力端子１６には、例えば図５に
示すキー信号が与えられる。キー信号のレベルが所定の
レベルに比して低い場合、キー信号レベル検出部１７は
乗算部１２に信号“１”を出力すると共に、乗算部１３
に信号“０”を出力する。一方、キー信号のレベルが前
記所定のレベルに比して高い場合、キー信号レベル検出
部１７は乗算部１２に信号“０”を出力すると共に、乗
算部１３に信号“１”を出力する。
示すキー信号が与えられる。キー信号のレベルが所定の
レベルに比して低い場合、キー信号レベル検出部１７は
乗算部１２に信号“１”を出力すると共に、乗算部１３
に信号“０”を出力する。一方、キー信号のレベルが前
記所定のレベルに比して高い場合、キー信号レベル検出
部１７は乗算部１２に信号“０”を出力すると共に、乗
算部１３に信号“１”を出力する。
【０００５】乗算部１２では、映像入力端子１０から入
力された第１の映像信号と、キー信号レベル検出部１７
から与えられた信号とを乗算して、その結果を加算部１
４に出力する。また、乗算部１３は、映像入力端子１１
から入力された第２の映像信号と、キー信号レベル検出
部１７から与えられた信号とを乗算し、その結果を加算
部１４に出力する。
力された第１の映像信号と、キー信号レベル検出部１７
から与えられた信号とを乗算して、その結果を加算部１
４に出力する。また、乗算部１３は、映像入力端子１１
から入力された第２の映像信号と、キー信号レベル検出
部１７から与えられた信号とを乗算し、その結果を加算
部１４に出力する。
【０００６】加算部１４では、乗算部１２及び乗算部１
３から与えられた信号を加算して、その結果を出力端子
１５に出力する。これにより、出力端子１５から出力さ
れる信号は、キー信号のレベルが低い部分は入力端子１
０から入力された映像信号であり、キー信号のレベルが
高い部分は入力端子１１から入力された映像信号とな
る。
３から与えられた信号を加算して、その結果を出力端子
１５に出力する。これにより、出力端子１５から出力さ
れる信号は、キー信号のレベルが低い部分は入力端子１
０から入力された映像信号であり、キー信号のレベルが
高い部分は入力端子１１から入力された映像信号とな
る。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
映像合成装置は、合成映像信号を得るために少なくとも
２つの乗算部及び１つの加算部からなる合成器が必要で
あり、合成すべき映像信号の数が多い場合に、回路規模
が大きくなってしまうという欠点がある。
映像合成装置は、合成映像信号を得るために少なくとも
２つの乗算部及び１つの加算部からなる合成器が必要で
あり、合成すべき映像信号の数が多い場合に、回路規模
が大きくなってしまうという欠点がある。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、乗算部及び加算部からなる合成器を必要と
せず、合成すべき映像信号が多い場合も回路規模の増大
を抑制できる映像合成装置を提供することを目的とす
る。
のであって、乗算部及び加算部からなる合成器を必要と
せず、合成すべき映像信号が多い場合も回路規模の増大
を抑制できる映像合成装置を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明に係る映像合成装
置は、書込みアドレス信号を発生する書込みアドレス信
号発生部と、前記書込みアドレス信号に基づいて第１の
映像信号を格納する第１のメモリ部と、前記書込みアド
レス信号に基づいて第２の映像信号を格納する第２のメ
モリ部と、キー信号のレベルを検出するキー信号レベル
検出部と、このキー信号レベル検出部の出力に基づいて
読出しアドレス信号を発生する読出しアドレス信号発生
部とを有し、前記第１及び第２のメモリ部に格納された
前記１及び第２の映像信号は前記読出しアドレス信号に
基づいて選択的に出力されることを特徴とする。
置は、書込みアドレス信号を発生する書込みアドレス信
号発生部と、前記書込みアドレス信号に基づいて第１の
映像信号を格納する第１のメモリ部と、前記書込みアド
レス信号に基づいて第２の映像信号を格納する第２のメ
モリ部と、キー信号のレベルを検出するキー信号レベル
検出部と、このキー信号レベル検出部の出力に基づいて
読出しアドレス信号を発生する読出しアドレス信号発生
部とを有し、前記第１及び第２のメモリ部に格納された
前記１及び第２の映像信号は前記読出しアドレス信号に
基づいて選択的に出力されることを特徴とする。
【００１０】
【作用】本発明においては、第１及び第２のメモリ部を
備えており、第１及び第２の映像信号は夫々この第１及
び第２のメモリ部に格納される。そして、第１及び第２
のメモリ部に格納された映像は、読出しアドレス発生部
から与えられる読出しアドレス信号に基づいて第１及び
第２のメモリ部から選択的に出力される。従って、本発
明に係る映像合成装置は、乗算部及び加算部からなる合
成器を必要とせず、合成すべき映像信号の数が多い場合
も、メモリ部の拡大及びアドレス発生部の変更だけで対
応することができる。
備えており、第１及び第２の映像信号は夫々この第１及
び第２のメモリ部に格納される。そして、第１及び第２
のメモリ部に格納された映像は、読出しアドレス発生部
から与えられる読出しアドレス信号に基づいて第１及び
第２のメモリ部から選択的に出力される。従って、本発
明に係る映像合成装置は、乗算部及び加算部からなる合
成器を必要とせず、合成すべき映像信号の数が多い場合
も、メモリ部の拡大及びアドレス発生部の変更だけで対
応することができる。
【００１１】この場合に、第１及び第２のメモリ部の書
込みアドレスが共通であると、第１及び第２の映像信号
を第１及び第２のメモリ部に同時に格納することができ
る。また、前記第１及び第２のメモリ部の読出しアドレ
スが相互に異なっていると、前記第１及び第２のメモリ
部に共通に読出しアドレス信号を与えても、前記第１及
び第２の映像信号のいずれか一方を選択的に出力させる
ことができる。
込みアドレスが共通であると、第１及び第２の映像信号
を第１及び第２のメモリ部に同時に格納することができ
る。また、前記第１及び第２のメモリ部の読出しアドレ
スが相互に異なっていると、前記第１及び第２のメモリ
部に共通に読出しアドレス信号を与えても、前記第１及
び第２の映像信号のいずれか一方を選択的に出力させる
ことができる。
【００１２】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１３】図１は本発明の実施例に係る映像合成装置
を示すブロック図である。
を示すブロック図である。
【００１４】映像入力端子１，２に入力された映像信号
は夫々メモリ部３，４に与えられる。書込みアドレス発
生部６は、書込みアドレス信号を発生し、この信号をメ
モリ部３，４に出力する。
は夫々メモリ部３，４に与えられる。書込みアドレス発
生部６は、書込みアドレス信号を発生し、この信号をメ
モリ部３，４に出力する。
【００１５】一方、キー信号入力端子８に入力されたキ
ー信号はキー信号レベル検出部９に与えられる。このキ
ー信号レベル検出部９はキー信号のレベルを検出し、そ
の結果を出力する。読出しアドレス発生部７は、キー信
号レベル検出部９の出力に基づいて読出しアドレス信号
を発生し、この信号をメモリ部３，４に出力する。メモ
リ部３，４は、この読出しアドレス信号に基づいて映像
信号を出力し、この信号は出力端子５から外部に出力さ
れる。
ー信号はキー信号レベル検出部９に与えられる。このキ
ー信号レベル検出部９はキー信号のレベルを検出し、そ
の結果を出力する。読出しアドレス発生部７は、キー信
号レベル検出部９の出力に基づいて読出しアドレス信号
を発生し、この信号をメモリ部３，４に出力する。メモ
リ部３，４は、この読出しアドレス信号に基づいて映像
信号を出力し、この信号は出力端子５から外部に出力さ
れる。
【００１６】次に、本実施例装置の動作について説明す
る。
る。
【００１７】図２はメモリ部３，４の各画素毎の書込み
アドレスを示す模式図、図３はメモリ部３，４の各画素
毎の読出しアドレスを示す模式図である。メモリ部３，
４の書込みアドレスは、いずれも１からＭＮ＋Ｎ（Ｍ，
Ｎは整数）までに設定されている。また、このメモリ部
３，４の読出しアドレスはＬ（Ｌ≧ＭＮ）だけ異なって
いる。
アドレスを示す模式図、図３はメモリ部３，４の各画素
毎の読出しアドレスを示す模式図である。メモリ部３，
４の書込みアドレスは、いずれも１からＭＮ＋Ｎ（Ｍ，
Ｎは整数）までに設定されている。また、このメモリ部
３，４の読出しアドレスはＬ（Ｌ≧ＭＮ）だけ異なって
いる。
【００１８】２つの映像信号が夫々入力端子１，２に入
力されると、書込みアドレス発生部６は、画素毎に書込
みアドレス信号をインクリメントして、このアドレス信
号をメモリ部３，４に共通に与える。これにより、メモ
リ部３には入力端子１から与えられた１画面分の映像が
順次書き込まれ、メモリ部４には入力端子２から与えら
れた１画面分の映像が順次書き込まれる。
力されると、書込みアドレス発生部６は、画素毎に書込
みアドレス信号をインクリメントして、このアドレス信
号をメモリ部３，４に共通に与える。これにより、メモ
リ部３には入力端子１から与えられた１画面分の映像が
順次書き込まれ、メモリ部４には入力端子２から与えら
れた１画面分の映像が順次書き込まれる。
【００１９】一方、キー信号入力端子８には、例えば図
５に示すキー信号が入力される。キー信号レベル検出部
９は、このキー信号を入力し、キー信号のレベルが所定
のレベルに比して低い場合は“０”を出力し、高い場合
は“１”を出力する。読出しアドレス発生部７は、通常
は１からＭＮ＋Ｎまでのアドレス信号を順次発生してお
り、キー信号レベル検出部９の出力信号が“０”の場合
は、このアドレス信号をそのまま読出しアドレス信号と
してメモリ部３，４に出力する。また、キー信号レベル
検出部９の出力信号が“１”の場合、読出しアドレス発
生部７は前記アドレス信号にＬを加算したものを読出し
アドレス信号としてメモリ部３，４に出力する。
５に示すキー信号が入力される。キー信号レベル検出部
９は、このキー信号を入力し、キー信号のレベルが所定
のレベルに比して低い場合は“０”を出力し、高い場合
は“１”を出力する。読出しアドレス発生部７は、通常
は１からＭＮ＋Ｎまでのアドレス信号を順次発生してお
り、キー信号レベル検出部９の出力信号が“０”の場合
は、このアドレス信号をそのまま読出しアドレス信号と
してメモリ部３，４に出力する。また、キー信号レベル
検出部９の出力信号が“１”の場合、読出しアドレス発
生部７は前記アドレス信号にＬを加算したものを読出し
アドレス信号としてメモリ部３，４に出力する。
【００２０】これにより、入力端子８に与えられるキー
信号が所定のレベルに比して低い場合は、入力端子１に
与えられた映像信号が出力端子５から出力され、前記キ
ー信号が前記所定のレベルに比して高い場合は、入力端
子２に与えられた映像信号が出力端子５から出力され
る。本実施例においては、このようにして合成映像信号
を得ることができる。
信号が所定のレベルに比して低い場合は、入力端子１に
与えられた映像信号が出力端子５から出力され、前記キ
ー信号が前記所定のレベルに比して高い場合は、入力端
子２に与えられた映像信号が出力端子５から出力され
る。本実施例においては、このようにして合成映像信号
を得ることができる。
【００２１】本実施例に装置においては、乗算部及び加
算部からなる合成器を使用せずに複数の映像信号を合成
することができるため、合成すべき映像の数が多い場合
も、回路規模の増大を抑制することができる。
算部からなる合成器を使用せずに複数の映像信号を合成
することができるため、合成すべき映像の数が多い場合
も、回路規模の増大を抑制することができる。
【００２２】
【発明の効果】以上説明したように本発明においては、
第１及び第２の映像信号は夫々第１及び第２のメモリ部
に格納され、読出しアドレス発生部から与えられる読出
しアドレス信号に基づいて第１及び第２の映像信号が選
択的に出力されるから、従来必要であった乗算部及び加
算部からなる合成器が不要であり、合成すべき映像信号
の数が多い場合も、回路規模の増大を抑制することがで
きる。
第１及び第２の映像信号は夫々第１及び第２のメモリ部
に格納され、読出しアドレス発生部から与えられる読出
しアドレス信号に基づいて第１及び第２の映像信号が選
択的に出力されるから、従来必要であった乗算部及び加
算部からなる合成器が不要であり、合成すべき映像信号
の数が多い場合も、回路規模の増大を抑制することがで
きる。
【図１】本発明の実施例に係る映像合成装置を示すブロ
ック図である。
ック図である。
【図２】メモリの各画素毎の書込みアドレスを示す模式
図である。
図である。
【図３】メモリの各画素毎の読出しアドレスを示す模式
図である。
図である。
【図４】従来の映像合成装置の一例を示すブロック部で
ある。
ある。
【図５】キー信号の一例を示す模式図である。
１，２，１０，１１；映像入力端子 ３，４；メモリ部 ５，１５；出力端子 ６；書込みアドレス発生部 ７；読出しアドレス発生部 ８，１６；キー信号入力端子 ９，１７；キー信号レベル検出部 １２，１３；乗算部 １４；加算部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/262 - 5/272 G06F 3/153 320 G06F 15/66 450
Claims (2)
- 【請求項１】 書込みアドレス信号を発生する書込みア
ドレス信号発生部と、前記書込みアドレス信号に基づい
て第１の映像信号を格納する第１のメモリ部と、前記書
込みアドレス信号に基づいて第２の映像信号を格納する
第２のメモリ部と、キー信号のレベルを検出するキー信
号レベル検出部と、このキー信号レベル検出部の出力に
基づいて読出しアドレス信号を発生する読出しアドレス
信号発生部とを有し、前記第１及び第２のメモリ部に格
納された前記１及び第２の映像信号は前記読出しアドレ
ス信号に基づいて選択的に出力されることを特徴とする
映像合成装置。 - 【請求項２】 前記第１及び第２のメモリ部は書込みア
ドレスが共通であり、読出しアドレスが相互に異なるこ
とを特徴とする請求項１に記載の映像合成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202492A JP3013526B2 (ja) | 1991-07-16 | 1991-07-16 | 映像合成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3202492A JP3013526B2 (ja) | 1991-07-16 | 1991-07-16 | 映像合成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0522665A JPH0522665A (ja) | 1993-01-29 |
| JP3013526B2 true JP3013526B2 (ja) | 2000-02-28 |
Family
ID=16458396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3202492A Expired - Fee Related JP3013526B2 (ja) | 1991-07-16 | 1991-07-16 | 映像合成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013526B2 (ja) |
-
1991
- 1991-07-16 JP JP3202492A patent/JP3013526B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0522665A (ja) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240113A (en) | Picture manipulation in video systems | |
| US4689681A (en) | Television special effects system | |
| JP3482660B2 (ja) | 画像データ処理装置および画像データ処理方法 | |
| KR100305237B1 (ko) | 저역필터링된이미지를제조하기위한축소/확대이미지사이즈처리장치 | |
| JP3013526B2 (ja) | 映像合成装置 | |
| JP3331626B2 (ja) | 巡回型雑音低減装置 | |
| US5877818A (en) | Special effect picture device | |
| US5786802A (en) | Circuit and method for vertically expanding a display image | |
| JP2897505B2 (ja) | 映像合成装置 | |
| JP3271271B2 (ja) | 画像の動きベクトル検出装置、画像の動きベクトル検出方法、画像の振動補正装置及び画像の振動補正方法 | |
| GB2284959A (en) | Edge compensation method and apparatus of image signal | |
| JPH10341415A (ja) | 画像処理装置 | |
| JPH01293078A (ja) | テレビジョンデジタルビデオエフェクト装置 | |
| JPH0993544A (ja) | 映像表示システム | |
| JP3075161B2 (ja) | 多重試験信号発生装置 | |
| JP3151870B2 (ja) | デジタル映像特殊効果装置 | |
| JP2568179B2 (ja) | 補間拡大演算回路 | |
| JP2985865B2 (ja) | 特殊効果装置 | |
| JP3364271B2 (ja) | ２フレーム差信号処理回路 | |
| JPH0831983B2 (ja) | 画像縮小処理装置 | |
| JPH03297286A (ja) | スーパーインポーズ装置 | |
| JPH0221379A (ja) | 空間フィルタ装置 | |
| JPH06189300A (ja) | 画像処理装置 | |
| KR19980015988A (ko) | 영상처리장치의 화면 종횡비 변환회로 및 방법 | |
| JPH1153517A (ja) | 静止画像の合成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |