JP2985865B2 - 特殊効果装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル画像処
理により画像の移動、回転、拡大、縮小等を行う画像の
特殊効果装置に関し、特に、１ドット前の映像データと
の差分（１サンプルデータ間の差分）を利用した特殊効
果装置に関する。

【０００２】

【従来の技術】従来におけるこの種の特殊効果装置とし
て、例えば、特開平６−３８１００号公報に記載された
技術（第１の従来例）、特開平６−７８２１３号公報に
開示された技術（第２の従来例）があげられる。

【０００３】叙上の第１の従来例は、３次元形状変換効
果と併用することが可能なスプリット効果を生じさせる
ことができ、且つ画面上における任意の位置にスプリッ
ト効果を生じさせることが可能なテレビジョン信号のデ
ィジタル特殊効果発生装置である。

【０００４】また、第２の従来技術は、入力画像データ
を３フィールド分記憶する容量を有する画像記憶部と、
この画像記憶部に１フィールド分の画像データが書き込
まれる間に、上記画像記憶部に先に記憶された２フィー
ルド分の画像データのうち６画素分の画像データに基づ
いて動き検出を行う動き検出部と、上記画像記憶部から
読み出される画像データについて、上記動き検出部によ
り検出された動き量に応じた適応的なフィールドフレー
ム変換処理及び補間処理を行う画像処理部とを備えてい
る。

【０００５】このような従来の特殊効果装置において
は、図２（ａ）、（ｂ）に示すように、メモリからの読
み出し時に、アフィン変換されて求められたアドレスか
ら書き込み時のアドレスを求め、対応するアドレスのデ
ータを読み出す。この時一般にアフィン変換されて求め
られるデータは小数となるために、近傍の４点を読み出
し、小数点以下の数値にしたがって重み付けをして求め
ている（４点補間）。

【０００６】図４は従来技術のブロック図である。

【０００７】

【発明が解決しようとする課題】しかしながら、叙上の
第１及び第２の従来例に見られる特殊効果装置において
は、画質向上の点から一般的に４点以上の補間方式によ
って所望の画像データを得る方法が採られている。

【０００８】また、リアルタイム処理を行うためには、
そのデータの算出は１データサンプル期間内に行う必要
がある。そのために、その実現回路は、規模が大きく、
消費電力も大きく、さらにスピードも満足しようとする
と高価な演算回路を使わざるを得ない。

【０００９】また一方では、ソフトウェア処理によって
実現しようとすると、ＣＰＵの処理速度が追い付かず、
演算処理の簡素化が課題である。

【００１０】本発明は従来の上記実情に鑑み、従来の技
術に内在する上記課題を解決するためになされたもので
あり、従って本発明の目的は、画像データの書き込み時
に１サンプルデータ間の差分を算出して記憶することに
よって、出力時に補間データを得る際の演算処理を大幅
に簡素化することを可能とした新規な特殊効果装置を提
供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成する為
に、本発明に係る特殊効果装置は、画像データの書き込
み時にサンプルされたデータと１ドット前のデータとの
間の差分を算出して記憶することによって、出力時に補
間データを得る際の演算処理を簡素化することを特徴と
している。

【００１２】 画像データの書き込み時にサンプルされ
たデータと１ドット前のデータとの間の差分を算出し記
憶する前記差分算出記憶手段は、画像データを記憶する
フィールド記憶回路内に設けられ、画像データを書き込
むフィールドメモリと、前記画像データと該画像データ
の１ドット前のデータとの差分を算出する差分演算回路
と、該差分演算回路の出力を書き込むフィールド差分メ
モリとにより構成されている。

【００１３】更にまた、前記差分算出記憶手段は、画像
データを分離するＹ／Ｃ分離回路から分離出力される輝
度信号Ｙ、クロマ信号Ｉ、Ｑに対応して各独立に設けら
れている。

【００１４】前記１サンプル間の差分として、Ｘ方向の
差分データを用いている。

【００１５】また、前記１サンプル間の差分として、Ｙ
方向の差分データを用いている。

【００１６】更にまた、前記フィールド記憶回路におい
て用いられているフィールドの代わりに、フレームを使
用してフィールド記憶回路をフレーム記憶回路にしたこ
とを特徴としている。

【００１７】本発明による特殊効果装置では、入力映像
信号のメモリへの書き込み時に、１ドット前の映像信号
との差分もメモリに保存しておくことによって、読み出
し時の回路または処理を大幅に簡略化することができる
ことを特徴としている。

【００１８】即ち、本発明では、図１のように、Ｘ方向
の１ドット差分データとＸの小数点以下の乗算を行い、
それに整数部で定まるデータを加算することにより、Ｘ
方向の補間データを求めている。これにより演算回路あ
るいは処理ステップの削減を図ることができる。

【００１９】

【発明の実施の形態】次に、本発明をその好ましい各実
施の形態について図面を参照しながら詳細に説明する。

【００２０】図１は本発明による第１の実施の形態を示
すブロック構成図である。

【００２１】［実施の形態１の構成］図１を参照する
に、１は映像入力端子、２はＡ／Ｄ変換回路、３はディ
ジタル化された映像信号から輝度信号Ｙ、クロマ信号Ｉ
及びＱを分離するためのＹ／Ｃ分離回路であり、このＹ
／Ｃ分離回路３により分離されたＹ、Ｉ、Ｑが映像信号
としてメモリ（第１、第２、第３フィールド記憶回路）
に記憶される（第３フィールド記憶回路は図示されな
い）。

【００２２】一方、４は同期分離回路、５は書込アドレ
ス発生回路であり、入力に同期してメモリに書き込むと
きの書込アドレスＸ、Ｙを発生する。

【００２３】６０は第１フィールド記憶回路を示し、こ
の第１フィールド記憶回路６０の中には、Ｙ／Ｃ分離さ
れたデータを書き込むための第１フィールドメモリ６
１、Ｙ／Ｃ分離回路３の出力とその出力の１ドット前の
データとの差分を算出するための差分演算回路６２、そ
の差分を記憶するための第１フィールド差分メモリ６３
を含んでいる。

【００２４】また、第１フィールド記憶回路６０と同様
な回路として、第２フィールド記憶回路７０、第３フィ
ールド記憶回路（図示せず）が用意されている。また輝
度信号Ｙ、クロマ信号Ｉ、Ｑともに、それらの信号を処
理する回路はまったく同様な回路であるので、図１にお
いては輝度信号Ｙのみについて記述しており、Ｉ信号お
よびＱ信号については省略されている。

【００２５】一方、８は効果選択コントロールパネルで
あり、ここで選択された効果に従って係数発生回路９に
よってアフィン変換によって求められる係数を発生す
る。

【００２６】読出アドレス発生回路１００では読出アド
レスｘ、ｙと係数発生演算回路９からの係数より、書込
データに対応する書込アドレスＸ、Ｙを求める。

【００２７】スイッチ１１１〜１１４は読出フィールド
側の信号を得るためのスイッチである。１２１、１２２
は書込アドレスＸの小数部と１ドット間の差分との積を
求めるための乗算器である。また、１３１、１３２は書
込アドレスＸ、Ｙの整数部に従って読み出されたデータ
と前記乗算器１２１、１２２との出力を加算するための
加算器である。

【００２８】１４２は（１−（Ｙの小数部））を求める
ための減算器、１５１、１５２は加算器１３１、１３２
の出力と（１−（Ｙの小数部））、（Ｙの小数部）とを
それぞれ乗算するための乗算器、加算器１６１は乗算器
１５１と１５２の出力を加算するための加算器である。

【００２９】以上の結果、アフィン変換により算出され
たＸ、Ｙのデータ（Ｙ、Ｉ、Ｑ）が書込データの補間に
より求められる。

【００３０】求められた補間データはＹ／Ｃ合成回路１
７１によりＹ／Ｃ合成され、Ｄ／Ａ変換器１８１により
Ｄ／Ａ変換されて、出力端子１９１より出力される。

【００３１】［実施の形態の動作］次に本発明による第
１の実施の形態について図１を用いて説明する。

【００３２】以下の説明において、アフィン変換で求め
られる書込アドレスＸ、Ｙの整数部をｉｎｔ（Ｘ），ｉ
ｎｔ（Ｙ）、小数部をｄｅｃ（Ｘ），ｄｅｃ（Ｙ）と表
記する。

【００３３】また、輝度信号（Ｙ信号）、クロマ信号
（Ｉ信号、Ｑ信号）共に同じ処理なので、Ｙ信号につい
てのみ説明し、Ｉ信号、Ｑ信号の処理については省略す
る。

【００３４】書込アドレス（Ｘ，Ｙ）におけるデータを
Ａ（Ｘ，Ｙ）と表記する。アドレス（Ｘ，Ｙ）のデータ
とアドレス（Ｘ＋１，Ｙ）のデータとの差分（Ａ（Ｘ＋
１，Ｙ）−Ａ（Ｘ，Ｙ））をΔＡ（Ｘ，Ｙ）と表記す
る。

【００３５】まず第１フィールドの書き込み動作につい
て説明する。

【００３６】Ｙ信号、即ち輝度信号Ｙは図１のように第
１フィールドメモリ６１に書き込まれる。書込アドレス
と書込データの関係を図２（ａ）に示す。書込データは
図２（ａ）のように書込アドレス発生回路５から発生さ
れた書込アドレスＸ，Ｙ（この時Ｘ，Ｙは整数）の位置
に書き込まれる。この時書き込まれたデータはＡ（Ｘ，
Ｙ）である。

【００３７】この時１ドット前のデータＡ（Ｘ−１，
Ｙ）との差分ΔＡ（Ｘ−１，Ｙ）も同時に差分演算回路
６２により算出され、第１フィールド差分メモリ６３の
アドレス（Ｘ−１，Ｙ）に書き込まれる。

【００３８】すなわち、第１フィールドメモリ６１のア
ドレス（Ｘ，Ｙ）にはＡ（Ｘ，Ｙ）が記憶され、第１フ
ィールド差分メモリ６３のアドレス（Ｘ，Ｙ）にはΔＡ
（Ｘ，Ｙ）が記憶される。第１フィールドの書き込みが
終了すると次の第２フィールドでは第２フィールド記憶
回路７０にＩ信号が同様に記憶される。

【００３９】次に読み出しについて説明する。

【００４０】読み出しは書き込み動作が行われていない
メモリに対して行われる。すなわち、第２フィールドの
書き込み時には第１フィールド記憶回路６０に対して読
み出しが行われる。

【００４１】特殊効果を得るためには、読出アドレス
（ｘ，ｙ）に対し次式で与えられるアフィン変換によっ
て書き込まれたときの書込アドレスＸ，Ｙを求めること
が必要である。

【００４２】Ｘ＝（Ａ・ｘ＋Ｂ・ｙ＋Ｃ）／（Ｐｘ・ｘ
＋Ｑｘ・ｙ＋Ｋｘ）＝ｉｎｔ（Ｘ）＋ｄｅｃ（Ｘ） Ｙ＝（Ｄ・ｘ＋Ｅ・ｙ＋Ｆ）／（Ｐｙ・ｘ＋Ｑｙ・ｙ＋
Ｋｙ）＝ｉｎｔ（Ｙ）＋ｄｅｃ（Ｙ） 係数Ａ、Ｂ、Ｃ、Ｐｘ、Ｑｘ、Ｋｘ、Ｄ、Ｅ、Ｆ、Ｐ
ｙ、Ｑｙ、Ｋｙは係数発生演算回路９により算出され、
書込アドレスＸ，Ｙは読出アドレス発生回路１００によ
って算出される。読出アドレスと書込アドレスの関係は
図２（ａ）および図２（ｂ）によって図示されている。

【００４３】アドレス（ｉｎｔ（Ｘ），ｉｎｔ（Ｙ））
をもとに、第１フィールドメモリ６１からはデータＡ
（ｉｎｔ（Ｘ），ｉｎｔ（Ｙ））、Ａ（ｉｎｔ（Ｘ），
ｉｎｔ（Ｙ）＋１）が読み出され、第１フィールド差分
メモリ６３からはΔＡ（ｉｎｔ（Ｘ），ｉｎｔ
（Ｙ））、ΔＡ（ｉｎｔ（Ｘ），ｉｎｔ（Ｙ）＋１）が
読み出される。

【００４４】次にＸ方向補間データの１つＡ（Ｘ，ｉｎ
ｔ（Ｙ））の求め方について説明する。

【００４５】まず乗算器１２１によってΔＡ（ｉｎｔ
（Ｘ），ｉｎｔ（Ｙ））×ｄｅｃ（Ｘ）を求める。次に
その結果に加算器１３１によってＡ（ｉｎｔ（Ｘ），ｉ
ｎｔ（Ｙ））＋ΔＡ（ｉｎｔ（Ｘ），ｉｎｔ（Ｙ））×
ｄｅｃ（Ｘ）を求める。

【００４６】同様にして、もう一つのＸ方向補間データ
Ａ（Ｘ，ｉｎｔ（Ｙ）＋１）＝Ａ（ｉｎｔ（Ｘ），ｉｎ
ｔ（Ｙ）＋１）＋ΔＡ（ｉｎｔ（Ｘ），ｉｎｔ（Ｙ）＋
１）×ｄｅｃ（Ｘ）を求める。この後は従来例の図４と
同一の処理を行う。すなわち、ｄｅｃ（Ｙ）に従った重
み付け計算を行い以下のようにＡ（Ｘ，Ｙ）を求める。

【００４７】Ａ（Ｘ，Ｙ）−（１−ｄｅｃ（Ｙ））×Ａ
（Ｘ，ｉｎｔ（Ｙ））＋ｄｅｃ（Ｙ）×Ａ（Ｘ，ｉｎｔ
（Ｙ）＋１） 以上の演算はハードウェア回路によってもよいしソフト
ウェアで処理してもよい。

【００４８】

【実施の形態２】次に本発明を第２の実施の形態につい
て説明する。

【００４９】図３は本発明による第２の実施の形態を示
すブロック構成図である。

【００５０】図１ではＸ方向の差分データを用いたシス
テムについて述べたが、第２の実施の形態としてＹ方向
の差分データを用いても同様な手順で同じ結果が得られ
る。その第２の実施の形態を図３に示す。

【００５１】図３を参照するに、図３の図１との変更点
は、第１フィールドメモリ６１からの出力がＡ（ｉｎｔ
（Ｘ），ｉｎｔ（Ｙ）＋１）からＡ（ｉｎｔ（Ｘ）＋
１，ｉｎｔ（Ｙ））としたこと、第１フィールド差分メ
モリ６３の差分データをＸ方向の差分からＹ方向の差分
に変えたこと、またその出力をΔＡ（ｉｎｔ（Ｘ），ｉ
ｎｔ（Ｙ）＋１）からΔＡ（ｉｎｔ（Ｘ）＋１，ｉｎｔ
（Ｙ））としたこと、小数点データｄｅｃ（Ｘ）、ｄｅ
ｃ（Ｙ）を入れ替えたことである。

【００５２】また図１に示された第１の実施の形態では
フィールドメモリを用いたシステムについて述べたが、
さらに画質を向上させるためにフレームメモリを用いて
もよい。この場合にはフィールドをフレームに読みかえ
るだけで他の動作を変更することなく実現することがで
きる。

【００５３】

【発明の効果】本発明は以上説明したように構成され、
作用するものであり、本発明によれば、以下に示すよう
な効果が得られる。

【００５４】第１の効果は、読み出し時の演算が少なく
なったことである。

【００５５】即ち図１に示された実施の形態では、乗算
器１２１、１２２、加算器１３１、１３２の４箇所の演
算に対し、同じデータを得るために従来例を示す図４で
は乗算器１２３、１２４、１２５、１２６、加算器１３
３、１３４、１４１の７箇所必要である。そのために本
発明ではハードウェアで実現する場合でもソフトウェア
で実現する場合でも規模及びスピードの点で大幅に改善
されている。

【００５６】特に、その中でも乗算回路が減少したこと
による効果は大きい。一般にハードウェアで実現する場
合でもソフトウェアで実現する場合でも乗算器のほうが
加算器より規模が大きくスピードも遅い。従来例では乗
算器が１２３、１２４、１２５、１２６の４個必要であ
ったものが、本発明によると乗算器が１２１、１２２の
２個ですむようになった。

【図面の簡単な説明】

【図１】本発明による実施の形態１を示すブロック構成
図である。

【図２】書込アドレスと読出アドレスの対応関係を示す
図であり、（ａ）は書込アドレスとデータ、（ｂ）は読
出アドレスとデータをそれぞれ示している。

【図３】本発明による実施の形態２を示すブロック構成
図である。

【図４】従来技術を示すブロック図である。

【符号の説明】

１…映像入力 ２…Ａ／Ｄ変換器 ３…Ｙ／Ｃ分離回路 ４…同期分離回路 ５…書込アドレス発生回路 ８…効果選択コントロールパネル ９…係数発生演算回路 ６０…第１フィールド記憶回路 ６１…第１フィールドメモリ ６２…差分演算回路 ６３…第１フィールド差分メモリ ７０…第２フィールド記憶回路 １００…読出アドレス発生回路 １７１…Ｙ／Ｃ合成回路 １８１…Ｄ／Ａ変換器 １９１…映像出力

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 画像データの書き込み時にサンプルされ
   たデータと１ドット前のデータとの間の差分を算出し記
   憶することによって、出力時に補間データを得る際の演
   算処理を簡素化する特殊効果装置であって、画像データ
   の書き込み時にサンプルされたデータと１どっと前のデ
   ータとの間の差分を算出し記憶する差分算出記憶手段を
   有し、該差分算出記憶手段は、画像データを記憶するフ
   ィールド記憶回路内に設けられ、画像データを書き込む
   フィールドメモリと、前記画像データと該画像データの
   １ドット前のデータとの差分を算出する差分演算回路
   と、該差分演算回路の出力を書き込むフィールド差分メ
   モリとにより構成され、且つ画像データを分離するＹ／
   Ｃ分離回路から分離出力される輝度信号Ｙ、クロマ信号
   Ｉ、Ｑに対応して各独立に設けられており、前記フィー
   ルドメモリ及び前記フィールド差分メモリにそれぞれ画
   像データ及び前記画像データの１ドット前のデータとの
   前記差分を書き込む書込アドレスを、読出アドレス発生
   回路の読出アドレスと効果選択コントロールパネルによ
   り選択された効果に従って係数発生演算回路から出力さ
   れる係数とによりアフィン変換によって決定することを
   特徴した特殊効果装置。
2. 【請求項２】 前記サンプルされたデータと１ドット前
   のデータとの間の差分として、Ｘ方向の差分データを用
   いたことを更に特徴とする請求項１に記載の特殊効果装
   置。
3. 【請求項３】 前記サンプルされたデータと１ドット前
   のデータとの間の差分として、Ｙ方向の差分データを用
   いたことを更に特徴とする請求項１に記載の特殊効果装
   置。
4. 【請求項４】 前記フィールド記憶回路において用いら
   れるフィールドの代わりに、フレームを使用してフィー
   ルド記憶回路をフレーム記憶回路にしたことを更に特徴
   とする請求項２〜３のいずれか一項に記載の特殊効果装
   置。