JP4430669B2 - 非対称導電スペーサを設けるトランジスタの製造方法 - Google Patents

非対称導電スペーサを設けるトランジスタの製造方法 Download PDF

Info

Publication number
JP4430669B2
JP4430669B2 JP2006514166A JP2006514166A JP4430669B2 JP 4430669 B2 JP4430669 B2 JP 4430669B2 JP 2006514166 A JP2006514166 A JP 2006514166A JP 2006514166 A JP2006514166 A JP 2006514166A JP 4430669 B2 JP4430669 B2 JP 4430669B2
Authority
JP
Japan
Prior art keywords
extraction
gate electrode
film
extraction conductive
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006514166A
Other languages
English (en)
Other versions
JP2006525683A (ja
JP2006525683A5 (ja
Inventor
マシュー、レオ
ラマチャンドラン、ムラリダー
ダブリュ． ミラー、ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006525683A publication Critical patent/JP2006525683A/ja
Publication of JP2006525683A5 publication Critical patent/JP2006525683A5/ja
Application granted granted Critical
Publication of JP4430669B2 publication Critical patent/JP4430669B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は概して半導体形成の分野に関し、特に低リーク及び許容しきい値電圧を示す小型トランジスタを形成するプロセスに関する。
半導体素子の分野では、トランジスタは高性能及び低電力特性を同時に示す必要がある。これらの２つのパラメータは通常、互いに相容れない。例えば、素子の速度を上げるためにトランジスタのチャネル長を短くすると、サブスレッショルドリーク及びしきい値電圧のような他のパラメータを制御するのが難しくなる。今までの方法では、不純物をドープしたトランジスタチャネルを用いてしきい値電圧を制御して所望範囲に収める。これらのドープチャネルは多くの場合、イオン注入を使用することにより得られる。
近年、シリコンオンインシュレータ（ＳＯＩ）技術を使用して低消費電力を実現している。更に、ゲート長は各新規プロセス技術を使用して縮小している。ＳＯＩ及びディープサブミクロンデバイスに必要とされるシャローチャネルは、チャネルドープにおける従来のイオン注入を使用して安定して形成するのが困難である。しかしながら、これらのドープチャネルを用いない場合には、十分に低いリーク電流、十分なしきい値電圧、及び許容できる小さいしきい値電圧ばらつきを示すディープサブミクロンデバイスを形成するのが困難である。従って、プロセスのコストまたは複雑さを大きく増やすことなく、短チャネル長、十分なしきい値電圧、及び低いサブスレッショルドリークを有するトランジスタを実現するプロセスを用い、そして結果として得られるこのようなトランジスタを用いることが望まれる。
上に列挙した問題は、ゲート電極のいずれの側にも取り出し導電部を形成する半導体プロセス及び結果として得られるトランジスタにより解決する。取り出し導電部及びゲート電極は個々に不純物がドープされるので、これらの構造の各々はｎ型領域、ｐ型領域、または真性領域とすることができる。ソース／ドレイン領域には、これらの取り出し部の横方向のいずれの側にも配置されるようにイオン注入が行われる。これらの取り出し部には、第１注入角を使用して第１取り出し部にドープし、そして第２注入角を使用して第２取り出し部にドープすることにより個別にドープすることができる。一の実施形態では、異なる不純物のドーピングが行われる取り出し部を使用することにより、しきい値調整用のチャネルイオン注入を行なう必要が無くなるので、トランジスタのチャネル領域はほとんど注入元素には関係しなくなる。
次に、本発明の現時点で好適と思われる実施形態について詳細に説明するが、本発明の実施例は添付の図に示される。ここで、図は簡易化しており、正確な寸法で描いていないことに留意されたい。本明細書における本発明では或る例示の実施形態を参照するが、これらの実施形態は例示のためであって、本発明を制限するために提示するのではないことを理解されたい。次の詳細な記述は、添付の請求項に定義される本発明の技術思想及び技術範囲に含まれる全ての変形例、代替物、及び等価物を包含するために為される。
本明細書において記載するプロセス工程及び構造は、集積回路の形成に関する全プロセスフローを網羅するものではないことを理解かつ認識されたい。本発明は、従来からこの
技術分野において使用される種々の集積回路形成技術に関連する形で実施することができるが、一般的に実施されるプロセス工程の内、本発明を理解するために必要な部分だけが本明細書に含まれている。
概して本発明では、トランジスタゲート電極のサイドウォール上の導電スペーサ構造（本明細書では取り出し部（ｅｘｔｅｎｓｉｏｎｓ）と呼ぶ）を用いるトランジスタの形成方法について考察する。従来のゲート電極構造と共に、導電スペーサは３つの構成部を備えるトランジスタゲートを形成する。３つのゲート構造の各々の極性は個々に制御することができるので、トランジスタは、例えば一の極性の２つの構造と、別の極性の１つの構造を有することができる。このようにして不純物が添加された非対称な取り出し部を形成する機能を備えることにより、非常に短いチャネルを有するトランジスタのしきい値電圧、サブスレッショルドリーク、及びチャネル長を制御する機能が向上するという利点が生じる。
次に、図１を参照すると、ゲート誘電体膜１０４が半導体ウェハ１００の半導体基板１０２を覆って形成される。一実施形態では、ゲート誘電体１０４は、半導体基板１０２の上面を熱酸化することにより形成される二酸化シリコン膜である。基板１０２の熱酸化は、半導体形成プロセスの分野の当業者には公知の方法に従って、ウェハを９００℃超の温度で酸化雰囲気（例えば、Ｏ２，Ｈ２Ｏ）に晒すことにより行われる。本実施形態では、ゲート誘電体１０２は１５〜１５０オングストロームの間のいずれの厚さを有することもできる。他の実施形態では、ゲート誘電体１０４は、４．０超の誘電率を有する「高Ｋ（ｈｉｇｈ Ｋ）」誘電体である。高Ｋ誘電体は、厚い膜に十分に大きな容量を持たせるためにゲート誘電体膜に使用するのが望ましい。高Ｋ誘電体１０４に使用するのに適する材料としては、ハフニウム酸化物のような種々の金属酸化物化合物だけでなく、アルミニウム酸化物、ハフニウムシリケート、ジルコニウムシリケート、ハフニウムアルミン酸塩、ランタンアルミン酸塩、ジルコニウムアルミン酸塩、及びランタン酸化物を含む他の材料が挙げられる。高Ｋ誘電体に関する更なる情報は、例えばＳａｍａｖｅｄａｍによる「高Ｋ誘電体及び短ゲート長を有するトランジスタ、及びその形成方法」と題する特許文献１（米国特許第６，５１４，８０８号）に記載されている。
半導体基板１０２の上部は通常、シリコンのような単結晶半導体材料を含み、この材料の上に、ゲート誘電体１０４が形成される。移動体デバイス及び無線デバイスのような低電力用途における使用に特に適する一の実施形態では、半導体基板１０２はシリコンオンインシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ：ＳＯＩ）基板であり、この基板では、単結晶シリコンは、ほぼ１０００〜２０，０００オングストロームの範囲の厚さを有する埋め込み酸化膜を覆って形成される非常に薄い（すなわち、１０，０００オングストローム未満の）膜である。
次に図２を参照すると、ゲート電極膜１０６がゲート誘電体１０４を覆って形成される。一の実施形態では、ゲート電極膜１０６は、シランを約５５０〜６５０℃の範囲の温度に維持した反応炉の中で熱分解させることにより形成されるポリシリコン膜である。ポリシリコン膜は無添加シリコンとし堆積させることができ、次にポリシリコン膜に、ｎ型ドーパント（例えば、リン、砒素）またはｐ型ドーパント（例えばボロン）をイオン注入を使用してドープする。他の実施形態では、ポリシリコンには、ｉｎ−ｓｉｔｕ（その場で）または拡散により不純物をドープすることができる。更に別の実施形態では、ゲート電極膜は、ポリシリコンに加えて、またはポリシリコンの代わりに、ゲルマニウム、タンタルシリコン窒化物、チタン窒化物、モリブデン窒化物、またはこれらの組合せを含む材料または化合物を含むことができる。
次に図３によれば、ゲート電極膜１０６をパターニングしてほぼ垂直なサイドウォール
１１２を有するゲート電極を形成する。ゲート電極１１６のパターニングは、この分野では良く知られたフォトリソグラフィ処理及び異方性エッチング法またはドライエッチング法を使用して行なう。フォトリソグラフィ処理では、反射防止コーティング（ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ：ＡＲＣ）及びフォトレジストパターニングを使用する。
次に図４によれば、取り出し誘電体膜１２０をゲート電極１１６を覆うように形成する。一の実施形態では、誘電体膜１２０は、誘電率が約４．０未満の低Ｋ誘電体である。他の実施形態では、誘電体膜１２０は、化学気相成長（ＣＶＤ）法を用いる窒化シリコンから成る膜である。本実施形態では、ＣＶＤ窒化シリコンは、ジクロロシランまたはシラン及びアンモニアを、３００〜８００℃の範囲の温度に維持した反応装置の中で反応させることにより形成することができる。ＣＶＤ酸化シリコンパッド層を窒化シリコンの堆積前にゲート電極１１６を覆うように堆積させて、窒化シリコンがシリコンに接触するときに生じる応力を緩和することができる。ＣＶＤ誘電体膜１２０をほぼコンフォーマルな膜が形成されるように堆積させて、膜構造の内、縦方向に形成される部分の膜厚が膜構造の内、水平方向に形成される部分の膜厚の少なくとも８０％以内に収まるようにする。
誘電体膜１２０は異方性エッチングする、または堆積直後のままの状態とすることができる。誘電体膜１２０をエッチングする場合、この膜の内、ゲート電極１１６のサイドウォールに隣接する部分が残ってゲート電極１１６と、次に堆積する取り出し導電構造との間を絶縁する。誘電体膜を、基板１０２の内、ゲート電極１１６によって覆われない部分を覆うように残して、取り出し導電構造を基板１０２から絶縁することが望ましい。膜１２０をエッチングする場合、基板からの絶縁は、ゲート誘電体１０４の内の、膜１２０のエッチング後に残留する部分によって行われる。更に、膜１２０が酸化シリコンパッド層を覆う窒化シリコンを含む場合、膜１２０のエッチングによって、酸化シリコンを残しながら窒化シリコンが除去されることが好ましい。
一つ以上のイオン注入工程は誘電体膜１２０の形成後に実施することができる。一の実施形態では、一つ以上のエクステンション注入を行ってソースドレインエクステンション領域１１８を、基板１０２の内、ゲート電極１１６によって覆われない部分に導入する。ソース／ドレインエクステンション領域はＬＤＤ領域１１８と呼ぶこととして、上に述べた、以下に更に説明する取り出し導電部と混同しないようにする。ＬＤＤ注入領域１１８は、結果として得られる素子のしきい値電圧及び実効チャネル長を制御するために望ましい。しかしながら、基板１０２をＳＯＩとする実施形態では、高ドーズイオン注入は、十分な量のドーパントを非常に浅いシリコン基板の内部に留めることが難しいので望ましくない。この問題に対処するために、ＬＤＤ注入は、プロセスの或る実施形態では全く行わないようにすることができ、この場合、しきい値電圧制御は複数の取り出し部の内の一つの取り出し部の導電型を変えることにより行なう（これについては以下に詳細に記載する）。
次に図５によれば、取り出し導電スペーサ膜１２４を誘電体膜１２０を覆うように堆積させる。一の実施形態では、取り出しスペーサ膜１２４は、ゲート電極膜１０６をポリシリコンによって形成する構成（図２に関する記載を参照のこと）とほぼ同じ方法で形成されるＣＶＤポリシリコンである。本実施形態では、ポリシリコンを無添加膜として堆積させて、膜の種々の部分に連続して所望通りに不純物をドープすることができるようにする。他の実施形態では、取り出しスペーサ膜１２４はシリコンゲルマニウムまたはタンタル系金属またはチタン系金属のような別の導電膜である。
次に図６及び図７によれば、第１イオン注入１３２及び第２イオン注入１４０を行なう。第１イオン注入１３２は、通常、６°〜６０°の間の第１注入角で行なって、第１ドー
パントを取り出し導電膜１２４に導入する。第１イオン注入の間に使用する注入角は、注入元素が主として、取り出し導電部１２４の内、注入角によって「露出する」部分１３６に導入されるように作用する。適切な注入角を使用し、そしてウェハ１００上のトランジスタが（例えば水平なウェハに対して）適切に傾くようにすることにより、第１イオン注入１３２が、第１不純物分布を取り出し導電膜１２４の第１部分１３６に形成するように作用し、この場合、取り出し膜１２４の第１部分１３６は、膜１２４の内、ゲート電極１１６の第１サイドウォール１１２の上に位置する部分を表わす。
同様に、第２イオン注入１４０は、第２不純物分布を主として取り出し膜１２４の第２部分１４２に、第２注入角を使用することにより形成するように作用する。第２注入角は、第１イオン注入１３２の間に使用する第１注入角とほぼ反対である。例えば、第１イオン注入１３２の角度が１０°の場合、第２イオン注入１４０の角度はほぼ−１０°である。トランジスタのしきい値電圧及びサブスレッショルドリークを制御するのに適する実施形態では、第１イオン注入１３２及び第２イオン注入１４０の間に使用する注入元素の導電型は反対である。従って、第１イオン注入１３２には、ボロンのようなｐ型元素を使用し、第２イオン注入１４０にはリンまたは砒素のようなｎ型元素を使用することができる。ｎチャネルトランジスタの形成に適する一の特定の実施形態では、例えば導電ゲート１１６及び取り出し膜１２４の第２部分１４２はｎ型であり、取り出し膜１２４の第１部分１３６はｐ型である。本実施形態では、膜１２４の第１部分１３６の下の領域を素子のドレイン領域として使用する場合、結果として得られるトランジスタはＶｔが改善され（高くなる）、そしてゲート構造全体が一様な不純物濃度の導電型を示す該当するトランジスタよりもサブスレッショルドリークが小さくなる。
第１イオン注入１３２及び第２イオン注入１４０のドーズ量を十分に大きくして、取り出し膜１２４の第１高不純物濃度部１３６及び第２高不純物濃度部１４２をそれぞれ形成する。第１イオン注入１３２がｐ型イオン注入であり、第２イオン注入１４０がｎ型イオン注入である実施形態では、イオン注入の所望のドーズ量は約１０１３イオン／ｃｍ２超である。注入エネルギーは、取り出し膜１２４の中央部近傍で最大ドーズ量を得るために十分に高いことが望ましい。ｐ型（ボロン）注入の典型的な注入エネルギーは約１０〜１００ｋｅＶの範囲であり、ｎ型（リン）注入の典型的な注入エネルギーは約３０〜１００ｋｅＶの範囲である。他の実施形態では、プラズマイオン注入のような追加の、または別のイオン注入法、及び（既に行なったイオン注入の効果を微調整するための）注入防止層（ｂｌｏｃｋｉｎｇ ｌａｙｅｒｓ）を使用することができる。
次に図８によれば、図７の取り出し導電膜１２４を異方性エッチングして、第１取り出し導電スペーサ構造１４６及び第２取り出し導電スペーサ構造１５０をそれぞれ形成する。図８に示すように、取り出し導電スペーサ１４６及び１５０はゲート電極１１６及び基板１０２から誘電体１２０及び１０４によって電気的に絶縁される。一の実施形態では、取り出しスペーサ１４６及び１５０の横方向厚さは、ゲート電極１１６の横方向寸法（Ｌ）の約１／４〜１／２である。例えば、ゲート電極１１６が約１００ｎｍのＬを有する場合、取り出しスペーサ１４６及び１５０の横方向厚さは、両方合わせて、または個々に約２５〜５０ｎｍである。他の実施形態では、取り出しスペーサ１４６及び１５０の横方向寸法はこの範囲以外の値とすることができる。
次に図９及び図１０によれば、誘電体スペーサ膜１５８を堆積させ、そしてエッチングして誘電体スペーサ１６２を取り出しスペーサ１４６及び１５０の外側サイドウォールの上に形成する。スペーサ膜１５８はＣＶＤ酸化シリコン、窒化シリコン、またはこれらの２つの組合せとすることができる。スペーサ構造１６２は便利なことに、結果として得られるトランジスタのソース／ドレイン領域とゲート電極との間の短絡を防止するように作用する。更に詳細には、プロセスの一の実施形態では、取り出しスペーサ１４６及び１５
０をゲート電極１１６に短絡させるためのシリサイド連続膜を用いる。本実施形態では、スペーサ構造１６２は、シリサイドによってソース／ドレイン領域が取り出し部と短絡してしまうことを防止するように作用する。
次に図１１によれば、ソース／ドレインイオン注入１５４を行ってソース／ドレイン不純物分布（領域）１５６を基板１０２にゲート電極１１６、取り出しスペーサ１４６及び１５０、及び誘電体スペーサ１６２をイオン注入マスクとして使用して形成するので、ソース／ドレイン領域１５６はスペーサ１６２に自己整合し、そしてスペーサ１６２は非常に薄く、かつ一様であることが好ましいので、ソース／ドレイン領域１５６は取り出しスペーサ１４６及び１５０にほぼ自己整合する。別の実施形態では、イオン注入１５４は誘電体スペーサ１６２の形成の前に行なわれるので、ソース／ドレイン領域１５６は取り出しスペーサ１４６及び１５０に直接自己整合する。いずれの実施形態においても、ソース／ドレイン領域１５６は取り出しスペーサ１４６及び１５０に自己整合する。ｎチャネルトランジスタを用いる実施形態では、ソース／ドレインイオン注入には、リンまたは砒素のようなｎ型元素を使用し、ｐチャネルトランジスタを用いる実施形態では、ソース／ドレインイオン注入１５４には、ボロンまたは別のｐ型ドーパントを使用する。不純物分布１５６は約１０１９原子／ｃｍ３超であることが好ましい。
次に図１２及び図１３によれば、取り出しスペーサ１４６及び１５０はゲート電極１１６にシリサイドプロセスを使用して電気的に接続される。図１２において、コバルトのような金属１６６をウェハ１００を覆うように一様に堆積させる。この堆積の前に、ソース／ドレイン領域１５６の上の、誘電体膜１２０を含む誘電体（複数の誘電体）、及びゲート電極１１６の上面の上の残り全ての誘電体を除去して、基板１０２内部の不純物添加半導体及びゲート電極１１６のポリシリコンまたは他の材料を露出させる。除去される誘電体がシリコン酸化物を含む程度によって変わるが、ＨＦ浸漬または他の適切なウェットプロセスを用いるとともに、窒化シリコン及び他の誘電体には従来のドライエッチングプロセスを用いることができる。
金属１６６を堆積させた後、ウェハ１００及び金属１６６を加熱雰囲気１７０に晒して、金属１６６がシリコン（または他の半導体）に接する全ての箇所にシリサイドを形成する。金属１６６の内、スペーサ１６２のような誘電体に接する部分は、加熱工程後には反応しないままなので、未反応部分を図１３に示すように選択的に除去することができる。このシリサイドプロセスによって導電ブリッジ１７４が形成され、このブリッジは、第１取り出しスペーサ１４６及び第２取り出しスペーサ１５０をゲート電極１１６に電気的に接続する。コバルトに加えて、またはコバルトの代わりに、金属１６６はニッケル、チタン、窒化チタン、及びこれらの組合せを含むことができる。
図１３に示すような、結果として得られるトランジスタ１１０は、３箇所バイアス構造（ｔｈｒｅｅ ｐａｒｔ ｂｉａｓｉｎｇ ｓｔｒｕｃｔｕｒｅ）を含み、このバイアス構造は、ゲート電極１１６、及び第１取り出し導電スペーサ１４６及び第２取り出し導電スペーサ１５０を含み、これらの各々は、下の基板１０２の上に位置し、かつ下の基板１０２から中間誘電体によって絶縁される。誘電体１２０は、取り出しスペーサ１４６及び１５０とゲート電極１１６のサイドウォールとの間に位置する。基板内のソース／ドレイン領域１５６は、取り出しスペーサ１４６及び１５０により画定されるチャネル領域１１１の両側に位置する。取り出しスペーサ１４６及び１５０だけでなく、ゲート電極１１６に印加される電圧は、チャネル領域１１１の導電率を変化させるように作用する。
好適な実施形態では、バイアス構造の構成領域の極性または導電型は個別に変えることができる。従って、バイアス構造の３つの構成領域の各々はｎ型領域またはｐ型領域、或いは真性領域とすることができる。異なる導電型に関連して仕事関数の差が生じるので、
ゲート構造の３つの部分の各々に印加される共通電圧は、下のチャネル１１１に対して異なる変調効果を及ぼすことができる。
一の実施形態では、第１取り出しスペーサ１４６下の領域１５６はトランジスタのドレインとして使用される。本実施形態では、第１取り出しスペーサ１４６にはｐ型不純物をドープし、ゲート電極１１６及び第２取り出しスペーサ１５０には共にｎ型不純物をドープする。この構成は、ドレイン近傍のエネルギーバンドギャップが最大になるという利点が生じるように作用し、これによってトランジスタのしきい値電圧が効果的に高くなり、かつサブスレッショルドリーク及びＤＩＢＬ（ドレイン誘導障壁リーク）を含む短チャネル効果が低減する。
次に図１４を参照すると、取り出しスペーサ１４６及び１５０に接触し、そしてこれらのスペーサをバイアスする別の手段が描かれている。取り出しスペーサ１４６及び１５０に跨る形でこれらのスペーサをゲート電極１１６に、図１２及び図１３に関して上に記載したシリサイドプロセスを使用して接続するのではなく、コンタクト１８０及び１８４を使用して、取り出しスペーサ１４６及び１５０のそれぞれを、基板１０２のｐ＋部分及びｎ＋部分にそれぞれ接続する。本実施形態では、要求精度が厳しくないマスク及びエッチングを連続して使用して、取り出し構造を２つの電気的絶縁部分に「分離する」ボイド１８６を形成する。本実施形態によって、トランジスタのバイアス構造の構成領域を個別にバイアスすることができ、特定の用途におけるしきい値電圧を制御する際に有利となる。
従って、本開示により利益を享受するこの技術分野の当業者であれば、本発明に従って、上に記載した利点をもたらす集積回路を形成するプロセスが提供されることが分かるであろう。本発明について、本発明の特定の例示としての実施形態を参照しながら記載し、そして示してきたが、本発明はこれらの例示としての実施形態には制限されるものではない。この技術分野の当業者であれば、種々の変更及び変形を、本発明の技術思想から逸脱しない範囲において加え得ることが分かるであろう。従って、添付の請求項及びこれらの請求項の等価物の技術範囲に包含されるこのような変更及び変形の全てが本発明に含まれることになる。
ゲート誘電体が半導体基板の上に形成される、半導体ウェハの部分断面図。 図１に続く処理を示し、この処理では、ゲート電極膜がゲート誘電体の上に形成される、半導体ウェハの部分断面図。 図２に続く処理を示し、この処理では、ゲート電極膜をパターニングしてゲート電極構造を形成する、半導体ウェハの部分断面図。 図３に続く処理を示し、この処理では、誘電体が基板及びゲート電極の上に形成される、半導体ウェハの部分断面図。 図４に続く処理を示し、この処理では、導電膜が誘電体膜の上に形成される、半導体ウェハの部分断面図。 図５に続く処理を示し、この処理では、導電膜の第１部分に第１ドーパントをイオン注入する、半導体ウェハの部分断面図。 図６に続く処理を示し、この処理では、導電膜の第２部分に第２ドーパントをイオン注入する、半導体ウェハの部分断面図。 図７に続く処理を示し、この処理では、導電膜をパターニングして取り出し導電部を形成する、半導体ウェハの部分断面図。 図８に続く処理を示し、この処理では、誘電体膜が取り出し部及びゲート電極の上に形成される、半導体ウェハの部分断面図。 図９に続く処理を示し、この処理では、誘電体膜をエッチングして誘電体スペーサを形成する、半導体ウェハの部分断面図。 図１０に続く処理を示し、この処理では、基板のソース／ドレイン領域に、ゲート電極、取り出し部、及び誘電体をイオン注入マスクとして使用してイオン注入する、半導体ウェハの部分断面図。 図１１に続く処理を示し、この処理では、金属膜をウェハの上に堆積させる、半導体ウェハの部分断面図。 図１２に続く処理を示し、この処理では、ゲート電極及び取り出し部をシリサイドの熱処理により互いに接続する、半導体ウェハの部分断面図。 取り出し部をトランジスタの残りの部分に接続する別の方法を示す上面図。

Claims (4)

  1. ｎ型の導電性を有するゲート電極を半導体基板の上のゲート誘電体の上方に形成するステップと、
    第１取り出し導電スペーサ及び第２取り出し導電スペーサを、ゲート電極の第１サイドウォール及び第２サイドウォールにそれぞれ隣接し、かつ、前記第１取り出し導電スペーサと前記第１サイドウォール、及び、前記第２取り出し導電スペーサと前記第２サイドウォールとの間に、それぞれ誘電体を挟むように形成するステップと、
    前記第１取り出し導電スペーサにｎ型不純物をドープしてｎ型導電型にすると共に、前記第２取り出し導電スペーサにｐ型不純物をドープしてｐ型導電型にするステップと、
    ソース領域及びドレイン領域を前記第１及び第２取り出し導電スペーサに自己整合するように形成するために、前記半導体基板にｎ型不純物をドープするステップと、
    を備え、
    前記ドレイン領域は前記第２取り出し導電スペーサに近接して配置され、前記ソース領域は前記第１取り出し導電スペーサに近接して配置される、
    トランジスタの製造方法。
  2. 前記ゲート電極と前記第１及び第２取り出し導電スペーサを電気的に接続するシリサイドからなる導電ブリッジを前記ゲート電極上及び前記第１及び第２取り出し導電スペーサ上に形成するステップをさらに備える、請求項１記載のトランジスタの製造方法。
  3. 前記第１及び第２取り出し導電スペーサを形成する前に、エクステンション注入領域を前記ゲート電極に自己整合させて形成するステップをさらに備える、請求項１記載のトランジスタの製造方法。
  4. 前記第１取り出し導電スペーサにドープする操作において、前記半導体基板を６°〜６０°の範囲の注入角に保持しながら前記ｎ型不純物をイオン注入し、前記第２取り出し導電スペーサにドープする操作において、前記半導体基板を−６°〜−６０°の範囲の注入角に保持しながら前記ｐ型不純物をイオン注入する、請求項１記載のトランジスタの製造方法。
JP2006514166A 2003-04-30 2004-04-30 非対称導電スペーサを設けるトランジスタの製造方法 Expired - Fee Related JP4430669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/427,141 US6967143B2 (en) 2003-04-30 2003-04-30 Semiconductor fabrication process with asymmetrical conductive spacers
PCT/US2004/013377 WO2004100223A2 (en) 2003-04-30 2004-04-30 Semiconductor fabrication process with asymmetrical conductive spacers

Publications (3)

Publication Number Publication Date
JP2006525683A JP2006525683A (ja) 2006-11-09
JP2006525683A5 JP2006525683A5 (ja) 2007-04-12
JP4430669B2 true JP4430669B2 (ja) 2010-03-10

Family

ID=33310059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514166A Expired - Fee Related JP4430669B2 (ja) 2003-04-30 2004-04-30 非対称導電スペーサを設けるトランジスタの製造方法

Country Status (6)

Country Link
US (3) US6967143B2 (ja)
JP (1) JP4430669B2 (ja)
KR (1) KR101082772B1 (ja)
CN (1) CN100419974C (ja)
TW (1) TWI337384B (ja)
WO (1) WO2004100223A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170046093A (ko) * 2015-10-20 2017-04-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 구조물, 반도체 소자 및 반도체 소자 형성 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6734510B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Ing. Technique to mitigate short channel effects with vertical gate transistor with different gate materials
US7547945B2 (en) * 2004-09-01 2009-06-16 Micron Technology, Inc. Transistor devices, transistor structures and semiconductor constructions
JP2006128494A (ja) * 2004-10-29 2006-05-18 Toshiba Corp 半導体集積回路装置及びその製造方法
US20060154421A1 (en) * 2005-01-12 2006-07-13 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device having notched gate MOSFET
US7585735B2 (en) * 2005-02-01 2009-09-08 Freescale Semiconductor, Inc. Asymmetric spacers and asymmetric source/drain extension layers
TWI258201B (en) * 2005-02-16 2006-07-11 Powerchip Semiconductor Corp Method for manufacturing semiconductor device and plug
US7384849B2 (en) 2005-03-25 2008-06-10 Micron Technology, Inc. Methods of forming recessed access devices associated with semiconductor constructions
US7429775B1 (en) 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7423283B1 (en) 2005-06-07 2008-09-09 Xilinx, Inc. Strain-silicon CMOS using etch-stop layer and method of manufacture
US7282401B2 (en) 2005-07-08 2007-10-16 Micron Technology, Inc. Method and apparatus for a self-aligned recessed access device (RAD) transistor gate
US7323389B2 (en) * 2005-07-27 2008-01-29 Freescale Semiconductor, Inc. Method of forming a FINFET structure
US7867851B2 (en) 2005-08-30 2011-01-11 Micron Technology, Inc. Methods of forming field effect transistors on substrates
US7655991B1 (en) * 2005-09-08 2010-02-02 Xilinx, Inc. CMOS device with stressed sidewall spacers
US7936006B1 (en) 2005-10-06 2011-05-03 Xilinx, Inc. Semiconductor device with backfilled isolation
DE102005052054B4 (de) * 2005-10-31 2010-08-19 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
US20070114616A1 (en) * 2005-11-23 2007-05-24 Dirk Manger Field effect transistor and method of manufacturing the same
US7700441B2 (en) * 2006-02-02 2010-04-20 Micron Technology, Inc. Methods of forming field effect transistors, methods of forming field effect transistor gates, methods of forming integrated circuitry comprising a transistor gate array and circuitry peripheral to the gate array, and methods of forming integrated circuitry comprising a transistor gate array including first gates and second grounded isolation gates
US8354726B2 (en) * 2006-05-19 2013-01-15 Panasonic Corporation Semiconductor device and method for fabricating the same
US7602001B2 (en) 2006-07-17 2009-10-13 Micron Technology, Inc. Capacitorless one transistor DRAM cell, integrated circuitry comprising an array of capacitorless one transistor DRAM cells, and method of forming lines of capacitorless one transistor DRAM cells
US7772632B2 (en) * 2006-08-21 2010-08-10 Micron Technology, Inc. Memory arrays and methods of fabricating memory arrays
US7589995B2 (en) 2006-09-07 2009-09-15 Micron Technology, Inc. One-transistor memory cell with bias gate
US20080111185A1 (en) * 2006-11-13 2008-05-15 International Business Machines Corporation Asymmetric multi-gated transistor and method for forming
US8338245B2 (en) * 2006-12-14 2012-12-25 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing stress-engineered spacers
US8785268B2 (en) * 2006-12-21 2014-07-22 Spansion Llc Memory system with Fin FET technology
US7973409B2 (en) * 2007-01-22 2011-07-05 International Business Machines Corporation Hybrid interconnect structure for performance improvement and reliability enhancement
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8859377B2 (en) * 2007-06-29 2014-10-14 Texas Instruments Incorporated Damage implantation of a cap layer
US7993997B2 (en) 2007-10-01 2011-08-09 Globalfoundries Singapore Pte. Ltd. Poly profile engineering to modulate spacer induced stress for device enhancement
US7994612B2 (en) * 2008-04-21 2011-08-09 International Business Machines Corporation FinFETs single-sided implant formation
US20090309139A1 (en) * 2008-06-13 2009-12-17 International Business Machines Corporation Asymmetric gate electrode and method of manufacture
US8227867B2 (en) 2008-12-23 2012-07-24 International Business Machines Corporation Body contacted hybrid surface semiconductor-on-insulator devices
US7999332B2 (en) * 2009-05-14 2011-08-16 International Business Machines Corporation Asymmetric semiconductor devices and method of fabricating
CN102386130B (zh) * 2010-09-02 2013-09-11 中芯国际集成电路制造(上海)有限公司 双应力衬垫半导体器件的形成方法
JP2012114269A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US8866214B2 (en) 2011-10-12 2014-10-21 International Business Machines Corporation Vertical transistor having an asymmetric gate
CN102593003B (zh) * 2012-02-28 2014-11-19 上海华力微电子有限公司 一种减小半导体器件栅诱导漏极泄漏的方法
GB2510213A (en) * 2012-08-13 2014-07-30 Europlasma Nv Forming a protective polymer coating on a component
KR102171025B1 (ko) 2014-04-30 2020-10-29 삼성전자주식회사 비휘발성 메모리 장치
KR102354473B1 (ko) * 2015-06-15 2022-01-24 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11145739B2 (en) 2016-03-04 2021-10-12 Intel Corporation Field effect transistors with a gated oxide semiconductor source/drain spacer
CN107452792A (zh) * 2016-06-01 2017-12-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10079290B2 (en) 2016-12-30 2018-09-18 United Microelectronics Corp. Semiconductor device having asymmetric spacer structures
CN110391299B (zh) * 2018-04-23 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10755918B2 (en) * 2018-11-16 2020-08-25 GlobalFoundries, Inc. Spacer with laminate liner
US11088202B2 (en) 2019-09-23 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming memory cell

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714519A (en) * 1987-03-30 1987-12-22 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US4859623A (en) 1988-02-04 1989-08-22 Amoco Corporation Method of forming vertical gate thin film transistors in liquid crystal array
US4868617A (en) * 1988-04-25 1989-09-19 Elite Semiconductor & Sytems International, Inc. Gate controllable lightly doped drain mosfet devices
US5212105A (en) * 1989-05-24 1993-05-18 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method and semiconductor device manufactured thereby
FR2648623B1 (fr) * 1989-06-19 1994-07-08 France Etat Structure de transistor mos sur isolant avec prise de caisson reliee a la source et procede de fabrication
US5063172A (en) * 1990-06-28 1991-11-05 National Semiconductor Corporation Manufacture of a split-gate EPROM cell using polysilicon spacers
US5284784A (en) * 1991-10-02 1994-02-08 National Semiconductor Corporation Buried bit-line source-side injection flash memory cell
US5324960A (en) * 1993-01-19 1994-06-28 Motorola, Inc. Dual-transistor structure and method of formation
JPH0878698A (ja) * 1994-09-06 1996-03-22 Sony Corp 半導体装置の製造方法
US5478767A (en) * 1994-09-30 1995-12-26 United Microelectronics Corporation Method of making a flash EEPROM memory cell comprising polysilicon and textured oxide sidewall spacers
US5498555A (en) * 1994-11-07 1996-03-12 United Microelectronics Corporation Method of making LDD with polysilicon and dielectric spacers
JPH08204191A (ja) 1995-01-20 1996-08-09 Sony Corp 電界効果トランジスタ及びその製造方法
US5543643A (en) * 1995-07-13 1996-08-06 Lsi Logic Corporation Combined JFET and MOS transistor device, circuit
US5599726A (en) * 1995-12-04 1997-02-04 Chartered Semiconductor Manufacturing Pte Ltd Method of making a conductive spacer lightly doped drain (LDD) for hot carrier effect (HCE) control
US5686329A (en) * 1995-12-29 1997-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a metal oxide semiconductor field effect transistor (MOSFET) having improved hot carrier immunity
US5689127A (en) 1996-03-05 1997-11-18 International Business Machines Corporation Vertical double-gate field effect transistor
US5714786A (en) * 1996-10-31 1998-02-03 Micron Technology, Inc. Transistors having controlled conductive spacers, uses of such transistors and methods of making such transistors
JPH10144918A (ja) * 1996-11-11 1998-05-29 Toshiba Corp 半導体装置及びその製造方法
KR100246349B1 (ko) * 1997-05-24 2000-03-15 김영환 모스페트 소자 및 그 제조방법
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
KR100302187B1 (ko) * 1997-10-08 2001-11-22 윤종용 반도체장치제조방법
TW387151B (en) * 1998-02-07 2000-04-11 United Microelectronics Corp Field effect transistor structure of integrated circuit and the manufacturing method thereof
US6097065A (en) 1998-03-30 2000-08-01 Micron Technology, Inc. Circuits and methods for dual-gated transistors
US6661057B1 (en) * 1998-04-07 2003-12-09 Advanced Micro Devices Inc Tri-level segmented control transistor and fabrication method
US6104068A (en) 1998-09-01 2000-08-15 Micron Technology, Inc. Structure and method for improved signal processing
TW407336B (en) * 1998-09-14 2000-10-01 United Microelectronics Corp Manufacture method spacer using phoslon (PNO)
KR100269336B1 (ko) * 1998-09-16 2000-10-16 윤종용 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
DE19846063A1 (de) 1998-10-07 2000-04-20 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Double-Gate MOSFETs
US6312995B1 (en) * 1999-03-08 2001-11-06 Advanced Micro Devices, Inc. MOS transistor with assisted-gates and ultra-shallow “Psuedo” source and drain extensions for ultra-large-scale integration
JP3973819B2 (ja) * 1999-03-08 2007-09-12 株式会社東芝 半導体記憶装置およびその製造方法
US6642134B2 (en) * 1999-09-22 2003-11-04 Advanced Micro Devices, Inc. Semiconductor processing employing a semiconductor spacer
KR100351899B1 (ko) * 2000-04-03 2002-09-12 주식회사 하이닉스반도체 저저항 게이트 트랜지스터 및 그의 제조 방법
US6172905B1 (en) 2000-02-01 2001-01-09 Motorola, Inc. Method of operating a semiconductor device
US6348387B1 (en) * 2000-07-10 2002-02-19 Advanced Micro Devices, Inc. Field effect transistor with electrically induced drain and source extensions
US6563151B1 (en) * 2000-09-05 2003-05-13 Samsung Electronics Co., Ltd. Field effect transistors having gate and sub-gate electrodes that utilize different work function materials and methods of forming same
US6413802B1 (en) 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6372559B1 (en) 2000-11-09 2002-04-16 International Business Machines Corporation Method for self-aligned vertical double-gate MOSFET
US6396108B1 (en) 2000-11-13 2002-05-28 Advanced Micro Devices, Inc. Self-aligned double gate silicon-on-insulator (SOI) device
US6472258B1 (en) 2000-11-13 2002-10-29 International Business Machines Corporation Double gate trench transistor
US6300182B1 (en) 2000-12-11 2001-10-09 Advanced Micro Devices, Inc. Field effect transistor having dual gates with asymmetrical doping for reduced threshold voltage
US6424001B1 (en) 2001-02-09 2002-07-23 Micron Technology, Inc. Flash memory with ultra thin vertical body transistors
US6566682B2 (en) 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6514882B2 (en) * 2001-02-19 2003-02-04 Applied Materials, Inc. Aggregate dielectric layer to reduce nitride consumption
US6531350B2 (en) * 2001-02-22 2003-03-11 Halo, Inc. Twin MONOS cell fabrication method and array organization
US6458662B1 (en) 2001-04-04 2002-10-01 Advanced Micro Devices, Inc. Method of fabricating a semiconductor device having an asymmetrical dual-gate silicon-germanium (SiGe) channel MOSFET and a device thereby formed
US6566208B2 (en) * 2001-07-25 2003-05-20 Chartered Semiconductor Manufacturing Ltd. Method to form elevated source/drain using poly spacer
KR100431489B1 (ko) * 2001-09-04 2004-05-12 한국과학기술원 플래쉬 메모리 소자 및 제조방법
US6689650B2 (en) * 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US6433609B1 (en) 2001-11-19 2002-08-13 International Business Machines Corporation Double-gate low power SOI active clamp network for single power supply and multiple power supply applications
US6562676B1 (en) * 2001-12-14 2003-05-13 Advanced Micro Devices, Inc. Method of forming differential spacers for individual optimization of n-channel and p-channel transistors
US6800905B2 (en) 2001-12-14 2004-10-05 International Business Machines Corporation Implanted asymmetric doped polysilicon gate FinFET
US6583469B1 (en) 2002-01-28 2003-06-24 International Business Machines Corporation Self-aligned dog-bone structure for FinFET applications and methods to fabricate the same
US6657252B2 (en) 2002-03-19 2003-12-02 International Business Machines Corporation FinFET CMOS with NVRAM capability
JP4472934B2 (ja) * 2002-03-27 2010-06-02 イノテック株式会社 半導体装置および半導体メモリ
DE10219361B4 (de) * 2002-04-30 2008-04-30 Advanced Micro Devices, Inc., Sunnyvale Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6846734B2 (en) * 2002-11-20 2005-01-25 International Business Machines Corporation Method and process to make multiple-threshold metal gates CMOS technology
US6924181B2 (en) * 2003-02-13 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd Strained silicon layer semiconductor product employing strained insulator layer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170046093A (ko) * 2015-10-20 2017-04-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 구조물, 반도체 소자 및 반도체 소자 형성 방법
US10141417B2 (en) 2015-10-20 2018-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
KR101991154B1 (ko) * 2015-10-20 2019-06-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 게이트 구조물, 반도체 소자 및 반도체 소자 형성 방법
US10749008B2 (en) 2015-10-20 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure, semiconductor device and the method of forming semiconductor device
US11195931B2 (en) 2015-10-20 2021-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure, semiconductor device and the method of forming semiconductor device

Also Published As

Publication number Publication date
US7109550B2 (en) 2006-09-19
TWI337384B (en) 2011-02-11
CN1781187A (zh) 2006-05-31
WO2004100223A2 (en) 2004-11-18
KR20060004969A (ko) 2006-01-16
US7132704B2 (en) 2006-11-07
US20050124130A1 (en) 2005-06-09
US6967143B2 (en) 2005-11-22
JP2006525683A (ja) 2006-11-09
CN100419974C (zh) 2008-09-17
KR101082772B1 (ko) 2011-11-11
US20040217392A1 (en) 2004-11-04
US20050156237A1 (en) 2005-07-21
TW200504892A (en) 2005-02-01
WO2004100223A3 (en) 2005-06-16

Similar Documents

Publication Publication Date Title
JP4430669B2 (ja) 非対称導電スペーサを設けるトランジスタの製造方法
TWI390666B (zh) 絕緣體上半導體裝置之製造方法
US6902971B2 (en) Transistor sidewall spacer stress modulation
US8786020B2 (en) Method of fabricating a semiconductor device including a gate having a plurality of fingers extended over a plurality of isolation regions
US7678635B2 (en) Method of producing a transistor
US7060580B2 (en) Field effect transistor and method of fabricating the same
US7494895B2 (en) Method of fabricating a three-dimensional MOSFET employing a hard mask spacer
US6833296B2 (en) Method of making a MISFET semiconductor device having a high dielectric constant insulating film with tapered end portions
US8227316B2 (en) Method for manufacturing double gate finFET with asymmetric halo
KR20120085928A (ko) Ｆｉｎｆｅｔ 및 트라이-게이트 디바이스들을 위한 랩-어라운드 콘택들
JP2002543623A (ja) ダマシンコンタクトおよびゲートプロセスで作製された自己整列ソースおよびドレイン延在部
US7335945B2 (en) Multi-gate MOS transistor and method of manufacturing the same
US6548362B1 (en) Method of forming MOSFET with buried contact and air-gap gate structure
US7981784B2 (en) Methods of manufacturing a semiconductor device
KR100809601B1 (ko) 반도체 소자의 제조 방법
US6432781B2 (en) Inverted MOSFET process
KR101129835B1 (ko) 반도체 소자 및 그 제조 방법
US7902021B2 (en) Method for separately optimizing spacer width for two or more transistor classes using a recess spacer integration
US6680504B2 (en) Method for constructing a metal oxide semiconductor field effect transistor
JP2007519217A (ja) 半導体デバイスおよびその製造方法
JPH09205205A (ja) Ｍｏｓ型半導体装置の製造方法及びｍｏｓ型半導体装置
US6905932B2 (en) Method for constructing a metal oxide semiconductor field effect transistor
JP2001196577A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091217

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131225

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees