JPH0878698A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 レジストパターンを必要することなく、ゲー
ト電極に低濃度領域を自己整合的に形成することのでき
る半導体装置の製造方法を提供する。 【構成】 絶縁体２０上に第１導電型の不純物を含むゲ
ート電極２１を形成し、このゲート電極２１の側端側に
第２導電型の不純物を含むサイドウォール２２ａを形成
し、ゲート電極２１とサイドウォール２２ａとを熱処理
してサイドウォール２２ａからゲート電極２１の側端部
に第２導電型の不純物を拡散せしめ、ゲート電極２１お
よびサイドウォール２２ａの上にゲート絶縁膜２４を形
成し、ゲート絶縁膜２４上でかつゲート電極２１の直上
にチャネル領域２５を形成するとともに、ドレイン電極
の端部がゲート電極２１の側端部の直上に位置するよう
にしてチャネル領域２５の両側にそれぞれソース・ドレ
イン電極２６を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブゲート型薄
膜トランジスとして好適に用いられる半導体装置の製造
方法に関する。

【０００２】

【従来の技術】近年、アクティブマトリックス型液晶デ
ィスプレイなどでは、その駆動特性等の向上を図るた
め、例えばスイッチング素子として薄膜トランジスタ
（ＴＦＴ）が利用されている。ところで、薄膜トランジ
スタにあっては、駆動特性の一層の向上を図るべく、遮
断時のリーク電流であるオフ電流を下げることが試みら
れており、このような薄膜トランジスタとしては、例え
ば図３に示すようなＬＤＤ（Lightly DopedDrain ）構
造のものが知られている。この薄膜トランジスタ１は、
絶縁膜（図示略）上にドレイン電極２、チャネル領域
３、ソース電極４を形成し、これらの上にゲート絶縁膜
５を形成し、さらにその上の前記チャネル領域３の直上
でかつドレイン電極２よりやや離れた位置にゲート電極
６を形成したもので、チャネル領域３のドレイン電極２
側に、ドレイン電極２が含む不純物の濃度より低い濃度
の不純物低濃度層７を形成したものである。

【０００３】このような薄膜トランジスタ１によれば、
ゲート電極２の下の電界が小となることから、そのオフ
電流も小さくなる。なぜなら、この薄膜トランジスタ１
では、不純物低濃度層７を介すことにより、これがない
場合のドレイン電極２とチャネル領域３との間のＰＮジ
ャンクションにおける濃度差に比べ不純物低濃度層７と
チャネル領域３との間のＰＮジャンクションにおける濃
度差が小となっている。そして、ＰＮジャンクションに
おける濃度差が大きいとここに電界が集中してしまい、
結果としてオフ電流が大となってしまうものの、前記薄
膜トランジスタ１では不純物低濃度層７の形成によりＰ
Ｎジャンクションにおける濃度差が小さくなっているこ
とから、該箇所への電界の集中が緩和されて小となり、
結果としてオフ電流が下がるからである。

【０００４】しかしながら、このような薄膜トランジス
タ１にあっては、オフ電流はたしかに下がるものの、不
純物低濃度層７が実効的にはドレイン電極２とソース電
極４との間における抵抗要素として機能してしまうこと
から、電圧が上がれば上がるほどオン電流が下がるとい
った具合にオン電流も下がってしまうという不都合があ
る。

【０００５】このような技術背景から、オン電流を下げ
ることなくオフ電流を下げるものとして、図４（ｄ）に
示す薄膜トランジスタが知られている。図４（ｄ）に示
した薄膜トランジスタ１０は、絶縁体１１上にゲート電
極１２を形成し、これら絶縁体１１およびゲート電極１
２の上にゲート絶縁層１３を形成し、さらにこの上に、
ゲート電極１２の直上にチャネル領域１４を形成すると
ともに、その両側にそれぞれソース・ドレイン電極１
５、１５を形成したもので、ゲート電極１３の両端部
に、それぞれ該ゲート電極１３に含まれる不純物の濃度
が低い低濃度領域１６、１６を形成したものである。

【０００６】このような薄膜トランジスタ１０にあって
は、ゲート電極１２の端部（すなわち低濃度領域１６）
とソース・ドレイン電極１５の端部との間の電界が、低
濃度領域１６がゲート電極１２に比べ不純物濃度が低く
仕事関数が低いことにより小さくなっていることから、
結果としてオフ電流が低下したものとなり、しかも図３
に示した薄膜トランジスタ１と異なり、ソース・ドレイ
ン電極１５、１５間に抵抗要素が設けられないことか
ら、オン電流の低下がないものとなっている。

【０００７】ところで、このような薄膜トランジスタ１
０を作製するにあたり、特にゲート電極１２およびその
低濃度領域１６、１６を形成するには、まず、図４
（ａ）に示すようにシリコン酸化膜などからなる絶縁体
１１上に不純物導入前のゲート電極１２を形成する。次
に、図４（ｂ）に示すように、ゲート電極１２の両端部
をレジスト１７でマスクしてその中央部にイオンインプ
ランテーション法などによって不純物を高濃度でドープ
し、不純物導入後のゲート電極１２を形成する。さら
に、図４（ｃ）に示すようにレジスト１７を除去すると
ともにゲート電極１２上を新たにレジスト１８でマスク
し、ゲート電極１２の両端部にイオンインプランテーシ
ョン法などによって不純物を低濃度でドープし、不純物
導入後の低濃度領域１６、１６を形成する。

【０００８】

【発明が解決しようとする課題】しかしながら、図４
（ｄ）に示した薄膜トランジスタ１０にあっては、特に
その製造に際して以下に述べる不都合がある。ゲート電
極１２および低濃度領域１６、１６を作製するにあた
り、それぞれを別にレジスト法でパターニングしなくて
はならないため、その合わせずれが生じる恐れがある。
また、低濃度領域１６、１６を作製するだけの目的のた
めにパターニング工程が２回必要となってしまうため、
製造工程が複雑化してしまうとともに、製造コストの上
昇を招いてしまう。

【０００９】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、オン電流が低下すること
なく、オフ電流が低下した薄膜トランジスタとなる半導
体装置を製造するにあたり、特にレジストパターンを必
要することなく、ゲート電極に低濃度領域を自己整合的
に形成することのできる半導体装置の製造方法を提供す
ることにある。

【００１０】

【課題を解決するための手段】本発明における請求項１
記載の半導体装置の製造方法では、特に、第一の工程に
て絶縁体上に第１導電型の不純物を含むゲート電極を形
成し、第二の工程にてこのゲート電極の側端側に第２導
電型の不純物を含むサイドウォールを形成し、第三の工
程にて該ゲート電極とサイドウォールとを熱処理してサ
イドウォールからゲート電極の側端部に第２導電型の不
純物を拡散せしめることを前記課題の解決手段としてい
る。請求項２記載の半導体装置の製造方法では、特に、
第一の工程にて絶縁体上に導電型の不純物を含むゲート
電極を形成し、第二の工程にてこのゲート電極の側端側
に、該ゲート電極に導入した不純物と同一導電型の不純
物の濃度が低いかあるいはこれを含まないサイドウォー
ルを形成し、第三の工程にて該ゲート電極とサイドウォ
ールとを熱処理してゲート電極の側端部からサイドウォ
ールに前記不純物を拡散せしめることを前記課題の解決
手段としている。

【００１１】請求項３記載の半導体装置の製造方法で
は、特に、第三の工程にてゲート絶縁膜上でかつチャネ
ル領域の直上に第１導電型の不純物を含むゲート電極を
形成し、第四の工程にて該ゲート電極の側端側に第２導
電型の不純物を含むサイドウォールを形成し、第五の工
程にて該ゲート電極とサイドウォールとを熱処理してサ
イドウォールからゲート電極の側端部に第２導電型の不
純物を拡散せしめることを前記課題の解決手段としてい
る。請求項４記載の半導体装置の製造方法では、特に、
第三の工程にてゲート絶縁膜上でかつチャネル領域の直
上に導電型の不純物を含むゲート電極を形成し、第四の
工程にて該ゲート電極の側端側に、該ゲート電極に導入
した不純物と同一導電型の不純物の濃度が低いかあるい
はこれを含まないサイドウォールを形成し、第五の工程
にて該ゲート電極とサイドウォールとを熱処理してゲー
ト電極の側端部からサイドウォールに前記不純物を拡散
せしめることを前記課題の解決手段としている。

【００１２】

【作用】請求項１および３記載の半導体装置の製造方法
によれば、第１導電型の不純物を含むゲート電極を形成
し、次いでこのゲート電極の側端側に第２導電型の不純
物を含むサイドウォールを形成し、その後該ゲート電極
とサイドウォールとを熱処理してサイドウォールからゲ
ート電極の側端部に第２導電型の不純物を拡散せしめる
ので、ゲート電極の側端部が、第２導電型の不純物の拡
散導入によってその第１導電型の不純物による導電性が
一部相殺され、これにより該ゲート電極の側端部はもと
のゲート電極に比べ見掛け上第１導電型の不純物濃度が
低い低濃度領域となる。

【００１３】請求項２および４記載の半導体装置の製造
方法によれば、導電型の不純物を含むゲート電極を形成
し、次いでこのゲート電極の側端側に、該ゲート電極に
導入した不純物と同一導電型の不純物の濃度が低いかあ
るいはこれを含まないサイドウォールを形成し、その後
該ゲート電極とサイドウォールとを熱処理してゲート電
極の側端部からサイドウォールに前記不純物を拡散せし
めるので、ゲート電極の側端部が、その不純物のサイド
ウォールへの拡散移行により、もとのゲート電極に比べ
不純物濃度が実質的に低い低濃度領域となる。

【００１４】

【実施例】以下、本発明の半導体装置の製造方法を、薄
膜トランジスタの製造方法に適用した実施例に基づいて
詳しく説明する。図１（ａ）〜（ｆ）は本発明における
請求項１および請求項２の製造方法を説明するための図
であり、まず、これらの図を利用して請求項１記載の製
造方法の一例を説明する。

【００１５】この製造方法は、いわゆるボトムゲート型
の薄膜トランジスタを製造する方法であり、まず、第一
の工程として、図１（ａ）に示すようにガラス基板等の
上に形成されたシリコン酸化膜等からなる絶縁体２０の
上にゲートポリシリコン電極（以下、ゲート電極と略称
する）２１を形成する。ここで、このゲート電極２１に
は、イオンインプランテーション法等によってポリシリ
コン中に第１導電型の不純物、すなわちＰ型不純物とＮ
型不純物とから予め選択された一方の導電型の不純物を
高濃度で導入しておく。

【００１６】次に、第二の工程として、ゲート電極２１
の側端側に、第２導電型の不純物、すなわちＰ型不純物
とＮ型不純物とのうちの前記第１導電型の不純物として
選択されたものと異なる方の不純物を含むサイドウォー
ルを形成する。このサイドウォールを形成するには、ま
ず、図１（ｂ）に示すように絶縁体２０およびゲート電
極２１上に、ＣＶＤ法等によって前記第２導電型の不純
物を含む膜２２を形成し、次いで、反応性イオンエッチ
ング等による異方性エッチングを行い、これにより図１
（ｃ）に示すようにゲート電極２１の両側端側にサイド
ウォール２２ａ、２２ａを形成する。

【００１７】ここで、第２導電型の不純物としては、例
えば第１導電型の不純物としてＢ（ホウ素）等のＰ型不
純物が選択された場合に、Ｐ（リン）やＡｓ（ヒ素）等
のＮ型不純物が用いられる。そして、前記第１導電型の
不純物としてＢ（ホウ素）が選択され、これがゲート電
極２１に導入されている場合には、サイドウォール形成
用の膜２２としては、例えばリンシリケートガラス（Ｐ
ＳＧ）膜のように第２導電型の不純物となるＰ（リン）
を含有したものが選択される。なお、ゲート電極２１に
おけるＢ（ホウ素）の濃度を例えば１０¹⁴ｃｍ^-3程度と
した場合には、サイドウォール形成用の膜２２として、
Ｐ（リン）を７％程度あるいはそれ以上含むＰＳＧ膜が
好適に用いられる。

【００１８】このようにしてサイドウォール２２ａ、２
２ａを形成したら、第三の工程としてゲート電極２１、
サイドウォール２２ａ、２２ａを熱処理し、サイドウォ
ール２２ａ、２２ａからゲート電極２１の側端部に第２
導電型の不純物を拡散せしめる。すると、ゲート電極２
１の両側端部は、第２導電型の不純物の拡散導入によっ
てその第１導電型の不純物による導電性が一部相殺され
る。そして、これによりゲート電極２１の両側端部は、
図１（ｄ）に示すようにもとのゲート電極２１の状態、
すなわちゲート電極２１の中央部の状態に比べ、見た目
上第１導電型の不純物濃度が低い低濃度領域２３、２３
となる。なお、この工程においてその拡散条件のうち温
度については、選択された第２導電型の不純物が十分に
拡散移行する温度とされ、また、その時間については１
０分程度とされる。

【００１９】次いで、第四の工程として、図１（ｅ）に
示すようにゲート電極２１およびサイドウォール２２
ａ、２２ａの上に、熱酸化法、熱ＣＶＤ法等によってシ
リコン酸化膜からなるゲート絶縁膜２４を形成する。そ
の後、第五の工程として、図１（ｆ）に示すようにゲー
ト絶縁膜２４上でかつ前記ゲート電極２１の直上にチャ
ネルポリシリコン領域（以下、チャネル領域と略称す
る）２５を形成するとともに、該チャネル領域２５の両
側にそれぞれソース・ドレイン電極２６、２６を形成
し、薄膜トランジスタを得る。ここで、ソース・ドレイ
ン電極２６、２６については、そのチャネル領域２５側
の端部が、前記低濃度領域２３の直上に位置するように
して形成する。

【００２０】なお、これらチャネル領域２５、ソース・
ドレイン電極２６、２６の形成については、例えば、ゲ
ート絶縁膜２４上にポリシリコン膜を形成し、次いでリ
ソグラフィー法によってイオン注入用のマスクを形成
し、その後不純物を注入してソース・ドレイン電極２
６、２６を形成するとともに、前記マスクを除去してチ
ャネル領域２５を得るといった、従来公知の技術が採用
される。

【００２１】このようにして得られた薄膜トランジスタ
にあっては、ゲート電極２１の端部に低濃度領域２３が
形成されていることから、図４（ｄ）に示した薄膜トラ
ンジスタ１０と同様に、該低濃度領域２３とソース・ド
レイン電極２６の端部との間の電界が小となることによ
ってオフ電流が低下したものとなり、しかも図３に示し
た薄膜トランジスタ１と異なり、ソース・ドレイン電極
２６、２６間に抵抗要素が設けられていないことから、
オン電流の低下がないものとなる。

【００２２】そして、このような薄膜トランジスタの製
造方法にあっては、ゲート電極２１とサイドウォール２
２ａ、２２ａとを単に熱拡散処理することによってゲー
ト電極２１の両側端部に自己整合的に低濃度領域２３、
２３を形成するようにしたので、該低濃度領域２３形成
のためだけにレジストパターンを形成する必要がなくな
り、したがって従来の方法に比べレジストパターンの形
成に要するコストを低減することができるとともに、そ
の工程も簡略化することができる。また、異方性エッチ
ングによってサイドウォール２２ａ、２２ａを形成する
ことにより、結果としてその外側を曲面状に形成するこ
とから、該サイドウォール２２ａ、２２ａ上への成膜性
が良くなり、これによりゲート絶縁膜２４、さらにはチ
ャネル領域２５、ソース・ドレイン電極２６、２６の密
着性を良好にすることができる。

【００２３】次に、図１（ａ）〜（ｆ）を利用して請求
項２記載の製造方法の一例を説明する。この製造方法
も、いわゆるボトムゲート型の薄膜トランジスタを製造
する方法であり、この方法が先に述べた製造方法と異な
るところは、サイドウォール２２ａ、２２ａとして、ゲ
ート電極２１に導入した不純物と同一導電型の不純物の
濃度が低いものか、あるいはこの不純物を含まないもの
を形成する点にある。

【００２４】すなわちこの例では、サイドウォール２２
ａ、２２ａを形成する第二の工程において、ゲート電極
２１にＢ（ホウ素）が導入されている場合に、サイドウ
ォール形成用の膜２２として例えばホウ素リンシリケー
トガラス（ＢＰＳＧ）膜や、あるいは先の例と同様にリ
ンシリケートガラス（ＰＳＧ）膜、さらにはシリケート
膜といったものが用いられる。ここで、ＢＰＳＧ膜を用
いる場合には、もちろんそのＢの濃度が、ゲート電極２
１におけるＢの濃度よりも低いものが用いられる。ま
た、先の例と同様にＰＳＧ膜を用いた場合には、特にＰ
（リン）が高濃度である必要がなく、極端に言えばＰを
含まないピュアなシリケート膜でもよいのである。

【００２５】そして、このような膜２２から先の例と同
様にしてサイドウォール２２ａ、２２ａを形成した後、
先の例とは異なり、ゲート電極２１中の不純物がサイド
ウォール２２ａ、２２ａ中に拡散移行するようにして、
熱処理を行う。このようにして熱処理を行うと、サイド
ウォール２２ａ、２２ａ中にはゲート電極２１に導入さ
れている不純物と同一の導電型の不純物が低濃度である
か、あるいはこれが含まれていないため、ゲート電極２
１の両側端部中の不純物がサイドウォール２２ａ、２２
ａ中に拡散移行し、これによりゲート電極２１の両側端
部はその不純物濃度が低下して低濃度領域２３、２３と
なる。

【００２６】したがって、このような製造方法にあって
も、先の例と同様に単にゲート電極２１とサイドウォー
ル２２ａ、２２ａとを熱拡散処理することによってゲー
ト電極２１の両側端部に自己整合的に低濃度領域２３、
２３を形成するので、従来の方法に比べレジストパター
ンの形成に要するコストを低減することができるととも
に、その工程も簡略化することができる。また、異方性
エッチングによってサイドウォール２２ａ、２２ａを形
成することにより該サイドウォール２２ａ、２２ａ上へ
の成膜性を良くすることができることから、ゲート絶縁
膜２４、さらにはチャネル領域２５、ソース・ドレイン
電極２６、２６の密着性を良好にすることができる。

【００２７】次に、図２（ａ）〜（ｆ）を利用して本発
明における請求項３および請求項４の製造方法を説明す
る。まず、請求項３記載の製造方法の一例を説明する。
この製造方法は、いわゆるトップゲート型の薄膜トラン
ジスタを製造する方法であり、まず、第一の工程とし
て、図２（ａ）に示すようにガラス基板等の上に形成さ
れたシリコン酸化膜等からなる絶縁体３０の上に、図１
に示した例と同様にしてチャネルポリシリコン領域（以
下、チャネル領域と略称する）３１を形成するととも
に、該チャネル領域３１の両側にそれぞれソース・ドレ
イン電極３２、３２を形成する。

【００２８】次に、第二の工程として、図２（ｂ）に示
すようにチャネル領域３１、ソース・ドレイン電極３
２、３２の上にシリコン酸化膜からなるゲート絶縁膜３
３を形成し、続いて第三の工程として、ゲート絶縁膜３
３の上に図２（ｃ）に示すようにゲートポリシリコン電
極（以下、ゲート電極と略称する）３４を形成する。こ
こで、ゲート電極３４の形成位置については、前記チャ
ネル領域３１の直上であり、かつその両端部が、いずれ
もソース・ドレイン電極３２のチャネル領域側端部上に
かかる位置とする。なお、このゲート電極３４について
は、図１に示したゲート電極２１と同様に第１導電型の
不純物を高濃度で導入しておく。

【００２９】次いで、第四の工程として、ゲート電極３
４の側端側に第２導電型の不純物を含むサイドウォール
を形成する。このサイドウォールの形成については、図
１で示した例における前者の例と同様にして行われる。
すなわち、図２（ｄ）に示すように、ゲート絶縁膜３
３、ゲート電極３４の上に第２導電型の不純物を含むサ
イドウォール形成用の膜３５を形成し、次いで、反応性
イオンエッチング等による異方性エッチングを行い、こ
れにより図２（ｅ）に示すようにゲート電極３４の両側
端側にサイドウォール３５ａ、３５ａを形成する。な
お、この例で述べている第１導電型、第２導電型の意味
は、図１に示した例で述べている意味と同一であるのは
もちろんである。

【００３０】その後、第五の工程として、図１に示した
例のうちの前者の例と同様にしてゲート電極３４、サイ
ドウォール３５ａ、３５ａを熱処理し、サイドウォール
３５ａ、３５ａからゲート電極３４の側端部に第２導電
型の不純物を拡散せしめ、これによりゲート電極３４の
両側端部に、図１（ｆ）に示すように低濃度領域３６、
３６を形成し、これにより本実施例の薄膜トランジスタ
を得る。

【００３１】このようにして得られた薄膜トランジスタ
にあっても、ゲート電極３４の端部に低濃度領域３６が
形成されていることから、図１に示した例と同様に該低
濃度領域３６とソース・ドレイン電極３２の端部との間
の電界が小となることによってオフ電流が低下したもの
となり、かつソース・ドレイン電極３２、３２間に抵抗
要素が設けられていないことから、オン電流の低下がな
いものとなる。

【００３２】そして、このような薄膜トランジスタの製
造方法にあっても、ゲート電極３４とサイドウォール３
５ａ、３５ａとを熱拡散処理することによってゲート電
極３４の両側端部に自己整合的に低濃度領域３６、３６
を形成するようにしたので、該低濃度領域３６形成のた
めだけにレジストパターンを形成する必要がなくなり、
したがって従来の方法に比べレジストパターンの形成に
要するコストを低減することができるとともに、その工
程も簡略化することができる。

【００３３】また、図２（ａ）〜（ｆ）を利用して請求
項４の製造方法の一例を説明すると、この製造方法も、
いわゆるトップゲート型の薄膜トランジスタを製造する
方法であり、この例の、図２を利用して先に述べた製造
方法との関係は、図１を利用して説明した二つの実施例
のうちの後者の、前者に対する関係と同様である。すな
わち、この方法が図２を利用して先に述べた製造方法と
異なるところは、サイドウォール３５ａ、３５ａとし
て、ゲート電極３４に導入した不純物と同一導電型の不
純物の濃度が低いものか、あるいはこの不純物を含まな
いものを形成する点にある。

【００３４】この方法では、サイドウォール３５ａ、３
５ａを形成する第四の工程において、ゲート電極３４に
Ｂ（ホウ素）が導入されている場合に、サイドウォール
形成用の膜３５として例えばホウ素リンシリケートガラ
ス（ＢＰＳＧ）膜や、あるいは先の例と同様にリンシリ
ケートガラス（ＰＳＧ）膜、さらにはシリケート膜とい
ったものが用いられる。そして、このような膜３５から
図２を利用して述べた先の例と同様にしてサイドウォー
ル３５ａ、３５ａを形成した後、この例とは異なり、ゲ
ート電極３４中の不純物がサイドウォール３５ａ、３５
ａ中に拡散移行するようにして熱処理を行う。このよう
にして熱処理を行うと、ゲート電極３４の両側端部中の
不純物がサイドウォール３５ａ、３５ａ中に拡散移行
し、これによりゲート電極３４の両側端部はその不純物
濃度が低下して低濃度領域３６、３６となる。

【００３５】したがって、このような製造方法にあって
も、先の例と同様に単にゲート電極３４とサイドウォー
ル３５ａ、３５ａとを熱拡散処理することによってゲー
ト電極３４の両側端部に自己整合的に低濃度領域３６、
３６を形成するので、従来の方法に比べレジストパター
ンの形成に要するコストを低減することができるととも
に、その工程も簡略化することができる。

【００３６】なお、前記実施例では、ゲート電極に導入
した不純物として導電型がＰ型であるＢ（ホウ素）を例
にして説明したが、もちろんこれに代えて導電型がＮ型
であるＰ（リン）やＡｓ（ヒ素）を導入してもよい。そ
の場合、特に図１、図２を利用して説明した例における
それぞれの前者の例では、サイドウォールを、Ｂ（ホウ
素）等の導電型がＰ型である不純物を比較的高濃度で含
むもの、例えばＢをＰに比べ高濃度で含むホウ素リンシ
リケートガラス（ＢＰＳＧ）などによって形成すればよ
い。また、それぞれの後者の例では、Ｐの濃度が十分に
低いリンシリケートガラス（ＰＳＧ）や、Ｎ型の不純物
を含有しないシリケートガラスなどによってサイドウォ
ールを形成すればよい。

【００３７】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、ゲート電極とサイドウォールとを熱拡散
処理することによってゲート電極の両側端部に、該ゲー
ト電極よりもその不純物濃度が見掛け上あるいは実質的
に低い低濃度領域を自己整合的に形成するようにしたも
のであるから、該低濃度領域形成のためだけにレジスト
パターンを形成する必要がなくなり、したがって従来の
方法に比べレジストパターンの形成に要するコストを低
減することができるとともに、その工程も簡略化するこ
とができる。

【００３８】また、本発明の製造方法によって得られた
半導体装置は、ゲート電極の端部に低濃度領域が形成さ
れていることから、該低濃度領域とドレイン電極の端部
との間の電界が小となりこれによってオフ電流が低下し
たものとなり、しかも、ソース電極とドレイン電極との
間に抵抗要素が設けられていないことから、オン電流の
低下がないものとなる。

【図面の簡単な説明】

【図１】本発明をボトムゲート型の薄膜トランジスタの
製造方法に適用した場合の実施例を説明するための製造
工程図である。

【図２】本発明をトップゲート型の薄膜トランジスタの
製造方法に適用した場合の実施例を説明するための製造
工程図である。

【図３】従来の薄膜トランジスタの一例を示す側断面図
である。

【図４】従来の薄膜トランジスタの他の例の製造工程図
である。

【符号の説明】

２０、３０ 絶縁体 ２１、３４ ゲートポリシリコン電極（ゲート電極） ２２ａ、３５ａ サイドウォール ２３、３６ 低濃度領域 ２４、３３ ゲート絶縁膜 ２５、３１ チャネルポリシリコン領域（チャネル領
域） ２６、３２ ソース・ドレイン電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 絶縁体上に第１導電型の不純物を含むゲ
   ート電極を形成する第一の工程と、 このゲート電極の側端側に第２導電型の不純物を含むサ
   イドウォールを形成する第二の工程と、 該ゲート電極とサイドウォールとを熱処理してサイドウ
   ォールからゲート電極の側端部に第２導電型の不純物を
   拡散せしめる第三の工程と、 該ゲート電極およびサイドウォールの上にゲート絶縁膜
   を形成する第四の工程と、 該ゲート絶縁膜上でかつ前記ゲート電極の直上にチャネ
   ル領域を形成するとともに、ドレイン電極の端部が前記
   ゲート電極の側端部の直上に位置するようにして該チャ
   ネル領域の両側にそれぞれソース・ドレイン電極を形成
   する第五の工程とを具備してなることを特徴とする半導
   体装置の製造方法。
2. 【請求項２】 絶縁体上に導電型の不純物を含むゲート
   電極を形成する第一の工程と、 このゲート電極の側端側に、該ゲート電極に導入した不
   純物と同一導電型の不純物の濃度が低いかあるいはこれ
   を含まないサイドウォールを形成する第二の工程と、 該ゲート電極とサイドウォールとを熱処理してゲート電
   極の側端部からサイドウォールに前記不純物を拡散せし
   める第三の工程と、 該ゲート電極およびサイドウォールの上にゲート絶縁膜
   を形成する第四の工程と、 該ゲート絶縁膜上でかつ前記ゲート電極の直上にチャネ
   ル領域を形成するとともに、ドレイン電極の端部が前記
   ゲート電極の側端部の直上に位置するようにして該チャ
   ネル領域の両側にそれぞれソース・ドレイン電極を形成
   する第五の工程とを具備してなることを特徴とする半導
   体装置の製造方法。
3. 【請求項３】 絶縁体上にチャネル領域を形成するとと
   もに、該チャネル領域の両側にそれぞれソース・ドレイ
   ン電極を形成する第一の工程と、 これらチャネル領域およびソース・ドレイン電極の上
   の、チャネル領域の直上からドレイン電極端部の直上に
   かけてゲート絶縁膜を形成する第二の工程と、 該ゲート絶縁膜上でかつ前記チャネル領域の直上に第１
   導電型の不純物を含むゲート電極を形成する第三の工程
   と、 該ゲート電極の側端側に第２導電型の不純物を含むサイ
   ドウォールを形成する第四の工程と、 該ゲート電極とサイドウォールとを熱処理してサイドウ
   ォールからゲート電極の側端部に第２導電型の不純物を
   拡散せしめる第五の工程とを具備してなることを特徴と
   する半導体装置の製造方法。
4. 【請求項４】 絶縁体上にチャネル領域を形成すると
   ともに、該チャネル領域の両側にそれぞれソース・ドレ
   イン電極を形成する第一の工程と、 これらチャネル領域およびソース・ドレイン電極の上
   の、チャネル領域の直上からドレイン電極端部の直上に
   かけてゲート絶縁膜を形成する第二の工程と、 該ゲート絶縁膜上でかつ前記チャネル領域の直上に導電
   型の不純物を含むゲート電極を形成する第三の工程と、 該ゲート電極の側端側に、該ゲート電極に導入した不純
   物と同一導電型の不純物の濃度が低いかあるいはこれを
   含まないサイドウォールを形成する第四の工程と、 該ゲート電極とサイドウォールとを熱処理してゲート電
   極の側端部からサイドウォールに前記不純物を拡散せし
   める第五の工程とを具備してなることを特徴とする半導
   体装置の製造方法。