JP4428723B2 - 電子放出素子の製造法及びそのための記憶媒体又は記録媒体 - Google Patents

Description

本発明は、低仕事関数物質、特に、ホウ素化ランタン化合物の焼結体を有するターゲットを用いたスパッタリング法により結晶性電子放出素子を製造する製造法及びそのためのコンピュター用記憶媒体又は記録媒体に関する。

特許文献１，２及び３に記載されているとおり、二次電子発生膜として、ＬａＢ₆などのホウ素化ランタン化合物の薄膜が知られている。また、特許文献１，２及び３に記載されているとおり、スパッタリング法を用いてホウ素化ランタン化合物の結晶性薄膜を成膜することも知られている。さらに、特許文献４に記載されているとおり、上記スパッタリング法で用いるターゲットとして、ＬａＢ₆などのホウ素化ランタン化合物の焼結体を用いることも知られている。

特開平１−２８６２２８号公報 特開平３−２３２９５９号公報 特開平３−１０１０３３号公報 特開平６−２４８４４６号公報

しかしながら、ホウ素化ランタン化合物薄膜は、スパッタリング装置による成膜後、大気に曝されると、酸化される。この酸化されたホウ素化ランタン化合物薄膜をＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などの電子放出素子に用いた場合には、表示装置として十分な輝度が得られていないのが現状であった。

本発明の目的は、ホウ素化ランタン化合物薄膜を用いた、十分な輝度の電子放出素子を提供することにある。

本発明は、第一に、蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、前記第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程、を有する電子放出素子の製造法である。

本発明は、第二に、蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する電子放出素子の製造のための記憶媒体又は記録媒体である。

本発明によれば、ＬａＢ₆などのホウ素化ランタン化合物の結晶性薄膜を酸化させずに、真空容器に封止することができ、これにより高輝度の表示装置を実現できる。

本発明の薄膜の製造法に用いるマグネトロンスパッタリング装置の第１の例を示す模式図である。 本発明の電子発生装置の概略断面図である。 本発明のフローチャート図である。 本発明のブロック図である。 本発明で用いたマスクの平面図である。 本発明で製造した電子放出素子の模式斜視図である。

符号の説明

１ 第一容器
２ 第二容器
３ 基板仕込室
４ 取り出し室
５、５１、５２、５３、５４、５５ ゲートバルブ
１１ ターゲット
１２ 基板
１３、１５、４２、４３ 基板ホルダー
１４ スパッタガス導入系
１６ 加熱機構
１７ プラズマ電極
１８ プラズマソース用ガス導入系
１９ スパッタリング用高周波電源系
１９１、２２１、５０２ ブロッキングコンデンサ
１９２、２２２、５０３ 整合回路
１９３、２２３、５０４ 高周波電源
１９４ スパッタリング用直流電源（第一直流バイアス電源）
２０ （アニール用）基板バイアス電源（第三直流電源）
２１ 基板バイアス電源（第二直流電源）
２２ プラズマソース用高周波電源系
２３、５０１ 高周波電源１９３からの低周波成分をカットする低周波カットフィルター
２４ 高周波カットフィルター
１０１ カソード
１０２ 磁場発生装置
１０３ 磁場領域
２０１、２０７ ガラス基板
２０２ カソード電極
２０３ ＬａＢ₆薄膜
２０４ 真空空間
２０５ アノード電極
２０６ 蛍光体膜
２０８ 電子源基板
２０９ 突起
２１０ 蛍光体基板
２１１ 直流電源
４０１ 真空マスク装着装置
４０２ マグネトロンスパッタリング装置
４０３ 真空組立装置
４０４ 第１ロードロックチャンバ
４０５ ４０６ ４０７ ４０８ ４０９ ゲートバルブ
４１０ コンピュタ
４１１ 演算回路部
４１３、４１４，４１５，４１６，４１７，４１８、４１９、４２０ 制御バスライン
４２１ 記憶部
４１２ 時間制御部
５１ マスク開口部
５２ マスク
６０１ 表示側基板
６０２ 三原色蛍光体マトリクス
６０３ ブラックマトリクス
６０４ アノード電極
６０５ スペーサ材
６０６ 背面基板
６０７ 絶縁物膜
６０８ 走査線
６０９ 信号線
６１０ 電子放出素子を内部に配置したホール

図１は、本発明の薄膜の製造法に用いるマグネトロンスパッタリング装置の第１の例を示す模式図である。１は第一容器、２は第一容器１と真空接続された第二容器（アニールユニット）、３は基板仕込室、４は取り出し室、５はゲートバルブ、１１はスパッタリング用ターゲット、１２は基板、１３は基板１２を保持するための基板ホルダー（第一基板ホルダー）、１４はスパッタガス導入系、１５は基板ホルダー（第二基板ホルダー）、１６は加熱機構、１７はプラズマ電極、１８はプラズマソース用ガス導入系、１９はスパッタリング用高周波電源系、１０１はターゲット１１を取り付け可能なカソード、１０２は磁場発生装置、１０３は磁場領域、１９１はブロッキングコンデンサ、１９２は整合回路、１９３は高周波電源、１９４はスパッタ用バイアス電源、２０は（アニール用）基板バイアス電源（第三直流電源）、２１は基板バイアス電源（第二直流電源）、２２はプラズマソース用高周波電源系、２２１はブロッキングコンデンサ、２２２は整合回路、２２３は高周波電源、２３は高周波電源１９３からの低周波成分をカットし、高周波成分電力とする低周波カットフィルター（フィルター）である。２４は、直流電源２１及び１９４からの直流電力中に含まれる高周波成分（例えば１ＫＨｚ以上、特に、１ＭＨｚのような高周波成分）をカットする高周波カットフィルターである。

本発明においては、ＬａＢ₆などのホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有するターゲット１１が用いられる。

第一容器１内のホルダー１３上に基板１２を置いて、基板１２をカソード１０１に対向させ、容器内の真空排気及び加熱（後のスパッタリング時の温度まで昇温する）を施す。加熱は、加熱機構１６によって実施される。次いで、スパッタリングガス導入系１４よりプラズマソースガス（ヘリウムガス、アルゴンガス、クリプトンガス、キセノンガス）を導入して所定の圧力（０．０１Ｐａ〜５０Ｐａ、好ましくは、０．１Ｐａ〜１０Ｐａ）とした後、スパッタ電源１９を用いて成膜を開始する。

次いで、高周波電源１９３から高周波電力（周波数は０．１ＭＨｚ〜１０ＧＨｚ、好ましくは、１ＭＨｚ〜５ＧＨｚであり、投入電力は１００ワット〜３０００ワット、好ましくは、２００ワット〜２０００ワットである）を印加することによって、プラズマを生成するとともに、第一直流電源１９４にて直流電力（電圧）を所定の電圧（−５０ボルト〜−１０００ボルト、好ましくは、−１０ボルト〜−５００ボルト）とし、スパッタ成膜を行う。基板１２側には第二直流電源２１により、直流電力（電圧）を所定の電圧（０ボルト〜−５００ボルト、好ましくは−１０ボルト〜−１００ボルト）で基板ホルダー１３に印加する。第一直流電源１９４からの直流電力（第一直流電力）は、高周波電源１９３からの高周波電力印加前から投入しても良く、該高周波電力印加と同時に投入してもよく、該高周波電力印加終了後も引き続き投入されていても良い。

上記第二直流電源２１及び／又はスパッタリング用高周波電源１９からの直流電力及び／又は高周波電力のカソード１０１への投入位置は、カソード１０１の中心点に対して対称に、複数点とすることが好ましい。例えば、カソード１０１の中心点に対して対称な位置を複数の直流電力及び／又は高周波電力の投入位置とすることができる。

永久磁石や電磁石で形成した磁場発生装置１０２は、カソード１０１の背後に位置して配置され、ターゲット１１の表面を磁場１０３に曝すことができる。また、磁場１０３は、基板１２の表面までには、到達していないことが望ましいが、ホウ素化ランタン化合物膜の広域単結晶ドメインを狭めない程度であれば、磁場１０３が基板１２の表面に到達していても良い。

本発明で用いた第一直流電源１９４側に設けた高周波カットフィルタ２４は、別の効果として、第一直流電源１９４を保護することができる。

磁場発生手段１０２のＳ極とＮ極とは、カソード１０３平面に対し、垂直方向において、互いに逆極性として配置することができる。この時は、隣合う磁石は、カソード１０３平面に対し、水平方向において、互いに逆極性とする。また、磁場発生手段１０２のＳ極とＮ極とは、カソード１０３平面に対し、水平方向において、互いに逆極性として配置することも可能である。この時も、隣合う磁石は、カソード１０３平面に対し、水平方向において、互いに逆極性とする。

本発明の好ましい態様においては、磁場発生手段１０２は、カソード１０１又はターゲット１１の表面に対し、水平方向において、揺動運動可能である。

本発明で用いたフィルター２３は、高周波電源１９３からの低周波成分（０．０１ＭＨｚ以下、特に０．００１ＭＨｚ以下の周波数成分）をカットすることができる。

さらに、本発明は、基板１２側の第二直流電源２１からの直流電力（電圧）の基板ホルダー１３への印加によって、単結晶ドメインの平均面積を広くすることができる。この第二直流電力（電圧）は、時間平均で直流成分（グランドに対する直流成分）を持つパルス波形電力であっても良い。

図２において、２０８は、円錐形状の突起２０９（スピント型電子放出ベース部材）を形成したモリブデン膜（カソード電極）２０２と、該モリブデン膜の突起２０９を覆ったＬａＢ₆膜２０３を形成した電子源基板である。２１０は、ガラス基板２０７と、その上の蛍光体膜２０６と、薄膜アルミニウム膜からなるアノード電極２０４とからなる蛍光体基板である。これら電子源基板２０８と蛍光体基板２１０との空間２０４は、真空空間である。カソード電極２０２とアノード電極２０５との間に１００ボルト〜３０００ボルトの直流電圧を印加することによって、ＬａＢ₆膜２０３で覆われたモリブデン膜２０２の突起２０９の先端部からアノード電極２０５に向けて電子ビームが照射され、電子ビームがアノード電極２０５を透過し、そこで蛍光体膜に衝突し、蛍光を発生することができる。

本発明では、電子放出ベース部材として、上述に限定されず、その他に、フォーミングプロセスによるナノスケールギャップを形成した薄膜（ＰｄＯ薄膜、結晶性カーボン薄膜など）を用いたＳＥＤ型電子放出ベース部材であってもよい。

図３は、本発明のフローチャートを示す図である。工程３０１は、電子の照射を受け、これによって蛍光を発する蛍光体膜が設けられている第１ガラス基板を用意する工程である。蛍光体層は、赤色蛍光、緑色蛍光及び青色蛍光を発する３種の蛍光体が配置されている。蛍光体の配置は、赤色蛍光体、緑色蛍光体及び青色蛍光体を走査線と信号線からなるマトリクス配線の信号線方向に直線的に配置されるが、これに限定されるものではない。該ガラス基板には、さらに、電子源からの電子を加速させるためのアノード電極となる導電膜（アルミニウム膜、チタン膜、バリウム膜等）、画素を仕切るためのブラックマトリクス体（例えば、黒色樹脂マトリクス、メタルマトリクスなど）やスペーサ材などを配置することができる。

工程３０２は、第１真空又は減圧空間（以下、「真空」及び「減圧空間」の両方を「真空」と言う）を形成している第１真空チャンバに第１ガラス基板を搬入する工程である。搬入に際し、通常のロードロックチャンバ（図示せず）とゲートバルブ（図示せず）を用いることができる。

工程３０３は、電子放出ベース部材を設けた第２ガラス基板を用意する工程である。この電子放出ベース部材は、等価回路上、走査線と信号線との交点に配置され、マトリクス駆動に供される。電子放出ベース部材は、これ自身で、電子放出効果を有するが、後工程の低仕事関数物質膜により、電気放出効率は、大幅に改善させる。

一区画の電子放出ベース部材は、一区画の蛍光体膜とで一サブ画素を構成する。一赤サブ画素、一緑サブ画素と一青サブ画素との三色画素とで一画素が構成される。本発明では、上記一画素を複数行に沿って複数列配列したマトリクスアレイとすることができる。このマトリクスアレイにおいては、走査線のための金属膜配線（アルミニウム配線、銅配線、銀配線など）と信号線のための金属膜配線（アルミニウム配線、銅配線、銀配線など）が形成されている。

また、本発明で用いる第２ガラス基板は、好ましくは、製造工程中又は表示装置としての動作中において生じる帯電電荷をチャージするための帯電防止膜を設けることができる。この帯電防止膜としては、酸化チタン膜、酸化錫膜、酸化インジウム膜やインジウム・錫酸化物膜（ＩＴＯ膜）などを用いることができる。

また、本発明で用いた第２ガラス基板には、予め、スペーサ材やシール材を設けることも出来る。

工程３０４は、第２真空の第２真空チャンバに前記第２ガラス基板を搬入する。搬入に際し、周知のロードロックチャンバ（図示せず）とゲートバルブ（図示せず）を使用することができる。

工程３０５は、第２真空の第２真空チャンバ内で、第２ガラス基板に図５のマスク５２を設ける工程である。マスク５２は、電子放出ベース部材を含む第１領域を開口し、電子放出ベース部材を含まない第２領域を遮蔽する。このマスク５２を用いて第２ガラス基板をマスクする。

マスク５２としては、ステンレス製マスクやアルミニウム製マスクが好ましく使用されるが、これらに限定されるものではない。

マスク５２は、第２ガラス基板との間を機密に維持するため、真空チャック機構や静電チャック機構を用いることができる。

工程３０６は、第３真空の第３チャンバを用いたスパッタリング装置（図１に図示したマグネトロンスパッタリング装置、高周波ＲＦマグネトロンスパッタリング装置など）を用いて、第２ガラス基板上に、ＬａＢ_６等のボロンランタン化合物膜を設ける工程である。この工程の前で、第２ガラス基板は、ロードロックチャンバ（図示せず）とゲートバルブ（図示せず）とにより真空を維持した状態で、スパッタリング装置に搬入される。

工程３０６により、第２ガラス基板は、その上に、全面、又は、一部に、ＬａＢ_６等のボロンランタン化合物膜が設けられ、この結果、電子放出ベース部材は、低仕事関数物質膜であるＬａＢ_６等のボロンランタン化合物膜により被覆され、マスク５２を第２ガラス基板から離脱させ、取去る。
電子放出ベース部材を含まない第２領域にはＬａＢ_６膜が形成されない。この結果、表示の時に、画素以外での不要電子源となる第２領域のＬａＢ_６膜から発生した電子による不要発光を生じない。このため、これが原因となる表示コントラストの低下やちらつき光の無い高い表示品位の表示を得ることが出来る。
また、本発明は、低仕事関数物質膜として、他に、例えば、ＣｅＢ_６膜、ＢａＬａＢ_６膜やカーボン含有ＬａＢ_６膜などを用いることができる。

工程３０７は、工程３０２の第１ガラス基板と工程３０６の第２ガラス基板とを、夫々、真空状態を維持したまま、第４真空の第４チャンバに搬入させる。第１真空と第３真空と第４真空とは、ゲートバルブ（図示せず）により、真空接続されている。

工程３０８は、第４チャンバ内で、第１ガラス基板と第２ガラス基板とを所定の間隔で対抗配置し、一区画の蛍光体膜と一区画の電子放出ベース部材との位置を正確に一致させ、
シール材を用いてシールする。上記所定の間隔は、予め設けたスペーサ材によって、決定される。スペーサ材は、柱状体であってもよく、板状体であってもよく、所定の間隔毎に配置される。シール材は、予め、第１ガラス基板又は第２ガラス基板に設けられ、第１ガラス基板と第２ガラス基板との間を真空にするためにシールすることができる。シール材は、好ましくは、低融点金属（例えば、イリジウム、錫）や有機樹脂接着剤などを用いることができる。

工程３０８では、第１ガラス基板及び第２ガラス基板は、周知の静電チャックや真空チャックにより保持され、両基板を十分な距離に間隔を空けた状体で、真空ベーク処理を施したり、バリウム、チタンなどのゲッタ材を被着させることができる。この後で、両基板をスペーサ材によって決定される間隔まで接近され、この後で、上述のシール加工処理が施され、真空表示パネルが製造される。

図４は、本発明のブロック図である。４０１は上記工程３０４及び３０５を実行する真空マスク装着チャンバ、４０２は工程３０６を実行するマグネトロンスパッタリング装置、４０３は工程３０７及び３０８を実行する真空組立装置、４０４は及び４０５は第１及び第２ロードロックチャンバ、４０６、４０７、４０８及び４０９はゲートバルブ、４１０はコンピュタ、４１１は演算回路部、４１３は記憶部、４１４、４１５、４１６、４１７、４１８、４１９は制御バスラインである。

上記蛍光体膜を設けた第１ガラス基板は、第２ロードロックチャンバ４０５内に搬入し、該チャンバ４０５内を真空排気後、ゲートバルブ４０９を開放し、蛍光体基板真空搬入のためのチャンバ装置４０３内に搬入される。

電子放出ベース部材を設けた第２ガラス基板は、第１ロードロックチャンバ４０４内に搬入され、該チャンバ４０１内を真空排気後、ゲートバルブ４０６を開放し、第２ガラス基板を真空チャンバ４０１内に位置させる。このチャンバ４０１内で、電子放出ベース部材を含む領域に相当する箇所を開口としたマスク（図５に図示）５２が第２ガラス基板に配置される。

工程３０４終了後、ゲートバルブ４０７を開放し、マスク５２を保持した状態で、第２ガラス基板をマグネトロンスパッタリング装置４０２に搬入させる。マグネトロンスパッタリング装置４０２は、工程３０６を実行し、電子放出ベース部材を含む領域にＬａＢ_６膜を設けることができる。

コンピュータ４１０は、記憶部４２１を有し、前述の工程３０１から３０８までの全工程を制御することができる。記憶部４２１は、ハードディスク媒体、光磁気ディスク媒体、フロッピー（登録商標）ディスク媒体などの記録媒体やフラッシュメモリやＭＲＡＭ等の不揮発性メモリ（記憶媒体）を使用することができ、また、不揮発性メモリからのデータを一時記憶することも出来る。記憶部４２１は、工程３０１から３０８までの全工程を制御する制御プログラムが記憶される。記憶された制御プログラムデータは、演算回路部（ＣＰＵ：中央演算回路）４１１で処理され、これら処理されたデータは、制御バスライン４１３、４１４、４１５、４１６、４１７、４１８、４１９および４２０を通して図示のとおり送信される。

また、本発明は、演算部４１１内に、時間制御部４１２（例えば、電波時計からのクロックを用いた制御信号を発生する）を設けることで、全工程３０１から３０８を精密に制御することができる。

また、本発明では、マグネトロンスパッタリングに使用する磁石ユニットは、一般的に使用されている永久磁石を用いることができる。

また、上記トレイの移動を停止した上でのマグネトロンスパッタリングを行う場合には、基板１２よりやや大きな面積のターゲットを用意し、複数の磁石ユニットを適当な間隔を開けてターゲットの裏面に配置し、これをターゲット面と平行な方向に並進運動させることにより、良好な膜厚均一性と高いターゲット利用率を得ることが出来る。またトレイを移動しながらスパッタリングを行う場合には、基板の移動方向に関しては、基板長さと比べ短い幅のターゲットと磁石ユニットを使用することができる。

図６は、本発明の製造法により得た一例の電子放出素子の模式斜視図である。図６中、６０１はガラス支持基板で、表示を見る側の表示側基板である。６０１は上述した赤色蛍光体、緑色蛍光体及び青色蛍光体からなる三原色蛍光体マトリクスである。本発明は、三原色に限定されず、三原色に、他の色（例えば、補色関係色、橙色、黄緑色等）をさらに加えることができる。６０３は上述したブラックマトリクスである。６０４はアノード電極となるアルミニウム、チタン、バリウム等の金属膜で、３００ボルト〜２０００ボルトの高電圧が印加され、電子ビームを透過する膜厚に設定されている。６０５は真空容器の真空厚を維持するためのスペーサ材である。スペーサ材６０５は、ガラス、セラミック、酸化金属物や金属等で作成される。また、スペーサ材は、図６の如くの柱状物のほか、板状物であってもよい。６０６は背面基板で、ガラス材が好ましいが、セラミック材、酸化金属物材や金属材で形成されてもよい。６０７は絶縁物膜で、酸化ケイ素、酸化チタン、各種絶縁性有機樹脂物で成膜される。６０８は走査線で、各種金属（例えば、アルミニウム、銅、銀等）が用いられる。６０９は信号線で、各種金属（例えば、アルミニウム、銅、銀等）が用いられる。走査線６０８と信号線６０９とは、絶縁物膜６０７によって層間絶縁されている。６１０は電子放出素子が形成されているホールである。ホール６１０内に図２に図示した電子放出素子が配置されている。また、ホール内には、図２に図示したスピント方電子放出素子に限らず、ＳＣＥ型電子放出素子であってもよい。

走査線６０８と信号線６０９は、夫々、走査側駆動回路（図示せず）と信号側駆動回路（図示せず）とによってマトリクス駆動される。このマトリクス駆動は、走査線６０８に、走査信号が印加され、信号線に６０９に、走査信号と同期した画像信号が印加されて、画像が表示される。

Claims (12)

1. 蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、
   電子放出ベース部材を設けた第２基板を用意し、真空又は減圧空間に配する第２工程、
   前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、
   前記第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び
   前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程、
   を有する、ことを特徴とする電子放出素子の製造法。
2. 前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項１記載の製造法。
3. 前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項１記載の製造法。
4. 前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項１記載の製造法。
5. 蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、電子放出ベース部材を設けた第２基板を用意し、真空又は減圧空間に配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する、ことを特徴とする電子放出素子の製造のための記憶媒体。
6. 前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項５記載の記憶媒体。
7. 前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項５記載の記憶媒体。
8. 前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項５記載の記憶媒体。
9. 蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、電子放出ベース部材を設けた第２基板を用意し、真空又は減圧空間に配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する、ことを特徴とする電子放出素子の製造のための記録媒体。
10. 前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項９記載の記録媒体。
11. 前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項９記載の記録媒体。
12. 前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項９記載の記録媒体。

Images