WO2009157088A1 - 電子放出素子の製造法及びそのための記憶媒体又は記録媒体 - Google Patents

電子放出素子の製造法及びそのための記憶媒体又は記録媒体 Download PDF

Info

Publication number
WO2009157088A1
WO2009157088A1 PCT/JP2008/061753 JP2008061753W WO2009157088A1 WO 2009157088 A1 WO2009157088 A1 WO 2009157088A1 JP 2008061753 W JP2008061753 W JP 2008061753W WO 2009157088 A1 WO2009157088 A1 WO 2009157088A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
vacuum
electron emission
base member
reduced pressure
Prior art date
Application number
PCT/JP2008/061753
Other languages
English (en)
French (fr)
Inventor
正樹 栗林
Original Assignee
キヤノンアネルバ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キヤノンアネルバ株式会社 filed Critical キヤノンアネルバ株式会社
Priority to CN200880001000A priority Critical patent/CN101689452A/zh
Priority to PCT/JP2008/061753 priority patent/WO2009157088A1/ja
Priority to JP2008553562A priority patent/JP4428723B2/ja
Priority to US12/369,811 priority patent/US20090325330A1/en
Publication of WO2009157088A1 publication Critical patent/WO2009157088A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/26—Sealing together parts of vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/40—Closing vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/041—Field emission cathodes characterised by the emitter shape
    • H01J2329/0413—Microengineered point emitters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/02—Electrodes other than control electrodes
    • H01J2329/04—Cathode electrodes
    • H01J2329/0407—Field emission cathodes
    • H01J2329/0439—Field emission cathodes characterised by the emitter material
    • H01J2329/0471—Borides

Definitions

  • the present invention relates to a production method for producing a crystalline electron-emitting device by a sputtering method using a target having a sintered body of a low work function substance, particularly a lanthanum boride compound, and a computer storage medium or recording medium therefor.
  • Patent Documents 1, 2, and 3 a thin film of a lanthanum boride compound such as LaB 6 is known as a secondary electron generating film.
  • a crystalline thin film of a lanthanum boride compound using a sputtering method.
  • Patent Document 4 it is also known to use a sintered body of a lanthanum boride compound such as LaB 6 as a target used in the sputtering method.
  • JP-A-1-286228 JP-A-3-232959 Japanese Patent Laid-Open No. 3-101033 JP-A-6-248446
  • the lanthanum boride compound thin film is oxidized when it is exposed to the atmosphere after film formation by a sputtering apparatus.
  • this oxidized lanthanum boride compound thin film is used for an electron-emitting device such as FED (Field Emission Display) or SED (Surface-Conduction Electro-emitter Display), sufficient brightness as a display device is not obtained. Was the current situation.
  • An object of the present invention is to provide an electron-emitting device having sufficient luminance using a lanthanum boride compound thin film.
  • a first substrate having a phosphor disposed thereon is prepared, a first step in which the first substrate is disposed in a vacuum or a reduced pressure space, a second step in which an electron emission base member is disposed on the second substrate, and the second step.
  • the first substrate having undergone the first step and the second substrate having undergone the fourth step are made to face each other while maintaining a vacuum or a reduced pressure space from the step and the fourth step, and the first substrate and the second substrate Seal with a sealing material and vacuum Is a method for producing an electron emission device having a fifth step, to create a vacuum container.
  • the present invention provides a first step of preparing a first substrate on which a phosphor is arranged, and arranging the first substrate in a vacuum or a reduced pressure space, a second step of arranging an electron emission base member on the second substrate, and the second step.
  • a third step in which a first region including the electron emission base member is opened and a mask that shields a second region including the electron emission base member is disposed in a state in which a vacuum or a reduced pressure space is maintained.
  • a crystalline thin film of a lanthanum boride compound such as LaB 6 can be sealed in a vacuum vessel without being oxidized, thereby realizing a high-luminance display device.
  • FIG. 1 It is a schematic diagram which shows the 1st example of the magnetron sputtering apparatus used for the manufacturing method of the thin film of this invention. It is a schematic sectional drawing of the electron generator of this invention. It is a flowchart figure of this invention. It is a block diagram of the present invention. It is a top view of the mask used by this invention. It is a model perspective view of the electron-emitting element manufactured by this invention.
  • Substrate preparation chamber 4 Take-out chamber 5, 51, 52, 53, 54, 55 Gate valve 11 Target 12 Substrate 13, 15, 42, 43 Substrate holder 14 Sputtering gas introduction system 16 Heating mechanism 17 Plasma electrode 18 Gas source introduction system for plasma source 19 High frequency power supply system for sputtering 191, 221, 502 Blocking capacitor 192, 222, 503 Matching circuit 193, 223, 504 High frequency power supply 194 DC power supply for sputtering (first DC bias power supply) 20 (For annealing) Substrate bias power supply (third DC power supply) 21 Substrate bias power supply (second DC power supply) 22 High frequency power supply system for plasma source 23, 501 Low frequency cut filter for cutting low frequency component from high frequency power supply 193 24 High frequency cut filter 101 Cathode 102 Magnetic field generator 103 Magnetic field region 201, 207 Glass substrate 202 Cathode electrode 203 LaB 6 thin film 204 Vacuum space 205 An
  • FIG. 1 is a schematic view showing a first example of a magnetron sputtering apparatus used in the method for producing a thin film of the present invention.
  • 1 is a first container
  • 2 is a second container (annealing unit) vacuum-connected to the first container
  • 3 is a substrate preparation chamber
  • 4 is a take-out chamber
  • 5 is a gate valve
  • 11 is a sputtering target
  • 12 is a substrate.
  • 13 is a substrate holder (first substrate holder) for holding the substrate 12
  • 14 is a sputtering gas introduction system
  • 15 is a substrate holder (second substrate holder)
  • 16 is a heating mechanism
  • 17 is a plasma electrode
  • 18 is plasma.
  • Source gas introduction system 19 is a sputtering high frequency power supply system
  • 101 is a cathode to which the target 11 can be attached
  • 102 is a magnetic field generator
  • 103 is a magnetic field region
  • 191 is a blocking capacitor
  • 192 is a matching circuit
  • 193 is a high frequency power supply
  • 194 is a sputtering bias power source
  • 20 is a substrate bias power source (third DC power source) (for annealing)
  • 21 is a substrate via.
  • a power source (second DC power source), 22 is a high frequency power source system for plasma source, 221 is a blocking capacitor, 222 is a matching circuit, 223 is a high frequency power source, 23 is a low frequency component from the high frequency power source 193, and This is a low-frequency cut filter (filter).
  • Reference numeral 24 denotes a high-frequency cut filter that cuts high-frequency components (for example, high-frequency components such as 1 KHz or higher, particularly 1 MHz) included in DC power from the DC power sources 21 and 194.
  • a target 11 containing a boron atom (B) such as LaB 6 and a lanthanum atom (La) is used.
  • the substrate 12 is placed on the holder 13 in the first container 1, the substrate 12 is opposed to the cathode 101, and the container is evacuated and heated (heated to a temperature during subsequent sputtering). Heating is performed by the heating mechanism 16. Then, after introducing a plasma source gas (helium gas, argon gas, krypton gas, xenon gas) from the sputtering gas introduction system 14 to a predetermined pressure (0.01 Pa to 50 Pa, preferably 0.1 Pa to 10 Pa). Then, film formation is started using the sputtering power source 19.
  • a plasma source gas helium gas, argon gas, krypton gas, xenon gas
  • high frequency power (frequency is 0.1 MHz to 10 GHz, preferably 1 MHz to 5 GHz, input power is 100 watts to 3000 watts, preferably 200 watts to 2000 watts) is applied from the high frequency power source 193.
  • plasma is generated, and DC power (voltage) is set to a predetermined voltage ( ⁇ 50 volts to ⁇ 1000 volts, preferably ⁇ 10 volts to ⁇ 500 volts) by the first direct current power supply 194 to form a sputter film. I do.
  • a DC power (voltage) is applied to the substrate holder 13 at a predetermined voltage (0 to ⁇ 500 volts, preferably ⁇ 10 to ⁇ 100 volts) from the second DC power source 21 on the substrate 12 side.
  • the direct current power (first direct current power) from the first direct current power supply 194 may be input before the high frequency power from the high frequency power supply 193 is applied, or may be input simultaneously with the application of the high frequency power. It may be continued after the end.
  • the positions at which the DC power and / or high-frequency power from the second DC power supply 21 and / or the sputtering high-frequency power supply 19 are input to the cathode 101 are preferably a plurality of points symmetrical to the center point of the cathode 101.
  • a position symmetric with respect to the center point of the cathode 101 can be set as a plurality of direct current power and / or high frequency power input positions.
  • the magnetic field generator 102 formed of a permanent magnet or an electromagnet is disposed behind the cathode 101 and can expose the surface of the target 11 to the magnetic field 103. Further, it is desirable that the magnetic field 103 does not reach the surface of the substrate 12, but the magnetic field 103 reaches the surface of the substrate 12 as long as the wide single crystal domain of the lanthanum boride compound film is not narrowed. You may do it.
  • the high frequency cut filter 24 provided on the first DC power supply 194 side used in the present invention can protect the first DC power supply 194 as another effect.
  • the S pole and the N pole of the magnetic field generating means 102 can be arranged with opposite polarities in the direction perpendicular to the plane of the cathode 103. At this time, adjacent magnets have opposite polarities in the horizontal direction with respect to the plane of the cathode 103. In addition, the S pole and the N pole of the magnetic field generating means 102 can be disposed with opposite polarities in the horizontal direction with respect to the plane of the cathode 103. Also at this time, adjacent magnets have opposite polarities in the horizontal direction with respect to the plane of the cathode 103.
  • the magnetic field generating means 102 can swing in the horizontal direction with respect to the surface of the cathode 101 or the target 11.
  • the filter 23 used in the present invention can cut low frequency components (frequency components of 0.01 MHz or less, particularly 0.001 MHz or less) from the high frequency power source 193.
  • the average area of the single crystal domain can be widened by applying DC power (voltage) from the second DC power supply 21 on the substrate 12 side to the substrate holder 13.
  • the second DC power (voltage) may be pulse waveform power having a DC component (DC component with respect to the ground) on a time average.
  • reference numeral 208 denotes an electron source in which a molybdenum film (cathode electrode) 202 on which a conical protrusion 209 (Spindt type electron emission base member) is formed and a LaB 6 film 203 covering the protrusion 209 of the molybdenum film is formed. It is a substrate.
  • a phosphor substrate 210 includes a glass substrate 207, a phosphor film 206 thereon, and an anode electrode 204 made of a thin aluminum film.
  • a space 204 between the electron source substrate 208 and the phosphor substrate 210 is a vacuum space.
  • the electron emission base member is not limited to the above, but is an SED type electron emission base member using a thin film (PdO thin film, crystalline carbon thin film, etc.) in which a nanoscale gap is formed by a forming process. May be.
  • a thin film PdO thin film, crystalline carbon thin film, etc.
  • FIG. 3 shows a flowchart of the present invention.
  • Step 301 is a step of preparing a first glass substrate provided with a phosphor film that emits fluorescence by receiving electron irradiation.
  • the phosphor layer three kinds of phosphors emitting red fluorescence, green fluorescence and blue fluorescence are arranged.
  • the arrangement of the phosphors is not limited to this, although the red phosphor, the green phosphor, and the blue phosphor are linearly arranged in the signal line direction of the matrix wiring composed of the scanning lines and the signal lines.
  • the glass substrate further includes a conductive film (aluminum film, titanium film, barium film, etc.) serving as an anode electrode for accelerating electrons from an electron source, and a black matrix body (for example, a black resin matrix) for partitioning pixels. , Metal matrix, etc.) and spacer material can be disposed.
  • a conductive film aluminum film, titanium film, barium film, etc.
  • a black matrix body for example, a black resin matrix
  • spacer material can be disposed.
  • Step 302 is a step of bringing the first glass substrate into a first vacuum chamber in which a first vacuum or reduced pressure space (hereinafter, both “vacuum” and “reduced pressure space” are referred to as “vacuum”) is formed.
  • a first vacuum or reduced pressure space hereinafter, both “vacuum” and “reduced pressure space” are referred to as “vacuum”.
  • a normal load lock chamber not shown
  • a gate valve not shown
  • Step 303 is a step of preparing a second glass substrate provided with an electron emission base member.
  • the electron emission base member is disposed at the intersection of the scanning line and the signal line on the equivalent circuit, and is used for matrix driving. Although the electron emission base member itself has an electron emission effect, the electron emission efficiency is greatly improved by the low work function material film in the subsequent process.
  • the one-section electron emission base member constitutes one sub-pixel with the one-section phosphor film.
  • One pixel is composed of three color pixels of one red subpixel, one green subpixel, and one blue subpixel.
  • a matrix array in which the one pixel is arranged in a plurality of columns along a plurality of rows can be provided.
  • metal film wiring (aluminum wiring, copper wiring, silver wiring, etc.) for scanning lines and metal film wiring (aluminum wiring, copper wiring, silver wiring, etc.) for signal lines are formed. .
  • the second glass substrate used in the present invention can preferably be provided with an antistatic film for charging a charge generated during the manufacturing process or during the operation as a display device.
  • an antistatic film a titanium oxide film, a tin oxide film, an indium oxide film, an indium / tin oxide film (ITO film), or the like can be used.
  • a spacer material or a sealing material can be provided in advance on the second glass substrate used in the present invention.
  • Step 304 carries the second glass substrate into a second vacuum chamber of a second vacuum.
  • a known load lock chamber (not shown) and a gate valve (not shown) can be used for loading.
  • Step 305 is a step of providing the mask 52 of FIG. 5 on the second glass substrate in the second vacuum chamber of the second vacuum.
  • the mask 52 opens the first region including the electron emission base member and shields the second region not including the electron emission base member.
  • the second glass substrate is masked using this mask 52.
  • a stainless steel mask or an aluminum mask is preferably used, but is not limited thereto.
  • the mask 52 can use a vacuum chuck mechanism or an electrostatic chuck mechanism in order to maintain confidentiality with the second glass substrate.
  • Step 306 uses a sputtering apparatus (such as a magnetron sputtering apparatus or a high-frequency RF magnetron sputtering apparatus shown in FIG. 1) using a third chamber of a third vacuum, and boron lanthanum such as LaB 6 on the second glass substrate.
  • a sputtering apparatus such as a magnetron sputtering apparatus or a high-frequency RF magnetron sputtering apparatus shown in FIG. 1
  • boron lanthanum such as LaB 6
  • the second glass substrate is provided with a boron lanthanum compound film such as LaB 6 on the entire surface or a part of the second glass substrate.
  • the electron emission base member is a low work function material film.
  • the mask 52 is detached from the second glass substrate and removed.
  • the LaB 6 film is not formed in the second region not including the electron emission base member.
  • unnecessary light emission due to electrons generated from the LaB 6 film in the second region which is an unnecessary electron source other than the pixels, does not occur during display. For this reason, it is possible to obtain a display with high display quality without display contrast reduction and flickering light.
  • a CeB 6 film, a BaLaB 6 film, a carbon-containing LaB 6 film, or the like can be used as the low work function material film.
  • Step 307 carries the first glass substrate of Step 302 and the second glass substrate of Step 306 into the fourth chamber of the fourth vacuum while maintaining the vacuum state.
  • the first vacuum, the third vacuum, and the fourth vacuum are vacuum-connected by a gate valve (not shown).
  • the first glass substrate and the second glass substrate are opposed to each other at a predetermined interval in the fourth chamber, and the positions of the phosphor film in one section and the electron emission base member in the section are precisely matched.
  • Seal with sealant The predetermined interval is determined by a spacer material provided in advance.
  • the spacer material may be a columnar body or a plate-shaped body, and is arranged at predetermined intervals.
  • the sealing material is provided in advance on the first glass substrate or the second glass substrate, and can be sealed to create a vacuum between the first glass substrate and the second glass substrate.
  • a low-melting-point metal for example, iridium or tin
  • an organic resin adhesive can be preferably used as the sealing material.
  • step 308 the first glass substrate and the second glass substrate are held by a well-known electrostatic chuck or vacuum chuck, and the two substrates are subjected to a vacuum baking process with a sufficient distance between them, or barium. A getter material such as titanium can be applied. Thereafter, the two substrates are brought close to an interval determined by the spacer material, and thereafter, the above-described sealing process is performed to manufacture a vacuum display panel.
  • FIG. 4 is a block diagram of the present invention.
  • 401 is a vacuum mask mounting chamber for performing steps 304 and 305
  • 402 is a magnetron sputtering apparatus for performing step 306
  • 403 is a vacuum assembly apparatus for performing steps 307 and 308,
  • 404 and 405 are first and second loads.
  • Lock chambers 406, 407, 408, and 409 are gate valves
  • 410 is a computer
  • 411 is an arithmetic circuit unit
  • 413 is a storage unit
  • 414, 415, 416, 417, 418, and 419 are control bus lines.
  • the first glass substrate provided with the phosphor film is carried into the second load lock chamber 405, the chamber 405 is evacuated, the gate valve 409 is opened, and a chamber device for carrying in the phosphor substrate in a vacuum. It is carried into 403.
  • the second glass substrate provided with the electron emission base member is carried into the first load lock chamber 404, the inside of the chamber 401 is evacuated, the gate valve 406 is opened, and the second glass substrate is placed in the vacuum chamber 401. Position.
  • a mask (shown in FIG. 5) 52 having an opening corresponding to a region including the electron emission base member is disposed on the second glass substrate.
  • the second glass substrate is carried into the magnetron sputtering apparatus 402 with the gate valve 407 opened and the mask 52 held.
  • the magnetron sputtering apparatus 402 can perform step 306 and provide a LaB 6 film in a region including the electron emission base member.
  • the computer 410 has a storage unit 421 and can control all the steps 301 to 308 described above.
  • the storage unit 421 can use a recording medium such as a hard disk medium, a magneto-optical disk medium, and a floppy (registered trademark) disk medium, or a nonvolatile memory (storage medium) such as a flash memory or an MRAM.
  • the data from can also be temporarily stored.
  • the storage unit 421 stores a control program that controls all the steps from step 301 to step 308.
  • the stored control program data is processed by an arithmetic circuit unit (CPU: central processing circuit) 411, and the processed data is illustrated through control bus lines 413, 414, 415, 416, 417, 418, 419 and 420. It is transmitted as follows.
  • CPU central processing circuit
  • a time control unit 412 for example, generating a control signal using a clock from a radio clock
  • all the steps 301 to 308 can be precisely controlled. it can.
  • a generally used permanent magnet can be used as the magnet unit used for magnetron sputtering.
  • FIG. 6 is a schematic perspective view of an example of an electron-emitting device obtained by the manufacturing method of the present invention.
  • reference numeral 601 denotes a glass support substrate, which is a display-side substrate on the display viewing side.
  • Reference numeral 601 denotes a three-primary color phosphor matrix composed of the above-described red phosphor, green phosphor and blue phosphor.
  • the present invention is not limited to the three primary colors, and other colors (for example, complementary color-related colors, orange, yellowish green, etc.) can be added to the three primary colors.
  • Reference numeral 603 denotes the black matrix described above.
  • Reference numeral 604 denotes a metal film such as aluminum, titanium, or barium that serves as an anode electrode, and is set to a film thickness that transmits a high voltage of 300 to 2000 volts and transmits an electron beam.
  • Reference numeral 605 denotes a spacer material for maintaining the vacuum thickness of the vacuum vessel.
  • the spacer material 605 is made of glass, ceramic, metal oxide, metal, or the like. Further, the spacer material may be a plate-like object in addition to the columnar object as shown in FIG.
  • Reference numeral 606 denotes a back substrate, which is preferably a glass material, but may be formed of a ceramic material, a metal oxide material, or a metal material.
  • Reference numeral 607 denotes an insulating film, which is formed of silicon oxide, titanium oxide, and various insulating organic resin materials.
  • Reference numeral 608 denotes a scanning line, and various metals (for example, aluminum, copper, silver, etc.) are used.
  • Reference numeral 609 denotes a signal line, and various metals (for example, aluminum, copper, silver, etc.) are used.
  • the scanning line 608 and the signal line 609 are interlayer-insulated by an insulating film 607.
  • Reference numeral 610 denotes a hole in which an electron-emitting device is formed. In the hole 610, the electron-emitting device shown in FIG. Further, the hole is not limited to the Spindt-type electron-emitting device shown in FIG. 2, but may be an SCE-type electron-emitting device.
  • the scanning line 608 and the signal line 609 are matrix driven by a scanning side driving circuit (not shown) and a signal side driving circuit (not shown), respectively.
  • a scanning signal is applied to the scanning line 608, and an image signal synchronized with the scanning signal is applied to the signal line 609 to display an image.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

ホウ素化ランタン化合物薄膜を用いた高輝度電子放出素子の製造方法と装置である。電子放出ベース部材が配された第２基板に電子放出ベース部材領域を開口し他領域を遮蔽したマスクを適用して、低仕事関数物質ターゲットのスパッタ粒子をスパッタ堆積させる。スパッタ堆積された第２基板と蛍光体を配した第１基板とをシール材でシールして真空容器を作成している。その作成工程中、一貫して第１と第２の基板を真空中又は減圧中に維持している。

Description

電子放出素子の製造法及びそのための記憶媒体又は記録媒体
　本発明は、低仕事関数物質、特に、ホウ素化ランタン化合物の焼結体を有するターゲットを用いたスパッタリング法により結晶性電子放出素子を製造する製造法及びそのためのコンピュター用記憶媒体又は記録媒体に関する。
　特許文献１，２及び３に記載されているとおり、二次電子発生膜として、ＬａＢ6などのホウ素化ランタン化合物の薄膜が知られている。また、特許文献１，２及び３に記載されているとおり、スパッタリング法を用いてホウ素化ランタン化合物の結晶性薄膜を成膜することも知られている。さらに、特許文献４に記載されているとおり、上記スパッタリング法で用いるターゲットとして、ＬａＢ6などのホウ素化ランタン化合物の焼結体を用いることも知られている。
特開平１－２８６２２８号公報 特開平３－２３２９５９号公報 特開平３－１０１０３３号公報 特開平６－２４８４４６号公報
　しかしながら、ホウ素化ランタン化合物薄膜は、スパッタリング装置による成膜後、大気に曝されると、酸化される。この酸化されたホウ素化ランタン化合物薄膜をＦＥＤ（Ｆｉｅｌｄ　Ｅｍｉｓｓｉｏｎ　Ｄｉｓｐｌａｙ）やＳＥＤ（Ｓｕｒｆａｃｅ－Ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などの電子放出素子に用いた場合には、表示装置として十分な輝度が得られていないのが現状であった。
　本発明の目的は、ホウ素化ランタン化合物薄膜を用いた、十分な輝度の電子放出素子を提供することにある。
　本発明は、第一に、蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、前記第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程、を有する電子放出素子の製造法である。
　本発明は、第二に、蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する電子放出素子の製造のための記憶媒体又は記録媒体である。
　本発明によれば、ＬａＢ6などのホウ素化ランタン化合物の結晶性薄膜を酸化させずに、真空容器に封止することができ、これにより高輝度の表示装置を実現できる。
本発明の薄膜の製造法に用いるマグネトロンスパッタリング装置の第１の例を示す模式図である。 本発明の電子発生装置の概略断面図である。 本発明のフローチャート図である。 本発明のブロック図である。 本発明で用いたマスクの平面図である。 本発明で製造した電子放出素子の模式斜視図である。
符号の説明
　　１　第一容器
　　２　第二容器
　　３　基板仕込室
　　４　取り出し室
　　５、５１、５２、５３、５４、５５　ゲートバルブ
　　１１　ターゲット
　　１２　基板
　　１３、１５、４２、４３　基板ホルダー
　　１４　スパッタガス導入系
　　１６　加熱機構
　　１７　プラズマ電極
　　１８　プラズマソース用ガス導入系
　　１９　スパッタリング用高周波電源系
　　１９１、２２１、５０２　ブロッキングコンデンサ
　　１９２、２２２、５０３　整合回路
　　１９３、２２３、５０４　高周波電源
　　１９４　スパッタリング用直流電源（第一直流バイアス電源）
　　２０　（アニール用）基板バイアス電源（第三直流電源）
　　２１　基板バイアス電源（第二直流電源）
　　２２　プラズマソース用高周波電源系
　　２３、５０１　高周波電源１９３からの低周波成分をカットする低周波カットフィルター
　　２４　高周波カットフィルター
　　１０１　カソード
　　１０２　磁場発生装置
　　１０３　磁場領域
　　２０１、２０７　ガラス基板
　　２０２　カソード電極
　　２０３　ＬａＢ6薄膜
　　２０４　真空空間
　　２０５　アノード電極
　　２０６　蛍光体膜
　　２０８　電子源基板
　　２０９　突起
　　２１０　蛍光体基板
　　２１１　直流電源
　　４０１　真空マスク装着装置
　　４０２　マグネトロンスパッタリング装置
　　４０３　真空組立装置
　　４０４　第１ロードロックチャンバ
　　４０５　４０６　４０７　４０８　４０９　ゲートバルブ　
　　４１０　コンピュタ
　　４１１　演算回路部
　　４１３、４１４，４１５，４１６，４１７，４１８、４１９、４２０　制御バスライン
　　４２１　記憶部
　　４１２　時間制御部　
　　５１　　マスク開口部
　　５２　　マスク
　　６０１　表示側基板
　　６０２　三原色蛍光体マトリクス
　　６０３　ブラックマトリクス
　　６０４　アノード電極
　　６０５　スペーサ材
　　６０６　背面基板
　　６０７　絶縁物膜
　　６０８　走査線
　　６０９　信号線
　　６１０　電子放出素子を内部に配置したホール
　図１は、本発明の薄膜の製造法に用いるマグネトロンスパッタリング装置の第１の例を示す模式図である。１は第一容器、２は第一容器１と真空接続された第二容器（アニールユニット）、３は基板仕込室、４は取り出し室、５はゲートバルブ、１１はスパッタリング用ターゲット、１２は基板、１３は基板１２を保持するための基板ホルダー（第一基板ホルダー）、１４はスパッタガス導入系、１５は基板ホルダー（第二基板ホルダー）、１６は加熱機構、１７はプラズマ電極、１８はプラズマソース用ガス導入系、１９はスパッタリング用高周波電源系、１０１はターゲット１１を取り付け可能なカソード、１０２は磁場発生装置、１０３は磁場領域、１９１はブロッキングコンデンサ、１９２は整合回路、１９３は高周波電源、１９４はスパッタ用バイアス電源、２０は（アニール用）基板バイアス電源（第三直流電源）、２１は基板バイアス電源（第二直流電源）、２２はプラズマソース用高周波電源系、２２１はブロッキングコンデンサ、２２２は整合回路、２２３は高周波電源、２３は高周波電源１９３からの低周波成分をカットし、高周波成分電力とする低周波カットフィルター（フィルター）である。２４は、直流電源２１及び１９４からの直流電力中に含まれる高周波成分（例えば１ＫＨｚ以上、特に、１ＭＨｚのような高周波成分）をカットする高周波カットフィルターである。
　本発明においては、ＬａＢ6などのホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有するターゲット１１が用いられる。
　第一容器１内のホルダー１３上に基板１２を置いて、基板１２をカソード１０１に対向させ、容器内の真空排気及び加熱（後のスパッタリング時の温度まで昇温する）を施す。加熱は、加熱機構１６によって実施される。次いで、スパッタリングガス導入系１４よりプラズマソースガス（ヘリウムガス、アルゴンガス、クリプトンガス、キセノンガス）を導入して所定の圧力（０．０１Ｐａ～５０Ｐａ、好ましくは、０．１Ｐａ～１０Ｐａ）とした後、スパッタ電源１９を用いて成膜を開始する。
　次いで、高周波電源１９３から高周波電力（周波数は０．１ＭＨｚ～１０ＧＨｚ、好ましくは、１ＭＨｚ～５ＧＨｚであり、投入電力は１００ワット～３０００ワット、好ましくは、２００ワット～２０００ワットである）を印加することによって、プラズマを生成するとともに、第一直流電源１９４にて直流電力（電圧）を所定の電圧（－５０ボルト～－１０００ボルト、好ましくは、－１０ボルト～－５００ボルト）とし、スパッタ成膜を行う。基板１２側には第二直流電源２１により、直流電力（電圧）を所定の電圧（０ボルト～－５００ボルト、好ましくは－１０ボルト～－１００ボルト）で基板ホルダー１３に印加する。第一直流電源１９４からの直流電力（第一直流電力）は、高周波電源１９３からの高周波電力印加前から投入しても良く、該高周波電力印加と同時に投入してもよく、該高周波電力印加終了後も引き続き投入されていても良い。
　上記第二直流電源２１及び／又はスパッタリング用高周波電源１９からの直流電力及び／又は高周波電力のカソード１０１への投入位置は、カソード１０１の中心点に対して対称に、複数点とすることが好ましい。例えば、カソード１０１の中心点に対して対称な位置を複数の直流電力及び／又は高周波電力の投入位置とすることができる。
　永久磁石や電磁石で形成した磁場発生装置１０２は、カソード１０１の背後に位置して配置され、ターゲット１１の表面を磁場１０３に曝すことができる。また、磁場１０３は、基板１２の表面までには、到達していないことが望ましいが、ホウ素化ランタン化合物膜の広域単結晶ドメインを狭めない程度であれば、磁場１０３が基板１２の表面に到達していても良い。
　本発明で用いた第一直流電源１９４側に設けた高周波カットフィルタ２４は、別の効果として、第一直流電源１９４を保護することができる。
　磁場発生手段１０２のＳ極とＮ極とは、カソード１０３平面に対し、垂直方向において、互いに逆極性として配置することができる。この時は、隣合う磁石は、カソード１０３平面に対し、水平方向において、互いに逆極性とする。また、磁場発生手段１０２のＳ極とＮ極とは、カソード１０３平面に対し、水平方向において、互いに逆極性として配置することも可能である。この時も、隣合う磁石は、カソード１０３平面に対し、水平方向において、互いに逆極性とする。
　本発明の好ましい態様においては、磁場発生手段１０２は、カソード１０１又はターゲット１１の表面に対し、水平方向において、揺動運動可能である。
　本発明で用いたフィルター２３は、高周波電源１９３からの低周波成分（０．０１ＭＨｚ以下、特に０．００１ＭＨｚ以下の周波数成分）をカットすることができる。
　さらに、本発明は、基板１２側の第二直流電源２１からの直流電力（電圧）の基板ホルダー１３への印加によって、単結晶ドメインの平均面積を広くすることができる。この第二直流電力（電圧）は、時間平均で直流成分（グランドに対する直流成分）を持つパルス波形電力であっても良い。
図２において、２０８は、円錐形状の突起２０９（スピント型電子放出ベース部材）を形成したモリブデン膜（カソード電極）２０２と、該モリブデン膜の突起２０９を覆ったＬａＢ6膜２０３を形成した電子源基板である。２１０は、ガラス基板２０７と、その上の蛍光体膜２０６と、薄膜アルミニウム膜からなるアノード電極２０４とからなる蛍光体基板である。これら電子源基板２０８と蛍光体基板２１０との空間２０４は、真空空間である。カソード電極２０２とアノード電極２０５との間に１００ボルト～３０００ボルトの直流電圧を印加することによって、ＬａＢ6膜２０３で覆われたモリブデン膜２０２の突起２０９の先端部からアノード電極２０５に向けて電子ビームが照射され、電子ビームがアノード電極２０５を透過し、そこで蛍光体膜に衝突し、蛍光を発生することができる。
　本発明では、電子放出ベース部材として、上述に限定されず、その他に、フォーミングプロセスによるナノスケールギャップを形成した薄膜（ＰｄＯ薄膜、結晶性カーボン薄膜など）を用いたＳＥＤ型電子放出ベース部材であってもよい。
　図３は、本発明のフローチャートを示す図である。工程３０１は、電子の照射を受け、これによって蛍光を発する蛍光体膜が設けられている第１ガラス基板を用意する工程である。蛍光体層は、赤色蛍光、緑色蛍光及び青色蛍光を発する３種の蛍光体が配置されている。蛍光体の配置は、赤色蛍光体、緑色蛍光体及び青色蛍光体を走査線と信号線からなるマトリクス配線の信号線方向に直線的に配置されるが、これに限定されるものではない。該ガラス基板には、さらに、電子源からの電子を加速させるためのアノード電極となる導電膜（アルミニウム膜、チタン膜、バリウム膜等）、画素を仕切るためのブラックマトリクス体（例えば、黒色樹脂マトリクス、メタルマトリクスなど）やスペーサ材などを配置することができる。
　工程３０２は、第１真空又は減圧空間（以下、「真空」及び「減圧空間」の両方を「真空」と言う）を形成している第１真空チャンバに第１ガラス基板を搬入する工程である。搬入に際し、通常のロードロックチャンバ（図示せず）とゲートバルブ（図示せず）を用いることができる。
　工程３０３は、電子放出ベース部材を設けた第２ガラス基板を用意する工程である。この電子放出ベース部材は、等価回路上、走査線と信号線との交点に配置され、マトリクス駆動に供される。電子放出ベース部材は、これ自身で、電子放出効果を有するが、後工程の低仕事関数物質膜により、電気放出効率は、大幅に改善させる。
　一区画の電子放出ベース部材は、一区画の蛍光体膜とで一サブ画素を構成する。一赤サブ画素、一緑サブ画素と一青サブ画素との三色画素とで一画素が構成される。本発明では、上記一画素を複数行に沿って複数列配列したマトリクスアレイとすることができる。このマトリクスアレイにおいては、走査線のための金属膜配線（アルミニウム配線、銅配線、銀配線など）と信号線のための金属膜配線（アルミニウム配線、銅配線、銀配線など）が形成されている。
　また、本発明で用いる第２ガラス基板は、好ましくは、製造工程中又は表示装置としての動作中において生じる帯電電荷をチャージするための帯電防止膜を設けることができる。この帯電防止膜としては、酸化チタン膜、酸化錫膜、酸化インジウム膜やインジウム・錫酸化物膜（ＩＴＯ膜）などを用いることができる。
　また、本発明で用いた第２ガラス基板には、予め、スペーサ材やシール材を設けることも出来る。
　工程３０４は、第２真空の第２真空チャンバに前記第２ガラス基板を搬入する。搬入に際し、周知のロードロックチャンバ（図示せず）とゲートバルブ（図示せず）を使用することができる。
　工程３０５は、第２真空の第２真空チャンバ内で、第２ガラス基板に図５のマスク５２を設ける工程である。マスク５２は、電子放出ベース部材を含む第１領域を開口し、電子放出ベース部材を含まない第２領域を遮蔽する。このマスク５２を用いて第２ガラス基板をマスクする。
　マスク５２としては、ステンレス製マスクやアルミニウム製マスクが好ましく使用されるが、これらに限定されるものではない。
　マスク５２は、第２ガラス基板との間を機密に維持するため、真空チャック機構や静電チャック機構を用いることができる。
　工程３０６は、第３真空の第３チャンバを用いたスパッタリング装置（図１に図示したマグネトロンスパッタリング装置、高周波ＲＦマグネトロンスパッタリング装置など）を用いて、第２ガラス基板上に、ＬａＢ６等のボロンランタン化合物膜を設ける工程である。この工程の前で、第２ガラス基板は、ロードロックチャンバ（図示せず）とゲートバルブ（図示せず）とにより真空を維持した状態で、スパッタリング装置に搬入される。
　工程３０６により、第２ガラス基板は、その上に、全面、又は、一部に、ＬａＢ６等のボロンランタン化合物膜が設けられ、この結果、電子放出ベース部材は、低仕事関数物質膜であるＬａＢ６等のボロンランタン化合物膜により被覆され、マスク５２を第２ガラス基板から離脱させ、取去る。
　電子放出ベース部材を含まない第２領域にはＬａＢ６膜が形成されない。この結果、表示の時に、画素以外での不要電子源となる第２領域のＬａＢ６膜から発生した電子による不要発光を生じない。このため、これが原因となる表示コントラストの低下やちらつき光の無い高い表示品位の表示を得ることが出来る。　
　また、本発明は、低仕事関数物質膜として、他に、例えば、ＣｅＢ６膜、ＢａＬａＢ６膜やカーボン含有ＬａＢ６膜などを用いることができる。
　工程３０７は、工程３０２の第１ガラス基板と工程３０６の第２ガラス基板とを、夫々、真空状態を維持したまま、第４真空の第４チャンバに搬入させる。第１真空と第３真空と第４真空とは、ゲートバルブ（図示せず）により、真空接続されている。
　工程３０８は、第４チャンバ内で、第１ガラス基板と第２ガラス基板とを所定の間隔で対抗配置し、一区画の蛍光体膜と一区画の電子放出ベース部材との位置を正確に一致させ、
シール材を用いてシールする。上記所定の間隔は、予め設けたスペーサ材によって、決定される。スペーサ材は、柱状体であってもよく、板状体であってもよく、所定の間隔毎に配置される。シール材は、予め、第１ガラス基板又は第２ガラス基板に設けられ、第１ガラス基板と第２ガラス基板との間を真空にするためにシールすることができる。シール材は、好ましくは、低融点金属（例えば、イリジウム、錫）や有機樹脂接着剤などを用いることができる。
　工程３０８では、第１ガラス基板及び第２ガラス基板は、周知の静電チャックや真空チャックにより保持され、両基板を十分な距離に間隔を空けた状体で、真空ベーク処理を施したり、バリウム、チタンなどのゲッタ材を被着させることができる。この後で、両基板をスペーサ材によって決定される間隔まで接近され、この後で、上述のシール加工処理が施され、真空表示パネルが製造される。
　図４は、本発明のブロック図である。４０１は上記工程３０４及び３０５を実行する真空マスク装着チャンバ、４０２は工程３０６を実行するマグネトロンスパッタリング装置、４０３は工程３０７及び３０８を実行する真空組立装置、４０４は及び４０５は第１及び第２ロードロックチャンバ、４０６、４０７、４０８及び４０９はゲートバルブ、４１０はコンピュタ、４１１は演算回路部、４１３は記憶部、４１４、４１５、４１６、４１７、４１８、４１９は制御バスラインである。
　上記蛍光体膜を設けた第１ガラス基板は、第２ロードロックチャンバ４０５内に搬入し、該チャンバ４０５内を真空排気後、ゲートバルブ４０９を開放し、蛍光体基板真空搬入のためのチャンバ装置４０３内に搬入される。
　電子放出ベース部材を設けた第２ガラス基板は、第１ロードロックチャンバ４０４内に搬入され、該チャンバ４０１内を真空排気後、ゲートバルブ４０６を開放し、第２ガラス基板を真空チャンバ４０１内に位置させる。このチャンバ４０１内で、電子放出ベース部材を含む領域に相当する箇所を開口としたマスク（図５に図示）５２が第２ガラス基板に配置される。
　工程３０４終了後、ゲートバルブ４０７を開放し、マスク５２を保持した状態で、第２ガラス基板をマグネトロンスパッタリング装置４０２に搬入させる。マグネトロンスパッタリング装置４０２は、工程３０６を実行し、電子放出ベース部材を含む領域にＬａＢ６膜を設けることができる。
　コンピュータ４１０は、記憶部４２１を有し、前述の工程３０１から３０８までの全工程を制御することができる。記憶部４２１は、ハードディスク媒体、光磁気ディスク媒体、フロッピー（登録商標）ディスク媒体などの記録媒体やフラッシュメモリやＭＲＡＭ等の不揮発性メモリ（記憶媒体）を使用することができ、また、不揮発性メモリからのデータを一時記憶することも出来る。記憶部４２１は、工程３０１から３０８までの全工程を制御する制御プログラムが記憶される。記憶された制御プログラムデータは、演算回路部（ＣＰＵ：中央演算回路）４１１で処理され、これら処理されたデータは、制御バスライン４１３、４１４、４１５、４１６、４１７、４１８、４１９および４２０を通して図示のとおり送信される。
　また、本発明は、演算部４１１内に、時間制御部４１２（例えば、電波時計からのクロックを用いた制御信号を発生する）を設けることで、全工程３０１から３０８を精密に制御することができる。
　また、本発明では、マグネトロンスパッタリングに使用する磁石ユニットは、一般的に使用されている永久磁石を用いることができる。
　また、上記トレイの移動を停止した上でのマグネトロンスパッタリングを行う場合には、基板１２よりやや大きな面積のターゲットを用意し、複数の磁石ユニットを適当な間隔を開けてターゲットの裏面に配置し、これをターゲット面と平行な方向に並進運動させることにより、良好な膜厚均一性と高いターゲット利用率を得ることが出来る。またトレイを移動しながらスパッタリングを行う場合には、基板の移動方向に関しては、基板長さと比べ短い幅のターゲットと磁石ユニットを使用することができる。
　図６は、本発明の製造法により得た一例の電子放出素子の模式斜視図である。図６中、６０１はガラス支持基板で、表示を見る側の表示側基板である。６０１は上述した赤色蛍光体、緑色蛍光体及び青色蛍光体からなる三原色蛍光体マトリクスである。本発明は、三原色に限定されず、三原色に、他の色（例えば、補色関係色、橙色、黄緑色等）をさらに加えることができる。６０３は上述したブラックマトリクスである。６０４はアノード電極となるアルミニウム、チタン、バリウム等の金属膜で、３００ボルト～２０００ボルトの高電圧が印加され、電子ビームを透過する膜厚に設定されている。６０５は真空容器の真空厚を維持するためのスペーサ材である。スペーサ材６０５は、ガラス、セラミック、酸化金属物や金属等で作成される。また、スペーサ材は、図６の如くの柱状物のほか、板状物であってもよい。６０６は背面基板で、ガラス材が好ましいが、セラミック材、酸化金属物材や金属材で形成されてもよい。６０７は絶縁物膜で、酸化ケイ素、酸化チタン、各種絶縁性有機樹脂物で成膜される。６０８は走査線で、各種金属（例えば、アルミニウム、銅、銀等）が用いられる。６０９は信号線で、各種金属（例えば、アルミニウム、銅、銀等）が用いられる。走査線６０８と信号線６０９とは、絶縁物膜６０７によって層間絶縁されている。６１０は電子放出素子が形成されているホールである。ホール６１０内に図２に図示した電子放出素子が配置されている。また、ホール内には、図２に図示したスピント方電子放出素子に限らず、ＳＣＥ型電子放出素子であってもよい。
　走査線６０８と信号線６０９は、夫々、走査側駆動回路（図示せず）と信号側駆動回路（図示せず）とによってマトリクス駆動される。このマトリクス駆動は、走査線６０８に、走査信号が印加され、信号線に６０９に、走査信号と同期した画像信号が印加されて、画像が表示される。

Claims (12)

  1. 　蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、
    　第２基板に電子放出ベース部材を配する第２工程、
    　前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、
    　前記第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び
    　前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程、
    を有する、ことを特徴とする電子放出素子の製造法。
  2. 　前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項１記載の製造法。
  3. 　前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項１記載の製造法。
  4. 　前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項１記載の製造法。
  5. 　蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する、ことを特徴とする電子放出素子の製造のための記憶媒体。
  6. 　前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項５記載の記憶媒体。
  7. 　前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項５記載の記憶媒体。
  8. 　前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項５記載の記憶媒体。
  9. 　蛍光体を配した第１基板を用意し、真空又は減圧空間に配する第１工程、第２基板に電子放出ベース部材を配する第２工程、前記第２工程から真空又は減圧空間を維持した状態で、前記電子放出ベース部材を含む第１領域を開口し、前記電子放出ベース部材を含むまない第２領域を遮蔽したマスクを配する第３工程、第３工程から真空又は減圧空間を維持した状態で、低仕事関数物質を有するターゲットを用いたスパッタリング法により、前記第２工程を経た第２基板にスパッタ粒子を堆積させる第４工程、及び前記第１工程及び前記第４工程から真空又は減圧空間を維持した状態で、前記第１工程を経た第１基板と前記第４工程を経た第２基板とを対向させ、該第１基板と第２基板とをシール材でシールし、真空又は減圧容器を作成する第５工程を実行するための制御プログラムを有する、ことを特徴とする電子放出素子の製造のための記録媒体。
  10. 　前記電子放出ベース部材は、スピント型電子放出素子である、ことを特徴とする請求項９記載の記録媒体。
  11. 　前記ターゲットは、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する焼結体を有する、ことを特徴とする請求項９記載の記録媒体。
  12. 　前記第４工程の堆積物は、ホウ素原子（Ｂ）及びランタン原子（Ｌａ）を含有する結晶性堆積物を有する、ことを特徴とする請求項９記載の記録媒体。
PCT/JP2008/061753 2008-06-27 2008-06-27 電子放出素子の製造法及びそのための記憶媒体又は記録媒体 WO2009157088A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN200880001000A CN101689452A (zh) 2008-06-27 2008-06-27 电子发射装置的制造方法及其存储介质或记录介质
PCT/JP2008/061753 WO2009157088A1 (ja) 2008-06-27 2008-06-27 電子放出素子の製造法及びそのための記憶媒体又は記録媒体
JP2008553562A JP4428723B2 (ja) 2008-06-27 2008-06-27 電子放出素子の製造法及びそのための記憶媒体又は記録媒体
US12/369,811 US20090325330A1 (en) 2008-06-27 2009-02-12 Method for manufacturing electron emitting device and memory medium or recording medium therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/061753 WO2009157088A1 (ja) 2008-06-27 2008-06-27 電子放出素子の製造法及びそのための記憶媒体又は記録媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/369,811 Continuation US20090325330A1 (en) 2008-06-27 2009-02-12 Method for manufacturing electron emitting device and memory medium or recording medium therefor

Publications (1)

Publication Number Publication Date
WO2009157088A1 true WO2009157088A1 (ja) 2009-12-30

Family

ID=41444164

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/061753 WO2009157088A1 (ja) 2008-06-27 2008-06-27 電子放出素子の製造法及びそのための記憶媒体又は記録媒体

Country Status (4)

Country Link
US (1) US20090325330A1 (ja)
JP (1) JP4428723B2 (ja)
CN (1) CN101689452A (ja)
WO (1) WO2009157088A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009142223A1 (ja) * 2008-05-22 2011-09-29 キヤノンアネルバ株式会社 スパッタリング用ターゲット、薄膜の製造法及び表示装置
JP5816699B2 (ja) * 2010-12-20 2015-11-18 ▲海▼洋王照明科技股▲ふん▼有限公司 発光素子及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148083A (ja) * 1994-11-22 1996-06-07 Futaba Corp フィールドエミッタの表面改質方法
JPH11135018A (ja) * 1997-08-29 1999-05-21 Canon Inc 画像形成装置の製造方法、製造装置および画像形成装置
JP2000156160A (ja) * 1998-11-19 2000-06-06 Ulvac Japan Ltd 真空装置、及びプラズマディスプレイ装置の製造方法
JP2005005076A (ja) * 2003-06-11 2005-01-06 Nippon Hoso Kyokai <Nhk> 電子放出型表示装置の製造方法
JP2005327504A (ja) * 2004-05-12 2005-11-24 Sonac Kk 電界電子放出素子の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001143608A (ja) * 1999-11-15 2001-05-25 Sony Corp 炭素薄膜の加工方法、冷陰極電界電子放出素子の製造方法、及び冷陰極電界電子放出表示装置の製造方法
JP4453884B2 (ja) * 1999-11-24 2010-04-21 大日本印刷株式会社 スパッタ用メタルマスクおよびカラーフィルタの製造方法
JP3728213B2 (ja) * 2000-03-16 2005-12-21 キヤノン株式会社 画像表示装置の製造法及び製造装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148083A (ja) * 1994-11-22 1996-06-07 Futaba Corp フィールドエミッタの表面改質方法
JPH11135018A (ja) * 1997-08-29 1999-05-21 Canon Inc 画像形成装置の製造方法、製造装置および画像形成装置
JP2000156160A (ja) * 1998-11-19 2000-06-06 Ulvac Japan Ltd 真空装置、及びプラズマディスプレイ装置の製造方法
JP2005005076A (ja) * 2003-06-11 2005-01-06 Nippon Hoso Kyokai <Nhk> 電子放出型表示装置の製造方法
JP2005327504A (ja) * 2004-05-12 2005-11-24 Sonac Kk 電界電子放出素子の製造方法

Also Published As

Publication number Publication date
US20090325330A1 (en) 2009-12-31
JPWO2009157088A1 (ja) 2011-12-01
JP4428723B2 (ja) 2010-03-10
CN101689452A (zh) 2010-03-31

Similar Documents

Publication Publication Date Title
Chalamala et al. FED up with fat tubes
EP0635865B1 (en) Field-emission display
JP3302313B2 (ja) 帯電防止膜、及び、画像形成装置とその製造方法
KR20010101872A (ko) 전자 빔 장치
JP2010157489A (ja) 電子放出素子の製造方法および画像表示装置の製造方法
JP4428722B2 (ja) 電子放出素子の製造法及びそのための記憶媒体又は記録媒体
JP4428723B2 (ja) 電子放出素子の製造法及びそのための記憶媒体又は記録媒体
JP2006066265A (ja) 画像表示装置
JP2006066272A (ja) 画像表示装置
US7327080B2 (en) Hybrid active matrix thin-film transistor display
JP2003323855A (ja) 画像形成装置
US7129630B2 (en) Display device
US20100133089A1 (en) Magnetron sputtering apparatus and method for manufacturing thin film
JPH02299129A (ja) 画像表示装置の製造方法
KR20060013545A (ko) 스퍼터 이온 펌프, 그 제조 방법 및 스퍼터 이온 펌프를구비한 화상 표시 장치
JP3478774B2 (ja) 画像表示装置
JP3581586B2 (ja) スペーサの製造方法及び電子線装置の製造方法
JPH04132147A (ja) 画像表示装置の製造方法
KR100464295B1 (ko) 전계방출표시소자및그제조방법
JP3136415B2 (ja) 画像表示装置の製造方法
JP2004349021A (ja) スパッタイオンポンプ、その製造方法、およびスパッタイオンポンプを備えた画像表示装置
JP3938185B2 (ja) 画像表示装置およびその製造方法
JPH10302633A (ja) スペーサ及び画像形成装置の製造方法
JP3920811B2 (ja) スパッタイオンポンプの製造方法
WO2007017990A1 (ja) 表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880001000.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2008553562

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2008777665

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08777665

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08777665

Country of ref document: EP

Kind code of ref document: A1