JP4427836B2 - 放電灯点灯装置 - Google Patents
放電灯点灯装置 Download PDFInfo
- Publication number
- JP4427836B2 JP4427836B2 JP24045099A JP24045099A JP4427836B2 JP 4427836 B2 JP4427836 B2 JP 4427836B2 JP 24045099 A JP24045099 A JP 24045099A JP 24045099 A JP24045099 A JP 24045099A JP 4427836 B2 JP4427836 B2 JP 4427836B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge lamp
- asymmetric
- lighting
- circuit
- lighting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、例えば高輝度放電灯(高圧放電灯、HIDランプ)用であって、高輝度放電灯の半波放電、非対称放電時に回路動作を停止する機能を有する放電灯点灯装置に関するものである。
【0002】
【従来の技術】
図11はこの種の従来の放電灯点灯装置を示す構成図、図12,図13は図11に示す放電灯点灯装置の動作波形図、図14は図11に示す放電灯点灯装置の無負荷時におけるLC共振の特性図である。
【0003】
図11に示す放電灯点灯装置は、例えばバッテリなどにより構成される直流電源BTと、2つのFETQ1,Q2の直列回路および2つの平滑用のコンデンサCe1,Ce2の直列回路を直流電源BTと並列に接続して成るハーフブリッジ型のインバータ回路11と、放電灯(高輝度放電灯)DL、この放電灯DLと並列に接続されて並列回路を構成するコンデンサC1、およびその並列回路に直列に接続されるインダクタL1を有して成り、FETQ1,Q2の接続点とコンデンサCe1,Ce2の接続点との間に接続される負荷回路12とを備え、FETQ1,Q2を動作させて、点灯時には負荷回路12に低周波矩形波電流を供給するように構成される。
【0004】
FETQ1,Q2は、逆並列にダイオードを備えるMOSFETなどであり、例えば、点灯時および非点灯時にはそれぞれ図12および図13に示すように駆動される。すなわち、図12に示す点灯時には、FETQ2がオフになってFETQ1が数10kHzの高周波でオン/オフする動作と、FETQ1がオフになってFETQ2が数10kHzの高周波でオン/オフする動作とがそれぞれ期間TM11,TM12で交互に繰り返し行われる。このとき、期間TM11,TM12の交番周波数は数10〜数100Hzに設定される。これにより、期間TM11では、コンデンサCe1からFETQ1およびインダクタL1を介して放電灯DLに対して、図11中のランプ電流Ilaの矢印の向きに電流が供給される。また、期間TM12では、コンデンサCe2から放電灯DLに対して、図11中のランプ電流Ilaの矢印の逆向きに電流が供給される。このため、放電灯DLには、期間TM11,TM12の交番周波数に応じた低周波矩形波電圧Vlaが印加することになる。
【0005】
これに対して、非点灯時には、放電灯DLを始動(放電開始)させるために数kVの高電圧を印加する必要があるが、その手段として、放電灯DLが始動するまでの期間、FETQ1,Q2を交互に数10kHzの高周波で駆動し、図14に示すように、インダクタL1およびコンデンサC1による共振を利用して高電圧を発生させる構成になっている。この場合、図13,図14に示すように、動作周波数fswをスイープすると(矩形波の半周期内で連続的に変化させると)、極大となる高電圧が得られるので効果的である。また、図13では、FETQ1のオン期間がFETQ2のそれよりも長くなるようにFETQ1,Q2がオン/オフする動作と、FETQ2のオン期間がFETQ1のそれよりも長くなるようにFETQ1,Q2がオン/オフする動作とが、それぞれ期間TM21,TM22で交互に繰り返し行われる。このように、FETQ1,Q2の導通幅を期間TM21,TM22の各期間で非対称にすると、図13に示すように、期間TM21,TM22の交番周波数に応じた低周波矩形波電圧Vlaが発生して、上記共振による高電圧に直流成分が重畳することになるので、始動性能を効果的に高めることができる。
【0006】
図15に別の放電灯点灯装置の構成図を示す。この図の放電灯点灯装置は、図11に示した回路構成に加えて、パルストランスPTおよびイグナイタIGNを備え、パルストランスPTを用いたイグナイタIGNで、図16に示すような高電圧パルスを発生させて放電灯DLに印加する構成になっている。
【0007】
図17にさらに別の放電灯点灯装置の構成図を示す。この図の放電灯点灯装置は、図11に示した回路構成に加えて、インダクタL2およびコンデンサC2を備えている。ここで、インダクタL2およびコンデンサC2を備えることで得られる効果を説明する。放電灯が高輝度放電灯である場合、通常、蛍光灯のように数10kHzの高周波点灯方式は採用されない。これはその周波数領域で音響的共鳴現象が生じる可能性があるからである。ところが、図11〜図14を用いて説明したような駆動制御がFETQ1,Q2に対して実行されると、ランプ電流Ilaやランプ電圧Vlaに数10kHzの高周波成分が重畳する。このため、インダクタL2およびコンデンサC2でローパスフィルタを構成して放電灯DLに接続すれば、そのような高周波成分を除去することができるので、音響的共鳴現象の発生防止が可能になる。
【0008】
また、FETQ1,Q2は、安定な点灯を行うために、ランプ電圧Vla、ランプ電流Ilaおよびランプ電力Wlaが図18に示すような特性になるように制御される。図18に示す「始動過程」では、ランプ電流Ilaを大きくして放電灯DLの温度を上昇させ、「定常点灯」では、安定な光出力を得るべく、ランプ電力をほぼ一定にするようにランプ電流Ilaおよびランプ電圧Vlaの調整が行われる。
【0009】
図19にこのような制御を行う場合の構成例を示す。この図の例では、図11に示す回路構成に加えて、FETQ1,Q2を駆動する駆動回路13と、ランプ電流Ilaおよびランプ電圧Vlaの両検出を行い、これら検出結果に応じてFETQ1,Q2に対するオン/オフ制御を行う制御回路10aとが具備されている。そして、その制御回路10aが、図18の放電灯DLに対する出力特性を得るべく、上記検出結果に応じてFETQ1,Q2に対するオンデューティおよび動作周波数の少なくとも一方を調整するように構成されるのである。
【0010】
図20に高輝度放電灯の寿命末期などで発生し得る非対称放電時の波形図を示す。放電灯が高輝度放電灯である場合には、寿命末期などで、図20の「Ila」に示すように、ランプ電流Ilaにおける正負両極性のレベルがアンバランスになる現象が生じる場合がある。この現象は、一般に半波点灯、非対称放電または整流現象などと呼ばれる。以下便宜上、この現象を異常非対称放電と呼ぶことにする。
【0011】
図21に異常非対称放電を起こす放電灯の等価回路を示す。放電灯DLが異常非対称放電を起こした場合、図21に示すように、その放電灯DLをダイオードDhおよび抵抗Rh1,Rh2(≫Rh1)で等価的に表すことができる。図21の例には、右方へはダイオードDhおよび抵抗Rhを通ってランプ電流が正常に流れる一方、左方へはRh1より大きい抵抗Rh2を通ってランプ電流が流れる場合の等価回路が示されており、この場合、図20に示すようなランプ電流Ilaの波形になる。つまり、図11において、右方へのランプ電流に比べて、左方へのランプ電流が小さくなる状態になるのである。ここで、150W級の高輝度放電灯では、抵抗Rh1の値は数Ω〜数10Ωであり、Rh2の値は数10Ωより大きく、最大は等価的に無限大となる。
【0012】
図22に図21の等価回路で表すことができる異常非対称放電発生時に回路内を流れる電流の様子を示す。ただし、図22に示す回路構成は図11に示した回路構成と同じものである。
【0013】
ここで、コンデンサCe1,Ce2に無限大の容量を有するものを使用することができれば良いのであるが、実際の放電灯点灯装置では、その形状および価格などを考慮して、低周波矩形波周波数での動作で安定電圧をほぼ保てる程度の容量を有するコンデンサが使用される。例えば、150W級の高輝度放電灯では、数10μF〜数100μFの容量を有するコンデンサが使用される。このため、異常非対称放電が発生すると、図20に示すように、コンデンサCe1,Ce2の電圧Ve1,Ve2が変動する。
【0014】
この状況を踏まえて回路動作を説明する。期間TM11の場合、図22(a)に示すように、FETQ1がオンになると、コンデンサCe1からインダクタL1を介して放電灯DLに通常の電流が流れる。このとき、インダクタL1にエネルギーが蓄積され、電圧Ve1のレベルが下がる。この後、図22(b)に示すように、FETQ1がオフになると、インダクタL1が放電灯DLを介してコンデンサCe2に蓄積エネルギーを放出する。このようなFETQ1のオン/オフ動作は、期間TM11の間、繰り返し実行される。
【0015】
これに対して期間TM12の場合、図22(c)に示すように、FETQ2がオンになると、コンデンサCe2から放電灯DLおよびインダクタL1に電流が流れ、インダクタL1にエネルギーが蓄積され、電圧Ve2のレベルが下がる。このとき、放電灯DLのインピーダンスが大きく、放電灯DLおよびインダクタL1に流れる電流が図22(a)の回路動作時に比べて小さくなるので、インダクタL1に蓄積されるエネルギーが少なくなるとともに、電圧Ve2のレベル降下幅も短くなる。この後、図22(d)に示すように、FETQ2がオフになると、インダクタL1がコンデンサCe1に放電灯DLを介して蓄積エネルギーを放出する。このとき、インダクタL1の蓄積エネルギーが期間TM11の場合よりも少ないので、コンデンサCe1に放出されるエネルギーが少なくなり、コンデンサCe1のレベル上昇幅が短くなる。このようなFETQ2のオン/オフ動作は、期間TM12の間、繰り返し実行される。
【0016】
以上の回路動作から分かるように、異常非対称放電が発生すると、例えばその異常非対称放電が図21の等価回路で表すことができるものであれば、その異常非対称放電が発生している間、電圧Ve2は上昇し、電圧Ve1は減少するのである。
【0017】
このような場合に敢えて図18に示した「定常点灯」の出力特性にするには、例えば異常非対称放電が発生しない場合の正常放電での電圧Ve1から所定のランプ電流に調整する場合に比べて、電圧Ve1のレベルが低いので、所定のランプ電流に調整するために、FETQ1のオンデューティを大幅に増やしたり、スイッチング周波数fswを相当低下させる必要がある。これでは、FETQ1の電流ストレスが大きくなり、またインダクタL1が磁気飽和し易くなるなどの不具合が発生してしまう。さらに、電圧Ve2が上昇することから、電圧Ve1が上昇する異常非対称放電も想定して、コンデンサCe1,Ce2の双方を高耐圧にする必要がある。
【0018】
従って、異常非対称放電が発生した場合には、放電灯を点灯させるためにFETQ1,Q2に対する駆動制御を敢行するよりも駆動制御を停止するのが望ましい。
【0019】
図23に、異常非対称放電が発生した場合にFETQ1,Q2に対する駆動制御を停止する放電灯点灯装置の構成例を示し、図24にその動作波形図を示す。図23の例では、図11に示す回路構成に加えて、駆動回路13と、電圧Ve1検出用の検出部141、電圧Ve2検出用の検出部142、およびこれら検出部141,142から得られる電圧Ve1,Ve2のいずれかのレベルが図14に示すように所定電圧Vt1のレベルに達したとき、駆動停止命令としての信号V14を出力する出力部143により構成される検出回路14と、ランプ電流Ilaおよびランプ電圧Vlaの両検出を行い、これら検出結果に応じてFETQ1,Q2に対するオン/オフ制御を行うほか、検出回路14から信号V14が出力されると、異常点灯保護手段としてFETQ1,Q2に対する駆動制御を停止する制御回路10bとが具備されている。このように放電灯点灯装置を構成すれば、異常非対称放電が発生した場合、FETQ1,Q2に対する駆動制御を停止させることができる。
【0020】
【発明が解決しようとする課題】
しかしながら、図23の回路構成では、放電灯が高輝度放電灯である場合、異常非対称放電が発生していないにも関わらず、放電灯の始動直後に検出回路14から信号V14が出力される場合がある。この理由としては、高輝度放電灯の始動直後、そのランプ温度、とりわけ電極温度が低く、その間の放電が不安定となって、寿命末期でないにも関わらず、電圧Ve1,Ve2のいずれかのレベルを所定電圧Vt1のレベルに到達させ得る非対称放電現象が現れる場合があるからである。以下、この場合の非対称放電を異常非対称放電と区別するために正常非対称放電と呼ぶことにする。なお、この正常非対称放電現象は、低周波矩形波の数サイクルで散見されることが多く、また長時間継続することはなく、ランプ温度が上昇すると現れなくなる。
【0021】
本発明は、上記事情に鑑みてなされたものであり、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止し得る放電灯点灯装置を提供することを目的とする。
【0022】
【課題を解決するための手段】
上記課題を解決するために請求項1記載の発明の放電灯点灯装置は、直流電源と、2つのスイッチング素子の直列回路および2つの平滑コンデンサの直列回路を前記直流電源と並列に接続して成るハーフブリッジ型の点灯回路と、少なくともインダクタおよび放電灯を有して成り、前記2つのスイッチング素子の接続点と前記2つの平滑コンデンサの接続点との間に接続される負荷回路とを備え、前記2つのスイッチング素子を動作させて前記負荷回路に低周波矩形波電流を供給するように構成される放電灯点灯装置であって、前記低周波矩形波電流の正負極性が非対称となる非対称点灯モードを検出する非対称点灯検出手段と、この非対称点灯検出手段で前記非対称点灯モードが検出されると、前記点灯回路の動作を停止させるための異常点灯保護手段とを備え、前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になっても前記異常点灯保護手段が作動するのを禁止するとともに、非対称点灯時、前記放電灯を流れる電流の正負各極性の値が所定電流値以下となる場合には、前記低周波矩形波電流の周波数を、正常点灯時におけるその低周波矩形波電流の周波数よりも高くするのである。この構成では、放電灯の始動直後に、負荷回路に供給した電流の正負極性が非対称になっても異常点灯保護手段が作動するのを禁止するので、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができる。また、スイッチング素子が正常点灯時における低周波矩形波電流の周波数よりも高い周波数で動作するので、異常極性側でランプ温度が低下する時間が短くなるから、放電灯の電極が電子を放出するために十分な温度に達するまでに要する時間の短縮が可能となる。この結果、始動過程での正常非対称放電の発生期間を短縮することができる。
【0023】
なお、請求項1記載の放電灯点灯装置において、前記低周波矩形波電流の周波数を高くする期間は、少なくとも前記放電灯が始動してから所定時間が経過するまでの期間に設定される構成でもよい(請求項2)。この構成によれば、スイッチング素子が正常点灯時における低周波矩形波電流の周波数よりも高い周波数で動作する期間が無用に長くなるのを回避することができる。
【0024】
また、請求項1または2記載の放電灯点灯装置において、少なくとも前記放電灯が始動してからの所定期間、前記非対称点灯検出手段から前記異常点灯保護手段への信号伝達を禁止する構成でもよい(請求項3)。この構成によれば、放電灯の始動直後における少なくとも所定期間、異常点灯保護手段の誤作動を防止することができる。
【0025】
また、請求項3記載の放電灯点灯装置において、前記非対称点灯検出手段の応答遅延時間を、前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になることが予想される時間以上に設定して成る構成でもよい(請求項4)。この構成によれば、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができる。
【0026】
また、請求項1または2記載の放電灯点灯装置において、前記非対称点灯検出手段は、第1しきい値および第2しきい値を有し、前記放電灯の非対称点灯で変化する電圧および電流の少なくとも一方の検出を行い、この検出から得られる値が前記第1しきい値に達すると、前記非対称点灯モードを検出して非対称点灯検出信号を発生させ、前記非対称点灯検出手段で、前記検出から得られる値が前記第1しきい値に達する前に通過する前記第2しきい値に達すると、前記負荷回路への供給電流の低減を行う構成でもよい(請求項5)。この構成によれば、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができるとともに、スイッチング素子などに対する電流ストレスを大幅に低減することができる。
【0027】
また、請求項5記載の放電灯点灯装置において、前記負荷回路への供給電流の低減は、少なくとも前記放電灯の始動時から所定期間行われる構成でもよい(請求項6)。この構成によれば、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができる。
【0029】
また、請求項1〜6のいずれかに記載の放電灯点灯装置において、前記放電灯は高輝度放電灯であってもよい(請求項7)。この構成によれば、高輝度放電灯を安定に点灯させることが可能になる。
【0030】
また、請求項1〜7のいずれかに記載の放電灯点灯装置において、前記非対称点灯検出手段は、前記2つの平滑コンデンサの各両端電圧を検出し、いずれかの両端電圧が所定値に達した場合に前記非対称点灯モードを検出する構成でもよい(請求項8)。この構成によれば、高輝度放電灯を安定に点灯させることが可能になる。
【0031】
さらに、請求項1〜8のいずれかに記載の放電灯点灯装置において、前記スイッチング素子は逆並列接続のダイオードを有する構成でもよい(請求項9)。この構成によれば、高輝度放電灯を安定に点灯させることが可能になる。
【0032】
【発明の実施の形態】
図1は本発明の第1実施形態に係る放電灯点灯装置の構成図、図2は図1に示す構成の概念図、図3は図1に示す放電灯点灯装置の動作波形図で、これらの図を用いて第1実施形態の説明を行う。
【0033】
まず、本放電灯点灯装置は、概念的に説明すると、図2に示すように、電源PSと、例えばインバータなどで構成される点灯装置・主要部LEと、放電灯DLと、非対称放電検出部ASdtと、この非対称放電検出部ASdtが非対称放電現象を検出すると、放電灯DLの状態からその非対称放電が正常非対称放電であるか否かを見る負荷状態検出部DLdtと、非対称放電検出部ASdtが非対称放電現象を検出すると、点灯装置・主要部LEの動作を停止させる動作停止信号発生部Stpと、この動作停止信号発生部Stpと非対称放電検出部ASdtとの間に介在し、非対称放電が正常非対称放電であれば、非対称放電検出部ASdtから動作停止信号発生部Stpへの信号伝達を禁止する禁止部Dとを備えるように構成される。
【0034】
この具体的構成例として、本放電灯点灯装置は、図1に示すように、直流電源BT、インバータ回路11、負荷回路12、駆動回路13および本来は異常非対称放電を検出すべき検出回路14(非対称点灯検出手段)を図23に示した放電灯点灯装置と同様に備えているほか、この放電灯点灯装置との相違点として、タイマー15、アンド回路16および制御回路10を備えている。なお、第1実施形態では、スイッチング素子として、逆並列接続の帰還ダイオード(寄生ダイオード)を有するFETが使用される構成になっているが、これに限らず、例えばトランジスタおよびこれと逆並列に接続される別体のダイオードを使用する構成でもよい。
【0035】
タイマー15は、制御回路10から点灯検知信号LTを受信すると、所定の待ち時間の計時を行い、この計時の間、出力のタイムアップ信号TMをローレベルにし、その計時以外ではタイムアップ信号TMをハイレベルにするものである。上記待ち時間は、放電灯DLの始動直後から正常非対称放電が発生する可能性が実用上十分低くなるまでの時間、またはそれ以上に設定される。
【0036】
アンド回路16は、検出回路14からの信号V14とタイマー15からのタイムアップ信号TMとのアンドをとり、その結果を出力するものである。
【0037】
制御回路10は、例えばランプ電流Ilaなどから放電灯DLの点灯を監視し、放電灯DLが点灯すれば、点灯検知信号LTをタイマー15に向けて出力する以外は、図23に示した制御回路10bと同様に構成される。
【0038】
次に、図3を用いて第1実施形態の特徴となる動作を説明する。例えば放電灯DLの始動直後、放電灯DLが点灯すると(t10)、ハイレベルの点灯検知信号LTが制御回路10からタイマー15に向けて出力される。またこのとき、図3の例では、非対称放電が発生している。
【0039】
上記点灯検知信号LTがタイマー15により受信されると(t10)、そのタイマー15は、タイムアップ信号TMをローレベルにしたまま、待ち時間の計時を行う。
【0040】
この後、上記非対称放電によって、電圧Ve1,Ve2のいずれかのレベルが所定電圧Vt1のレベルに達すると(t11)、検出回路14からハイレベルの信号V14が出力される。このとき、タイムアップ信号TMがローレベルであるので、アンド回路16から出力される信号V16がローレベルのままとなり、制御回路10は引き続きFETQ1,Q2に対する駆動制御を行う。これにより、例えば放電灯の始動直後における正常非対称放電の発生に起因する検出回路14の誤作動を防止することができる。
【0041】
この後、非対称放電が発生しなくなり(t12)、電圧Ve1,Ve2の両レベルが所定電圧Vt1のレベル以下になると(t13)、検出回路14の出力信号V14がローレベルになる。
【0042】
この後、時点t10から上記待ち時間が経過すると(t14)、タイムアップ信号TMがタイマー15によってハイレベルに切り替えられる。
【0043】
この後、異常非対称放電が発生して(t15)、電圧Ve1,Ve2のいずれかのレベルが所定電圧Vt1のレベルに達すると(t16)、検出回路14からハイレベルの信号V14が出力される。このとき、タイムアップ信号TMがハイレベルであるので、アンド回路16の出力信号V16がハイレベルとなり、制御回路10はFETQ1,Q2に対する駆動制御を停止する。
【0044】
図4は本発明の第2実施形態に係る放電灯点灯装置の構成図で、この図を用いて第2実施形態の説明を行う。
【0045】
図4に示す放電灯点灯装置は、直流電源BT、インバータ回路11、負荷回路12および駆動回路13を第1実施形態と同様に備えているほか、第1実施形態との相違点として、検出回路24と、図23に示した制御回路10bと同様に構成される制御回路20とを備えている。
【0046】
検出回路24は、電圧Ve1検出用の検出部241、電圧Ve2検出用の検出部242、およびこれら検出部241,242から得られる電圧Ve1,Ve2のいずれかのレベルが所定電圧Vt1のレベルに達したとき、駆動停止命令としての信号V24を出力する出力部243により構成されている。また、検出部241,242の各々は、抵抗R1,R2、コンデンサCt、所定電圧Vt1出力用の直流電源DC、およびコンパレータCmpにより構成される。
【0047】
ここで、上記各検出部内に、抵抗R2と並列にコンデンサCtを接続することにより、コンデンサCe1,Ce2の電圧レベルの検出が遅延するから、その遅延時間を第1実施形態の待ち時間と同程度に設定すれば、第1実施形態と同様の効果を得ることができる。
【0048】
図5は本発明の第3実施形態に係る放電灯点灯装置の構成図、図6は図5に示す放電灯点灯装置の動作波形図で、これらの図を用いて第3実施形態の説明を行う。
【0049】
図5に示す放電灯点灯装置は、直流電源BT、インバータ回路11、負荷回路12および駆動回路13を第1実施形態と同様に備えているほか、第1実施形態との相違点として、検出回路34および制御回路30を備えている。
【0050】
検出回路34は、電圧Ve1または電圧Ve2を2つのしきい値Vt1,Vt2で比較を行い、この比較結果を出力するものである。図6の例では、電圧Ve2を2つのしきい値Vt1,Vt2で比較を行い、電圧Ve2のレベルがしきい値Vt2のレベルに達すると、信号V341をハイレベルにして、達しなければローレベルにする一方、電圧Ve2のレベルがしきい値Vt1のレベルに達すると、信号V342をハイレベルにして、達しなければローレベルにする構成になっている。ただし、しきい値Vt2は、非対称放電が発生していない場合の正常動作時にコンデンサCe2が帯びる電圧よりも高く、第1および第2実施形態と同レベルのしきい値Vt1よりも低いレベルに設定される。
【0051】
制御回路30の要部は、ランプ電圧の検出を行う検出部301と、ランプ電流の検出を行う検出部302と、検出部301の検出結果を利用して、目標となるランプ電流値を発生する目標ランプ電流発生部303と、この目標ランプ電流発生部303で得られるランプ電流値に対する検出部302の検出結果の誤差を求める誤差増幅器304と、この誤差増幅器304と目標ランプ電流発生部303との間に介在し、検出回路34からの信号V341がハイレベルになると目標ランプ電流発生部303で得られるランプ電流値(レベル)を減衰する減衰器305と、誤差増幅器304で求められた誤差に応じて、PWM方式で高周波信号のオン/デューティの調整を行い、この調整後の高周波信号を出力するとともに、検出回路34からの信号V342がハイレベルになると、高周波信号の出力を停止するPWM部305と、このPWM部305からの高周波信号を利用して、図12および図13に示した駆動信号をFETQ1,Q2に分配出力する分周器306とを備えている。
【0052】
次に、図6を用いて第3実施形態の特徴となる動作を説明する。例えば放電灯DLの始動直後、放電灯DLが点灯して非対称放電が発生すると(t31)、電圧Ve2が上昇する。
【0053】
この後、電圧Ve2がしきい値Vt2のレベルに達すると(t32)、しきい値Vt2のレベルより低くなるまで(t33)、検出回路34の出力信号V341がハイレベルになる。出力信号V341がハイレベルになると、減衰器305が作動し、目標ランプ電流発生部303で得られるランプ電流のレベルが減衰する。この結果、放電灯DLへの供給電流は低下するので、これ以降の電圧Ve2の上昇が緩やかになる。ここで、正常非対称放電はすぐに発生しなくなるので、正常非対称放電の場合には電圧Ve2がしきい値Vt1に達しないように、電圧Vt2の値と減衰器305の減衰量とを適宜調整すれば、FETなどに対する電流ストレスを大幅に低減することができるとともに、正常非対称放電時の駆動停止を回避することができる。
【0054】
上記非対称放電の現象が消えた後、異常非対称放電が発生すると(t34)、電圧Ve2が上昇する。この後、電圧Ve2がしきい値Vt2のレベルに達すると(t35)、検出回路34の出力信号V341がハイレベルになる。そうすると、減衰器305が作動し、目標ランプ電流発生部303で得られるランプ電流のレベルが減衰する。この後、異常非対称放電によって、電圧Ve2がしきい値Vt1のレベルに達すると(t36)、PWM部305からの高周波信号の出力が停止する。これにより、インバータ回路11の動作が停止する。
【0055】
図7は本発明の第4実施形態に係る放電灯点灯装置の構成図で、この図を用いて第4実施形態の説明を行う。
【0056】
図7に示す放電灯点灯装置は、第1実施形態と第3実施形態とを組み合わせたもので、直流電源BT、インバータ回路11、負荷回路12、駆動回路13、タイマー15およびアンド回路16を第1実施形態と同様に備えているとともに、検出回路34および制御回路30を第3実施形態と同様に備えている。ただし、アンド回路16には、タイマー回路15からのタイムアップ信号TMと検出回路34からの信号V341とが入力される。また、制御回路30内の減衰器305にはアンド回路16の出力信号が入力される。
【0057】
この構成では、点灯検知信号LTの受信時点から所定の待ち時間内に発生し、電圧Ve2がしきい値Vt2に達するがしきい値Vt1に達しない正常非対称放電の場合には、第3実施形態と同様に電流が低減するが、動作停止機能は禁止される。また、点灯検知信号LTの受信時点から所定の待ち時間経過後に発生する異常非対称放電の場合には、第3実施形態の電流低減が行われないので、速やかにインバータ回路11の動作が停止することになる。
【0058】
図8は本発明の第5実施形態に係る放電灯点灯装置の構成図、図9は図8に示す放電灯点灯装置の動作波形図で、これらの図を用いて第5実施形態の説明を行う。
【0059】
図8に示す放電灯点灯装置は、直流電源BT、インバータ回路11および負荷回路12を第1実施形態と同様に備えているほか、第1実施形態との相違点として、FETQ1用の駆動回路531およびFETQ2用の駆動回路532により成る駆動回路53と、この駆動回路53を介してFETQ1,Q2をオン/オフする制御回路50を備えている。
【0060】
この制御回路50は、ランプ電流の検出を行う検出部501と、この検出部501の検出結果を利用して、ランプ電流の正負各極性のレベルが所定レベルに達したか否かの検出を行い、正極性側の比較結果を信号/DTpで出力する一方、負極性側の比較結果を信号/DTnで出力する比較部502と、信号/DTpを一方の入力端子に入力する2入力のアンド回路503と、信号/DTnを一方の入力端子に入力する2入力のアンド回路504と、これらアンド回路503,504の両出力信号のORをとって信号chgを出力するOR回路505と、このOR回路505からの信号chgがローレベルであれば、放電灯DLの点灯周波数である低周波矩形波周波数の2倍の周波数でパルス列を発生する一方、信号chgがハイレベルであれば、その周波数よりも高い周波数のパルス列を出力する発振器(マルチバイブレータ)506と、この発振器506からの信号Clkに応じて、交互にハイおよびローとなる信号/Q,Qを出力するT型のフリップフロップ507と、ランプ電流Ilaが例えば目標電流値になるようにデューティおよび周波数が調整された数10kHzの高周波信号fswを出力する高周波信号発生回路508と、信号Qと高周波信号fswとのANDをとって駆動回路531に出力するアンド回路509と、信号/Qと高周波信号fswとのANDをとって駆動回路532に出力するアンド回路509とを備えている。ただし、アンド回路503の他方の入力端子には信号Qが入力され、アンド回路504の他方の入力端子には信号/Qが入力される。
【0061】
このように構成される放電灯点灯装置では、点灯時の基本動作として、図9に示すように、発振器506で発生した信号Clkがフリップフロップ507に入力すると、交互にハイおよびローとなる信号Q,/Qが出力される。そして、これら信号Q,/Qは、それぞれ、アンド回路509,510で高周波信号fswとAND演算された上で、駆動回路531,532を介してFETQ1,Q2に分配される。これにより、図9に示すような低周波矩形波電流Ilaによって放電灯DLが点灯する。
【0062】
ここで、図10に、非対称放電時におけるランプ温度Tの変化の様子を模式的に示す。半波放電の場合、異常極性側でランプ温度Tが低下するので、放電灯DLの電極が電子を放出するために十分な温度に達するまでに比較的長い時間を要する。そこで、検出部501、比較部502、アンド回路503,504、OR回路505および発振器506を設け、図9に示すように、ランプ電流Ilaの異常極性側で、信号chgをハイレベルにして発振器506から出力される信号Clkのパルス周波数を高くし、これにより、その異常極性の期間を短くするのである。
【0063】
さらに詳述すると、例えば、信号Qがハイで信号/Qがローのとき、FETQ1がオンになる。このとき、正極性としての電流Ilaが正常に流れていると、信号/DTpがローになるので、信号Qがハイであっても、アンド回路503の出力レベルはローになる。また、信号/Qがローであるので、アンド回路504の出力レベルもローになる。従って、OR回路505の出力信号chgはローになって、FETQ1,Q2は、通常の低周波周波数で動作することになる。これに対して、異常な電流Ilaが流れていると(つまり、この場合、正常時よりもレベルが低くなるので、比較部502における所定レベルのしきい値よりも低くなると)、信号/DTpがハイになり、信号Qがハイであるから、アンド回路503の出力レベルはハイになる。また、信号/Qがローであるので、アンド回路504の出力レベルはローになる。従って、OR回路505の出力信号chgはハイになり、FETQ1,Q2は、通常の低周波周波数よりも高い周波数で動作することになる。
【0064】
負極性としてのランプ電流Ilaが流れる場合も上記動作と同様である。これにより、図9に示すように、異常極性側でランプ温度Tが低下する時間が短くなるから、放電灯DLの電極が電子を放出するために十分な温度に達するまでに要する時間を短くすることが可能になる。よって、始動過程での正常非対称放電の発生期間を短縮することができる。また、結果的に、電圧Ve1,Ve2の電圧検知による比較部502のしきい値に到達する確率を大幅に低減できる。さらに、第5実施形態の上記方式を第1〜第4実施形態に適用すれば、より好適な放電灯点灯装置を得ることができる。
【0065】
以上により、平滑用のコンデンサの容量を大幅に増大させたり、部品ストレスや価格の上昇を来すことなく、高輝度放電灯の寿命末期などで見られる異常な半波放電、非対称放電で回路を確実に保護するとともに、高輝度放電灯の始動過程で通常発生し得る半波放電、非対称放電で起こる回路保護の誤作動を防止し、実用上問題が発生することのないようにできる。
【0066】
【発明の効果】
以上のことから明らかなように、請求項1記載の発明によれば、直流電源と、2つのスイッチング素子の直列回路および2つの平滑コンデンサの直列回路を前記直流電源と並列に接続して成るハーフブリッジ型の点灯回路と、少なくともインダクタおよび放電灯を有して成り、前記2つのスイッチング素子の接続点と前記2つの平滑コンデンサの接続点との間に接続される負荷回路とを備え、前記2つのスイッチング素子を動作させて前記負荷回路に低周波矩形波電流を供給するように構成される放電灯点灯装置であって、前記低周波矩形波電流の正負極性が非対称となる非対称点灯モードを検出する非対称点灯検出手段と、この非対称点灯検出手段で前記非対称点灯モードが検出されると、前記点灯回路の動作を停止させるための異常点灯保護手段とを備え、前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になっても前記異常点灯保護手段が作動するのを禁止するとともに、非対称点灯時、前記放電灯を流れる電流の正負各極性の値が所定電流値以下となる場合には、前記低周波矩形波電流の周波数を、正常点灯時におけるその低周波矩形波電流の周波数よりも高くするので、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができ、また始動過程での正常非対称放電の発生期間を短縮することができる。
【0067】
請求項2記載の発明によれば、請求項1記載の放電灯点灯装置において、前記低周波矩形波電流の周波数を高くする期間は、少なくとも前記放電灯が始動してから所定時間が経過するまでの期間に設定されるので、スイッチング素子が正常点灯時における低周波矩形波電流の周波数よりも高い周波数で動作する期間が無用に長くなるのを回避することができる。
【0068】
請求項3記載の発明によれば、請求項1または2記載の放電灯点灯装置において、少なくとも前記放電灯が始動してからの所定期間、前記非対称点灯検出手段から前記異常点灯保護手段への信号伝達を禁止するので、放電灯の始動直後における少なくとも所定期間、異常点灯保護手段の誤作動を防止することができる。
【0069】
請求項4記載の発明によれば、請求項3記載の放電灯点灯装置において、前記非対称点灯検出手段の応答遅延時間を、前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になることが予想される時間以上に設定して成るので、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができる。
【0070】
請求項5記載の発明によれば、請求項1または2記載の放電灯点灯装置において、前記非対称点灯検出手段は、第1しきい値および第2しきい値を有し、前記放電灯の非対称点灯で変化する電圧および電流の少なくとも一方の検出を行い、この検出から得られる値が前記第1しきい値に達すると、前記非対称点灯モードを検出して非対称点灯検出信号を発生させ、前記非対称点灯検出手段で、前記検出から得られる値が前記第1しきい値に達する前に通過する前記第2しきい値に達すると、前記負荷回路への供給電流の低減を行うので、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができるとともに、スイッチング素子などに対する電流ストレスを大幅に低減することができる。
【0071】
請求項6記載の発明によれば、請求項5記載の放電灯点灯装置において、前記負荷回路への供給電流の低減は、少なくとも前記放電灯の始動時から所定期間行われるので、例えば放電灯の始動直後における異常点灯保護手段の誤作動を防止することができる。
【0073】
請求項7記載の発明によれば、請求項1〜6のいずれかに記載の放電灯点灯装置において、前記放電灯は高輝度放電灯であるので、高輝度放電灯を安定に点灯させることが可能になる。
【0074】
請求項8記載の発明によれば、請求項1〜7のいずれかに記載の放電灯点灯装置において、前記非対称点灯検出手段は、前記2つの平滑コンデンサの各両端電圧を検出し、いずれかの両端電圧が所定値に達した場合に前記非対称点灯モードを検出するので、高輝度放電灯を安定に点灯させることが可能になる。
【0075】
請求項9記載の発明によれば、請求項1〜8のいずれかに記載の放電灯点灯装置において、前記スイッチング素子は逆並列接続のダイオードを有するので、高輝度放電灯を安定に点灯させることが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る放電灯点灯装置の構成図である。
【図2】図1に示す構成の概念図である。
【図3】図1に示す放電灯点灯装置の動作波形図である。
【図4】本発明の第2実施形態に係る放電灯点灯装置の構成図である。
【図5】本発明の第3実施形態に係る放電灯点灯装置の構成図である。
【図6】図5に示す放電灯点灯装置の動作波形図である。
【図7】本発明の第4実施形態に係る放電灯点灯装置の構成図である。
【図8】本発明の第5実施形態に係る放電灯点灯装置の構成図である。
【図9】図8に示す放電灯点灯装置の動作波形図である。
【図10】非対称放電時におけるランプ温度の変化の様子を示す図である。
【図11】従来の放電灯点灯装置を示す構成図である。
【図12】図11に示す放電灯点灯装置の動作波形図である。
【図13】図11に示す放電灯点灯装置の動作波形図である。
【図14】図11に示す放電灯点灯装置の無負荷時におけるLC共振の特性図である。
【図15】別の放電灯点灯装置の構成図である。
【図16】図15に示す放電灯点灯装置の動作波形図である。
【図17】別の放電灯点灯装置の構成図である。
【図18】インバータ回路内のFETに対する駆動制御の説明図である。
【図19】図18に示す駆動制御を実行する放電灯点灯装置の構成例を示す図である。
【図20】高輝度放電灯の寿命末期などで発生し得る非対称放電時の波形図である。
【図21】異常非対称放電を起こす放電灯の等価回路である。
【図22】図21の等価回路で表すことができる異常非対称放電発生時に回路内を流れる電流の様子を示す図である。
【図23】異常非対称放電が発生した場合に各FETに対する駆動制御を停止する放電灯点灯装置の構成例を示す図である。
【図24】図23に示す放電灯点灯装置の動作波形図である。
【符号の説明】
BT 直流電源
10,20,30,50 制御回路
11 インバータ回路
12 負荷回路
13,53 駆動回路
14,24,34 検出回路
15 タイマー
16 アンド回路
141,142,241,242 検出部
143,243 出力部
Claims (9)
- 直流電源と、
2つのスイッチング素子の直列回路および2つの平滑コンデンサの直列回路を前記直流電源と並列に接続して成るハーフブリッジ型の点灯回路と、
少なくともインダクタおよび放電灯を有して成り、前記2つのスイッチング素子の接続点と前記2つの平滑コンデンサの接続点との間に接続される負荷回路とを備え、
前記2つのスイッチング素子を動作させて前記負荷回路に低周波矩形波電流を供給するように構成される放電灯点灯装置であって、
前記低周波矩形波電流の正負極性が非対称となる非対称点灯モードを検出する非対称点灯検出手段と、
この非対称点灯検出手段で前記非対称点灯モードが検出されると、前記点灯回路の動作を停止させるための異常点灯保護手段とを備え、
前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になっても前記異常点灯保護手段が作動するのを禁止するとともに、
非対称点灯時、前記放電灯を流れる電流の正負各極性の値が所定電流値以下となる場合には、前記低周波矩形波電流の周波数を、正常点灯時におけるその低周波矩形波電流の周波数よりも高くする放電灯点灯装置。 - 前記低周波矩形波電流の周波数を高くする期間は、少なくとも前記放電灯が始動してから所定時間が経過するまでの期間に設定される請求項1記載の放電灯点灯装置。
- 少なくとも前記放電灯が始動してからの所定期間、前記非対称点灯検出手段から前記異常点灯保護手段への信号伝達を禁止する請求項1または2記載の放電灯点灯装置。
- 前記非対称点灯検出手段の応答遅延時間を、前記放電灯の始動直後に、前記負荷回路に供給した電流の正負極性が非対称になることが予想される時間以上に設定して成る請求項3記載の放電灯点灯装置。
- 前記非対称点灯検出手段は、第1しきい値および第2しきい値を有し、前記放電灯の非対称点灯で変化する電圧および電流の少なくとも一方の検出を行い、この検出から得られる値が前記第1しきい値に達すると、前記非対称点灯モードを検出して非対称点灯検出信号を発生させ、
前記非対称点灯検出手段で、前記検出から得られる値が前記第1しきい値に達する前に通過する前記第2しきい値に達すると、前記負荷回路への供給電流の低減を行う請求項1または2記載の放電灯点灯装置。 - 前記負荷回路への供給電流の低減は、少なくとも前記放電灯の始動時から所定期間行われる請求項5記載の放電灯点灯装置。
- 前記放電灯は高輝度放電灯である請求項1〜6のいずれかに記載の放電灯点灯装置。
- 前記非対称点灯検出手段は、前記2つの平滑コンデンサの各両端電圧を検出し、いずれかの両端電圧が所定値に達した場合に前記非対称点灯モードを検出する請求項1〜7のいずれかに記載の放電灯点灯装置。
- 前記スイッチング素子は逆並列接続のダイオードを有する請求項1〜8のいずれかに記載の放電灯点灯装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24045099A JP4427836B2 (ja) | 1999-08-26 | 1999-08-26 | 放電灯点灯装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24045099A JP4427836B2 (ja) | 1999-08-26 | 1999-08-26 | 放電灯点灯装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068278A JP2001068278A (ja) | 2001-03-16 |
JP4427836B2 true JP4427836B2 (ja) | 2010-03-10 |
Family
ID=17059689
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24045099A Expired - Fee Related JP4427836B2 (ja) | 1999-08-26 | 1999-08-26 | 放電灯点灯装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4427836B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4981217B2 (ja) * | 2001-05-25 | 2012-07-18 | パナソニック株式会社 | 高圧放電灯点灯装置 |
DE102004035122A1 (de) * | 2004-07-20 | 2006-02-16 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | Treiberschaltung für eine HID-Lampe und Verfahren zum Betreiben einer HID-Lampe |
JP2006228479A (ja) * | 2005-02-15 | 2006-08-31 | Matsushita Electric Works Ltd | 高圧放電灯点灯装置、照明器具、および照明システム |
-
1999
- 1999-08-26 JP JP24045099A patent/JP4427836B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001068278A (ja) | 2001-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3329929B2 (ja) | 高圧放電灯点灯装置 | |
KR100873207B1 (ko) | 자동차용 고휘도방전 램프 안정기 회로 | |
EP0984670B1 (en) | High intensity discharge lamp ballast | |
JP2004522280A (ja) | 高輝度放電ランプを駆動する装置及び方法 | |
JP4427836B2 (ja) | 放電灯点灯装置 | |
JP3971808B2 (ja) | 放電灯点灯装置 | |
JP5460065B2 (ja) | 放電灯点灯回路 | |
JPH05258880A (ja) | 放電ランプ点灯装置 | |
JP2010080138A (ja) | 高圧放電灯点灯装置、照明器具 | |
JPH0479119B2 (ja) | ||
JP2690044B2 (ja) | 電源装置 | |
JPH1126177A (ja) | 放電灯点灯装置 | |
JP3820865B2 (ja) | 電源装置 | |
JP4358457B2 (ja) | 放電灯点灯装置 | |
JP4370774B2 (ja) | 放電灯点灯装置 | |
JP2001035679A (ja) | 放電灯点灯装置 | |
KR20110107854A (ko) | 형광 램프를 작동시키기 위한 검출기 회로 및 방법 | |
JP2003347084A (ja) | 蛍光ランプ点灯装置 | |
JP4098563B2 (ja) | 電源装置 | |
JP4514554B2 (ja) | 放電灯点灯装置 | |
JP4280116B2 (ja) | 電流検出回路 | |
JPH04277495A (ja) | 放電灯点灯装置 | |
JPH11135289A (ja) | 放電灯点灯装置 | |
JP5547907B2 (ja) | 放電灯点灯装置及びそれを用いた車載用前照灯点灯装置 | |
JP2000133478A (ja) | 放電灯点灯装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |