JP4423165B2 - 電子部品の超音波実装方法 - Google Patents

電子部品の超音波実装方法 Download PDF

Info

Publication number
JP4423165B2
JP4423165B2 JP2004316511A JP2004316511A JP4423165B2 JP 4423165 B2 JP4423165 B2 JP 4423165B2 JP 2004316511 A JP2004316511 A JP 2004316511A JP 2004316511 A JP2004316511 A JP 2004316511A JP 4423165 B2 JP4423165 B2 JP 4423165B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
ultrasonic
vibration
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004316511A
Other languages
English (en)
Other versions
JP2006128486A (ja
Inventor
貴由 松村
秀彦 吉良
健二 小八重
則夫 海沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004316511A priority Critical patent/JP4423165B2/ja
Priority to US11/041,301 priority patent/US7350685B2/en
Publication of JP2006128486A publication Critical patent/JP2006128486A/ja
Application granted granted Critical
Publication of JP4423165B2 publication Critical patent/JP4423165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/10—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating making use of vibrations, e.g. ultrasonic welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75343—Means for applying energy, e.g. heating means by means of pressure by ultrasonic vibrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75754—Guiding structures
    • H01L2224/75755—Guiding structures in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment

Description

本発明は電子部品の超音波実装方法に関する。
フリップチップ接続によって半導体チップを回路基板に搭載する際には、半導体チップのバンプ形成面を回路基板側に向け、半導体チップに設けた金バンプあるいははんだバンプを回路基板に設けた電極端子に接合することによって行われる。半導体チップと基板との間には非導電性のアンダーフィル樹脂が充填され、半導体チップの回路面を保護するとともに、バンプの腐蝕防止、半導体チップと基板との接合強度の向上が図られる。
このフリップチップ接続によって半導体チップを実装する方法として、接合時に半導体チップに超音波振動を印加し、バンプと電極端子との接合部を合金化させて接続する方法が行われるようになってきた。
半導体チップに超音波振動を印加して回路基板に半導体チップをフリップチップ接続する際には、回路基板が位置ずれしないように、支持ステージに回路基板を真空吸着してはチップを搭載する。しかしながら、回路基板を支持ステージに完全に固定して支持することは難しいから、半導体チップに荷重を加えて超音波振動を作用させるようにすると、超音波振動が半導体チップから回路基板に伝達し、回路基板も振動することによって、半導体チップと回路基板との間の相対運動（摩擦）が減退し、半導体チップのバンプと回路基板の電極端子との間の接合不良が生じるという問題がある。
本発明は、このような半導体チップから回路基板に超音波振動が伝達されることによって、半導体チップと回路基板との間で接合不良が生じるといった問題を解消すべくなされたものであり、回路基板を支持ステージに的確に支持することにより、半導体チップの超音波実装を確実に行うことを可能にする電子部品の超音波実装方法を提供することを目的としている。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、電極端子が設けられた回路基板に、超音波振動を半導体チップに印加してフリップチップ接続により半導体チップを搭載する電子部品の超音波実装方法において、前記半導体チップに超音波振動を印加した際に、前記回路基板に伝達される振動の振幅が最大となる位置に合わせて前記回路基板を押さえて半導体チップを実装することを特徴とする。なお、この場合、半導体チップに印加する超音波振動は半導体チップのバンプ列の位置で振幅が最大となるように設定する場合に限られない。
また、前記回路基板を押さえる際に、半導体チップに印加する超音波振動の振動方向に直交する方向に配列されるバンプ列の延長線上における、半導体チップの搭載領域の外側で回路基板を押さえて半導体チップを実装することを特徴とする。
また、前記回路基板を押さえる際に、半導体チップに印加する超音波振動の振動方向に直交する方向に配列されるバンプ列よりも内側で、かつ半導体チップの搭載領域の、前記超音波振動の振動方向に直交する方向の外側で、振動の振幅が最大となる位置に合わせて回路基板を押さえて半導体チップを実装することを特徴とする。
また、前記半導体チップに印加する超音波振動により回路基板が共振して回路基板の両端が振動の腹となる場合に、前記超音波振動の振動方向に平行な方向での前記回路基板の両端部を固定して半導体チップを実装することを特徴とする。
また、前記回路基板を押さえる際に、基板押さえ治具により回路基板を支持ステージに押圧して支持することにより、回路基板の振動を抑制して、半導体チップを的確に回路基板に実装することができる。
また、前記半導体チップに超音波振動を印加する際に、半導体チップのバンプの位置で超音波振動の振幅が最大となるように設定して半導体チップを実装することを特徴とする。半導体チップのバンプの位置で超音波振動の振幅を最大とすることで、半導体チップをより確実に回路基板に接合することができ、また回路基板の振動を抑制して実装されることでさらに確実な超音波実装がなされる。
本発明に係る電子部品の超音波実装方法によれば、半導体チップを回路部品に実装する際に、回路基板の振動を効果的に抑制した状態で実装することができ、半導体チップを確実に回路基板に実装することが可能となる。
以下、本発明の好適な実施の形態について、添付図面とともに詳細に説明する。
図１は、本発明に係る電子部品の超音波実装方法を適用して回路基板２０に半導体チップ１０を搭載する実装装置の構成図を示す。
この実装装置５０は、超音波ヘッド側の構成として、半導体チップ１０をエア吸着して支持する超音波ヘッド５２と、超音波ヘッド５２に超音波振動を印加する超音波発信器５４と、半導体チップ１０を回路基板に向けて加圧する加圧機構５６と、加圧機構５６による荷重を制御する加圧制御部５８とを備える。
また、回路基板２０を支持する支持ステージ側の構成として、支持ステージをアライメント位置に合わせてＸ−Ｙ−θ方向に移動可能に支持するアライメント機構６０と、アライメント機構６０を位置制御してフリップチップ接続時における、半導体チップ１０と回路基板２０との相互位置を調節するアライメント機構制御部６２とを備える。
また、半導体チップ１０と回路基板２０との相互の配置位置を検知する検知機構として、撮像ユニット６４と、撮像ユニット６４により得られた画像を画像処理する画像処理部６６と、撮像ユニット６４を任意位置に移動可能に支持する撮像ユニット移動機構６８と、撮像ユニット移動機構６８を駆動して撮像ユニット６４を所定位置に移動させる撮像ユニット移動機構制御部６９とを備える。
メイン・コントローラ７０は、画像処理部６６の検知結果に基づきアライメント機構制御部６２を制御して半導体チップ１０と回路基板２０とを相互に位置合わせし、加圧制御部５８によりフリップチップ接続時における荷重を制御しつつ、超音波発信器５４を駆動することにより、回路基板２０の所定位置に半導体チップ１０を実装する操作を制御する。
（第１の実施形態）
図２は、本発明に係る電子部品の超音波実装方法の第１の実施の形態を示す。フリップチップ接続により半導体チップ１０を回路基板２０に超音波実装する際は、半導体チップ１０のバンプ１２を形成した面を下向きにし、バンプ１２と回路基板２０に設けられた電極端子２２とを位置合わせして、半導体チップ１０に超音波振動を作用させながら半導体チップ１０を回路基板２０に加圧して接合する。
図１に示す実装装置５０の超音波ヘッド５２には半導体チップ１０をエア吸着するエア吸着機構が設けられ、半導体チップ１０は裏面側を超音波ヘッド５２にエア吸着して支持される。また、アライメント機構６０には回路基板２０をエア吸着して支持する支持ステージが設けられ、アライメント機構６０により半導体チップ１０と回路基板２０とが位置合わせされてフリップチップ接続される。
本実施形態における超音波実装方法は、超音波ヘッド５２により半導体チップ１０に超音波振動を作用させた際に、回路基板２０が半導体チップ１０とともに共振する問題を、基板押さえ治具３０によって回路基板２０を上面から押さえることによって解消させるものである。
図２(a)は、回路基板２０の上面に半導体チップ１０を配置し、図の左右方向（矢印の方向）を超音波振動の振動方向として半導体チップ１０を回路基板２０に接合している状態の平面図を示す。本実施形態では、半導体チップ１０を接合する超音波振動の振動方向の半導体チップ１０の外側に、半導体チップ１０を挟む配置として一対の基板押さえ治具３０、３０を配置している。
図２(b)は、半導体チップ１０に超音波振動を作用させて回路基板２０に超音波実装している状態を正面方向から見た状態を示す。半導体チップ１０に設けられているバンプ１２と、回路基板２０に設けられている電極端子２２とが位置合わせされ、基板押さえ治具３０により回路基板２０が上方から押圧されて実装される。回路基板２０は支持ステージに支持されるが、図１では支持ステージを省略している。
なお、図２(b)では、半導体チップ１０に超音波振動を作用させた場合の回路基板２０の振動波形を合わせて示している。半導体チップ１０を回路基板２０に超音波接合する際には、バンプ１２と電極端子２２とが配置されている位置で振幅が大きくなるように、すなわちバンプ１２と電極端子２２との相互摩擦が大きくなるように振動状態を制御することが有効である。図２(b)の振動波形は、バンプ１２と電極端子２２が配置されている位置が振動波形の腹（振幅が最も大きくなる位置）となるように設定されている。
このように半導体チップ１０に超音波振動を印加した場合、回路基板２０の振動を抑える方法としては、回路基板２０に伝達される超音波振動の腹部分の位置に合わせて基板押さえ治具３０を配置し、その位置で基板押さえ治具３０によって回路基板２０を押さえる方法が最も有効である。
図２では、半導体チップ１０に印加される超音波振動の振動方向と平行な方向での半導体チップ１０の外側の回路基板２０の領域に、基板押さえ治具３０を配置し、超音波振動の腹部分に相当する位置で回路基板２０を押さえている。
基板押さえ治具３０は超音波振動の腹の位置に合わせて回路基板２０を押さえるようにするから、超音波振動の振幅た最も大きくなる位置に集中的に押さえ力が作用するようにするのがよい。このため、本実施形態では板状の部材によって基板押さえ治具３０を形成し、超音波振動の腹の位置に合わせて押さえ力が作用するようにしている。図２(a)に示すように、基板押さえ治具３０の長手方向を超音波振動の振動方向に直交する向きとし、超音波振動の腹の位置に合わせ、半導体チップ１０と同幅かやや広幅の基板押さえ治具３０を用いて回路基板２０を押さえている。
回路基板２０を押さえて回路基板２０の振動を防止する方法として、回路基板２０の全面あるいは所定領域にわたって押さえるようにする方法もあるが、回路基板２０を広幅で押さえた場合は片当たりとなって回路基板２０を的確に押さえることができなくなる。これに対して、本実施形態の場合には、回路基板２０の所定位置に線的に押さえ力が作用するように基板押さえ治具３０を薄い板状に形成したことにより、片当たりを防止して、的確に回路基板２０を押さえることができるという利点がある。
半導体チップ１０に作用させる超音波振動の周波数を変えると、回路基板２０における超音波振動の腹の位置は変動する。したがって、基板押さえ治具３０によって回路基板２０を押さえる際には、周波数に応じて超音波振動の腹の位置に合わせるようにすればよい。超音波振動の腹の位置（振幅が最も大きくなる位置）は超音波振動の波長をλとすると、λ／２ごとに表れるから、この腹の位置に合わせて基板押さえ治具３０を配置する。なお、超音波振動の腹の位置は振動波形の山の位置あるいは谷の位置のどちらでもよい。
本実施形態では、半導体チップ１０に印加される超音波振動の腹の位置に合わせて基板押さえ治具３０により回路基板２０を押さえることにより、回路基板２０を適宜位置で押さえる方法にくらべて、効果的に回路基板２０の振動を抑制することが可能になる。回路基板２０の共振を抑えることによって半導体チップ１０と回路基板２０との間で超音波振動を有効に作用させることができ、半導体チップ１０を確実に回路基板２０に接合することが可能になる。
なお、回路基板２０に超音波実装する半導体チップ１０は、チップの対向する２辺に平行に２列のバンプ列が形成されている製品に限らず、半導体チップ１０の４辺に平行に各々バンプ列が配置されている製品についても同様に適用することができる。半導体チップ１０の４辺に各々バンプ列が配置されている製品の場合も、対向する２列のバンプ列の位置に超音波振動の振幅が最大となる位置を一致させるように超音波振動を印加し、上述したように基板押さえ治具３０によって回路基板２０を押さえるようにすればよい。
（第２の実施形態）
図３は、本発明に係る電子部品の超音波実装方法の第２の実施の形態を示す。本実施形態の実装方法は、回路基板２０に搭載される半導体チップ１０のバンプ１２の位置に合わせて基板押さえ治具３１により回路基板２０を押さえて実装することを特徴とする。
上述したように、超音波振動を半導体チップ１０に印加して半導体チップ１０を回路基板２０にフリップチップ接続する際には、半導体チップ１０のバンプ１２と回路基板２０の電極端子２２とが配置される位置で超音波振動の振幅が最も大きくなるように設定することが有効である。
したがって、基板押さえ治具３１によって回路基板２０を押さえる際に、半導体チップ１０のバンプ１２が配置されている位置に合わせて基板押さえ治具３１により回路基板２０を押さえることにより、回路基板２０の振動を効果的に防止して半導体チップ１０を実装することが可能になる。
図３(a)は、回路基板２０を基板押さえ治具３１により押さえて回路基板２０に半導体チップ１０を超音波実装する際における平面配置を示す。基板押さえ治具３１は半導体チップ１０の配置位置と干渉しないように、半導体チップ１０のバンプ列の延長線上の回路基板２０上に配置される。基板押さえ治具３１は半導体チップ１０を挟んで対向する配置に４個所に配置されている。本実施形態で使用している基板押さえ治具３１は狭領域で回路基板２０を押さえることができるように細い棒状に形成したものである。
本実施形態のように、半導体チップ１０に印加される超音波振動の振動方向に直交する方向に配列されるバンプ列の延長線上の回路基板２０上に基板押さえ治具３１を配置し、基板押さえ治具３１によって回路基板２０を押さえながら半導体チップ１０を超音波実装することにより、回路基板２０の振動を効率的に抑制することができ、半導体チップ１０を確実に回路基板２０に実装することが可能になる。
（第３の実施形態）
図４は、本発明に係る電子部品の超音波実装方法の第３の実施の形態を示す。本実施形態の実装方法も、半導体チップ１０に印加される超音波振動の振幅が最大となる位置に合わせて基板押さえ治具３２を配置し、基板押さえ治具３２により回路基板２０を押さえながら、半導体チップ１０を超音波実装するものである。
本実施形態においては、半導体チップ１０に印加する超音波振動の振動方向に直交する方向で、バンプ列の内側の領域に対応する回路基板２０上に基板押さえ治具３２を配置して超音波実装する。
図４に示すように、基板押さえ治具３２は半導体チップ１０の対向するバンプ列の内側で、超音波振動の腹の位置に合わせて、半導体チップ１０の超音波振動の振動方向に直交する方向の外側に、半導体チップ１０を挟んで対向する位置に配置される。基板押さえ治具３２は４個所で回路基板２０を押さえている。本実施形態では、超音波振動の振動波形の谷位置に合わせて基板押さえ治具３２を配置している。
（第４の実施形態）
図５は、本発明に係る電子部品の超音波実装方法の第４の実施の形態を示す。本実施形態の実装方法は、半導体チップ１０に印加される超音波振動の振動方向（の矢印の方向）での回路基板２０の両側縁を基板押さえ治具３３により押さえて半導体チップ１０を回路基板２０に超音波実装することを特徴とする。
半導体チップ１０に超音波振動を印加させて回路基板２０に実装する場合に、回路基板２０が振動したとすると回路基板２０の両端（超音波振動の振動方向の両端）は必然的に超音波振動の腹部となる。したがって、回路基板２０の両端を基板押さえ治具３０によって固定することで、回路基板２０の振動を効果的に抑えることが可能になる。
回路基板２０の両端部を固定する方法としては、たとえば一対の基板押さえ治具３３を用いて回路基板２０を両側から挟み、基板押さえ治具３３の側面を回路基板２０の側面に当接させ内向きに押圧して固定する方法、回路基板２０の両端縁に沿って基板押さえ治具３３により回路基板２０を支持ステージに押圧して固定する方法等が利用できる。
このように、回路基板２０の両端部を基板押さえ治具３３によって押さえることにより、回路基板２０が共振した際に腹部となる両端が固定され、回路基板２０の振動を効果的に抑制することが可能になり、半導体チップ１０を確実に回路基板２０に実装することができる。半導体チップ１０に印加する超音波振動の振動方向と同方向の回路基板２０の両端部を基板押さえ治具３３によって押さえる方法は、超音波振動の腹部となる位置を確認して押さえる方法と比較して、単に回路基板２０の端部を押さえるようにすればよいから、押さえ位置を正確に設定して押さえる必要がなく、操作が簡単であり、回路基板２０の振動を抑えて超音波実装する作業が簡単に行えるという利点がある。
なお、超音波振動を利用して半導体チップ１０を回路基板２０に実装する際に、回路基板２０を押さえ治具等で支持した際に、押さえ位置が不的確であると回路基板２０の共振を助長するといったことが起こり得る。本発明に係る電子部品の超音波実装は、回路基板２０を押さえる位置を的確に選択することによって、回路基板２０の共振を効果的に抑制して実装することを可能にしたものである。
また、回路基板２０を基板押さえ治具によって押さえる場合に、上記各実施形態での基板押さえ治具による押さえ方法を単独で使用する他に、他の押さえ方法をいくつか併用して利用することも有効である。
本発明に係る電子部品の超音波実装方法は、半導体チップ１０を超音波実装する場合に限らず、超音波振動を利用して電子部品を回路基板等に実装する場合に、有効に利用することが可能である。
本発明に係る電子部品の超音波実装方法を適用して半導体チップをフリップチップ接続する実装装置の構成図である。 電子部品の超音波実装方法の第１の実施の形態を示す説明図である。 電子部品の超音波実装方法の第２の実施の形態を示す説明図である。 電子部品の超音波実装方法の第３の実施の形態を示す説明図である。 電子部品の超音波実装方法の第４の実施の形態を示す説明図である。
符号の説明
１０ 半導体チップ
１２ バンプ
２０ 回路基板
２２ 電極端子
３０、３１、３２、３３ 基板押さえ治具
５０ 実装装置
５２ 超音波ヘッド
５４ 超音波発信器
６０ アライメント機構

Claims (7)

  1. 電極端子が設けられた回路基板に、超音波振動を半導体チップに印加してフリップチップ接続により半導体チップを搭載する電子部品の超音波実装方法において、
    前記半導体チップに超音波振動を印加した際に、前記回路基板に伝達される振動の振幅が最大となる位置に合わせて前記回路基板を押さえて半導体チップを実装することを特徴とする電子部品の超音波実装方法。
  2. 前記回路基板を押さえる際に、半導体チップに印加する超音波振動の振動方向に平行な方向での半導体チップの外側で、振動の振幅が最大となる位置に合わせて回路基板を押さえて半導体チップを実装することを特徴とする請求項１記載の電子部品の超音波実装方法。
  3. 前記回路基板を押さえる際に、
    半導体チップに印加する超音波振動の振動方向に直交する方向に配列されるバンプ列の延長線上における、半導体チップの搭載領域の外側で回路基板を押さえて半導体チップを実装することを特徴とする請求項１記載の電子部品の超音波実装方法。
  4. 前記回路基板を押さえる際に、
    半導体チップに印加する超音波振動の振動方向に直交する方向に配列されるバンプ列よりも内側で、かつ半導体チップの搭載領域の、前記超音波振動の振動方向に直交する方向の外側で、振動の振幅が最大となる位置に合わせて回路基板を押さえて半導体チップを実装することを特徴とする請求項１記載の電子部品の超音波実装方法。
  5. 前記半導体チップに印加する超音波振動により回路基板が共振して回路基板の両端が振動の腹となる場合に、
    前記超音波振動の振動方向に平行な方向での前記回路基板の両端部を固定して半導体チップを実装することを特徴とする請求項１記載の電子部品の超音波実装方法。
  6. 前記回路基板を押さえる際に、基板押さえ治具により回路基板を支持ステージに押圧して支持することを特徴とする請求項１〜５のいずれか一項記載の電子部品の超音波実装方法。
  7. 前記半導体チップに超音波振動を印加する際に、半導体チップのバンプの位置で超音波振動の振幅が最大となるように設定して半導体チップを実装することを特徴とする請求項１〜６のいずれか一項記載の電子部品の超音波実装方法。
JP2004316511A 2004-10-29 2004-10-29 電子部品の超音波実装方法 Expired - Fee Related JP4423165B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004316511A JP4423165B2 (ja) 2004-10-29 2004-10-29 電子部品の超音波実装方法
US11/041,301 US7350685B2 (en) 2004-10-29 2005-01-25 Method of mounting electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004316511A JP4423165B2 (ja) 2004-10-29 2004-10-29 電子部品の超音波実装方法

Publications (2)

Publication Number Publication Date
JP2006128486A JP2006128486A (ja) 2006-05-18
JP4423165B2 true JP4423165B2 (ja) 2010-03-03

Family

ID=36260649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004316511A Expired - Fee Related JP4423165B2 (ja) 2004-10-29 2004-10-29 電子部品の超音波実装方法

Country Status (2)

Country Link
US (1) US7350685B2 (ja)
JP (1) JP4423165B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685583B2 (ja) * 2005-10-11 2011-05-18 富士通株式会社 半導体チップの実装方法および回路基板
JP5491081B2 (ja) * 2009-06-22 2014-05-14 株式会社アルテクス 超音波振動金属接合用共振器
JP2011165692A (ja) * 2010-02-04 2011-08-25 Toyota Motor Corp 超音波接合方法および装置、並びに超音波接合による被接合部材
JP6451180B2 (ja) 2014-09-26 2019-01-16 富士電機株式会社 半導体装置の製造装置及び半導体装置
JP7217604B2 (ja) * 2018-09-18 2023-02-03 キヤノンマシナリー株式会社 異物除去装置、ダイボンダ、及び異物除去方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG98390A1 (en) * 1999-05-18 2003-09-19 Denso Corp Ultrasonically joining apparatus, ultrasonically joining method and cooling device
CA2314733A1 (en) * 1999-08-02 2001-02-02 Ultex Corporation Ultrasonic vibration bonding tool
JP2001266417A (ja) * 2000-03-17 2001-09-28 Sony Corp 転写方法
JP2002210409A (ja) * 2000-11-20 2002-07-30 Sony Corp 超音波振動方法および超音波振動装置
JP4604384B2 (ja) 2001-04-16 2011-01-05 サンケン電気株式会社 回路基板実装体の実装方法
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3855973B2 (ja) * 2002-08-29 2006-12-13 株式会社村田製作所 超音波接合方法および超音波接合装置
JP2006093636A (ja) * 2004-08-27 2006-04-06 Fujitsu Ltd 半導体チップの接合方法および接合装置

Also Published As

Publication number Publication date
US20060091185A1 (en) 2006-05-04
JP2006128486A (ja) 2006-05-18
US7350685B2 (en) 2008-04-01

Similar Documents

Publication Publication Date Title
CN100461360C (zh) 谐振器、超声波焊接头和超声波焊接装置
US7355285B2 (en) Structure of mounting electronic component
US7850056B2 (en) Electronic component mounting apparatus and electronic component mounting method
JP4423165B2 (ja) 電子部品の超音波実装方法
US7208059B2 (en) Method of ultrasonic-mounting electronic component and ultrasonic mounting machine
JP3244664B2 (ja) 超音波振動接合装置
JP3487162B2 (ja) ボンディングツールおよびボンディング装置
JP2001110850A (ja) フリップチップ実装装置、及び方法
JP6451180B2 (ja) 半導体装置の製造装置及び半導体装置
JP3374856B2 (ja) 電子部品のボンディング装置
JP4491321B2 (ja) 超音波実装方法およびこれに用いる超音波実装装置
JP3882792B2 (ja) 接合装置および接合用ツール
KR100861952B1 (ko) 본딩장치
KR101308410B1 (ko) 교체형 가압부재가 구비된 초음파접합장치
JP3409688B2 (ja) 電子部品のボンディングツールおよびボンディング装置
JP3575420B2 (ja) 電子部品のボンディング装置およびボンディングツール
KR101274559B1 (ko) 스테이지 고정형 초음파혼이 구비된 초음파접합장치
JP4288363B2 (ja) 超音波実装ツール及び電子部品の実装装置
JP3480468B2 (ja) 電子部品のボンディングツール
JP2004193306A (ja) 振動子
JP3656631B2 (ja) 電子部品のボンディングツールおよびボンディング装置
JP4307047B2 (ja) 電子部品のボンディングツールおよびボンディング装置
JP4815309B2 (ja) 超音波実装ツール及び電子部品の実装装置
JP3729153B2 (ja) 電子部品のボンディング装置およびボンディングツール
JP3491634B2 (ja) 電子部品のボンディングツール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091201

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees