JP4381488B2

JP4381488B2 - フラッシュ制御回路

Info

Publication number: JP4381488B2
Application number: JP00920397A
Authority: JP
Inventors: 仁石徐
Original assignee: Samsung Digital Imaging Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1996-01-23
Filing date: 1997-01-22
Publication date: 2009-12-09
Anticipated expiration: 2017-01-22
Also published as: JPH09211581A; CN1164173A; CN1164150C; KR970060881A; KR100189815B1; US5708878A

Description

【０００１】
【発明の属する技術分野】
本発明はフラッシュ制御回路に係り、特にデジタルスチールカメラ（Digital Still Camera）のようなカメラまたはストローブ（Strobe）照明装置等に使用されるフラッシュ制御回路に関する。
【０００２】
【従来の技術】
図１は従来のフラッシュ制御回路を示した概略的ブロック図である。図１に示されたように従来のフラッシュ制御回路は、入力電圧の昇圧及び昇圧された電圧の充電によりランプ１０１に電圧を印加する昇圧部１０２と、前記昇圧部１０２の出力電圧を感知して該当システム制御部（図示せず）に電圧指示信号を伝送する電圧感知部１０３と、前記システム制御部からの発振制御信号に応じて発振し、その間に入力電圧を昇圧部に供給する発振部１０４と、前記システム制御部からの発光制御信号に応じて所定のトリガーパルス（Trigger pulse）を発生するトリガー部１０５と、システム電源の電圧を前記発振部１０４の印加電圧に変換する駆動部１０６と、前記システム制御部からの電源制御信号に応じて前記駆動部１０６の動作を制御する電源制御部１０７とを具備している。一般的にランプ１０１に印加される数百ボルトの電圧が数千ボルトのトリガーパルスにより放電することによりランプ１０１が発光する。
【０００３】
図１の回路の動作過程を説明すれば次のようである。まず、前記システム制御部は入力された電圧指示信号で昇圧部１０２の電圧値を判断した後、発振制御信号で発振部１０４を制御する。例えば、発振制御信号がロー状態なら発振部１０４は動作せず、ハイ状態なら動作することになる。発振部１０４が動作する場合、電源駆動部１０６からの入力電圧は昇圧部１０２に印加される。ここで、電源制御部１０７は該当システム制御部からの電源制御信号に応じて電源駆動部１０６の動作を制御する。例えば、電源制御部１０７は電源制御信号がハイ状態なら電源駆動部１０６の出力電圧をディスエーブルさせ、ロー状態なら電源駆動部１０６の出力電圧を供給する。昇圧部１０２では発振部１０４の動作に応じ、電圧が入力されると充電が持続され、入力されないと充電が中断される。従って、発振部１０４の適切な制御により昇圧部１０２の出力電圧は一定に保たれる。このように一定に保たれてランプ１０１に印加される数百ボルトの出力電圧が、数千ボルトのトリガーパルスに応じ放電されることによりランプ１０１が発光する。
【０００４】
一方、システム電源がオン／オフされる時に、発光制御信号に電源ノイズが誘起されトリガー部１０５が誤動作をすることにより、ランプ１０１の発光エラー現象が発生することがある。これを防止するため従来には、システム電源がオン／オフされる際にシステム制御部からの電源制御信号により電源制御部１０７で電源駆動部１０６の動作の可否を決定していた。例えば、電源制御部１０７は入力される電源制御信号により、システム電源のオン完了時点から所定時間後に電源駆動部１０６の出力電圧を供給し、システム電源のオフ完了時点から所定時間前に電源駆動部１０６の出力電圧をディスエーブルさせる。これによりシステム電源のオン／オフに伴って電源ノイズが誘起されたときに、昇圧部１０２の出力電圧が低くなるのでランプ１０１の発光エラーを防止することができる。
【０００５】
しかし、前記のような従来のフラッシュ制御回路は次のような問題点等を有する。第１に、別の電源制御部及び電源駆動部が要求されることによりハードウェアの規模が大きくなる。第２に、前記電源制御部及び電源駆動部に対した発光エラー防止アルゴリズムを該当システムプログラムに反映すべきである。第３に、製造工程で発光エラー防止状態を検査するための検査プログラムが必要である。
【０００６】
【発明が解決しょうとする課題】
本発明は前記のような問題点等を改善するため創案されたものであって、簡単なハードウェアで発光エラー防止が行えるフラッシュ制御回路を提供するにその目的がある。
【０００７】
【課題を解決するための手段】
前記目的を達成するため、本発明によるフラッシュ制御回路は、入力電圧の昇圧及び昇圧された電圧の充電によりランプに電圧を印加する昇圧部と、
前記昇圧部の出力電圧を感知してシステム制御部に電圧指示信号を伝送する電圧感知部と、
前記システム制御部からの発振制御信号に応じて発振し、その間に入力電圧を前記昇圧部に供給する発振部と、
前記システム制御部からの発光制御信号に応じて所定のトリガーパルスを発生するトリガー部と、
前記発光制御信号の供給を受けるべく接続され、システム電源のオン完了時点から所定時間後にハイ状態となり、システム電源のオフ完了時点から所定時間前にロー状態となる発光エラー防止部とを含むことを特徴とする。
【０００８】
【発明の実施の形態】
以下、添付の図面に基づき本発明の実施例を詳しく説明する。
【０００９】
図２を参照すれば、本発明の一実施例によるフラッシュ制御回路は、入力電圧の昇圧及び昇圧された電圧の充電によりランプ２０１に電圧を印加する昇圧部２０２と、前記昇圧部２０２の出力電圧を感知して該当システム制御部（図示せず）に電圧指示信号を伝送する電圧感知部２０３と、前記システム制御部からの発振制御信号に応じて発振し、その間に入力電圧を前記昇圧部に供給する発振部２０４と、前記システム制御部からの発光制御信号に応じて所定のトリガーパルスを発生するトリガー部２０５と、前記発光制御信号と接続され、システム電源のオン開始時点から所定時間後にハイ状態となり、システム電源のオフ完了時点から所定時間前にロー状態となる発光エラー防止部２０６とを含んでいる。図２の回路の動作過程を説明すれば次のようである。まず、該当システム制御部（図示せず）は入力された昇圧感知信号で昇圧部２０２の電圧値を判断した後、発振制御信号で発振部２０４を制御する。例えば、発振制御信号がロー状態なら発振部２０４は動作せず、ハイ状態なら動作することになる。発振部２０４が動作する場合、システム電源からの入力電圧は昇圧部２０２に印加される。昇圧部２０２では発振部２０４の動作に応じ、電圧が入力されると充電が持続され、入力されないと充電が中断される。従って、発振部２０４の適切な制御により昇圧部２０２の出力電圧は一定に保たれる。このように一定に保たれてランプ２０１に印加される数百ボルトの出力電圧が、数千ボルトのトリガーパルスに応じ放電されることによりランプ２０１が発光する。
【００１０】
一方、システム電源がオン／オフされる時には、発光制御信号に電源ノイズが誘起されトリガー部２０５が誤動作をすることにより、ランプ２０１の発光エラー現象が発生することがある。これを防止するために、前記発光制御信号の供給を受けるべく接続されており、システム電源のオン開始時点から所定時間後にハイ状態となり、システム電源のオフ完了時点から所定時間前にロー状態となる発光エラー防止部２０６が備えられている。即ち、発光エラー防止部２０６はシステム電源のオン／オフに伴って電源ノイズが誘起されたときに、発光制御信号を接地させることにより、電源ノイズがトリガー部２０５に入力できないようにする。これにより、トリガー部２０５の誤動作を原因とするランプ２０１の発光エラーを防止しうる。
【００１１】
図３は図２の発光エラー防止部を示した回路図である。図３に示されたように発光エラー防止部（図２の２０６）にはシステム電源が印加され、コレクタ端子が前記発光制御信号の供給を受けるべく接続されたスイッチングトランジスターＱと、前記システム電源端子と前記スイッチングトランジスターＱのベース端子との間に接続された充放電用コンデンサＣと、一端が前記スイッチングトランジスターＱのベース端子に接続され、他の一体が接地されたバイアス用ダイオードＤと、前記システム電源端子と前記スイッチングトランジスターＱのコレクタ端子との間に接続された電流制限用抵抗Ｒとを備えている。
【００１２】
図３の回路における、システム電源のオン開始時点からオン完了時点までの動作過程を説明する。システム電源がオンされると、システム電源から電流制限用抵抗Ｒを通してスイッチングトランジスターＱのコレクタ端子に所定の電圧が印加される。また、充放電用コンデンサＣのプラス（＋）端子にも電源電圧が印加されることにより、充放電用コンデンサＣは充電を開始する。これと同時にバイアス用ダイオードＤの両端の電圧はスイッチングトランジスターＱのベースとエミッタとの間で順方向バイアスとして作用する。これにより、スイッチングトランジスターＱはオン状態にされ、コレクタ端子に供給された発光制御信号はスイッチングトランジスターＱを通して接地された状態となる。即ち、システム電源をオン状態にすることに伴って電源ノイズが誘起されたとき、発光制御信号を接地させることにより、電源ノイズがトリガー部（図２の２０５）に入力できないようにするのである。所定時間が経過すると共に充放電用コンデンサＣの充電電圧が前記ダイオードＤの両端電圧より高くなると、充放電用コンデンサＣのマイナス（−）端子に誘起された電圧がスイッチングトランジスターＱのベースに作用することにより、スイッチングトランジスターＱがオフ状態にされる。これによりスイッチングトランジスターＱのコレクタ端子に供給された発光制御信号は正常な状態に復帰する。
【００１３】
図３において、システム電源のオフ開始時点からオフ完了時点までの動作過程を説明する。システム電源がオフにされると、充放電用コンデンサＣはそれ自体の特性により高速で放電を行う。これにより充電電圧が前記ダイオードＤの両端の電圧より低くなると、スイッチングトランジスターＱはオン状態にされ、コレクタ端子に供給された発光制御信号はスイッチングトランジスターＱを通して接地された状態となる。即ち、システム電源のオフに伴って電源ノイズが誘起され得るが、システム電源のオフ完了時点前に前記発光制御信号を接地させることにより、発光制御信号が接地された時点以降に発生する電源ノイズがトリガー部（図２の２０５）に入力できなくするのである。
【００１４】
図４は図３の回路の動作タイミング図である。図４において、Ｔ１はシステム電源のオン開始時点からオン完了時点までの時間、Ｔ２はシステム電源のオフ／オンを連続動作として行う時間、そしてＴ３はシステム電源のオフ開始時点からオフ完了時点までの時間を示す。図示されたようにシステム電源の電圧が１．４ボルトの時点からスイッチングトランジスターＱ（図３のＱ）のスレショルド電圧が印加されることがわかる。また、システム電源のオン開始時点からオン完了時点までの時間Ｔ１には、発光エラー防止部２０６の出力波形がシステム電源の波形よりＴｄほど遅延されることがわかる。ここで、遅延時間Ｔｄは充放電用コンデンサＣの容量に比例する。システム電源のオフ／オンを連続動作で行う時間Ｔ２には、発光エラー防止部（図２の２０６）の出力波形がシステム電源の波形より速くオフされ、遅くオンされることがわかる。そして、システム電源のオフ開始時点からオフ完了時点までの時間Ｔ３には、発光エラー防止部２０６の出力波形がシステム電源の波形より速くオフ、即ち接地状態となることがわかる。このように、発光制御信号が供給される発光エラー防止部（２０６）の出力波形がシステム電源の波形より遅くオンされ、速くオフされることにより、システム電源のオン／オフに伴って電源ノイズが誘起されるときに発光制御信号を接地させうる。即ち、電源ノイズがトリガー部２０５に入力できなくすることによりトリガー部２０５の誤動作を原因とするランプ（図２の２０１）の発光エラーを防止しうる。このように、簡単なハードウェアで発光エラーを防止することにより、ハードウェア、制御プログラム及び検査プログラムを簡素化しうる。
【００１５】
本発明は上述の実施例に限定されず、当業者はその改良が可能である。
【００１６】
【発明の効果】
以上説明したように本発明に基づく、簡単なハードウェアで発光エラーを防止することができるフラッシュ制御回路を用いることにより、ハードウェア、制御プログラム及び検査プログラムを簡素化しうる。
【図面の簡単な説明】
【図１】従来のフラッシュ制御回路を示した概略的ブロック図である。
【図２】本発明の一実施例によるフラッシュ制御回路を示した概略的ブロック図である。
【図３】図２の回路の発光エラー防止部を示した回路図である。
【図４】図３の回路の動作タイミング図である。
【符号の説明】
１０１、２０１ランプ
１０２、２０２昇圧部
１０３、２０３電圧感知部
１０４、２０４発振部
１０５、２０５トリガー部
１０６電源駆動部
１０７電源制御部
２０６発光エラー防止部

Claims

入力電圧の昇圧及び昇圧された電圧の充電によりランプに電圧を印加する昇圧部と、
前記昇圧部の出力電圧を感知してシステム制御部に電圧指示信号を伝送する電圧感知部と、
前記システム制御部からの発振制御信号に応じて発振し、その間に入力電圧を前記昇圧部に供給する発振部と、
前記システム制御部からの発光制御信号に応じて、前記ランプの発光を直接制御する所定のトリガーパルスを発生するトリガー部と、
前記発光制御信号の供給を受けるべく接続され、システム電源のオン開始時点から所定時間後にハイ状態となり、システム電源のオフ完了時点から所定時間前にロー状態となる発光エラー防止部であって、前記発光エラー防止部は、前記ロー状態では前記トリガー部に入力されるべく前記システム制御部から供給された前記発光制御信号を接地させてロー状態にし、これにより前記システム電源のオフ開始時点後で、かつ前記システム電源のオフ完了時点前に前記発光制御信号が接地されて、前記発光制御信号が接地された時点からオフ完了時点までの間の電源ノイズの前記トリガー部へ入力によって、前記トリガー部が誤動作して前記ランプが発光するのを確実に防止し、前記ハイ状態では前記システム制御部からの前記発光制御信号を接地させずに前記トリガー部に入力させるようにする、該発光エラー防止部とを含むことを特徴とするフラッシュ制御回路。
前記ランプが、前記昇圧部から印加される電圧が前記トリガーパルスにより放電されることにより発光することを特徴とする請求項１に記載のフラッシュ制御回路。
前記発光エラー防止部が、
コレクタ端子が前記発光制御信号の供給を受けるべく接続されたスイッチングトランジスターと、
前記システム電源端子と前記スイッチングトランジスターのベース端子との間に接続された充放電用コンデンサと、
前記スイッチングトランジスターのベース端子に一端が接続され、別の一端が接地されたバイアス用ダイオードと、
前記システム電源端子と前記スイッチングトランジスターのコレクタ端子との間に接続された電流制限用抵抗とを具備することを特徴とする請求項１に記載のフラッシュ制御回路。
前記システム電源のオン開始時点からオン完了時点までの時間には前記発光エラー防止部の出力波形が前記電源波形より所定時間だけ遅延されることを特徴とする請求項３に記載のフラッシュ制御回路。
前記遅延時間が、前記充放電用コンデンサの容量と比例することを特徴とする請求項４に記載のフラッシュ制御回路。