JP4379982B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4379982B2 JP4379982B2 JP32550799A JP32550799A JP4379982B2 JP 4379982 B2 JP4379982 B2 JP 4379982B2 JP 32550799 A JP32550799 A JP 32550799A JP 32550799 A JP32550799 A JP 32550799A JP 4379982 B2 JP4379982 B2 JP 4379982B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide film
- silicon
- wall
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、溝を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板に溝（トレンチ）を備えた半導体装置として、トレンチゲート型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や、トレンチキャパシタを用いたＤＲＡＭ（Ｄｙｎａｍｉｃ ＲａｎｄｏｍＡｃｃｅｓ Ｍｅｍｏｒｙ）セルが広く使用されている。
【０００３】
これらのトレンチを備えた半導体装置の中で、トレンチゲート型ＩＧＢＴの製造方法が図６及び図７に示されている。
【０００４】
まず、シリコンなどの半導体を材料としたｐ型半導体基板１０上に、ベース領域となるｎ型高濃度不純物ドリフト層１２及びｎ型低濃度不純物ドリフト領域１４、チャネルが形成されるｐ型ボディ領域１６が選択的に形成されている。ｐ型ボディ領域１６には、エミッタ領域となるｎ型エミッタ領域１８が選択的に形成されている。半導体基板２０（ここで、半導体基板２０は、ｐ型半導体基板１０、ｎ型高濃度不純物ドリフト層１２、ｎ型低濃度不純物ドリフト領域１４、ｐ型ボディ領域１６、ｎ型エミッタ領域１８を含むとする）上には、後にトレンチを形成するときのマスクとなるシリコン酸化膜２４が全面に形成されている（図６（ａ））。
【０００５】
シリコン酸化膜２４は、後にトレンチが形成されるｎ型エミッタ領域１８上の一部分が露出されるように選択的に除去される（図６（ｂ））。
【０００６】
そして、残されたシリコン酸化膜２４をマスクとして、半導体基板２０が異方性エッチングされ、トレンチ２６が形成される（図６（ｃ））。
【０００７】
トレンチ２６形成時の異方性エッチングによって、トレンチ２６の内壁２８にダメージ層が形成される。このダメージ層を除去するため、アルカリ系溶液を用いて、トレンチ２６の内壁２８を酸化して、ダメージ層の表面を取り込むと共に薄い犠牲酸化膜を形成する。その後、犠牲酸化膜がエッチングで除去されるとともに、ダメージ層も除去される（図７（ａ））。
【０００８】
その後、シリコン酸化膜２４が除去され、ゲート酸化膜３５が、トレンチ２６の内壁２８及び半導体基板２０上の全面に形成される。その後、ゲート電極となる多結晶シリコン層３６が、ゲート酸化膜３５上に形成される（図７（ｂ））。
【０００９】
その後、多結晶シリコン層３６とゲート酸化膜３５が選択的に除去される。そして、層間絶縁膜３８が選択的に形成された後、半導体基板２０上にエミッタ電極４０が形成される。また、半導体基板２０のエミッタ電極４０が形成された面の裏側の面にコレクタ電極４２が形成される（図７（ｃ））。
【００１０】
【発明が解決しようとする課題】
ところで、トレンチ２６が形成された直後（図６（ｃ））のトレンチ２６の部分拡大図が図８（ａ）に示されている。トレンチ２６の内壁２８には薄くダメージ層３２が形成されている。このダメージ層３２は必ずしても均一には形成されず、表面にマイクロラフネスと呼ばれる凹凸が形成される場合がある。
【００１１】
図８（ｂ）には、このようなダメージ層３２を有するトレンチ２６の内壁２８をアルカリ系溶液で酸化して、シリコン酸化物からなる薄い犠牲酸化膜３４を形成したときのトレンチの断面拡大図が示されている。アルカリ系溶液はシリコンと親和性を備えていないため、シリコンを材料とするトレンチ２６の内壁２８に均一に行き渡らず、犠牲酸化膜３４が不均一に形成される。不均一に形成された犠牲酸化膜３４はエッチングでダメージ層３２とともに除去されるが、シリコン酸化物である犠牲酸化膜３４はシリコンであるダメージ層３２よりエッチング速度が遅いため、図５（ｃ）に示されているように、エッチング後のトレンチ２６の内壁２８に凹凸が生じる。トレンチ２６の内壁２８にはその後ゲート酸化膜３５及びゲート電極となる多結晶シリコン層３６が形成されるため、トレンチ２６の内壁２８の凹凸は半導体装置の特性の劣化を生じさせる場合がある。
【００１２】
また、犠牲酸化膜３４をエッチングした後（図７（ａ））のトレンチ２６の拡大断面図が、図９に示されている。犠牲酸化膜３４をドライエッチングするとき、半導体基板２０のトレンチ２６の端部３１は、シリコン酸化膜２４の陰となり、エッチャントが供給されず、端部３１が尖った形状となる。トレンチ２６の内壁２８にはゲート酸化膜３５及びゲート電極となる多結晶シリコン層３６が形成され、ＩＧＢＴが動作する際にゲート酸化膜３５に電界が生じる。トレンチ２６の端部３１が尖った形状となっていると、トレンチ２６の端部３１のゲート酸化膜３５部分に電界が集中し、ゲート酸化膜３５の絶縁破壊が生じる場合がある。
【００１３】
本発明は上記課題を解決するために成されたものであり、トレンチ内壁の凹凸を抑え、また、トレンチ端部の形状の尖りを抑えることが可能な半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
第一の本発明は、シリコン基板に溝を備えた半導体装置の製造方法であって、前記シリコン基板に溝を形成する溝形成工程と、アルカリ系溶液と、アニオン系界面活性剤と、の混合溶液を用いて前記溝内壁に犠牲酸化膜を形成する犠牲酸化膜形成工程と、前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、を備えることを特徴とする。
【００１５】
第一の本発明では、アルカリ系溶液と前記半導体と前記アルカリ系溶液とに対して親和性を有する界面活性剤との混合溶液を用いて溝内壁に犠牲酸化膜を形成するので、犠牲酸化膜を溝内壁に均一に形成することができる。したがって、犠牲酸化膜を除去した後の溝内壁の凹凸が少なくなり、製造された半導体装置の素子特性を向上することができる。
【００１６】
また、第二の本発明は、半導体基板に溝を備えた半導体装置の製造方法であって、半導体基板上に第一のマスク層と第二のマスク層とを順に形成し、前記第一及び第二のマスク層に所定のパターンを形成するマスク層形成工程と、前記第一及び第二のマスク層をマスクとして、前記半導体基板に溝を形成する溝形成工程と、前記第二のマスク層をマスクとして、前記溝内壁と第一のマスク層とをエッチングする内壁エッチング工程と、を備え、前記第一のマスク層は、前記内壁エッチング工程におけるエッチング速度が前記第二のマスク層の材料のエッチング速度より速い材料で形成されていることを特徴とする。
【００１７】
第二の本発明では、内壁エッチング工程において、第一のマスク層は、エッチング速度が前記第二のマスク層より速い材料で形成されているので、第一のマスク層は第二のマスク層より早くエッチングされる。そのため、エッチング時に溝内壁の端部のエッチングを妨げる部材がなく、端部が充分にエッチングされ、尖りが少ない形状となる。したがって、半導体装置の特性を向上させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１９】
図１には、本実施形態の半導体装置であるＩＧＢＴの製造方法が示されている。
【００２０】
まず、シリコンなどの半導体を材料としたｐ型半導体基板１０上に、ベース領域となるｎ型高濃度不純物ドリフト層１２及びｎ型低濃度不純物ドリフト領域１４、チャネルが形成されるｐ型ボディ領域１６が選択的に形成されている。ｐ型ボディ領域１６には、エミッタ領域となるｎ型エミッタ領域１８が選択的に形成されている。半導体基板２０（ここで、半導体基板は、ｐ型半導体基板１０、ｎ型高濃度不純物ドリフト層１２、ｎ型低濃度不純物ドリフト領域１４、ｐ型ボディ領域１６、ｎ型エミッタ領域１８を含むとする）上には、後に溝（トレンチ）を形成するときのマスクとなるシリコン窒化膜（ＳｉＮ膜）２２及びシリコン酸化膜（ＳｉＯ2膜）２４が全面に形成されている（図１（ａ））。
【００２１】
このシリコン窒化膜２２とシリコン酸化膜２４は、後にトレンチが形成されるｎ型エミッタ領域１８上の一部分が露出されるように選択的に除去される（図１（ｂ））。
【００２２】
そして、残されたシリコン窒化膜２０及びシリコン酸化膜２２をマスクとして、半導体基板２０がＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いてエッチングされ、トレンチ２６が形成される。ＲＩＥ法は異方性エッチング法であり、トレンチ２６は半導体基板２０のｎ型エミッタ領域１８、ｐ型ボディ領域１６及びｎ型低濃度不純物ドリフト領域１４の上層部を貫いて、半導体基板２０の厚さ方向に形成される（図１（ｃ））。シリコン窒化膜２２及びシリコン酸化膜２４はともに、ＲＩＥ法でエッチングされるときのエッチング速度が、半導体基板２０の半導体材料より遅いため、好適にエッチングを行うことができる。
【００２３】
トレンチ形成時の異方性エッチング（図１（ｃ））によって、トレンチ２６の内壁２８にダメージ層が形成される。本実施形態では、生じたダメージ層を除去するため、アルカリ系溶液とアニオン系界面活性剤との混合溶液を用いて、トレンチ２６の内壁２８を酸化して、ダメージ層の表面を取り込むと共に、トレンチ２６の内壁２８に薄いシリコン酸化物（ＳｉＯ2）の犠牲酸化膜を形成する。図３は、図１（ｃ）の部分３０の拡大図が示されている。図３（ａ）には、トレンチ２６の内壁２８に形成されたダメージ層３２及び犠牲酸化膜３４が示されている。
【００２４】
アルカリ系溶液として、例えば、その液組成が、４．０ｗｔ％ＴＭＡＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：５：３５（ＴＭＡＨ：テトラメチルアンモニウムハイドロオキサイド）の溶液が用いられる。これに対して、アニオン系界面活性剤を２００〜６００ｐｐｍ程度混合する。アニオン系界面活性剤は、カルボキシル基、スルホ基、硫酸基をもち、水中で解離して陰イオンとなる。そして、アニオン系界面活性剤の親油基側がトレンチ２６の内壁２８のシリコンと結合し、親水基側アルカリ系水溶液と結合する。このように、アニオン系界面活性剤はシリコンとアルカリ系溶液の双方に対して親和性を備え、シリコンとアルカリ系溶液との界面の自由エネルギーを低下させる作用を備える。アニオン系界面活性剤として、例えば、アルキルベンゼンスルホン酸塩等がある。
【００２５】
このように、アニオン系界面活性剤は、半導体材料であるシリコンとアルカリ系溶液との双方に対して親和性を備えている。したがって、アニオン系界面活性剤を介して、シリコンから形成されているトレンチ２６の内壁２８のダメージ層３２にアルカリ溶液が均一に行き渡ることが可能となり、ダメージ層３２に均一な犠牲酸化膜３４が形成される。
【００２６】
本実施形態では、他のアルカリ系溶液を使用してもよい。例えば、アンモニア過水を使用してもよい。アンモニア過水は、液組成がＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１０：５０であるアルカリ系溶液である。このように種々のアルカリ系溶液を使用することが可能である。
【００２７】
また、本実施形態は、アルカリ系溶液にアニオン系界面活性剤を混合したが、これはアニオン系界面活性剤に限定したものではなく、アルカリ系溶液と半導体材料との双方に親和性を有する界面活性剤であればよい。例えば、非イオン系界面活性剤、両性イオン系界面活性剤も、半導体材料との双方に親和性を有するので好適である。
【００２８】
このように本実施形態のＩＧＢＴの製造方法では、アルカリ系溶液にアニオン系界面活性剤を混合しており、アニオン系界面活性剤は半導体基板２０の材料であるシリコンとアルカリ系溶液とに対して親和性を有しているので、トレンチ２６の内壁２８に均一な厚さの酸化シリコンの犠牲酸化膜３４を形成することができる。
【００２９】
犠牲酸化膜３４が形成された後、シリコン酸化膜２４をマスクとして、犠牲酸化膜３４がケミカルドライエッチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ、ＣＤＥ）で除去されるとともに、ダメージ層３２も除去される（図２（ａ））。図２（ａ）における部分３０の拡大図が図４に示されている。犠牲酸化膜３４が均一な厚さに形成されたので、トレンチ２６の内壁２８の凹凸が少なくなり、製造された半導体装置の素子特性を向上することができる。
【００３０】
また、このＣＤＥを行うとき、シリコン窒化膜２２のエッチング速度はシリコン酸化膜２４よりも速い。例えば、９０Ｐａ、６０℃で、ＣＦ4を２．５×１０-3Ｌ／ｓ（１５０ｃｃｍ）、酸素（Ｏ2）を１．０×１０-3Ｌ／ｓ（６０ｃｃｍ）の流量の条件下でＣＤＥを行うとき、半導体基板２０のシリコン（Ｓｉ）のエッチング速度に対するシリコン酸化膜２４のシリコン酸化物（ＳｉＯ2）のエッチング速度の比（エッチングレート比）は１／２０である。しかし、同じ条件下で、半導体基板２０のシリコン（Ｓｉ）のエッチング速度に対するシリコン窒化膜２２のシリコン窒化物（ＳｉＮ）のエッチング速度の比（エッチングレート比）は１／２となる。このように、シリコン窒化膜２２はシリコン酸化膜２４より、上記ＣＤＥ条件でのエッチング速度が大きい。したがって、トレンチ２６の内壁２８にＣＤＥを行うときに、シリコン窒化膜２２は、シリコン酸化膜２４より多くエッチングされる。図５にＣＤＥが行われた後のトレンチ２６の拡大図が示されている。シリコン窒化膜２２はシリコン酸化膜２４より多くエッチングされているので、エッチャントがトレンチ２６の内壁２８の端部３１にあたることを遮るものが少なくなる。したがって、トレンチ２６の端部３１の形状の尖りを少なくすることができる。
【００３１】
シリコン酸化膜２４及びシリコン窒化膜２２のエッチングレート比は、ＣＤＥを行うときに流すガス流量等で制御することができる。例えば、９０Ｐａ、６０℃で、ＣＦ4を２．５×１０-3Ｌ／ｓ（１５０ｃｃｍ）、Ｏ2を１．０×１０-3Ｌ／ｓ（６０ｃｃｍ）、Ｎ2を０．５×１０-3Ｌ／ｓ（３０ｃｃｍ）の流量の条件下でＣＤＥを行うとき、シリコン酸化膜２４のエッチングレート比は１／１５程度であるが、シリコン窒化膜２２のエッチングレート比は、１／１．２程度となる。このように、シリコン窒化膜２２のエッチングレート比は容易に制御することができ、１〜１／５程度であることが好適である。
【００３２】
その後、シリコン酸化膜２４がウェットエッチングで除去され、続いて、シリコン窒化膜２２がウェットエッチングで除去される。この後、熱酸化を行い、トレンチ２６の内壁２８に、熱酸化による犠牲酸化膜を一旦形成し、犠牲酸化膜を除去することで、更なるダメージ層の除去を行うことができる。そして、ゲート酸化膜３５が、トレンチ２６の内壁２８及び半導体基板２０上の全面に形成される。その後、ゲート電極となる多結晶シリコン層３６が、ゲート酸化膜３５上に形成される（図２（ｂ））。
【００３３】
その後、多結晶シリコン層３６とゲート酸化膜３５が選択的に除去される。そして、層間絶縁膜３８を選択的に形成した後、半導体基板２０上にエミッタ電極４０が形成される。また、半導体基板２０のエミッタ電極４０が形成された面の裏側の面にコレクタ電極４２が形成される（図２（ｃ））。
【００３４】
トレンチ２６の内壁２８の端部３１の尖りが少なくなっているため、トレンチ２６の内壁２８に形成されるゲート酸化膜３５の端部の尖りも少なくなる。したがって、ゲート酸化膜の信頼性が向上するとともに、ＩＧＢＴを動作させるときに、ゲート酸化膜３５に電解の集中が起こりにくいため、電流のリークが少なくなり、ＩＧＢＴの特性が向上する。
【００３５】
本実施形態は、ＩＧＢＴの製造方法に限定したものではなく、例えば、トレンチキャパシタを用いたＤＲＡＭセル等の半導体基板にトレンチを備えた半導体装置に適用することが可能である。
【００３６】
【発明の効果】
本発明の半導体装置の製造方法は、溝（トレンチ）内壁の凹凸を抑え、また、溝端部の形状の尖りを抑えることが可能であり、半導体装置の特性を向上することができる。
【図面の簡単な説明】
【図１】 本実施形態の半導体装置の製造方法が示された工程断面図である。
【図２】 本実施形態の半導体装置の製造方法が示された工程断面図である。
【図３】 図１の部分３０の拡大断面図である。
【図４】 犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【図５】 犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【図６】 従来の半導体装置の製造方法が示された工程断面図である。
【図７】 従来の半導体装置の製造方法が示された工程断面図である。
【図８】 従来の犠牲酸化膜除去工程時のトレンチの断面拡大図である。
【図９】 従来の犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【符号の説明】
２０ 半導体基板、２２ シリコン窒化膜、２４ シリコン酸化膜、２６ 溝（トレンチ）、２８ 内壁、３４ 犠牲酸化膜、３５ ゲート酸化膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、溝を備える半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体基板に溝（トレンチ）を備えた半導体装置として、トレンチゲート型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）や、トレンチキャパシタを用いたＤＲＡＭ（Ｄｙｎａｍｉｃ ＲａｎｄｏｍＡｃｃｅｓ Ｍｅｍｏｒｙ）セルが広く使用されている。
【０００３】
これらのトレンチを備えた半導体装置の中で、トレンチゲート型ＩＧＢＴの製造方法が図６及び図７に示されている。
【０００４】
まず、シリコンなどの半導体を材料としたｐ型半導体基板１０上に、ベース領域となるｎ型高濃度不純物ドリフト層１２及びｎ型低濃度不純物ドリフト領域１４、チャネルが形成されるｐ型ボディ領域１６が選択的に形成されている。ｐ型ボディ領域１６には、エミッタ領域となるｎ型エミッタ領域１８が選択的に形成されている。半導体基板２０（ここで、半導体基板２０は、ｐ型半導体基板１０、ｎ型高濃度不純物ドリフト層１２、ｎ型低濃度不純物ドリフト領域１４、ｐ型ボディ領域１６、ｎ型エミッタ領域１８を含むとする）上には、後にトレンチを形成するときのマスクとなるシリコン酸化膜２４が全面に形成されている（図６（ａ））。
【０００５】
シリコン酸化膜２４は、後にトレンチが形成されるｎ型エミッタ領域１８上の一部分が露出されるように選択的に除去される（図６（ｂ））。
【０００６】
そして、残されたシリコン酸化膜２４をマスクとして、半導体基板２０が異方性エッチングされ、トレンチ２６が形成される（図６（ｃ））。
【０００７】
トレンチ２６形成時の異方性エッチングによって、トレンチ２６の内壁２８にダメージ層が形成される。このダメージ層を除去するため、アルカリ系溶液を用いて、トレンチ２６の内壁２８を酸化して、ダメージ層の表面を取り込むと共に薄い犠牲酸化膜を形成する。その後、犠牲酸化膜がエッチングで除去されるとともに、ダメージ層も除去される（図７（ａ））。
【０００８】
その後、シリコン酸化膜２４が除去され、ゲート酸化膜３５が、トレンチ２６の内壁２８及び半導体基板２０上の全面に形成される。その後、ゲート電極となる多結晶シリコン層３６が、ゲート酸化膜３５上に形成される（図７（ｂ））。
【０００９】
その後、多結晶シリコン層３６とゲート酸化膜３５が選択的に除去される。そして、層間絶縁膜３８が選択的に形成された後、半導体基板２０上にエミッタ電極４０が形成される。また、半導体基板２０のエミッタ電極４０が形成された面の裏側の面にコレクタ電極４２が形成される（図７（ｃ））。
【００１０】
【発明が解決しようとする課題】
ところで、トレンチ２６が形成された直後（図６（ｃ））のトレンチ２６の部分拡大図が図８（ａ）に示されている。トレンチ２６の内壁２８には薄くダメージ層３２が形成されている。このダメージ層３２は必ずしても均一には形成されず、表面にマイクロラフネスと呼ばれる凹凸が形成される場合がある。
【００１１】
図８（ｂ）には、このようなダメージ層３２を有するトレンチ２６の内壁２８をアルカリ系溶液で酸化して、シリコン酸化物からなる薄い犠牲酸化膜３４を形成したときのトレンチの断面拡大図が示されている。アルカリ系溶液はシリコンと親和性を備えていないため、シリコンを材料とするトレンチ２６の内壁２８に均一に行き渡らず、犠牲酸化膜３４が不均一に形成される。不均一に形成された犠牲酸化膜３４はエッチングでダメージ層３２とともに除去されるが、シリコン酸化物である犠牲酸化膜３４はシリコンであるダメージ層３２よりエッチング速度が遅いため、図５（ｃ）に示されているように、エッチング後のトレンチ２６の内壁２８に凹凸が生じる。トレンチ２６の内壁２８にはその後ゲート酸化膜３５及びゲート電極となる多結晶シリコン層３６が形成されるため、トレンチ２６の内壁２８の凹凸は半導体装置の特性の劣化を生じさせる場合がある。
【００１２】
また、犠牲酸化膜３４をエッチングした後（図７（ａ））のトレンチ２６の拡大断面図が、図９に示されている。犠牲酸化膜３４をドライエッチングするとき、半導体基板２０のトレンチ２６の端部３１は、シリコン酸化膜２４の陰となり、エッチャントが供給されず、端部３１が尖った形状となる。トレンチ２６の内壁２８にはゲート酸化膜３５及びゲート電極となる多結晶シリコン層３６が形成され、ＩＧＢＴが動作する際にゲート酸化膜３５に電界が生じる。トレンチ２６の端部３１が尖った形状となっていると、トレンチ２６の端部３１のゲート酸化膜３５部分に電界が集中し、ゲート酸化膜３５の絶縁破壊が生じる場合がある。
【００１３】
本発明は上記課題を解決するために成されたものであり、トレンチ内壁の凹凸を抑え、また、トレンチ端部の形状の尖りを抑えることが可能な半導体装置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
第一の本発明は、シリコン基板に溝を備えた半導体装置の製造方法であって、前記シリコン基板に溝を形成する溝形成工程と、アルカリ系溶液と、アニオン系界面活性剤と、の混合溶液を用いて前記溝内壁に犠牲酸化膜を形成する犠牲酸化膜形成工程と、前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、を備えることを特徴とする。
【００１５】
第一の本発明では、アルカリ系溶液と前記半導体と前記アルカリ系溶液とに対して親和性を有する界面活性剤との混合溶液を用いて溝内壁に犠牲酸化膜を形成するので、犠牲酸化膜を溝内壁に均一に形成することができる。したがって、犠牲酸化膜を除去した後の溝内壁の凹凸が少なくなり、製造された半導体装置の素子特性を向上することができる。
【００１６】
また、第二の本発明は、半導体基板に溝を備えた半導体装置の製造方法であって、半導体基板上に第一のマスク層と第二のマスク層とを順に形成し、前記第一及び第二のマスク層に所定のパターンを形成するマスク層形成工程と、前記第一及び第二のマスク層をマスクとして、前記半導体基板に溝を形成する溝形成工程と、前記第二のマスク層をマスクとして、前記溝内壁と第一のマスク層とをエッチングする内壁エッチング工程と、を備え、前記第一のマスク層は、前記内壁エッチング工程におけるエッチング速度が前記第二のマスク層の材料のエッチング速度より速い材料で形成されていることを特徴とする。
【００１７】
第二の本発明では、内壁エッチング工程において、第一のマスク層は、エッチング速度が前記第二のマスク層より速い材料で形成されているので、第一のマスク層は第二のマスク層より早くエッチングされる。そのため、エッチング時に溝内壁の端部のエッチングを妨げる部材がなく、端部が充分にエッチングされ、尖りが少ない形状となる。したがって、半導体装置の特性を向上させることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１９】
図１には、本実施形態の半導体装置であるＩＧＢＴの製造方法が示されている。
【００２０】
まず、シリコンなどの半導体を材料としたｐ型半導体基板１０上に、ベース領域となるｎ型高濃度不純物ドリフト層１２及びｎ型低濃度不純物ドリフト領域１４、チャネルが形成されるｐ型ボディ領域１６が選択的に形成されている。ｐ型ボディ領域１６には、エミッタ領域となるｎ型エミッタ領域１８が選択的に形成されている。半導体基板２０（ここで、半導体基板は、ｐ型半導体基板１０、ｎ型高濃度不純物ドリフト層１２、ｎ型低濃度不純物ドリフト領域１４、ｐ型ボディ領域１６、ｎ型エミッタ領域１８を含むとする）上には、後に溝（トレンチ）を形成するときのマスクとなるシリコン窒化膜（ＳｉＮ膜）２２及びシリコン酸化膜（ＳｉＯ2膜）２４が全面に形成されている（図１（ａ））。
【００２１】
このシリコン窒化膜２２とシリコン酸化膜２４は、後にトレンチが形成されるｎ型エミッタ領域１８上の一部分が露出されるように選択的に除去される（図１（ｂ））。
【００２２】
そして、残されたシリコン窒化膜２０及びシリコン酸化膜２２をマスクとして、半導体基板２０がＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いてエッチングされ、トレンチ２６が形成される。ＲＩＥ法は異方性エッチング法であり、トレンチ２６は半導体基板２０のｎ型エミッタ領域１８、ｐ型ボディ領域１６及びｎ型低濃度不純物ドリフト領域１４の上層部を貫いて、半導体基板２０の厚さ方向に形成される（図１（ｃ））。シリコン窒化膜２２及びシリコン酸化膜２４はともに、ＲＩＥ法でエッチングされるときのエッチング速度が、半導体基板２０の半導体材料より遅いため、好適にエッチングを行うことができる。
【００２３】
トレンチ形成時の異方性エッチング（図１（ｃ））によって、トレンチ２６の内壁２８にダメージ層が形成される。本実施形態では、生じたダメージ層を除去するため、アルカリ系溶液とアニオン系界面活性剤との混合溶液を用いて、トレンチ２６の内壁２８を酸化して、ダメージ層の表面を取り込むと共に、トレンチ２６の内壁２８に薄いシリコン酸化物（ＳｉＯ2）の犠牲酸化膜を形成する。図３は、図１（ｃ）の部分３０の拡大図が示されている。図３（ａ）には、トレンチ２６の内壁２８に形成されたダメージ層３２及び犠牲酸化膜３４が示されている。
【００２４】
アルカリ系溶液として、例えば、その液組成が、４．０ｗｔ％ＴＭＡＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：５：３５（ＴＭＡＨ：テトラメチルアンモニウムハイドロオキサイド）の溶液が用いられる。これに対して、アニオン系界面活性剤を２００〜６００ｐｐｍ程度混合する。アニオン系界面活性剤は、カルボキシル基、スルホ基、硫酸基をもち、水中で解離して陰イオンとなる。そして、アニオン系界面活性剤の親油基側がトレンチ２６の内壁２８のシリコンと結合し、親水基側アルカリ系水溶液と結合する。このように、アニオン系界面活性剤はシリコンとアルカリ系溶液の双方に対して親和性を備え、シリコンとアルカリ系溶液との界面の自由エネルギーを低下させる作用を備える。アニオン系界面活性剤として、例えば、アルキルベンゼンスルホン酸塩等がある。
【００２５】
このように、アニオン系界面活性剤は、半導体材料であるシリコンとアルカリ系溶液との双方に対して親和性を備えている。したがって、アニオン系界面活性剤を介して、シリコンから形成されているトレンチ２６の内壁２８のダメージ層３２にアルカリ溶液が均一に行き渡ることが可能となり、ダメージ層３２に均一な犠牲酸化膜３４が形成される。
【００２６】
本実施形態では、他のアルカリ系溶液を使用してもよい。例えば、アンモニア過水を使用してもよい。アンモニア過水は、液組成がＮＨ4ＯＨ：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１０：５０であるアルカリ系溶液である。このように種々のアルカリ系溶液を使用することが可能である。
【００２７】
また、本実施形態は、アルカリ系溶液にアニオン系界面活性剤を混合したが、これはアニオン系界面活性剤に限定したものではなく、アルカリ系溶液と半導体材料との双方に親和性を有する界面活性剤であればよい。例えば、非イオン系界面活性剤、両性イオン系界面活性剤も、半導体材料との双方に親和性を有するので好適である。
【００２８】
このように本実施形態のＩＧＢＴの製造方法では、アルカリ系溶液にアニオン系界面活性剤を混合しており、アニオン系界面活性剤は半導体基板２０の材料であるシリコンとアルカリ系溶液とに対して親和性を有しているので、トレンチ２６の内壁２８に均一な厚さの酸化シリコンの犠牲酸化膜３４を形成することができる。
【００２９】
犠牲酸化膜３４が形成された後、シリコン酸化膜２４をマスクとして、犠牲酸化膜３４がケミカルドライエッチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ、ＣＤＥ）で除去されるとともに、ダメージ層３２も除去される（図２（ａ））。図２（ａ）における部分３０の拡大図が図４に示されている。犠牲酸化膜３４が均一な厚さに形成されたので、トレンチ２６の内壁２８の凹凸が少なくなり、製造された半導体装置の素子特性を向上することができる。
【００３０】
また、このＣＤＥを行うとき、シリコン窒化膜２２のエッチング速度はシリコン酸化膜２４よりも速い。例えば、９０Ｐａ、６０℃で、ＣＦ4を２．５×１０-3Ｌ／ｓ（１５０ｃｃｍ）、酸素（Ｏ2）を１．０×１０-3Ｌ／ｓ（６０ｃｃｍ）の流量の条件下でＣＤＥを行うとき、半導体基板２０のシリコン（Ｓｉ）のエッチング速度に対するシリコン酸化膜２４のシリコン酸化物（ＳｉＯ2）のエッチング速度の比（エッチングレート比）は１／２０である。しかし、同じ条件下で、半導体基板２０のシリコン（Ｓｉ）のエッチング速度に対するシリコン窒化膜２２のシリコン窒化物（ＳｉＮ）のエッチング速度の比（エッチングレート比）は１／２となる。このように、シリコン窒化膜２２はシリコン酸化膜２４より、上記ＣＤＥ条件でのエッチング速度が大きい。したがって、トレンチ２６の内壁２８にＣＤＥを行うときに、シリコン窒化膜２２は、シリコン酸化膜２４より多くエッチングされる。図５にＣＤＥが行われた後のトレンチ２６の拡大図が示されている。シリコン窒化膜２２はシリコン酸化膜２４より多くエッチングされているので、エッチャントがトレンチ２６の内壁２８の端部３１にあたることを遮るものが少なくなる。したがって、トレンチ２６の端部３１の形状の尖りを少なくすることができる。
【００３１】
シリコン酸化膜２４及びシリコン窒化膜２２のエッチングレート比は、ＣＤＥを行うときに流すガス流量等で制御することができる。例えば、９０Ｐａ、６０℃で、ＣＦ4を２．５×１０-3Ｌ／ｓ（１５０ｃｃｍ）、Ｏ2を１．０×１０-3Ｌ／ｓ（６０ｃｃｍ）、Ｎ2を０．５×１０-3Ｌ／ｓ（３０ｃｃｍ）の流量の条件下でＣＤＥを行うとき、シリコン酸化膜２４のエッチングレート比は１／１５程度であるが、シリコン窒化膜２２のエッチングレート比は、１／１．２程度となる。このように、シリコン窒化膜２２のエッチングレート比は容易に制御することができ、１〜１／５程度であることが好適である。
【００３２】
その後、シリコン酸化膜２４がウェットエッチングで除去され、続いて、シリコン窒化膜２２がウェットエッチングで除去される。この後、熱酸化を行い、トレンチ２６の内壁２８に、熱酸化による犠牲酸化膜を一旦形成し、犠牲酸化膜を除去することで、更なるダメージ層の除去を行うことができる。そして、ゲート酸化膜３５が、トレンチ２６の内壁２８及び半導体基板２０上の全面に形成される。その後、ゲート電極となる多結晶シリコン層３６が、ゲート酸化膜３５上に形成される（図２（ｂ））。
【００３３】
その後、多結晶シリコン層３６とゲート酸化膜３５が選択的に除去される。そして、層間絶縁膜３８を選択的に形成した後、半導体基板２０上にエミッタ電極４０が形成される。また、半導体基板２０のエミッタ電極４０が形成された面の裏側の面にコレクタ電極４２が形成される（図２（ｃ））。
【００３４】
トレンチ２６の内壁２８の端部３１の尖りが少なくなっているため、トレンチ２６の内壁２８に形成されるゲート酸化膜３５の端部の尖りも少なくなる。したがって、ゲート酸化膜の信頼性が向上するとともに、ＩＧＢＴを動作させるときに、ゲート酸化膜３５に電解の集中が起こりにくいため、電流のリークが少なくなり、ＩＧＢＴの特性が向上する。
【００３５】
本実施形態は、ＩＧＢＴの製造方法に限定したものではなく、例えば、トレンチキャパシタを用いたＤＲＡＭセル等の半導体基板にトレンチを備えた半導体装置に適用することが可能である。
【００３６】
【発明の効果】
本発明の半導体装置の製造方法は、溝（トレンチ）内壁の凹凸を抑え、また、溝端部の形状の尖りを抑えることが可能であり、半導体装置の特性を向上することができる。
【図面の簡単な説明】
【図１】 本実施形態の半導体装置の製造方法が示された工程断面図である。
【図２】 本実施形態の半導体装置の製造方法が示された工程断面図である。
【図３】 図１の部分３０の拡大断面図である。
【図４】 犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【図５】 犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【図６】 従来の半導体装置の製造方法が示された工程断面図である。
【図７】 従来の半導体装置の製造方法が示された工程断面図である。
【図８】 従来の犠牲酸化膜除去工程時のトレンチの断面拡大図である。
【図９】 従来の犠牲酸化膜が除去された後のトレンチの断面拡大図である。
【符号の説明】
２０ 半導体基板、２２ シリコン窒化膜、２４ シリコン酸化膜、２６ 溝（トレンチ）、２８ 内壁、３４ 犠牲酸化膜、３５ ゲート酸化膜。
Claims (1)
- シリコン基板に溝を備えた半導体装置の製造方法であって、前記シリコン基板に溝を形成する溝形成工程と、アルカリ系溶液と、アニオン系界面活性剤と、の混合溶液を用いて前記溝内壁に犠牲酸化膜を形成する犠牲酸化膜形成工程と、前記犠牲酸化膜を除去する犠牲酸化膜除去工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32550799A JP4379982B2 (ja) | 1999-11-16 | 1999-11-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32550799A JP4379982B2 (ja) | 1999-11-16 | 1999-11-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144082A JP2001144082A (ja) | 2001-05-25 |
| JP4379982B2 true JP4379982B2 (ja) | 2009-12-09 |
Family
ID=18177656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32550799A Expired - Fee Related JP4379982B2 (ja) | 1999-11-16 | 1999-11-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4379982B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6882000B2 (en) * | 2001-08-10 | 2005-04-19 | Siliconix Incorporated | Trench MIS device with reduced gate-to-drain capacitance |
| KR100615593B1 (ko) * | 2004-05-06 | 2006-08-25 | 주식회사 하이닉스반도체 | 리세스채널을 구비한 반도체소자의 제조 방법 |
| JP5119604B2 (ja) * | 2006-03-16 | 2013-01-16 | ソニー株式会社 | 半導体装置の製造方法 |
-
1999
- 1999-11-16 JP JP32550799A patent/JP4379982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144082A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6331469B1 (en) | Trench isolation structure, semiconductor device having the same, and trench isolation method | |
| US5814547A (en) | Forming different depth trenches simultaneously by microloading effect | |
| JP2015015486A (ja) | トレンチゲート型半導体装置の製造方法 | |
| JP2007158333A5 (ja) | ||
| JP2006196523A (ja) | 半導体装置の製造方法 | |
| JP2004031959A (ja) | 選択的酸化物付着形成によるトレンチ底部における厚い酸化物の形成 | |
| US6869839B2 (en) | Method of fabricating a semiconductor device having an L-shaped spacer | |
| JP2007019468A (ja) | 半導体装置の製造方法 | |
| JP2000091570A (ja) | 半導体装置の製造方法 | |
| JP4379982B2 (ja) | 半導体装置の製造方法 | |
| JP4003605B2 (ja) | 半導体装置の製造方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| CN105990234B (zh) | 半导体器件的形成方法 | |
| JP4192381B2 (ja) | 半導体装置およびその製造方法 | |
| TWI322472B (en) | Method for fabricating semiconductor device with gate | |
| JP2010129820A (ja) | 半導体装置 | |
| JPH07245400A (ja) | 電界効果型トランジスタとその製造方法 | |
| KR100446285B1 (ko) | 라운드 모양의 상부 코너를 가지는 트렌치 소자분리영역 형성방법 | |
| KR100470161B1 (ko) | 트렌치를 이용한 반도체 소자분리막 제조 방법 | |
| KR100792403B1 (ko) | 반도체 소자의 리세스 게이트 제조 방법 | |
| KR19990003879A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100588642B1 (ko) | 트렌치 코너 라운딩 향상 방법 | |
| JP2705583B2 (ja) | 半導体装置の製造方法 | |
| KR100724473B1 (ko) | 실리콘 산화막으로 격리된 소오스/드레인 형성방법 | |
| KR100225953B1 (ko) | 반도체 소자의 소자분리절연막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |