JP4364052B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4364052B2
JP4364052B2 JP2004132685A JP2004132685A JP4364052B2 JP 4364052 B2 JP4364052 B2 JP 4364052B2 JP 2004132685 A JP2004132685 A JP 2004132685A JP 2004132685 A JP2004132685 A JP 2004132685A JP 4364052 B2 JP4364052 B2 JP 4364052B2
Authority
JP
Japan
Prior art keywords
potential
data
circuit
manufacturing
ferroelectric memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004132685A
Other languages
English (en)
Other versions
JP2005317700A (ja
Inventor
信三 佐久間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2004132685A priority Critical patent/JP4364052B2/ja
Priority to US10/992,715 priority patent/US7154767B2/en
Publication of JP2005317700A publication Critical patent/JP2005317700A/ja
Application granted granted Critical
Publication of JP4364052B2 publication Critical patent/JP4364052B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

この発明は、半導体装置の製造方法に関する。特に、２値化データを強誘電体の分極状態として記憶する複数のメモリセルを具える半導体チップを含む半導体装置の製造方法に関する。
いわゆる強誘電体メモリとして、ＦｅＲＡＭ(Ferroelectric Random Access Memory)が知られている。ＦｅＲＡＭとしては、例えば、２トランジスタ・２キャパシタ／１ビット型（以下、単に２Ｔ２Ｃ構造とも称する。）のものがある。２トランジスタ・２キャパシタ／１ビット型のＦｅＲＡＭとは、１個の２値化データを２個のメモリセル、すなわち２個のトランジスタと２個のキャパシタとで記憶するＦｅＲＡＭである。
強誘電体キャパシタの状態遷移を示すヒステリシスカーブの形状の対称性を良好にすることで、メモリセルからのデータの読み出し動作及びデータの書き込み動作を安定にすることを目的として、メモリ素子の製造工程において、２回の熱処理を行って、２箇所の界面、すなわち、強誘電体膜及びその上側に接して設けられている上部電極の界面、並びに強誘電体膜及びその下側に設けられている下部電極の界面の物理的、又は化学的性質の相違を無くすことを特徴とする強誘電体メモリ及びその製造方法が知られている（例えば、特許文献１参照。）。
また、強誘電体キャパシタを具えるメモリセルの初期不良をスクリーニングするためのいわゆるバーンイン検査工程において、メモリセルの特性劣化を防止することを目的として、昇温期間と降温期間のうち、少なくとも降温期間において、個々のメモリセルに対して”１”と”０”のデータを交互に書き込む工程を行うことにより、インプリント（以下、単に刷り込み現象とも称する。）の発生を防止する構成が知られている（例えば、特許文献２参照。）。
特開平９−６４２９１号公報 特開２００２−９３１９４号公報
図１０及び図１１を参照して、刷り込み現象と、メモリセルの劣化との関係について説明する。
図１０は、強誘電体メモリが具える強誘電体キャパシタの状態遷移（ヒステリシス特性）を説明するための概念的なグラフである。なお、初期状態のヒステリシス特性を点線として示し、シフト後のヒステリシス特性を実線として示してある。また、いわゆる減分極による分極量の劣化を一点鎖線により示してある。
（Ａ)図は、従来の強誘電体メモリにおいて理想的とされるヒステリシス特性を示している。（Ｂ)図及び（Ｃ)図は、強誘電体キャパシタに刷り込み現象が発生して、シフトしたヒステリシス特性を示している。なお、横軸の単位は電圧Ｖ（ボルト）であり、縦軸の単位は分極Ｐｒ（μＣ／ｃｍ2 ）である。
また、この明細書において、”０”データとは、強誘電体メモリに書き込まれるか、又は読み出される２値化データのうち、データ読み出し時に参照電位（ＶＲＥＦ）レベルよりも低い電位レベルで読み出されるデータである。”１”データとは、データ読み出し時に参照電位（ＶＲＥＦ）レベルよりも高い電位レベルで読み出されるデータである。
図１１は、”０”又は”１”データが長期間保持されたメモリセル（強誘電体キャパシタ）の経時的なシフトを説明するためのグラフである。（Ａ)図は”１”データ（グラフ（Ｉ)）又は”０”データ（グラフ（ＩＩ)）を保持し続けたメモリセルにおけるヒステリシス特性の経時的なシフト量を説明するための概略的なグラフである。（Ｂ)図は、強誘電体メモリの参照電位（ＶＲＥＦ)に対する読み出し電位の経時的なシフトを説明するための概略的なグラフであって、”１”データ（グラフ（ＩＩＩ)）又は”０”データ（グラフ（ＩＶ)）が保持されたメモリセルにおける読み出し電位の変化を示す概略的なグラフである。
図１０（Ａ)、（Ｂ)及び（Ｃ)に示すように、電圧Ｖと分極Ｐｒとの関係は、いわゆるヒステリシスカーブによって説明される。
（Ａ)図から明らかなように、シフトしていない強誘電体キャパシタのヒステリシス特性は、印加電位及び分極量ともに、縦軸及び横軸に対して、対称的な形状を有している。この状態の強誘電体キャパシタから読み出される電位は、”０”データの場合にはＶ０であり、”１”データの場合にはＶ１である。
また、（Ｂ)図から明らかなように、”０”データを長期間保持し続けた場合のヒステリシスカーブは、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトしている。
このとき、読み出し電位Ｖ０については、（Ａ）図のＶ０とほぼ同等であるが、読み出し電位Ｖ１は、（Ａ)図のＶ１と比較して、若干の減少がみられるのみである。すなわち、ヒステリシスカーブが左側にシフトした特性を有する強誘電体メモリは、動作にはほとんど支障がない。
さらに、（Ｃ)図から明らかなように、”１”データを長期間保持し続けた場合のヒステリシスカーブは、全体の形状はほぼ保たれた状態で横軸（電圧）のプラス方向、すなわち右側にシフトしている。
このとき、読み出し電位Ｖ０及びＶ１の大きさの差は、（Ａ）図及び（Ｂ）図のそれと比較して、大きく減少していることがわかる。強誘電体メモリは、Ｖ０とＶ１の電位差が小さくなると、データの読み出しができなくなる。すなわち、”１”データを保持し続けることにより、ヒステリシスカーブが、横軸（電圧）のプラス方向、すなわち右側にシフトしている強誘電体キャパシタは、その動作に支障を来す恐れが高いことが理解できる。
強誘電体メモリ（半導体チップ）及びこのような強誘電体メモリを含む半導体装置は、例えばウェハプロセス終了後、ウェハ状態での試験工程、パッケージへの組み立て工程、組み立て品の試験工程、例えば、基板への実装工程及び最終試験工程を経て、出荷される。
これらの工程は、高温による複数回の加熱処理を、不可避的に含んでいる。例えば、組み立て工程においては、ワイヤボンディング工程、封止工程において、２００℃程度での加熱が行われる。また、実装工程においては、例えば、リフロー工程において２４０℃程度での加熱が行われる。
試験工程において、製造された強誘電体メモリは、高電圧等による電気的特性試験、任意の回数動作させる耐久性試験、通常の使用温度よりも高い温度条件下で動作を確認する温度的特性試験が行われる。
この試験工程では、強誘電体メモリには”０”又は”１”データが書き込まれているので、データが保持された状態で、例えば、組み立て工程、実装工程において、熱ストレスが加えられてしまうこととなる。
図１１に示すように、強誘電体メモリは、経時的に、その特性を表すヒステリシスカーブのシフト量が増大し（（Ａ）図）、かつ強誘電体キャパシタの分極量、すなわち、読み出し電位は減少していく（（Ｂ）図）。この読み出し電位の減少により、センスアンプ（ＳＡ)による読み出し電位の増幅が不可能となった時点で、メモリ寿命の限界に達することになる。
上述した強誘電体メモリ及び半導体装置の製造工程で加わる熱ストレスにより、上述した強誘電体メモリの刷り込み現象、及び強誘電体キャパシタの分極量の減少（減分極）は加速される。すなわち、製品出荷時において、既にメモリセルが有するヒステリシス特性は、シフトされていて、メモリ寿命は、このシフトの分だけ、既に短縮されているのが現状である。特にヒステリシスカーブが、右側にシフトされている場合には、寿命の短縮が顕著である。
例えば、上記特許文献１の構成によれば、ヒステリシスカーブの対称性を良好にすることにより、読み出し電位をより安定にすることができる。しかしながら、熱処理によるメモリセル寿命の短縮及びこれを解決することは、想定されていない。
また、例えば、上記特許文献２の構成によれば、製品出荷時に、ヒステリシス特性を初期化して、出荷時における刷り込み現象の発生を抑制することにより、メモリ寿命の短縮を防止することが想定されている。しかしながら、メモリ寿命の本質的な延長を図ることは想定されていない。
従って、強誘電体メモリのさらなる長寿命化を実現するための技術が嘱望されている。
この発明は、上述した問題点に鑑みなされたものである。すなわち、この発明の目的は、さらなる長寿命化を実現するための強誘電体メモリの構成及び長寿命化された強誘電体メモリを含む半導体装置の製造方法を提供することにある。
これらの目的の達成を図るため、この発明の半導体装置の製造方法は、主として下記のような工程を含んでいる。
この発明の半導体装置の製造方法は、出力側が強誘電体メモリのビット線プリチャージ回路に接続されていて、入力側にはビット線プリチャージ信号が入力される第１信号線及びテスト信号が入力される第２信号線が接続されているＯＲ回路と、出力側がセンスアンプに接続されていて、入力側にはセンスアンプ活性化主制御信号が入力される第３信号線及び第２信号線が接続されているＮＯＲ回路を含み、ビット線に対してプリチャージを行っている状態を維持し、かつセンスアンプのセンス動作を停止させる、書き込み試験回路が複数のメモリセルに接続されていて、２値化データを強誘電体の分極状態として記憶する複数のメモリセルを具える強誘電体メモリを製造する工程と、強誘電体メモリを含む半導体装置を製造する工程とを含み、強誘電体メモリを製造する工程及び半導体装置を製造する工程は、ウエハプロセスによりウエハレベルで強誘電体メモリが製造される工程よりも後に行われる熱処理工程に先だって、書き込み試験回路を用いて、複数のメモリセル全てに対して同時に、２値化データのうち、データ読み出し時に参照電位レベルよりも低い電位レベルで読み出されるデータを書き込む、データ書き込み工程を含む。
また、上述した製造方法により製造される半導体装置が具える強誘電体メモリは、格納された２値化データのうち、参照電位レベルよりも高い電位レベルで読み出されるデータが格納されているメモリセルから、データを読み出す場合には、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行うためのワード線電位選択回路を具えている。
このワード線電位選択回路は、電位選択信号が入力され、該電位選択信号に対応して、２つの異なる電位の信号をワードドライバ回路に出力する。
この発明の半導体装置の製造方法によれば、データ読み出し時に参照電位レベルよりも低い電位レベルで読み出されるデータ、すなわち”０”データを書き込んだ状態で加熱処理がなされることになる。従って、半導体装置が具える強誘電体メモリの特性は、製品出荷時には、ヒステリシス特性でいうと、予め、ヒステリシスカーブが、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトされた状態とされることとなる。このようにシフトされた状態のヒステリシスカーブが、シフトなしの理想的な位置まで変化するまでの時間、メモリセルの寿命を延長することができる。
このように、加熱処理前に、メモリセルにデータを書き込んでおくという簡易なステップを付加することのみで、強誘電体メモリの長寿命化を図ることができる。
また、この発明の書き込み試験回路の構成によれば、上述した加熱処理前のデータ書き込みステップをより容易に実施することができる。
さらに、ワード線電位選択回路を具える構成とすれば、メモリセルに格納された２値化データのうち、参照電位レベルよりも高い電位レベルで読み出されるデータが格納されているメモリセルから、データを読み出す場合には、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行うことができるので、メモリセルの特性を説明するヒステリシスカーブが全体の形状はほぼ保たれた状態で横軸（電圧）のプラス方向、すなわち右側に遷移していく時間を遅らせることができる。従って、半導体装置（強誘電体メモリ）のさらなる長寿命化を実現することができる。
また、上述した書き込み試験回路及びワード線電位選択回路は、極めて簡易な回路構成とすることができるので、これらの回路を追加したとしても回路パターンのレイアウトに影響を与えることなく、上述の効果を強誘電体メモリに付与することができる。
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分や波形等は、この発明が理解できる程度に概略的に示してあるに過ぎず、また、以下に挙げる数値的条件等は単なる例示に過ぎないことを理解されたい。
１．強誘電体メモリの動作
図１を参照して、強誘電体メモリの書き込み及び読み出し動作について説明する。
図１は、強誘電体メモリの動作を説明するための概略的なヒステリシスカーブである。なお、横軸の単位は電圧Ｖ（ボルト）であり、縦軸の単位は分極Ｐｒ（μＣ／ｃｍ2 ）である。
まず、書き込み動作につき説明する。はじめに強誘電体キャパシタに分極を発生させる。強誘電体メモリに対して、”０”データを書き込む場合には、図中、正方向の電圧が印加される。図１に示すように、強誘電体キャパシタの分極状態は、第１の点線Ｘ０に沿って変化し、点ｐ０に至る。また、強誘電体メモリに対して、”１”データを書き込む場合には、負方向の電圧が印加される。このとき、強誘電体キャパシタの分極状態は、第２の点線Ｙ０に沿って変化し、点ｐ１に至る。
強誘電体キャパシタに対する電圧印加を中止すると、強誘電体キャパシタの分極状態は、分極を打ち消す方向にシフトするが、分極が完全に消滅するわけではない。例えば、”０”データが書き込まれた強誘電体キャパシタの分極状態は、点Ｐ０にとどまり、”１”データが書き込まれた強誘電体キャパシタの分極状態は、点Ｐ１にとどまる。
次に、読み出し動作について説明する。図中、正方向の電圧を印加して、強誘電体キャパシタに対して一定量の電荷を与える。すると、強誘電体キャパシタの分極状態は、強誘電体メモリに”０”データが書き込まれていた場合には、点Ｑ０に、また、強誘電体メモリに”１”データが書き込まれていた場合には、点Ｑ１にシフトする。これらＱ０に相当する電位又はＱ１に相当する電位を、外部から与えられた参照電位と比較することにより、”０”データ又は”１”データを読み出すことができる。
２．半導体装置の製造方法
図２を参照して、この発明の半導体装置の製造工程例につき説明する。
図２は、この発明の半導体装置の製造工程を説明するための概略的なフローチャートである。なお、以下に示す各工程（ステップ）は、複数段階の処理工程（サブステップ）を含む場合もあるが、具体的な処理工程（サブステップ）については、この発明の要旨ではないので、その詳細な説明は省略する。
図２に示すように、まず、強誘電体メモリ（半導体チップ）が、通常のウェハプロセスにより、ウェハレベルで製作される（Ｓ１）。このステップにおいて、詳細については後述するが、書き込み試験回路及びワード線電位選択回路のいずれか又は両方が作り込まれる。
次に、ウェハレベルの強誘電体メモリに対して、種々の特性を試験するウェハ試験工程が実行される（Ｓ２）。
次いで、ウェハから強誘電体メモリを、半導体チップとして個片化し、パッケージとして組み立てる組み立て工程を行う（Ｓ３）。
この組み立て工程は、例えば、ワイヤボンディング工程、封止工程といった強誘電体メモリを高温にさらすこととなってしまう加熱処理を含むのが一般的である。
ここでいう加熱処理とは、強誘電体メモリが、例えば２００℃程度の温度にさらされることになる工程をいう。従って、強誘電体メモリに対する加熱を目的とする工程のみならず、結果として、強誘電体メモリを高温にさらすこととなってしまう工程全てが含まれる。
この加熱処理が行われる前に、強誘電体メモリの全メモリセルに対して”０”データを書き込む。
そして、この加熱処理工程により、予め”０”データが書き込まれた強誘電体メモリの強誘電体キャパシタには、ヒステリシスカーブを、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトさせた状態で説明されるヒステリシス特性が刷り込まれる。
次に、組み立てられた組み立て品の試験工程が行われる（Ｓ４）。
引き続き、組み立て品の基板への実装工程が行われる（Ｓ５）。この実装工程により、製品として出荷される半導体装置が完成する。
この実装工程が、例えば、リフロー工程等の加熱処理工程を含む場合には、この実装工程（Ｓ５）における加熱処理工程を実施する前に、”０”データを書き込む工程が実施される。
次いで、完成した半導体装置について、製品試験工程が行われる（Ｓ６）。
この製品試験工程（Ｓ６）の試験を合格した半導体装置のみが、出荷されることとなる（Ｓ７）。
このように、ウェハ試験工程（Ｓ２）、組み立て試験工程（Ｓ４）、及び製品試験工程（Ｓ６）それぞれの終了後であって、これらに続く製造工程で、加熱処理が行われる前に、”０”データを書き込む工程を実施する。加熱処理が、例えば、ウェハ試験工程終了後、組み立て試験終了後、製品試験工程終了後それぞれにおいてなされる場合には、各試験が終了するごとに、”０”データを書き込む工程を実施して、加熱処理に至るようにする。
例えば、ウェハ試験工程終了後に、複数回の加熱処理を含む組み立て工程が行われ、この組み立て工程終了後に組み立て品試験工程が行われる場合には、複数回の加熱処理のうち、最先の加熱処理が行われる前に、”０”データを書き込む工程を実施しておけばよい。但し、２回目以降の加熱処理が行われる際には、全てのメモリセルには”０”データが書き込まれた状態である必要がある。
上述した例では、製造工程に含まれる熱処理の前工程として、”０”データを書き込む構成を説明したが、これに限られず、例えば、出荷直前に、”０”データの書き込み及び熱処理を組み合わせて行って、ヒステリシスカーブが、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトするような刷り込みを行ってもよい。この場合には、高温槽を用いて加熱処理を行えばよい。
次に、図３を参照して、この発明の半導体装置（強誘電体メモリ）のヒステリシス特性の経時的なシフトについて説明する。
図３は、ヒステリシス特性を説明するための概念的なグラフである。なお、初期状態のヒステリシス特性を点線として示し、シフト後のヒステリシス特性を実線として示してある。
（Ａ)図は、強誘電体メモリにおいて、加熱処理又は使用により強誘電体キャパシタの特性を説明するヒステリシスカーブのシフトが起こっていない初期状態（時刻ｔ０）のヒステリシス特性を示している。（Ｂ)図は、”０”データを書き込む工程及びこれに続く加熱処理が実施されることにより、強誘電体キャパシタに刷り込み現象が発生して、ヒステリシス特性を予め変化（シフト）させた状態、すなわち、この発明の半導体装置の製品出荷時点（図４における時刻ｔ１の状態）を示している。（Ｃ)図は、出荷後の半導体装置が使用されることにより、ヒステリシスカーブが経時的にシフトして、ほぼ初期状態までシフトしてきた時点（図４における時刻ｔ２）の状態を示している。
なお、横軸の単位は電圧Ｖ（ボルト）であり、縦軸の単位は分極Ｐｒ（μＣ／ｃｍ2 ）である。また、いわゆる減分極による分極量の劣化を一点鎖線により示してある。
時刻ｔ１においては、強誘電体メモリに保持されている”０”データを読み出す際の読み出し電位Ｖ０及び保持されている”１”データを読み出す際の読み出し電位Ｖ１は、時刻ｔ０における読み出し電位Ｖ０及びＶ１と比較して、動作に支障を来すほどの変化はみられない。
”０”データを保持しているメモリセルは、”０”データを書き込む工程及びこれに続く加熱処理により、メモリセルの特性を説明するヒステリシスカーブは、予め、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフト（刷り込み）が行われているために、経時的な使用による読み出し電位の変化の度合いは小さい。
一方、”１”データを保持しているメモリセルのヒステリシスカーブは、使用により、経時的にシフトして、横軸（電圧）のプラス方向、すなわち右側にシフトしていくこととなり、読み出し電位Ｖ０とＶ１の差が、徐々に小さくなっていくので、Ｖ０とＶ１との電位差が限界に達した時点でデータの読み出しが不可能となる。すなわち、強誘電体メモリセルの寿命は、”１”データを保持し続けているメモリセルの劣化により規定されるといえる。
図４を参照して、この発明の製造方法により製造される強誘電体メモリ（半導体装置）の寿命につき説明する。
図４は、上述したこの発明の製造方法により製造される半導体装置の寿命を説明するための概略的なグラフである。
（Ａ)図は、経時的なヒステリシスカーブのシフト量を説明するための概略的なグラフである。横軸は時間（ｔ）の経過を、縦軸は、強誘電体メモリのヒステリシス特性を示すヒステリシスカーブの経時的なシフト量を示している。原点（０）を基準として、ヒステリシスカーブが左側にシフトされる場合をマイナス（−）量として示し、右側にシフトされる場合をプラス（＋）量として示してある。
なお、グラフ（Ｉ)は、”１”データを保持し続けているメモリセルのヒステリシスカーブのシフトを、グラフ（ＩＩ)は、”０”データを保持し続けているメモリセルのヒステリシスカーブのシフトを示している。
（Ｂ)図は、経時的な読み出し電位の変化を説明するための概略的なグラフである。横軸は（Ａ)図に合わせた経過時間（ｔ）を、縦軸は読み出し電位（Ｖ）を示している。グラフ（ＩＩＩ）は、”１”データを保持し続けているメモリセルから読み出される読み出し電位（Ｖ１）の経時的な変化を示し、グラフ（ＩＶ)は、”０”データを保持し続けているメモリセルから読み出される読み出し電位（Ｖ０）の経時的な変化を示している。なお、データの読み出し時に参照される参照電位（ＶＲＥＦ)を点線で示してある。
（Ａ)図のグラフ（Ｉ)及び（ＩＩ)に示すように、この発明の半導体装置が具える強誘電体メモリの全メモリセルには、上述した各試験工程終了後に加熱処理工程を行うことによる刷り込みが行われている。すなわち、出荷時（ｔ１）において、強誘電体メモリセルの特性を示すヒステリシスカーブは、既に、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトさせてある。
グラフ（Ｉ)に示すように、”１”データを保持し続けているメモリセルにおいて、ヒステリシスシフト量は、出荷時（ｔ１）から、横軸（電圧）のプラス方向、すなわち右側に徐々に増大していき、センスアンプ（ＳＡ）の検出限界（ｔ５）、すなわちメモリセルの寿命に至る。
また、グラフ（ＩＩ)に示すように、”０”データを保持し続けているメモリセルにおいて、ヒステリシスシフト量は、出荷時（ｔ１）から、マイナス（−）方向に徐々に増大していき、センスアンプ（ＳＡ）の検出限界（ｔ５）、すなわちメモリセルの寿命に至る。
（Ｂ)図に示すように、この発明の半導体装置は、出荷時（ｔ１）において、”ヒステリシスカーブをマイナス側（左側）にシフトさせる刷り込みが行われている。
グラフ（ＩＩＩ)及び（ＩＶ)から明らかなように、刷り込みが行われているこの発明のメモリセルでは、上述したように”１”データを保持し続けているメモリセルの読み出し電位の経時的な低下の度合いが大きく、また、”０”データを保持し続けているメモリセルの読み出し電位には、経時的な変化はほとんどみられない。
グラフ（ＩＩＩ)及び（ＩＶ)から理解されるように、メモリセルのヒステリシス特性は使用によりシフトし、時刻（ｔ２）において、ヒステリシス特性は初期状態（図３（Ａ)に示したヒステリシスカーブにより説明される特性状態、すなわち実質的にシフトがない状態）に至る。そして、時刻（ｔ３）において、この発明の強誘電体メモリのヒステリシス特性は、従来の強誘電体メモリの出荷時に相当する状態に至る。
さらに半導体装置の使用時間が経過すると、読み出し電位（Ｖ０及びＶ１）は、いずれも参照電位（ＶＲＥＦ）に近づいていく。すなわち、時間の経過とともにメモリセルの劣化が顕在し、時刻（ｔ５）において、メモリセルの寿命が尽きる。すなわち、センスアンプ（ＳＡ）は、時刻（ｔ５）において、読み出し電位（Ｖ０及びＶ１）を検出及び増幅できなくなる検出限界に達する。併せて図示したように、センスアンプ（ＳＡ）が同じであれば、従来の検出限界（ｔ４）もこの時点となる。
図４から明らかなように、この発明の製造方法により製造された半導体装置が具える強誘電体メモリの寿命は、加熱処理工程前に、”０”データを書き込む工程を実施することにより、半導体装置の出荷前に、ヒステリシスカーブが、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側に、予め、シフトするようにしておくことで、従来の強誘電体メモリと比較して、少なくとも時刻（ｔ１）から時刻（ｔ３）に至るまでの時間、延命できることとなる。
２．テスト制御回路
図５を参照して、上述したこの発明の製造工程に適用して好適なテスト制御回路（書き込み試験回路）の構成例及びその接続関係について説明する。
なお、この発明の半導体装置が含む強誘電体メモリには、制御回路、冗長回路等の動作に必須のその他の構成も実際には存在しているが、これらについては、この発明の要旨ではないので、図示及びその詳細な説明を省略する（以下の説明についても同様である。）。また、このテスト制御回路は、上述したウェハ製作工程で、メモリセル等とともに、通常のウェハプロセスにより、作り込まれる。
図５は、テスト制御回路ＴＥＣＴＲＬ（書き込み試験回路）の構成例と、強誘電体メモリへの接続関係を説明するための概略的な回路図である。
図５に示すように、強誘電体メモリは、メモリセルアレイＭＡと、このメモリセルアレイＭＡに接続されているビット線プリチャージ回路ＢＬＰＣと、このビット線プリチャージ回路ＢＬＰＣに接続されているセンスアンプＳＡ0とを具えている。なお、これらの構成及び接続関係については、従来公知の構成を適用することができ、またこの発明の要旨ではないので、これらの詳細な説明は省略する場合もある。
メモリセルアレイＭＡは、マトリクス状に配置されたメモリセルアレイを具えている。ここでは、２トランジスタ・２キャパシタ／１ビット型（２Ｔ２Ｃ型）のメモリセルを具える例を説明する。
メモリセルアレイＭＡには、メモリセルアレイの１列分の構造を示してある。
第１メモリセルＭ0 は、第１アクセストランジスタＴ0と、第１強誘電体キャパシタＣ0とを具えている。第２メモリセルＭ1 は、第２アクセストランジスタＴ1と、第２強誘電体キャパシタＣ1 とを具えている。第１強誘電体キャパシタＣ0 、第２強誘電体キャパシタＣ1 は、それぞれ、２値化データを、強誘電体の分極方向として記憶する。
第１ワード線ＷＬ0 、第２ワード線ＷＬ1 、第１プレート線ＰＬ0 、・・・、第ｎ−１ワード線ＷＬｎ−１、第ｎワード線ＷＬｎ、及び第ｎプレート線ＰＬｎは、メモリセルアレイの行方向に沿って、平行に配置されている。第１ワード線ＷＬ0 、第２ワード線ＷＬ1 は２本一組で配置され、これら２本のワード線の間に１本のプレート線ＰＬ0 が配置されている。
第１ビット線ＢＬ、第２ビット線ＢＬｂは、メモリセルアレイの列方向に沿って、２本一組で平行に配置されている。
第１メモリセルＭ0 、第２メモリセルＭ1 は、第１ワード線ＷＬ0 、第２ワード線ＷＬ1 と、第１ビット線ＢＬ、第２ビット線ＢＬｂ とが交差する位置に、それぞれ配置されている。
また、第１メモリセルＭ0 は、第１アクセストランジスタＴ0 を、第２メモリセルＭ1 は、第２アクセストランジスタＴ1 を具えている。
第１アクセストランジスタＴ0 は第１ワード線ＷＬ0 に、第２アクセストランジスタＴ1 は第２ワード線ＷＬ1 にそのゲートが接続され、第１アクセストランジスタＴ0 のドレインには第２ビット線ＢＬｂが、第２アクセストランジスタＴ1 のドレインには第１ビット線ＢＬが接続されている。第１アクセストランジスタＴ0 のソースには第１強誘電体キャパシタＣ0 の一端が、第２アクセストランジスタＴ1 のソースには第２強誘電体キャパシタＣ1 の一端が、接続されている。強誘電体キャパシタＣ0 、Ｃ1 の他端は、第１プレート線ＰＬ0 に接続されている。
ビット線プリチャージ信号線ＥＱの一端は、ビット線プリチャージ回路ＢＬＰＣの２つのトランジスタのゲートに接続されている。これら２つのトランジスタのソースは接地されていて、一方のトランジスタのドレインは第１ビット線ＢＬに、他方のトランジスタのドレインは第２ビット線ＢＬｂに接続されている。このビット線プリチャージ信号線ＥＱは、ビット線プリチャージ回路ＢＬＰＣに対して、後述する”０”データを書き込む工程において、ビット線をプリチャージ状態に維持することができるように接続されている。
センスアンプ活性化信号線ＳＥの一端は、後述する”０”データを書き込む工程において、センス動作を停止することができるように、すなわちセンスアンプＳＡ0 の接地側のトランジスタのゲートに接続されている。
ビット線プリチャージ信号線ＥＱ及びセンスアンプ活性化信号線ＳＥの他端は、テスト制御回路ＴＥＣＴＲＬに接続されている。
テスト制御回路ＴＥＣＴＲＬは、ＯＲ回路（ＯＲ)とＮＯＲ回路（ＮＯＲ)の２つの論理回路単位から構成されている。
具体的には、ＯＲ回路には、出力側がビット線プリチャージ信号線ＥＱに接続されている。その入力側にはビット線プリチャージ制御信号ＥＱＥが入力されるビット線プリチャージ制御信号線（第１信号線）ＥＱＥ及びテスト信号φ１が入力されるテスト信号線φ１（第２信号線）が接続されている。
ＮＯＲ回路は、出力側がセンスアンプ活性化信号線ＳＥに接続されている。その入力側にはセンスアンプ活性化制御信号ＳＬｂが入力されるセンスアンプ活性化制御信号線（第３信号線）ＳＬｂ及びテスト信号線φ１（第２信号線）が接続されている。
この発明のテスト制御回路ＴＥＣＴＲＬは、最小構成とすれば、１０トランジスタ（２ＮＯＲ＊２＋ＩＮＶ＊１）で構成することができる。すなわち、極めて簡易な構成とすることができるので、チップ内で占めるレイアウト面積を、実質的に増加させることがない。従って、半導体装置の製造コストを上昇させることなくさらなる価値を付加することができる。
次に、図６を参照して、テスト制御回路ＴＥＣＴＲＬの動作について説明する。
図６は、テスト制御回路ＴＥＣＴＲＬの動作を説明するためのタイミングチャートである。なお、‘Ｌ’はグランド電圧、‘Ｈ’は電源電位ＶＤＤを示している（以下の説明においても同様である。）。
まず、時刻ｔ０において、テスト信号線φ１を電位Ｈレベルにする。すると、ビット線プリチャージ制御信号線ＥＱＥ及びセンスアンプ活性化制御信号線ＳＬｂの電位レベル（入力信号）に関係なく、ビット線プリチャージ信号線ＥＱは電位Ｈレベルに、センスアンプ活性化信号線ＳＥは電位Ｌレベルに固定される。このとき、他の信号は通常のデータ書き込みと同様の電位レベルとする。
すると、時刻ｔ１において、第１及び第２ワード線ＷＬ0及びＷＬ1が選択されて、ともに電位Ｌレベルから電位Ｈレベルに遷移する。
次に、時刻ｔ２において、第１プレート線ＰＬ0が選択されて、電位Ｌレベルから電位Ｈレベルに遷移する。
このとき、ビット線プリチャージ信号線ＥＱは電位Ｈレベルに固定されているため、第１及び第２ビット線ＢＬ及びＢＬｂは、電位Ｌレベルに固定される。
従って、時刻ｔ２において、第１及び第２強誘電体キャパシタＣ0及びＣ1には、”０”データが書き込まれる。すなわち、第１及び第２強誘電体キャパシタＣ0及びＣ1には、−（マイナス）ＶＤＤの電圧が印加される。
時刻ｔ３において、第１プレート線ＰＬ0は、電位Ｌレベルとされる。
すると、時刻ｔ４において、第１及び第２ワード線ＷＬ0及びＷＬ1は、電位Ｌレベルとされて、”０”データの書き込みが終了する。
このようにして、第１及び第２強誘電体キャパシタＣ0及びＣ1に、”０”データが書き込まれる。このとき、メモリセルアレイＭＡの全ての強誘電体キャパシタには、同時に”０”データが書き込まれることとなる。
すなわち、このようにテスト制御回路ＴＥＣＴＲＬを用いて、書き込み工程を行えば、簡易な工程で、メモリセルアレイＭＡの全ての強誘電体キャパシタに、同時に”０”データを書き込むことができる。
上述した例では、いわゆる２Ｔ２Ｃ型の強誘電体メモリセルと、テスト制御回路ＴＥＣＴＲＬとを組み合わせる構成例を説明したが、これに限定されず、例えば１Ｔ１Ｃ型の強誘電体メモリセルと、テスト制御回路ＴＥＣＴＲＬとを組み合わせることもできる。
また、テスト制御回路ＴＥＣＴＲＬの構成を、論理回路単位を用いて説明したが、テスト制御回路ＴＥＣＴＲＬは、ビット線に対してプリチャージを行っている状態を維持し、かつセンスアンプのセンス動作を停止させる機能を発揮することができることを条件として、図示例に限定されるものではない。
３．ワード線レベル（電位）選択回路
図７を参照して、上述したこの発明の製造工程により製造された半導体装置を、さらに長寿命化するためのワード線レベル選択回路の構成例及びその接続関係について説明する。
図７は、ワード線レベル（電位）選択回路ＶＳ0の構成例と、強誘電体メモリへの接続関係を説明するための概略的な回路図である。
なお、このワード線レベル選択回路ＶＳ0は、テスト制御回路ＴＥＣＴＲＬと同様に、ウェハ製作工程において、通常のウェハプロセスにより、作り込まれる。
図７に示すように、ワード線レベル選択回路ＶＳ0には、電位選択信号ＶＳＥＬと、第１及び第２の電位信号ＶＰ1及びＶＰ2とを入力するための電位選択信号線ＶＳＥＬ、第１及び第２の電位信号線ＶＰ1及びＶＰ2がそれぞれ入力側に接続されている。また、その出力側には、ワードドライバ回路入力信号線ＶＷＬが接続されている。
これにより、ワード線レベル選択回路ＶＳ0は、ワードドライバ回路ＷＬＤ0に接続されている。ワードドライバ回路ＷＬＤ0は、メモリセルアレイＭＡ（図５参照。）に接続されている第１〜第ｎワード線ＷＬ0〜ＷＬｎに、その出力側が接続されている。ワードドライバ回路ＷＬＤ0は、入力された選択電位信号ＶＷＬを、外部から別に入力されるＸアドレスのデコード信号ＸＤ0〜ＸＤｎにより選択される特定のワード線に、出力する回路である。このワードドライバ回路ＷＬＤ0の構成については、従来公知の任意好適な構成とすることができる。
ワード線レベル選択回路ＶＳ0は、強誘電体メモリセルに格納されている２値化データのうち、参照電位レベルよりも高い電位レベルで読み出されるデータ、すなわち”１”データが格納されているメモリセルから、データを読み出す場合に、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行うための回路である。
ワード線レベル選択回路ＶＳ0は、２つの異なる電位レベルの電位信号、すなわち、ＶＰ1及びＶＰ2のいずれかを、ワードドライバ回路入力信号線ＶＷＬを介してワードドライバ回路ＷＬＤ0に出力する。
ＶＰ1は、Ｖ1＋Ｖｔ＋αで定義される電位レベルの電位信号である。ここで、Ｖ1は、”１”データが格納された強誘電体キャパシタから当該データを読み出したときに、ビット線にあらわれる電位である。Ｖｔは、第１及び第２アクセストランジスタの閾値電位である。また、αは、任意の大きさの電位である。
ＶＰ2は、Ｖａ＋Ｖｔで定義される電位レベルの電位信号である。ここで、Ｖａは、電源電位ＶＤＤよりも低い電位である。
ワード線レベル選択回路ＶＳ0は、この構成例では、第１及び第２のトランジスタＴｒ1及びＴｒ2と１つのインバータ回路Ｉを含んでいる。
第１のトランジスタＴｒ1は、ゲート（制御電極）が、電位選択信号ＶＳＥＬが入力される電位選択信号線ＶＳＥＬに接続されている。ソース（第１主電極）には第１の電位信号線ＶＰ1が接続されていて、第１の電源電位、すなわちＶＰ1とされ、ドレイン（第２主電極）はワードドライバ回路入力信号線ＶＷＬと接続されている。
インバータ回路Ｉは、その入力側が電位選択信号線ＶＳＥＬに接続されていて、その出力側は第２のトランジスタＴｒ2のゲート（制御電極）に接続されている。
第２のトランジスタＴｒ2は、そのソース（第１主電極）が第２の電位信号線ＶＰ2と接続されていて、第２の電源電位ＶＰ2、すなわちＶＤＤより低い電位とされる。ドレイン（第２主電極）は、ワードドライバ回路入力信号線ＶＷＬと接続されている。また、ゲート（制御電極）は、インバータ回路Ｉの出力側と接続されている。
このワード線レベル選択回路ＶＳ0の構成例は、単なる例示に過ぎず、上述した機能を発揮することができることを条件として、任意好適な回路構成とすることができる。
次に、図７及び図８を参照して、ワード線レベル選択回路ＶＳ0の動作、すなわち、メモリセルからの”０”及び”１”データの読み出し動作について説明する。
図８は、ワード線レベル選択回路ＶＳ0の動作を説明するためのタイミングチャートである。
なお、グラフ部分領域（ｉ）及びグラフ（Ｉ）は、”１”データを読み出す動作を示している。また、グラフ部分領域（ｉｉ）及びグラフ（ＩＩ）は、”０”データを読み出す動作を示している。
まず、時刻ｔ１に、ビット線プリチャージ信号線ＥＱ（図５参照。）の電位をＬレベルにして、第１及び第２ビット線ＢＬ及びＢＬｂをフローティング状態とする。
すると、時刻ｔ２において、第１ワード線ＷＬ0の電位は、ＶＰ1レベルに遷移して、第１強誘電体キャパシタＣ0が選択される。
このＶＰ1レベルへの遷移は、具体的には、まず、ワード線レベル選択回路ＶＳ0の電位選択信号線ＶＳＥＬをＬレベルとする。すると、選択電位信号線ＶＷＬにＶＰ１レベルの信号が出力されることになる。このようにして、第１ワード線ＷＬ0の電位は、ＶＰ1レベルに遷移される。
時刻ｔ３に、第１プレート線ＰＬ0 の電位をＨレベルにすると、第１ビット線ＢＬ、第２ビット線ＢＬb に読み出し電圧が発生する。このときメモリセルに格納されているデータが”１”データの場合には、グラフ部分領域（ｉ）に示す動作を示す。すなわち、Ｖ1レベルの電位があらわれる。また、メモリセルに格納されているデータが”０”データの場合には、グラフ部分領域（ｉｉ）に示す動作を示すことになる。すなわち、Ｖ0レベルの電位があらわれる。
また、このとき、キャパシタＣ1に印加される電位は、メモリセルに格納されているデータが”１”データの場合には、グラフ（Ｉ）に示す電位、すなわち、ＶＤＤ−Ｖ1となる。メモリセルに格納されているデータが”０”データの場合には、グラフ（ＩＩ）に示す電位、すなわち、ＶＤＤ−Ｖ0となる。
時刻ｔ４に、センスアンプ活性化信号線ＳＥを電位Ｈレベルにして、センスアンプＳＡ0（図５参照）を活性化する。この活性化により、第１ビット線ＢＬ、第２ビット線ＢＬｂにあらわれている電位が増幅される。
このセンスアンプＳＡ0を活性化するタイミングと同時、又はそれより前であって、第１及び第２ビット線ＢＬ及びＢＬｂにＶ0及びＶ1電位があらわれた直後から、第１及び第２ワード線ＷＬ0及びＷＬ1の電位は、ＶＰ2レベルとされる。すると、”１”データが格納されている強誘電体キャパシタのビット線側、すなわちアクセストランジスタＴ0のドレイン側には、アクセストランジスタＴ0のゲートに印加される電位（ワード線の電位）がＶＰ2レベルであるため、Ｖａ電位が発生することになる。
従って、グラフ部分領域（ｉ）に示すように、”１”データの読み出し電位は、Ｖａまでしか増幅されない。
一方、”０”データの読み出し電位は、グラフ部分領域（ｉｉ）に示すように、０（ゼロ）Ｖとされる。
また、第２強誘電体キャパシタＣ1に印加される電位は、”１”データを読み出す場合には、グラフ（Ｉ）に示すように、０Ｖとされ、”０”データを読み出す場合には、グラフ（ＩＩ）に示すように、−ＶＤＤとなる。
時刻ｔ５に、第１プレート線ＰＬ0 の電位をＬレベルに戻す。すると、第１ビット線ＢＬ、第２ビット線ＢＬｂの読み出し電位は、図示しないデータバスに出力される。
時刻ｔ６に、ビット線プリチャージ信号線ＥＱ（図５参照。）の電位をＨレベルにするとともに、第１及び第２ワード線ＷＬ0及びＷＬ1、センスアンプ活性化信号線ＳＥの電位をＬレベルにする。これにより、センスアンプＳＡ0が読み出しデータを出力しなくなる。
このようにして、メモリセルのデータは読み出される（ｔ７）。
すなわち、上述したこの発明の製造工程により製造された半導体装置において、ウェハレベルで、強誘電体メモリに、ワード線レベル選択回路ＶＳ0を形成しておき、動作時に、”１”データを読み出す場合には、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行うので、この発明の強誘電体メモリの、特に”１”データが格納され続けているメモリセルの、ヒステリシス特性の経時的なシフトによる読み出し電位の低下の進行を抑制し、より長寿命化することができる。
ここで、図９を参照して、ワード線レベル選択回路ＶＳ0を有する強誘電体メモリ（半導体装置）の寿命につき説明する。
図９は、上述した製造方法により製造される、ワード線レベル選択回路ＶＳ0半導体装置の寿命を説明するための概略的なグラフである。
（Ａ)図は、経時的なヒステリシスカーブのシフト量を説明するための概略的なグラフである。横軸は時間（ｔ）の経過を、縦軸は、強誘電体メモリのヒステリシス特性を示すヒステリシスカーブの経時的なシフト量を示している。原点（０）を基準として、ヒステリシスカーブが左側にシフトされる場合をマイナス（−）量として示し、右側にシフトされる場合をプラス（＋）量として示してある。
なお、グラフ（Ｉ)は、”１”データを保持し続けているメモリセルのヒステリシスカーブのシフトを、グラフ（ＩＩ)は、”０”データを保持し続けているメモリセルのヒステリシスカーブのシフトを示している。
（Ｂ)図は、経時的な読み出し電位の変化を説明するための概略的なグラフである。横軸は（Ａ)図に合わせた経過時間（ｔ）を、縦軸は読み出し電位（Ｖ）を示している。グラフ（ＩＩＩ）は、”１”データを保持し続けているメモリセルから読み出される読み出し電位（Ｖ１）の経時的な変化を示し、グラフ（ＩＶ)は、”０”データを保持し続けているメモリセルから読み出される読み出し電位（Ｖ０）の経時的な変化を示している。なお、データの読み出し時に参照される参照電位（ＶＲＥＦ)を点線で示してある。また、比較のため、グラフ（ＩＩＩ’）として、図４において説明した、ワード線レベル選択回路ＶＳ0を具えていない半導体装置のヒステリシスカーブのシフトを一点鎖線により示してある。
（Ａ)図のグラフ（Ｉ)及び（ＩＩ)に示すように、この発明の半導体装置が具える強誘電体メモリの全メモリセルには、上述した各試験工程終了後に、”０”データの書き込み及び加熱処理を行うことによる刷り込みが行われている。すなわち、出荷時において、強誘電体メモリセルの特性を示すヒステリシスカーブは、全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側にシフトされている。
グラフ（Ｉ)に示すように、”１”データを保持し続けているメモリセルは、出荷時（ｔ１）から、ヒステリシスシフト量はプラス（＋）方向に徐々に増大していく。
また、グラフ（ＩＩ)に示すように、”０”データを保持し続けているメモリセルも、出荷時（ｔ１）から、ヒステリシスシフト量はプラス（＋）方向に徐々に増大していく。やがて、センスアンプ（ＳＡ）は、”０”データ及び”１”データの検出ができなくなる検出限界、すなわちメモリセルの寿命に至る。
この発明の半導体装置は、出荷時において、ヒステリシスカーブを全体の形状はほぼ保たれた状態で横軸（電圧）のマイナス方向、すなわち左側に予めシフトさせてある。
（Ｂ)図のグラフ（ＩＩＩ)及び（ＩＶ)から理解されるように、メモリセルのヒステリシス特性は使用によりシフトし、読み出し電位（Ｖ０及びＶ1）は、いずれも参照電位（ＶＲＥＦ）に近づいていく。すなわち、使用時間の経過とともにセンスアンプ（ＳＡ）は、読み出し電位Ｖ０及びＶ1の電位差を検出及び増幅できなくなる検出限界に達し、このときメモリセルの寿命が尽きる。
グラフ（ＩＩＩ）とグラフ（ＩＩＩ’）との比較から明らかなように、強誘電体メモリが、さらにワード線レベル選択回路ＶＳ0を具え、”１”データを読み出す場合には、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行う。従って、強誘電体メモリの特性を説明するヒステリシスカーブの右方向へのシフトの進行を、より遅くすることができるので、センスアンプ（ＳＡ）が検出限界に至るまでの時間をより長くすることができる。従って、半導体装置を、より長寿命化することができる。
強誘電体メモリの動作を説明するための概略的なヒステリシスカーブである。 この発明の半導体装置の製造工程を説明するための概略的なフローチャートである。 ヒステリシス特性を説明するための概念的なグラフである。 この発明の製造方法により製造される半導体装置の寿命を説明するための概略的なグラフである。 テスト制御回路ＴＥＣＴＲＬ（書き込み試験回路）の構成例と、強誘電体メモリへの接続関係を説明するための概略的な回路図である。 テスト制御回路ＴＥＣＴＲＬの動作を説明するためのタイミングチャートである。 ワード線レベル（電位）選択回路ＶＳ0の構成例と、強誘電体メモリへの接続関係を説明するための概略的な回路図である。 ワード線レベル選択回路ＶＳ0の動作を説明するためのタイミングチャートである。 ワード線レベル選択回路ＶＳ0半導体装置の寿命を説明するための概略的なグラフである。 強誘電体メモリが具える強誘電体キャパシタの状態遷移（ヒステリシス特性）を説明するための概念的なグラフである。 データが長期間保持されたメモリセル（強誘電体キャパシタ）の経時的な劣化を説明するためのグラフである。
符号の説明
ＭＡ メモリセルアレイ
Ｍ0 、Ｍ1 メモリセル
Ｔ0 、Ｔ1 アクセストランジスタ
Ｔｒ トランジスタ
ＢＬＰＣ ビット線プリチャージ回路
ＳＡ0 センスアンプ
Ｃ 強誘電体キャパシタ
ＷＬ ワード線
ＰＬ プレート線
ＢＬ ビット線
ＴＥＣＴＲＬ テスト制御回路（書き込み試験回路）
ＶＳ0 ワード線レベル選択回路
ＯＲ ＯＲ回路
ＮＯＲ ＮＯＲ回路
ＥＱ ビット線プリチャージ信号（線）
ＳＥ センスアンプ活性化信号（線）

Claims (3)

  1. 出力側が強誘電体メモリのビット線プリチャージ回路に接続されていて、入力側にはビット線プリチャージ信号が入力される第１信号線及びテスト信号が入力される第２信号線が接続されているＯＲ回路と、出力側がセンスアンプに接続されていて、入力側にはセンスアンプ活性化主制御信号が入力される第３信号線及び前記第２信号線が接続されているＮＯＲ回路を含み、ビット線に対してプリチャージを行っている状態を維持し、かつセンスアンプのセンス動作を停止させる、書き込み試験回路が複数のメモリセルに接続されていて、２値化データを強誘電体の分極状態として記憶する前記複数のメモリセルを具える強誘電体メモリを製造する工程と、
    前記強誘電体メモリを含む半導体装置を製造する工程とを含み、
    前記強誘電体メモリを製造する工程及び前記半導体装置を製造する工程は、ウエハプロセスによりウエハレベルで前記強誘電体メモリが製造される工程よりも後に行われる熱処理工程に先だって、前記書き込み試験回路を用いて、前記複数のメモリセル全てに対して同時に、前記２値化データのうち、データ読み出し時に参照電位レベルよりも低い電位レベルで読み出されるデータを書き込む、データ書き込み工程を含むことを特徴とする半導体装置の製造方法。
  2. 前記強誘電体メモリを製造する工程は、強誘電体メモリに格納された２値化データのうち、参照電位レベルよりも高い電位レベルで読み出されるデータが格納されているメモリセルから、データを読み出す場合には、電源電位よりも低い電位レベルで、当該メモリセルに対して書き込みを行うための回路であって、電位選択信号が入力され、該電位選択信号に対応して、２つの異なる電位レベルの信号をワードドライバ回路に出力するワード線電位選択回路を有する強誘電体メモリを製造する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記強誘電体メモリを製造する工程は、前記電位選択信号が入力される電位選択信号線に接続されている制御電極、第１の電源電位にされる第１主電極、及びワードドライバ回路入力信号線と接続されている第２主電極を有する第１のトランジスタと、入力側が前記電位選択信号線に接続されているインバータ回路と、第２の電源電位にされる第１主電極、前記ワードドライバ回路入力信号線と接続されている第２主電極、及び前記インバータ回路の出力側と接続されている制御電極を有する第２のトランジスタとを含む前記ワード線レベル選択回路を含む強誘電体メモリを製造する工程であることを特徴とする請求項２に記載の半導体装置の製造方法。
JP2004132685A 2004-04-28 2004-04-28 半導体装置の製造方法 Expired - Fee Related JP4364052B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004132685A JP4364052B2 (ja) 2004-04-28 2004-04-28 半導体装置の製造方法
US10/992,715 US7154767B2 (en) 2004-04-28 2004-11-22 Method for manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004132685A JP4364052B2 (ja) 2004-04-28 2004-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005317700A JP2005317700A (ja) 2005-11-10
JP4364052B2 true JP4364052B2 (ja) 2009-11-11

Family

ID=35186897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004132685A Expired - Fee Related JP4364052B2 (ja) 2004-04-28 2004-04-28 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7154767B2 (ja)
JP (1) JP4364052B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782741B2 (en) * 2007-01-18 2010-08-24 Seagate Technology Llc Probe-scanned ferroelectric media with imprinted regions
JP6201539B2 (ja) * 2013-09-03 2017-09-27 富士通セミコンダクター株式会社 メモリ
KR102227270B1 (ko) 2016-08-31 2021-03-15 마이크론 테크놀로지, 인크. 강유전 메모리 셀
EP3507805A4 (en) 2016-08-31 2020-06-03 Micron Technology, Inc. DEVICES AND METHOD WITH FERROELECTRIC MEMORY AND FOR OPERATING FERROELECTRIC MEMORY
WO2018044487A1 (en) 2016-08-31 2018-03-08 Micron Technology, Inc. Apparatuses and methods including ferroelectric memory and for accessing ferroelectric memory
KR102314663B1 (ko) 2016-08-31 2021-10-21 마이크론 테크놀로지, 인크. 2 트랜지스터-1 커패시터 메모리를 포함하고 이를 액세스하기 위한 장치 및 방법
US10867675B2 (en) 2017-07-13 2020-12-15 Micron Technology, Inc. Apparatuses and methods for memory including ferroelectric memory cells and dielectric memory cells
US10529410B2 (en) 2017-12-18 2020-01-07 Micron Technology, Inc. Techniques for accessing an array of memory cells to reduce parasitic coupling
US10762944B2 (en) * 2017-12-18 2020-09-01 Micron Technology, Inc. Single plate configuration and memory array operation
US11017831B2 (en) 2019-07-15 2021-05-25 Micron Technology, Inc. Ferroelectric memory cell access

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964291A (ja) 1995-08-22 1997-03-07 Oki Electric Ind Co Ltd 強誘電体メモリ及びその製造方法
JP4344450B2 (ja) * 2000-02-25 2009-10-14 Ｏｋｉセミコンダクタ株式会社 不揮発性メモリ
JP2002093194A (ja) 2000-09-08 2002-03-29 Matsushita Electric Ind Co Ltd 強誘電体メモリの検査方法および強誘電体メモリ
JP2003173674A (ja) * 2001-12-03 2003-06-20 Matsushita Electric Ind Co Ltd 電圧検知レベル補正回路および半導体装置
JP2004288282A (ja) * 2003-03-20 2004-10-14 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
US20050243593A1 (en) 2005-11-03
US7154767B2 (en) 2006-12-26
JP2005317700A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
US5680344A (en) Circuit and method of operating a ferrolectric memory in a DRAM mode
JP4322645B2 (ja) 半導体集積回路装置
JP4997316B2 (ja) 半導体メモリ装置
US7184333B2 (en) Semiconductor memory having a dummy signal line connected to dummy memory cell
JP4647313B2 (ja) 半導体メモリ
US20050157572A1 (en) Semiconductor memory having a defective memory cell relieving circuit
US20170053694A1 (en) Data aware write scheme for sram
JP2008198304A (ja) 不揮発性半導体記憶装置
JP4364052B2 (ja) 半導体装置の製造方法
JP2012022752A (ja) 半導体装置及びその試験方法
CN106057245B (zh) 半导体存储器件及其操作方法
JP3884976B2 (ja) 半導体記憶装置およびテスト方法
JP2008310840A (ja) 半導体記憶装置
JP2000011665A (ja) 強誘電体メモリ
JP4066357B2 (ja) 半導体記憶装置
JP5369533B2 (ja) 強誘電体メモリの製造方法および試験システム
JP2002208299A (ja) 半導体記憶装置
JP4195427B2 (ja) 半導体記憶装置
KR20040014155A (ko) 메모리 셀로부터의 데이터의 판독 또는 기록의 테스트,또는 센스 앰프 성능의 테스트에 필요한 시간을 단축한반도체 기억 장치
JP2004288351A (ja) 非揮発性強誘電体メモリ装置
TW201913658A (zh) 半導體記憶裝置
JP2012243341A (ja) 半導体装置
JP2007080403A (ja) 強誘電体メモリ
JP2007035171A (ja) 半導体記憶装置およびその試験方法
WO2013080309A1 (ja) 半導体記憶装置、及び試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060814

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4364052

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees