JP4360010B2 - 並列型アナログ−ディジタル変換器 - Google Patents
並列型アナログ−ディジタル変換器 Download PDFInfo
- Publication number
- JP4360010B2 JP4360010B2 JP2000168691A JP2000168691A JP4360010B2 JP 4360010 B2 JP4360010 B2 JP 4360010B2 JP 2000168691 A JP2000168691 A JP 2000168691A JP 2000168691 A JP2000168691 A JP 2000168691A JP 4360010 B2 JP4360010 B2 JP 4360010B2
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- output
- code
- bits
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
- H03M1/142—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the reference generators for the steps being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
- H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
- H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、所定電圧ステップずつ異なる複数の基準電圧を生成し、当該複数の基準電圧とアナログの入力信号との電圧比較を並列に行って、アナログの入力信号を所定ビットのディジタル信号に変換する並列型アナログ−ディジタル変換器に関する。
【0002】
【従来の技術】
超高速のアナログ−ディジタル変換器(以下、ADCという)としては、従来より、並列型と呼ばれる構成が知られている。その原型は、米国特許4,276,543号(1979年3月19日出願)に遡る。
並列型ADCでは、Nビットの出力に対し、原理的には(2N −1)個の比較器を並べる。各比較器は2つずつの入力を持ち、その片側は全比較器共通で、アナログ信号の入力に接続する。各比較器のもう一方の入力には、1LSB分ずつ異なる基準電位を入力する。入力したアナログ信号は比較器列により、まず“温度計コード”と呼ばれる符号に変換される。この名称は、入力信号が基準電圧より高いことを示す“1”の比較器出力がアナログ入力電圧に応じてアルコール温度計のように増減することから命名された。
【0003】
温度計コードは、いわゆる微分回路により、その反転箇所のみで“1”となるコードに変換された後、最終的な2進数(バイナリーコード)に変換される。最終段のエンコーダ(英語圏では普通“decoder ”と呼ばれる)は、ワイヤードOR(WOR)を用いたROM形式をとる構成が主流である。
【0004】
以下、4ビットADCを、論理式を用いて説明する。
比較器の出力をC[i] (i=1,2,…,15 )で表し、このC[i] 列が温度計コードとなる。温度計コードにおいて、アナログ入力レベルと出力コードの換算が簡単なように、入力レベルが半開区間[i,i+1) 内にあるとき、C[1] からC[i] までの比較器出力を1、残りの比較器出力、すなわちC[i+1] からC[15]を0とする。
【0005】
微分回路は、次式(1)で表現される。
【数1】
ここで、“&”は論理積、“!”はビット反転を示す。
【0006】
バイナリーコード形式のエンコーダ出力は、次式(2)で表現される。
【数2】
【0007】
ここで、 '0001' 等は4ビットの定数であり、“ADB”はバイナリーコード形式で4ビットのADC出力である。また、“&”は論理積(AND)、“|”は論理和(OR)を示す。前記(1)式の各D[i] は、4ビットに拡張して上記式(2)に適用する。
【0008】
図10に、従来の並列型アナログ−ディジタル変換回路の一構成例を示す。
基準電圧VRTとVRBとの間に、たとえば16個の抵抗素子R16,R15,…,R1の直列接続により等価的に表されるレジスタストリングが設けられている。レジスタストリングにおける各抵抗素子の接続点は、それぞれ15個のコンパレータC15,C14,…,C1の反転入力(−)に接続され、コンパレータC15,C14,…,C1の非反転入力(+)に、アナログ信号Vinが入力されている。
【0009】
微分回路は、ANDゲートA15,A14,…,A1により構成される。このうち14個のANDゲートA14,A13…,A1では、前記(1)式にしたがって、対応するコンパレータ出力C[i] が一方の入力端子に入力され、1つ上位のコンパレータ出力C[i+1] の反転信号が他方の入力端子に入力されている。最上位のコンパレータC15の出力C[15]は、ANDゲートA15の両方の入力端子に入力され、これによりコンパレータC15はバッファとして機能する。
【0010】
エンコーダECD1は、たとえばWOR構成のROM回路よりなる。図10のECD部分は、そのOR接続点のマッピングを示すものであり、図中の二重丸の符号は微分回路の出力D[i] の論理和を求める素子を表している。
微分回路(ANDゲートA15,A14,…,A1)の出力D[i] は、エンコーダECD1に入力され、前記(2)式にしたがって、4ビットのバイナリーコード形式のディジタル信号ADB[3:0] に変換される。
ADB[3:0] の最上位ビット(MSB)であるADB[3] は、微分回路の出力D[15],D[14],…,D[8] の論理和により求められる。同様に、ADB[2] は微分回路の出力D[15],D[14],D[13],D[12],D[7] ,D[6] ,D[5] ,D[4] の論理和により求められ、ADB[1] は微分回路の出力D[15],D[14],D[11],D[10],D[7] ,D[6] ,D[3] ,D[2] の論理和により求められる。また、ADB[3:0] の最下位ビット(LSB)であるADB[0] は、微分回路の出力D[15],D[13],D[11],D[9] ,D[7] ,D[5] ,D[3] ,D[1] の論理和により求められる。
【0011】
このような構成のADCにおいて、いま、入力されたアナログ信号Vinのレベルが16個の抵抗素子で等分割された15の電圧範囲(以下、単にレベルという)のうち、たとえば第7レベルにある、すなわち入力レベルが半開区間[7,8) にあるとする。このとき、7つの比較器出力C[1] ,C[2] ,…,C[7] が1で、残りの8つの比較器出力C[8] ,C[9] ,…,C[15]が0を示す。また、微分回路におけるANDゲート出力D[7] のみが1で残り全てのANDゲート出力が0を示す。このときエンコーダECD1の論理和は最上位ビットのみ0となることから、ADB[3:0] ='0111'が当該ADCから出力される。
【0012】
つぎの瞬間、入力レベルが若干上がって第8レベルになった、すなわち半開区間[8,9) に移行したとする。このとき、7つの比較器出力C[1] ,C[2] ,…,C[7] に加えて第8番目の比較器出力C[8] も1となり、その結果、微分回路において1が立っているANDゲート出力がD[7] からD[8] に変化する。したがって、エンコーダECD1の論理和は最上位ビットのみ1となり、当該ADCの出力ADB[3:0] が'0111'から'1000'に変化する。
並列型ADCでは、このようにしてアナログ入力信号の電圧レベルが4ビットのディジタル信号に高速にパラレル変換され、出力される。
【0013】
このエンコード形式の問題点は、ノイズ等の影響で温度計コードがランダムに反転するバブルエラーがあったとき、もしくはメタステーブル発生時に、“スパークル”と呼ばれる大きなエラーを発生することにある。たとえば、温度計コードが乱れて、入力レベルが第7レベルのとき、C[1] からC[7] のみでなく、C[9] も1になってバブルが発生したとする。この場合、微分回路の出力がD[7]のみでなくD[9] も1となるため、ADB[3:0] ='0111'|'1001'='1111'と、出力コードが大きく間違えてしまう。このような出力コードの大きなホッピングをスパークルという。温度計コードのバブル、および、それによるスパークルは、アナログ入力の周波数が高いときに発生しやすい。
【0014】
この問題に対処するため、種々の考案がなされてきた。それらの方式の多くのものの基礎となるのがグレイコードである。
グレイコードを用いたエンコーダ出力は、次式(3)により記述される。
【数3】
【0015】
図11に、この(3)式が示すバイナリー−グレイ変換をWOR構成のROM回路(エンコーダ)で実現したADCの構成を示す。
微分回路(ANDゲートA15,A14,…,A1)の出力D[i] は、エンコーダECD2に入力され、前記(3)式にしたがって、4ビットのグレイコード形式のディジタル信号ADG[3:0] に変換される。
ADG[3:0] のMSBであるADG[3] は、微分回路の出力D[15],D[14],…,D[8] の論理和により求められる。同様に、ADG[2] は微分回路の出力D[11],D[10],D[9] ,D[8] ,D[7] ,D[6] ,D[5] ,D[4] の論理和により求められ、ADG[1] は微分回路の出力D[13],D[12],D[11],D[10],D[5] ,D[4] ,D[3] ,D[2] の論理和により求められる。また、ADG[3:0]のLSBであるADG[0] は、微分回路の出力D[14],D[13],D[10],D[9],D[6] ,D[5] ,D[2] ,D[1] の論理和により求められる。
【0016】
グレイコードは隣接するコードが1ビットしか異ならないという特徴があり、バブルがスパークルになり難い。たとえば、前述の例D[7] =D[9] =1では、ADG[3:0] ='0100'|'1101'='1101'とD[9] に対応するコードが出力され、スパークルになっていない。
【0017】
しかしながら、微分回路をグレイコードと組み合わせるだけでは、メタステーブルという温度計コードの境界が不安定となる現象は除去できない。メタステーブルとは、たとえばアナログ入力と基準電圧との差が小さい、あるいは動作スピードが速いときにコンパレータの出力がラッチ状態でも出力レベルが完全にローレベルまたはハイレベルにならず、中間レベル“M”(以下、Mレベルという)になることをいう。メタステーブルが発生すると、D[i] が全て0になってしまったり、ビット毎にD[i] の判定が異なってしまうような場合に、スパークルとなってしまう。
【0018】
これを防ぐには、比較器から直接グレイコードを生成する方式が有効である。この方式を論理式で表すと、次式(4-1) 〜(4-4) となる。
【数4】
【0019】
このエンコード方式では、比較器出力C[1] 〜C[15]の各々は、上記(4-1式)〜(4-4) 式に示すグレイコード変換後の出力に1回ずつしか登場しない。メタステーブルは、一般に、温度計コードのビットが反転する境目にある1つの比較器でしか発生しない。したがって、比較器を上記(4-1) 式〜(4-4) 式にしたがって構成すると、出力コードのせいぜい1ビットが不定になるだけである。前記したグレイコードの性質から、不定の1ビットは入力レベル換算では1LSB分の差にしか過ぎない。このため、比較器から直接グレイコードを生成する上記方式によって、スパークルの発生を完全に抑えることが可能となる。
【0020】
一方で、比較器から直接グレイコードを生成する上記方式は、比較器出力を複雑に組み合わせなければエンコードできないという欠点を有する。もし比較器を基準電圧の大小関係の順に並べると、比較器出力の配線長が長くなり、変換速度上不利である。そこで、基準電圧の比較器への取り込み側で配線を錯綜させ、比較器列は出力コードに合わせた順番で配置する工夫がなされていた。基準電圧は直流値なので、配線が複雑になっても速度上の問題はないからである。ただし、ノイズを拾わないような注意が必要となる。
このようなアイデアはかなり古く、1982年4月5日出願の米国特許4,386,339号にその萌芽が認められる。
【0021】
レジスタストリングそのものの形を工夫して配線の錯綜を防ぐため、レジスタストリングを長螺旋状にする手法が、1986年のISSCCにおいて発表されている(An 8b 250MHz A/D Converter, IEEE International Solid-State Circuits Conference.1986 FEBRUARY 20, DIGEST OF TECHNICAL PAPERS pp136-137 )。この手法は、比較器入力側で配線の錯綜が防止でき、ADC設計に有用である。
【0022】
【発明が解決しようとする課題】
この従来の方式を用いたADCでは、比較器から直接グレイコードを生成することによりメタステーブル耐性が高いという利点がある反面、グレイコードをバイナリーコードに変換して出力する必要があることに変わりがない。すなわち、ADC後のディジタル的データ処理には、グレイコードのままでは取り扱いが困難であり、バイナリーコードへの変換は必須である。また、例外も多いが、グレイ−バイナリー変換にともなうパイプラインディレイが許容できないアプリケーションも多い。
従来方式を用いたADCは、グレイ−バイナリー変換に余分な時間がかかるので、この点を改善する余地があった。
【0023】
4ビットのグレイ−バイナリー変換を論理式で表すと、次式(5-1) 〜(5-4) になる。
【数5】
ADB[3] =ADG[3] …(5-1)
ADB[2] =ADG[2] ※ADB[3] …(5-2)
ADB[1] =ADG[1] ※ADB[2] …(5-3)
ADB[0] =ADG[0] ※ADB[1] …(5-4)
【0024】
ここで、符号※は排他的論理和“XOR”を表す演算記号である。これらの一般式が、最上位ビットを除きADB[i] =ADG[i] ※ADB[i+1] で表せることは明らかである。
【0025】
この式を回路で実現するときの問題点は、変換式(5-2) 〜(5-4) の右辺に1つ上位のADBが入ってきていることである。そのため、ADCのビット数が増えるにしたがってゲート段数が増大する。また、XORゲートは、ORゲートより実現しにくく、特にXORゲート数を更に必要とするルックアヘッドの技法が使いずらい。この点が、超高速ADCにおいてビット数を増やすときの上記問題点を、さらに深刻なものとしている。
なお、ルックアヘッドの技法とは、たとえばADB[1] を以下のように直接展開することにより、ゲート数を多くする代わりに高速化を図る手法である。
【数6】
ADB[1] =ADG[1] ※ADG[2] ※ADG[3] …(6)
【0026】
本発明の目的は、グレイコードと同等のスパークル抑止能力を持ちながら、配線の錯綜およびパイプラインディレイの増大を防止したADCを実現することにある。
【0027】
【課題を解決するための手段】
本発明の第1の観点に係わる並列型アナログ−ディジタル変換器は、アナログの入力信号を所定ビットNのバイナリーコードに変換する過程で温度計コード発生に用いる2 N 個の基準電圧を与えるために、上記所定ビットNの上位のビット数n(<N)に対応して、往復を1回として2 n 回折り返されているレジスタストリングと、上記上位のnビット分の上記電圧レベルを各基準電圧と比較して温度計コードを発生し、当該温度計コードを、レベル変化の境界を表す境界表示コードを経ることなくグレイコードに変換する第1エンコーダと、上記所定ビットNのうち、上記上位のnビット分を除く下位の(N−n)ビット分の上記電圧レベルを各基準電圧と比較して温度計コードを発生し、当該温度計コードを、上記境界表示コードに変換する第2エンコーダと、
上記第1エンコーダからのグレイコード、および、前記第2エンコーダからの境界表示コードを、論理演算によりバイナリーコードに変換する論理演算部と、を有する。
【0028】
この第1,第2エンコーダは、好適に、所定電圧ステップで異なる上記基準電圧と上記入力信号とを入力し、入力信号を各基準電圧と比較して大小関係に応じた論理の出力を生成する(2N−1)個の比較器を有し、上記(2N−1)個の比較器は、上記所定電圧ステップの2(N−n ) の自然数倍ずつ異なる基準電圧を入力する比較器をそれぞれ含む2 ( N−n ) 個の比較器ブロックに分類されることで、上記上位nビット分の比較器が1つの第1比較器ブロックに集約され、当該第1比較器ブロックを含む2 ( N−n ) 個の比較器ブロックが上記レジスタストリングの周囲に配置されている。
【0029】
上記第1エンコーダは、好適に、上記第1比較器ブロックに含まれる比較器が出力する温度計コードを、上記境界表示コードを経ることなく直接、グレイコードに論理演算により変換するグレイコード変換回路を有する。
【0030】
上記第2エンコーダは、好適に、上記2 ( N−n ) 個の比較器ブロックのうち、上記第1比較器ブロックを除く2 ( N−n−1 ) 個の第2比較器ブロックの各出力に対し、(2m−1)番目の比較器出力と2m番目の比較器出力(m:2 ( N−1 ) 以下の自然数)との論理の反転を検出する複数の論理回路からなる境界表示コード変換回路と、上記境界表示コード変換回路の各論理回路出力に対し論理和を演算し、出力するORゲート回路と、を有する。
【0031】
好適に、上記論理演算部が、上記第1エンコーダから出力される上記グレイコードをバイナリーコードに変換する第1出力回路と、当該第1出力回路から出力されるバイナリーコードと、上記第2エンコーダの出力とを用いて、上記所定ビットNからnビットを除いた残りのビットのバイナリーコードを発生する第2出力回路とを有する。
この場合、さらに好適に、上記第1出力回路は、nビットの全部もしくは一部に関わるバイナリーコードを、他のビットに関わるバイナリーコードより早く出力するとしてもよい。
【0033】
以上のように構成された本発明の並列型アナログ−ディジタル変換器では、レジスタストリングが上位のビット数nに応じて折り返されていることから、nビットの比較器が近くに纏めて配置されている。したがって、nビットの比較器が分類された比較器ブロックへの基準電圧の入力を短い配線で行い、この比較器ブロックから直接グレイコードが出力される。nビットに対応した比較器ブロックから出力されたグレイコードは、第1出力回路内でバイナリーコードに変換され、タイミング調整後にnビットのディジタル出力信号として当該並列型アナログ−ディジタル変換器から出力される。
一方、残りのビットに対応した比較器ブロックでは、残りのビット分の電圧レベルが符号化され、出力される。この出力に対し、第2出力回路により、上記第1出力回路内でバイナリーコードに変換されたnビットを用いた論理演算が施され、これにより残りのビットのディジタル出力信号が生成され、タイミング調整後に当該並列型アナログ−ディジタル変換器から出力される。
【0034】
【発明の実施の形態】
図1に、本実施形態に係わるアナログ−ディジタル変換器(ADC)のブロック図を示す。
【0035】
このADC1では、基準電圧を作るレジスタストリング2を、ADCのほぼ中央部で複数回折り返して配置し、その周囲に複数、ここでは8個の比較器ブロック3-1〜3-8を配置している。比較器ブロック3-1〜3-8は、アナログ入力信号Vinをレジスタストリング2からの基準電圧Vref と比較し、信号E[1] 〜E[7] またはF[0] 〜F[2] を出力する。
ADC1は、また、比較器ブロック3-8の出力F[2],F[1],F[0] からバイナリーコード形式のディジタル信号のうち上位3ビットADB[5],ADB[4],ADB[3] を生成する3つの変換回路4-2,4-1,4-0を含む第1出力回路4と、下位3ビットADB[2],ADB[1],ADB[0] を生成する第2出力回路5とを有する。なお、第2出力回路5は、下位3ビットと同期させて上位3ビットを出力するためのラッチ回路などを含む。
【0036】
レジスタストリング2としては、抵抗率の均一性が高い抵抗体、たとえば配線用のメタルが用いられる。抵抗率にICの面内ばらつきがあると、ADCの積分非直線性となって表れてくる。均一性を良好に保つためには、IC内で、できるだけ集中した場所に抵抗体を配置するのが良い。
比較器をバイポーラプロセスで実現するときは、ベース電流により基準電圧がずれてしまう現象がある。このため1LSB当たり1Ωから数十Ω程度の値が採用され、その実現には抵抗率の低いメタル抵抗が好適である。もしMOSプロセスで比較器を作るときは、ポリシリコン抵抗体などの大きな抵抗率の材料が使える。抵抗率の大きな材料を使用すると、基準電圧を生成するための消費電力を削減できるという利点がある。ADCの製造プロセスに限定はないが、ここでは、バイポーラプロセスとメタル抵抗(レジスタストリング)の組合せを用いている。
【0037】
レジスタストリング2の一方端に最上位基準電圧VRTに対応した電圧を、他端に最下位基準電圧VRBに対応した電圧を加える。このレジスタストリング2の両端に加える電圧は、最上位基準電圧VRTから、あるいは最下位基準電圧VRBから、必要なオフセット分だけずれた電圧である。
【0038】
Nビットの並列型ADCを実現するには、(2N −1)個の比較器が必要である。したがって、レジスタストリングを2N 個に等分割すると、その(2N −1)個の分割点(タップ)に所定のステップ幅で漸増する基準電圧Vref1, Vref2, …, Vref2N -1が現出する。基準電圧Vref1, Vref2, …, Vref2N -1は、下記に説明する所定の規則でグループ化されて、対応する比較器ブロックに入力されている。
【0039】
レジスタストリングをm重に折り曲げると、基準電圧Vref1, Vref2, …, Vref2N -1のうちmステップ置きに基準電圧の取り出し点が近接する。本実施形態では、このことを利用して各比較器ブロックに配分する比較器のグループ分けがされている。
このときレジスタストリングの折り曲げ回数mは、生成したいディジタル信号のビット数Nで決まる。すなわち、Nビットのディジタル信号を生成するために基準電圧の取り出し位置を近接させたいときは、m=2N とする。たとえば、2ビットのADCではレジスタストリングを4重に折り曲げ、4ビットのADCではレジスタストリングを16重に折り曲げる。
【0040】
さらに、本発明では、ADCのビット数Nを、上位nビットと、下位(N−n)ビットに分けて生成する。このようにすると、レジスタストリングの折り曲げ回数は、上位ビット数nに依存した2n (<2N )で済む。たとえば、4ビットのADCで上位ビット数を2とした場合、レジスタストリングは4重に折り曲げればよい。また、6ビットのADCで上位ビット数を3とした場合、レジスタストリングは8重に折り曲げればよい。
なお、この並列型ADCでは、詳細は後述するが、後段のXORゲート段数を削減することなどを目的として、上位ビットをグレイコードで生成し、その結果を利用して下位ビットを生成している。ビット数を上位と下位で分けた理由は、むしろ、この上位ビットをグレイコード生成に用いるという要請による。
【0041】
本実施形態に係わるADCは、アナログ入力信号をバイナリーコード形式の6ビットのディジタル出力信号に変換する。したがって、比較器が26 −1=63個必要である。ここで、最下位基準電圧VRB側に近い側の基準電圧を用いるものから順次、63個の比較器にシリアルナンバーを付して、C01,C02,C03,…,C63と表記する。また、レジスタストリングから比較器に取り出す線は、レジスタストリングの平行ストライプ部に直交する方向に配線する。さらに、レジスタストリングの平行ストライプ部の左と右で比較器を振り分ける方向を、比較器4個ごとに切り替える。すなわち、最初の4つの比較器C01〜C04まではレジスタストリングの左側に配置し、つぎの4つの比較器C05〜C08はレジスタストリングの右側に配置し、以後、同様にして、残りの比較器C09〜C63を4個ずつ左右交互に配置する。
【0042】
以上の規則にしたがって比較器C01〜C63を配置した後、8個(ないし7個)の比較器をグループ化して各比較器ブロックを構成したものが、図2〜図4である。
図2と図3では、各ブロック内での比較器の配列が異なる。図2に示す比較器ブロック内では、最も番号が小さい比較器を最下位基準電圧VRB側に配し、他の比較器を番号が大きくなるにしたがって最上位基準電圧VRT側にずらして配置している。図3に示す比較器ブロック内では、逆に、最も番号が小さい比較器を最上位基準電圧VRT側に配し、他の比較器を番号が大きくなるにしたがって最下位基準電圧VRB側にずらして配置している。
ただし、図2と図3では、基準電圧の取り出し配線が一部混み合う箇所が生じる。この配線ピッチが比較器の配置に影響することは通常ないが、基準電圧の取り出し配線のピッチを緩和したい場合、図4のような配置が考えられる。
【0043】
図4では、基準電圧の取り出し点を2つずつ組にして横並びにし、その2つの取り出し点にそれぞれ接続された配線を左右に直線状に配置している。これによって、レジスタストリングの平行ストライプ部と取り出し配線がきれいに枡目状になる。
ただし、図4では、レジスタストリングの折り返し箇所が横一直線にならず、図の右上側および左下側に飛び出した配置となり、レジスタストリングの配置スペースが大きくなるという難点がある。
なお、図4では、各ブロック内で比較器の配置方向を図2と図3の関係のように逆とすることもできる。その場合のレジスタストリングは、図4とは逆に左上側と右下側が飛び出した配置となる。
【0044】
下位ビットを生成する比較器ブロック3-1〜3-7では、次式(7)で表される信号E[i] を生成する(i:1〜7までの自然数)。
【数7】
【0045】
この式(7)を具体化した比較器ブロック3-1〜3-7の構成例を、図5に示す。
比較器ブロック3-1〜3-7は、8個のコンパレータC[i],C[i+8],C[i+16],C[i+24], C[i+32], C[i+40], C[i+48], C[i+56]を有する。比較器ブロック3-1ではi=1、比較器ブロック3-2ではi=2、比較器ブロック3-3ではi=3、比較器ブロック3-4ではi=4、比較器ブロック3-5ではi=5、比較器ブロック3-6ではi=6、比較器ブロック3-7ではi=7となる。
【0046】
また、比較器ブロック3-1〜3-7は、4つのANDゲートA1,A2,A3,A4と、1つのORゲートOR1とを有する。ANDゲートA1にコンパレータC[i] 出力とコンパレータC[i+8] 出力の反転信号が入力され、ANDゲートA2にコンパレータC[i+16]出力とコンパレータC[i+24]出力の反転信号が入力され、ANDゲートA3にコンパレータC[i+32]出力とコンパレータC[i+40]出力の反転信号が入力され、ANDゲートA4にコンパレータC[i+48]出力とコンパレータC[i+56]出力の反転信号が入力される。ANDゲートA1,A2,A3,A4の出力はORゲートOR1に入力され、ORゲートOR1から信号E[i] が出力される。
【0047】
上位ビットを生成する比較器ブロック3-8では、次式(8-1),(8-2),(8-3) で表されるグレイコード形式の信号F[2],F[1],F[0] を生成する。
【数8】
【0048】
この式(8-1),(8-2),(8-3) を具体化した比較器ブロック3-8の構成例を、図6に示す。
比較器ブロック3-8は、7個のコンパレータC[8],C[16], C[24], C[32],C[40], C[48], C[56]を有する。
【0049】
また、比較器ブロック3-8は、3つのANDゲートA5,A6,A7と、1つのORゲートOR2とを有する。ANDゲートA5にコンパレータC[8] 出力とコンパレータC[24]出力の反転信号が入力され、ANDゲートA6にコンパレータC[16]出力とコンパレータC[48]出力の反転信号が入力され、ANDゲートA7にコンパレータC[40]出力とコンパレータC[56]出力の反転信号が入力される。ANDゲートA5とA7の出力はORゲートOR2に入力されている。ORゲートOR2から信号F[0] が出力され、ANDゲートA6から信号F[1] が出力され、コンパレータC[32]から信号F[2] が出力される。
【0050】
本実施形態に係わるADC1の上位3ビットのバイナリーコード形式の出力信号ADB[5],ADB[4],ADB[3] は、この比較器3-8から出力される信号F[2],F[1],F[0] を、以下のグレイ−バイナリー変換式(9-1),(9-2),(9-3) を用いて変換することで得られる。このコード変換は、図1の第1出力回路4において実行される。
【数9】
ADB[5] =F[2] …(9-1)
ADB[4] =F[1] ※F[2] …(9-2)
ADB[3] =F[0] ※F[1] ※F[2] …(9-3)
【0051】
この論理式を実現する具体的回路例を、図7に示す。
この回路は、2つのXORゲートX1,X2により構成される。F[2] がADB[5] としてそのまま出力され、F[1] とF[2] を入力とするXORゲートX1の出力からADB[4] が取り出され、XORゲートX1の出力とF[0] を入力とするXORゲートX2からADB[3] が出力される。
【0052】
また、ADC1の下位3ビットのバイナリーコード形式の出力信号ADB[2],ADB[1],ADB[0] は、上記(9-3) 式の論理式で生成されたADB[3] と、比較器3-1〜3-7から出力される信号E[1] 〜E[7] を用いて、次式(10-1),(10-2),(10-3)により生成される。この下位ビットの生成は、図1の第2出力回路5において実行される。
【数10】
【0053】
この論理式を実現する具体的回路例を、図8に示す。
この回路は、7つのXORゲートX3〜X9と、2つのORゲートOR3,OR4とから構成される。E[4] とADB[3] が入力されたXORゲートX3からADB[2] が出力される。E[2] とE[4] がXORゲートX4に入力され、E[6] とADB[3] がXORゲートX5に入力され、XORゲートX4,X5の出力が入力されたORゲートOR3から、ADB[1] が出力される。E[7] とADB[3] がXORゲートX6に入力され、E[3] とE[4] がXORゲートX7に入力され、E[1] とE[2] がXORゲートX8に入力され、E[5] とE[6] がXORゲートX9に入力され、XORゲートX6〜X9の出力が入力された4入力ORゲートOR4から、ADB[0] が出力される。
【0054】
この図8の回路はXORゲートの段数が1段であり、図7の回路と合わせてもXORゲートの段数が3段で6ビットの出力が得られる。また、ADCのビット数が増えても、ORゲートの入力数が増えるだけで、XORゲートの段数はこれ以上増えない。したがって、パイプラインディレイの増加を抑えた実装が可能である。
【0055】
なお、実際の回路は、単純な組合せ論理回路ではなく、その内部のエンコーダ途中に適宜ラッチ回路を配置する。すなわち、前記(9-1) 式で記述される最上位ビット(MSB)は、後述するようにF[2] をそのまま出力することもあるが、通常は、パイプラインディレイを合わせるために下位ビットの段数と同じ遅延量だけ出力を遅らすためのラッチ回路が必要となる。同様に、前記(9-2) 式,前記(9-3) 式、さらには前記(10-1)式および前記(10-2)式で記述される各ビットも、最終的には最下位ビット(LSB)の遅延量に合わせる必要があり、このためのラッチ回路または遅延素子が必要となる。ラッチ回路は、図1の回路4、回路5または比較器ブロック3-1〜3-8内に配置される。
【0056】
図9に、ラッチ回路の一構成例を示している。
本例のラッチ回路は、トランスファー段とラッチ段よりなる。前者は、抵抗素子R1,R2、電流源I1,I2,I3、npnトランジスタQ1〜Q3,Q7,Q8により構成されている。
【0057】
npnトランジスタQ1,Q2,Q3により差動増幅器が構成されている。
npnトランジスタQ1のベースはアナログ信号Vinの入力端子Tinに接続され、コレクタは抵抗素子R1を介して電源電圧VCCの供給線に接続されている。npnトランジスタQ2のベースは基準電圧V/in の入力端子T/in に接続され、コレクタは抵抗素子R2を介して電源電圧VCCの供給線に接続されている。これらのnpnトランジスタのコレクタと抵抗素子との接続点は、ノードND1,ND2を形成している。npnトランジスタQ1,Q2のエミッタがnpnトランジスタQ3のコレクタに共通に接続されている。
【0058】
npnトランジスタQ4,Q5およびQ6によりラッチ段が構成されている。
npnトランジスタQ4のベースはノードND2に接続され、コレクタはノードND1に接続され、npnトランジスタQ5のベースはノードND1に接続され、コレクタはノードND2に接続されている。これらのnpnトランジスタのエミッタはnpnトランジスタQ6のコレクタに共通に接続されている。
【0059】
さらに、npnトランジスタQ3のベースはクロック信号CLKNの入力端子TCLKnに接続され、npnトランジスタQ6のベースはクロック信号CLKの入力端子TCLK に接続され、これらのnpnトランジスタのエミッタが電流源I1に接続されている。ここで、クロック信号CLKNはクロック信号CLKの反転信号である。
【0060】
npnトランジスタQ7,Q8および電流源I2,I3により、トランスファー段の出力回路が構成されている。
npnトランジスタQ7のベースはノードND1に接続され、コレクタは電源電圧VCCの供給線に接続され、エミッタは電流源I2に接続されている。npnトランジスタQ8のベースはノードND2に接続され、コレクタは電源電圧VCCの供給線に接続され、エミッタは電流源I3に接続されている。
さらに、npnトランジスタQ8のエミッタはコンパレータの出力端子Toutに接続され、npnトランジスタQ7のエミッタはコンパレータの反転出力端子T/outに接続されている。
【0061】
クロック信号CLKNがハイレベルにある半周期において、npnトランジスタQ3のコレクタに電流源I1の電流i1 が流れ、npnトランジスタQ1,Q2により構成された差動増幅器が動作し、アナログ信号Vinおよび基準電圧Vref のレベルに応じてこれらのトランジスタのコレクタ、即ち、ノードND1,ND2の電位が決まる。例えば、アナログ信号Vinのレベルは基準電圧V/in より高い場合、ノードND1がローレベル、ノードND2がハイレベルに保持される。また、このとき、クロック信号CLKがローレベルになっているので、npnトランジスタQ6のコレクタに電流が流れず、ラッチ段は動作しない。
【0062】
クロック信号CLKNがローレベルに切り換わったあと、npnトランジスタQ3のコレクタに電流が流れず、npnトランジスタQ6のコレクタに電流が流れ、ラッチ段が動作し、ノードND1,ND2の電位が保持される。
このように、クロック信号CLKNがハイレベル、クロック信号CLKがローレベルの間に、アナログ信号Vinと基準電圧V/in との差が差動増幅器により増幅され、ノードND1,ND2に出力される。クロック信号CLKNがローレベル、クロック信号CLKがハイレベルの間に、ノードND1,ND2の電位がラッチ段により保持される。
ノードND1,ND2の電位はnpnトランジスタQ7,Q8および電流源I2,I3からなる出力回路によりレベル変換され出力される。
【0063】
なお、ラッチ機能を図1の第2出力回路5の出力段に設ける場合、図9におけるラッチ回路と出力回路を必要なビットの出力経路に配置する。
この場合、式(9-1) 〜式(10-3)によれば上位ビットから確定していくので、必要なら上位ビットを下位ビットより早いクロック(少ないパイプラインディレイ)で出力することができる。この特徴はアプリケーションにより、たとえばPRMLチャネルで入力信号の仮判定結果を早く検出する場合などに有用である。
【0064】
本実施形態に係わるADC1では、以上述べてきたように、レジスタストリング2を上位ビット数に応じた回数折り返し配置し、上位ビットの比較器を一纏まりにしやすくした。上位ビットの比較器ブロック3-8でグレイコードを生成し、後段の第1出力回路4でグレイ−バイナリー変換を行う。そして、下位ビットを生成する第2出力回路5では、比較器ブロック3-1〜3-7の出力と第1出力回路4の出力とから下位ビットを生成する回路を、ビット数が増えてもパイプラインとならない回路構成で実現した。
このため、本実施形態に係わるADC1では、とくにパイプラインディレイに影響の大きなXORゲート段数が上位ビット数以上増えず、従来型ADC内におけるグレイ−バイナリー変換回路のようにビット数に応じてパイプラインディレイも増加するようなことがなくなった。
【0065】
本実施形態に係わるエンコード方式のバブル耐性は、全ビットをグレイコードで生成した後、バイナリーコードに変換する従来方式(以下、全ビット・グレイコード変換方式という)と同等である。なぜなら、比較器ブロック3-1〜3-8のANDゲートA1〜A7には、少なくとも8LSBずれた2つの基準電圧と入力信号の比較結果が入力されており、バブルが8LSBも離れた位置まで飛ぶことは確率的に無視できるほど小さいからである。そのため、式(7)(図5)の回路では、発生したバブルがスパークルとなることは回路構成上で実質的に防止されている。また、2ビットに及ぶ大きなバブルが発生し、E[i] とE[i+1] がともに1となっても、式(10-1)〜(10-3)の構成上明らかなように、それがスパークルになることはない。
【0066】
本実施形態に係わるエンコード方式のメタステーブル耐性は、全ビット・グレイコード変換方式に比べ理論上、若干劣る。上位ビットはグレイコードそのものなので同等であるが、下位ビットでは、たとえばE[4] は下位3ビットの生成式(10-1)〜(10-3)に同時に登場し、E[4] の生成時に起きたメタステーブルが、下位3ビットに影響を与える。
しかしながら、この発生モードのスパークルは、その大きさが下位ビットの範囲内に限られる。また、本実施形態に係わるエンコーダでは、下位ビット生成段(式(9-1) 〜(10-3)の入力段)までのラッチ段数を、従来のWORのROM型ADCより多くとり易いので、これによりスパークル頻度の点で大幅な改善が期待できる。おおよその傾向としては、メタステーブルによるスパークルは、比較器出力から複数ビットに影響するエンコード段のラッチ入力までのラッチ段数の指数関数で減少する。したがって、本実施形態に係わるADCでは、ラッチ段数を多くすることにより、実質的に従来方式と同様のメタステーブル耐性が保証できる。
【0067】
なお、図5〜図8は、対応する論理式を素直に具体化したものであるが、同一の論理演算結果が得られるのであれば、図示の回路に限定されない。とくに、図5,図8における4入力のORゲートOR1,OR4は、たとえばWORにより実現してもよい。
また、上位ビット数に限定はなく、したがって、レジスタストリングの折り返し回数も図示のものに限らない。
基準電圧の引き出し方法および比較器ブロックの配置は、図示以外でも実現できる。とくに上位ビットを生成する比較器ブロック3-8を最下位基準電圧VRB側に配置することは、他に大きな変更を伴わない変形として容易に実施できる。
【0068】
【発明の効果】
本発明に係わる並列型アナログ−ディジタル変換器によれば、出力ビットの上位ビット数に対応した回数でレジスタストリングを折り返し配置している。これにより上位ビットの比較器を1纏まりに配置し、その結果として、上位ビットのみ比較器の基準電圧入力の入れ替えによるグレイコード生成を実現している。そのため、第1出力回路内でグレイ−バイナリー変換のための排他的論理和の演算素子(XORゲート)の直列段数が少なくて済む。また、第2出力回路内では、下位ビット数が如何に増えようとも、たとえばXORゲートは1段以上増えない。すなわち、パイプラインディレイの増大を必要最小限に抑えている。
この一部のビットにグレイコードを用いた場合でも、全ビットにグレイコードを用いた従来のエンコード方式とほぼ同等の動作信頼性(スパークル耐性)が得られる。
また、本発明によれば、レジスタストリングをADCの中央部に集中して配置することができるので良好な積分直線性が得られる。
【0069】
以上より、本発明によって、全ビットにグレイコードを用いたエンコード方式とほぼ同等の高い動作信頼性を維持しながら、全ビットにバイナリーコードを用いたエンコード方式と同程度に小さいパイプラインディレイの並列型アナログ−ディジタル変換器が実現できた。
【図面の簡単な説明】
【図1】本実施形態に係わるアナログ−ディジタル変換器(ADC)のブロック図である。
【図2】本実施形態に係わるレジスタストリングと比較器との位置および接続関係の第1の例を示す図である。
【図3】本実施形態に係わるレジスタストリングと比較器との位置および接続関係の第2の例を示す図である。
【図4】本実施形態に係わるレジスタストリングと比較器との位置および接続関係の第3の例を示す図である。
【図5】本実施形態に係わる下位ビットの比較器ブロックの構成を示す論理回路図である。
【図6】本実施形態に係わる上位ビットの比較器ブロックの構成を示す論理回路図である。
【図7】本実施形態に係わる第1出力回路内における、グレイ−バイナリー変換回路を示す論理回路図である。
【図8】本実施形態に係わる第2出力回路内における、下位ビット生成回路を示す論理回路図である。
【図9】本実施形態に係わるADCに適用可能な、ラッチ回路の一例を示す回路図である。
【図10】従来の並列型ADCの一構成例を示す図である。
【図11】従来の並列型ADCの他の構成例を示す図である。
【符号の説明】
1…ADC(並列型アナログ−ディジタル変換器)、2…レジスタストリング、3-1〜3-7…下位ビットの比較器ブロック、3-8…上位ビットの比較器ブロック、4…第1出力回路、4-1〜4-3…グレイ−バイナリー変換回路、5…第2出力回路、C01〜C56,C[i] …コンパレータ(比較器)、A1〜A7…ANDゲート、OR1〜OR4…ORゲート、X1〜X9…XORゲート、Vin…アナログ入力信号、Vref ,V/in …基準電圧、VRT…最上位基準電圧、VRB…最下位基準電圧、ADB[0] 〜ADB[5] …ディジタル出力信号、R1等…抵抗、Q1等…トランジスタ、I1等…電流源、CLK等…クロック信号、VCC…電源電圧、GND…接地電位。
Claims (7)
- アナログの入力信号を所定ビットNのバイナリーコードに変換する過程で温度計コード発生に用いる2 N 個の基準電圧を与えるために、上記所定ビットNの上位のビット数n(<N)に対応して、往復を1回として2 n 回折り返されているレジスタストリングと、
上記上位のnビット分の上記電圧レベルを各基準電圧と比較して温度計コードを発生し、当該温度計コードを、レベル変化の境界を表す境界表示コードを経ることなくグレイコードに変換する第1エンコーダと、
上記所定ビットNのうち、上記上位のnビット分を除く下位の(N−n)ビット分の上記電圧レベルを各基準電圧と比較して温度計コードを発生し、当該温度計コードを、上記境界表示コードに変換する第2エンコーダと、
上記第1エンコーダからのグレイコード、および、前記第2エンコーダからの境界表示コードを、論理演算によりバイナリーコードに変換する論理演算部と、
を有する並列型アナログ−ディジタル変換器。 - 上記第1および第2エンコーダは、所定電圧ステップで異なる上記基準電圧と上記入力信号とを入力し、入力信号を各基準電圧と比較して大小関係に応じた論理の出力を生成する(2N−1)個の比較器を有し、
上記(2N−1)個の比較器は、上記所定電圧ステップの2(N−n ) の自然数倍ずつ異なる基準電圧を入力する比較器をそれぞれ含む2 ( N−n ) 個の比較器ブロックに分類されることで、上記上位nビット分の比較器が1つの第1比較器ブロックに集約され、当該第1比較器ブロックを含む2 ( N−n ) 個の比較器ブロックが上記レジスタストリングの周囲に配置されている
請求項1に記載の並列型アナログ−ディジタル変換器。 - 上記レジスタストリングは、折り返し部を除く直線部分が並行配置され、当該直線部分の長手方向と直交する基準電圧取り出し方向の一方側に上記2 ( N−n ) 個の半数の比較器ブロックが配置され、上記基準電圧取り出し方向の他方側に残りの半数の比較器ブロックが配置され、上記他方側に配置された比較器ブロックのグループに、上記第1比較器ブロックを含む
請求項2に記載の並列型アナログ−ディジタル変換器。 - 上記第1エンコーダは、上記第1比較器ブロックに含まれる比較器が出力する温度計コードを、上記境界表示コードを経ることなく直接、グレイコードに論理演算により変換するグレイコード変換回路を有する
請求項2に記載の並列型アナログ−ディジタル変換器。 - 上記第2エンコーダは、
上記2 ( N−n ) 個の比較器ブロックのうち、上記第1比較器ブロックを除く2 ( N−n−1 ) 個の第2比較器ブロックの各出力に対し、(2m−1)番目の比較器出力と2m番目の比較器出力(m:2 ( N−1 ) 以下の自然数)との論理の反転を検出する複数の論理回路からなる境界表示コード変換回路と、
上記境界表示コード変換回路の各論理回路出力に対し論理和を演算し、出力するORゲート回路と、
を有する請求項2に記載の並列型アナログ−ディジタル変換器。 - 上記論理演算部が、
上記第1エンコーダから出力される上記グレイコードをバイナリーコードに変換する第1出力回路と、
当該第1出力回路から出力されるバイナリーコードと、上記第2エンコーダの出力とを用いて、上記所定ビットNからnビットを除いた残りのビットのバイナリーコードを発生する第2出力回路と
を有する請求項1に記載の並列型アナログ−ディジタル変換器。 - 上記第1出力回路は、nビットの全部もしくは一部に関わるバイナリーコードを、他のビットに関わるバイナリーコードより早く出力する
請求項6に記載の並列型アナログ−ディジタル変換器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000168691A JP4360010B2 (ja) | 2000-04-27 | 2000-06-06 | 並列型アナログ−ディジタル変換器 |
US09/842,061 US6480135B2 (en) | 2000-04-27 | 2001-04-26 | Flash type analog-to-digital converter |
DE60124812T DE60124812T2 (de) | 2000-04-27 | 2001-04-27 | Analog-Digital-Wandler nach dem Parallelverfahren |
EP01401117A EP1150433B1 (en) | 2000-04-27 | 2001-04-27 | Flash type analog-to-digital converter |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-132863 | 2000-04-27 | ||
JP2000132863 | 2000-04-27 | ||
JP2000168691A JP4360010B2 (ja) | 2000-04-27 | 2000-06-06 | 並列型アナログ−ディジタル変換器 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152984A Division JP2009278634A (ja) | 2000-04-27 | 2009-06-26 | 並列型アナログ−ディジタル変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002016497A JP2002016497A (ja) | 2002-01-18 |
JP4360010B2 true JP4360010B2 (ja) | 2009-11-11 |
Family
ID=26591379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000168691A Expired - Fee Related JP4360010B2 (ja) | 2000-04-27 | 2000-06-06 | 並列型アナログ−ディジタル変換器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6480135B2 (ja) |
EP (1) | EP1150433B1 (ja) |
JP (1) | JP4360010B2 (ja) |
DE (1) | DE60124812T2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE518900C2 (sv) * | 2001-03-26 | 2002-12-03 | Ericsson Telefon Ab L M | Metod och anordning för kalibrering av A/D-omvandlare med bubbelhantering |
JP2003273735A (ja) * | 2002-03-12 | 2003-09-26 | Denso Corp | A/d変換方法及び装置 |
US20050083223A1 (en) * | 2003-10-20 | 2005-04-21 | Devendorf Don C. | Resolution enhanced folding amplifier |
US20060109156A1 (en) * | 2004-11-19 | 2006-05-25 | Potentia Semiconductor Corporation | Trimming resistance ladders in analog-digital converters |
US7446690B2 (en) * | 2006-11-06 | 2008-11-04 | Atmel Corporation | Apparatus and method for implementing an analog-to-digital converter in programmable logic devices |
US7933354B2 (en) * | 2006-11-22 | 2011-04-26 | Semtech Corporation | Encoding and decoding architecture and method for pipelining encoded data or pipelining with a look-ahead strategy |
KR100851995B1 (ko) * | 2007-02-12 | 2008-08-13 | 주식회사 하이닉스반도체 | 수신기 회로 |
US7623051B2 (en) * | 2008-04-29 | 2009-11-24 | Analog Devices, Inc. | Metastability error reduction in signal converter systems |
US9893737B1 (en) | 2017-01-13 | 2018-02-13 | Apple Inc. | Multi-stage overload protection scheme for pipeline analog-to-digital converters |
FR3113139B1 (fr) * | 2020-07-30 | 2022-11-25 | St Microelectronics Rousset | Comparateur de tension |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4276543A (en) | 1979-03-19 | 1981-06-30 | Trw Inc. | Monolithic triple diffusion analog to digital converter |
US4386339A (en) | 1980-03-31 | 1983-05-31 | Hewlett-Packard Company | Direct flash analog-to-digital converter and method |
AU557017B2 (en) * | 1981-07-21 | 1986-12-04 | Sony Corporation | Analog-to-digital converter |
JP2714999B2 (ja) * | 1990-11-28 | 1998-02-16 | シャープ株式会社 | アナログ/デジタル変換器 |
JP2945805B2 (ja) * | 1992-10-01 | 1999-09-06 | 松下電器産業株式会社 | A/d変換器 |
US5623265A (en) * | 1994-01-28 | 1997-04-22 | Texas Instruments Incorporated | Flash analog-to-digital converter and method of operation |
US5644312A (en) * | 1994-11-30 | 1997-07-01 | Analog Devices, Inc. | Rom encoder circuit for flash ADC'S with transistor sizing to prevent sparkle errors |
US6222476B1 (en) * | 1999-08-30 | 2001-04-24 | Lsi Logic Corporation | Architecture to reduce errors due to metastability in analog to digital converters |
-
2000
- 2000-06-06 JP JP2000168691A patent/JP4360010B2/ja not_active Expired - Fee Related
-
2001
- 2001-04-26 US US09/842,061 patent/US6480135B2/en not_active Expired - Lifetime
- 2001-04-27 EP EP01401117A patent/EP1150433B1/en not_active Expired - Lifetime
- 2001-04-27 DE DE60124812T patent/DE60124812T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6480135B2 (en) | 2002-11-12 |
EP1150433A2 (en) | 2001-10-31 |
EP1150433A3 (en) | 2004-10-13 |
US20010040523A1 (en) | 2001-11-15 |
JP2002016497A (ja) | 2002-01-18 |
EP1150433B1 (en) | 2006-11-29 |
DE60124812T2 (de) | 2007-10-11 |
DE60124812D1 (de) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3281621B2 (ja) | 高精度da変換回路 | |
Tsukamoto et al. | A CMOS 6-b, 400-MSample/s ADC with error correction | |
Hong et al. | A decision-error-tolerant 45 nm CMOS 7b 1 GS/s nonbinary 2b/cycle SAR ADC | |
JP4836670B2 (ja) | パイプライン型a/dコンバータ | |
JP3229135B2 (ja) | アナログ/デジタル変換装置 | |
JP4360010B2 (ja) | 並列型アナログ−ディジタル変換器 | |
JP4263050B2 (ja) | 逐次比較型a/dコンバータ | |
Lu et al. | A 10-bits 50-MS/s SAR ADC based on area-efficient and low-energy switching scheme | |
JP3555956B2 (ja) | 折返し段及び折返し式アナログ−ディジタル変換器 | |
US6388602B1 (en) | Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters | |
Budanov et al. | An 8-bit analog-to-digital converter with a novel encoder using 90 nm CMOS | |
JP4526919B2 (ja) | A/d変換装置 | |
Budanov et al. | A design of flash analog-to-digital converter in 180 nm CMOS process with high effective number of bits | |
JP2816354B2 (ja) | ディジタルコードにおけるビットの遷移を同期させる電子回路 | |
JP2009278634A (ja) | 並列型アナログ−ディジタル変換器 | |
Pilipko et al. | The XOR-MAJ Thermometer-to-Binary Encoder Structure Stable to Bubble Errors | |
Bellavin et al. | Study of Bubble Errors Conversion in a Modified ROM Encoder | |
JP2004515958A (ja) | アナログ信号をデジタル信号に変換するアナログデジタル変換器および方法 | |
US6346906B1 (en) | Thermometric-binary code conversion method, conversion circuit therefor and encoder element circuits used therefor | |
JP5711013B2 (ja) | 抵抗ストリング型d/aコンバータ | |
Sekyere et al. | Ultra-Small Area, Highly Linear Sub-Radix R-2R Digital-To-Analog Converters with Novel Calibration Algorithm | |
JP2009267808A (ja) | アナログ・ディジタル変換回路 | |
Mu et al. | An 8-Bit 625MS/s SAR ADC for Sensor Application | |
JP5226085B2 (ja) | デジタル/アナログ変換回路 | |
JP4630488B2 (ja) | デジタル・アナログ変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |