JP4336068B2 - スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 - Google Patents
スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 Download PDFInfo
- Publication number
- JP4336068B2 JP4336068B2 JP2001221075A JP2001221075A JP4336068B2 JP 4336068 B2 JP4336068 B2 JP 4336068B2 JP 2001221075 A JP2001221075 A JP 2001221075A JP 2001221075 A JP2001221075 A JP 2001221075A JP 4336068 B2 JP4336068 B2 JP 4336068B2
- Authority
- JP
- Japan
- Prior art keywords
- modulation
- power supply
- signal
- clock
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001228 spectrum Methods 0.000 title claims description 47
- 238000000034 method Methods 0.000 title description 24
- 230000001360 synchronised effect Effects 0.000 claims 2
- 230000005855 radiation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005672 electromagnetic field Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波クロック信号を用いる電子回路に関し、特に、スペクトル拡散クロック構成でクロック周波数とともに回路への電源電圧を変調する方法及び装置に関する。
【０００２】
【従来の技術】
多くの電子回路に用いられる高周波クロック信号は、一致電磁界（coincidental electromagnetic field）を生成する。このような一致電磁界または一致電磁波は、電磁妨害または"ＥＭＩ"として知られる。特定回路からのＥＭＩ放射エネルギは、回路に用いられるクロック信号の周波数に正比例する。
【０００３】
電子回路のＥＭＩ放射は、政府機関または他の機関により最大許容限度に規制されている。電子機器メーカは、ＥＭＩ放射を出来るだけ少なくし、許容限度内に保たなければならない。例えば電子回路は、密閉した回路からのＥＭＩ放射を防ぐ特別な導電ハウジングに覆われる。しかし、クロック周波数が上がると完全なＥＭＩシールドは更に困難になり、ＥＭＩ放射レベルも大きくなることがある。
【０００４】
ＥＭＩ規制の上限は、多くの場合、一定の回路動作時間についての最大平均放射エネルギ・レベルとして設定される。動作時間の一部についてクロック周波数を下げると、動作時間における平均ＥＭＩ放射エネルギも低下する。従って、回路のクロック周波数を中心または公称クロック周波数付近の特定の範囲内に変調することによって、特定の回路からのＥＭＩ放射の規制限度を満足できる場合がある。電子回路の変調されたクロック信号周波数は、一般にスペクトル拡散クロック信号と呼ばれる。
【０００５】
クロック信号制御下で動作するプロセッサや他の電子デバイスは全て、それがサポートできるクロック周波数を制限され、従ってデータを処理する速度も制限される。この動作速度限度は、共通クロック信号によりクロックされる機能ブロック間の特定のクリティカル・パスの結果である。ある回路機能ブロックからデータを出力し、受信側の回路機能ブロックに転送し、受信側回路機能ブロックにより必要な設定時間より前にデータが受信側回路機能ブロックに届くのにかかる最大時間により、２つの機能ブロックを含む電子デバイスのクロック信号に許容される最小瞬間サイクル時間が決まる。この最小瞬間サイクル時間は、回路の最大クロック周波数に変換され、回路が所与の入力について誤った結果を生じるリスクを伴わずに妨害されることはない。ある回路のクロック周波数が、スペクトル拡散クロック構成で変調される際、瞬間周波数がどの時間でも、回路によりサポートされる最大許容クロック周波数を超えないように、変調された周波数を制御しなければならない。
【０００６】
最小クロック時間は、回路の電源電圧を上げることによって、多くの回路で改良或いは短縮できる。よって、スペクトル拡散クロック信号の最大許容瞬間周波数は、回路の電源電圧を上げるだけで上げることができる。ただし回路の電源電圧を上げると、回路の電力消費も大きくなり、電力消費の増加による熱効果は、回路の機能と信頼性を損なう可能性がある。従って、多くのシステムでは、電源電圧レベルを上げることはスペクトル拡散クロック信号の最大瞬間周波数限度を満足する上で実用的な選択肢ではない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、回路性能の増加を促す形でスペクトル拡散クロック信号を与える装置及び方法を提供することである。
【０００８】
【課題を解決するための手段】
前記の目的は、回路の電源電圧を回路のクロック周波数と協調して、或いは回路クロック周波数との同期を取って変調することによって達成される。本発明によれば、回路の電源電圧はクロック周波数の増加に応じて増加する。ただし、クロック周波数が減少するクロック周波数変調サイクルの一部では、回路の電源電圧も減少する。システムのクロック周波数と協調した回路電源電圧レベルのこの変調により、スペクトル拡散クロック構成において望ましい、低いＥＭＩ放射レベルが得られ、同時に回路は定期的により高いクロック周波数で動作し、システム全体の性能が向上する。
【０００９】
本発明に従った回路電源電圧レベルとクロック周波数の相対変調は、複数の形式により達成することができる。本発明の１形式では、変調器が動作可能に接続され、回路の電源電圧に第１変調を与える。これに対応する変調構成では、回路のクロック周波数の対応する変調を制御するため、変調された電源電圧信号が用いられる。また、変調信号ソースによりシステム・クロック周波数と回路電源電圧レベルの両方を直接制御することもできる。本発明の方法は、電源電圧とクロック周波数の相対変調を与える回路構造にかかわらず、第１変調周波数で回路電源電圧またはシステム・クロック信号周波数のいずれか一方を変調し、電源電圧またはクロック周波数のもう一方を対応する変調周波数で変調するステップを含む。
【００１０】
ここで用いている通り、"第１変調"は、第１変調波形のピークが第２変調波形のピークと少なくとも部分的に一致するときの第２変調を考慮した"対応する変調"である。本発明の好適な形式においては、電源電圧とクロック周波数は、得られる２つの変調波形がほぼ同じになるように変調される。ただしクロック周波数変調は、システム性能を高め、本発明及び特許請求の範囲内に収まるために、電源電圧変調と同じように一致する必要はない。つまり２つの変調波形（時間に対してプロットした瞬間周波数と電源電圧レベル）は等しくなくてもよく、その場合でも、本発明による利点が得られる。
【００１１】
【発明の実施の形態】
図１は、本発明の原理を採用してスペクトル拡散クロック・システム１１を使用した電子回路１０を示す。回路１０は、図ではプロセッサとして示してあるが、ＤＣ電源電圧信号とスペクトル拡散クロック信号を利用した任意の回路で構成することができる。回路は、ＤＣ電源電圧信号とシステム・クロックをオフチップ・ソースから受信する独立した集積回路チップとして実装することができるが、単一集積回路チップ上のスペクトル拡散クロック・システムとともに実装することもできる。また回路１０とスペクトル拡散クロック・システム１１は、特許請求の範囲内で個別電子回路を使用して実装することができる。
【００１２】
スペクトル拡散クロック・システム１１は、スペクトル拡散クロック・ソース１４と電源１５を含む。クロック・ソース１４は回路１０のクロック信号を与え、電源１５は回路の電源電圧信号Ｖddを与える。ここで用いている通り"電源電圧信号"は、回路の各種コンポーネントを動作させるため必要な電気エネルギを与えるため、回路１０全体に供給される電源信号を指し示す。また"クロック信号"は、適切なクロック波形を含み、回路１０に供給され、回路全体に配信されて回路の各種コンポーネントの動作をクロックし或いは調整する信号をいう。
【００１３】
電源１５は、図１に演算増幅器（オペアンプ）として示している。オペアンプへの非反転入力または第１入力１６は、変調器１７を通して変調されたＤＣ基準電圧信号を受信するように接続される。変調器１７は、鋸歯状波またはデジタル波形のジェネレータを含む任意の変調構造でよい。ノード１８の電源出力は電源電圧信号Ｖddを与え、これは回路１０に送られる。この信号はオペアンプの反転入力１９にフィードバックされる。
【００１４】
電源１５は、図１にオペアンプとして示しているが、本発明は、任意の電源構造を使用して実装できることは理解されよう。本発明及び特許請求の範囲の目的にかなう電源は、出力電源電圧を変調することのできる任意の電源である。図１に示すオペアンプ構造であっても、フィルタや他の信号調整構造を電源とともに追加できる。電源１５に追加できるそれらのコンポーネントは、不要な詳細を加えることで本発明を不明瞭にすることを避けるため、図では省略している。
【００１５】
図１のスペクトル拡散クロック・ソース１４は、フェーズ・ロック・ループ（ＰＬＬ）構造を含み、ＰＬＬは位相検出器２１、ループ・フィルタ２２、及び電圧制御オシレータ（ＶＣＯ）２３を含む。ＰＬＬ回路のフィードバック・パスには分周器を加えることができるが、簡略化のため図１では省略している。本発明のこの好適な形式では、ＰＬＬクロック・ソースに加算メソッド２７を加えることもできる。ＰＬＬクロック・ソースはオシレータまたは基準周波数の入力Ｂ及び変調入力２８を受信する。基準周波数Ｂは位相検出器２１への１入力として与えられ、ノード２６のクロック・ソース出力信号がロックされる基準を与える。変調入力２８の信号は、加算メソッド２７に示すように加算され、ＶＣＯ２３への入力２５で変調された信号を生成する。この変調信号は、クロック周波数が中心周波数または公称周波数を基準に一定の範囲内で変化するように、クロック信号出力２６の周波数を変調する。加算メソッド２７への変調入力２８が０のとき、ＶＣＯ入力２５の信号は、従来のＰＬＬクロック・ソースの場合と同じように、ループ・フィルタ２２からの出力２９と同じである。
【００１６】
図１に示したＰＬＬクロック・ソースは１例にすぎない。本発明はこの特定のクロック・ソースに限定されないことは理解されよう。本発明は、出力クロック信号を所望の周波数範囲で変調することのできる任意のクロック・ソースを対象にしている。
【００１７】
図１に示す本発明の好適な形式では、電源出力ノード１８の変調された電源電圧信号は、クロック周波数の変調を制御するため与えられる。通常、電源信号は、クロック・ソース１４への変調入力２８として必要な電圧レベルとは異なるので、図１は信号変換器３０を含む。信号変換器３０は、電源出力ノード１８から電源電圧信号を受信し、その信号を変換して適切な変調入力、すなわち加算メソッド２７でループ・フィルタ２２からの出力２９と組み合わせるのに適した変調信号を生成する。図１に示した本発明の好適な形式では、加算メソッド２７は、独立した加算デバイスとして有効になるのではなく、信号変換器３０とループ・フィルタ２２の組み合わせにより有効になる。本発明の範囲内の加算メソッド２７を有効にするには、任意の加算構造を採用することができる。
【００１８】
図１に示したスペクトル拡散クロック・システム１１の動作と本発明の方法については、図１と図２に示すタイミング図を参照して説明することができる。本発明の方法は、電源電圧信号とクロック信号周波数（それぞれ図１の１８、２６）の両方を、対応する変調周波数で互いに協調してまたは同期を取って変調するステップを含む。図１に示した本発明の形式では、電源電圧を変調するステップは、変調器１７により、非反転入力１６への基準電圧信号を変調することで達成される。これにより、図２に示す変調された電源電圧信号Ｖddが生成される。
【００１９】
図１の２６のクロック・ソース出力の周波数を変調するステップは、変調された電源電圧信号を使用することによって達成される。特にノード１８の電源電圧信号は、信号変換器３０を通して変換され、加算メソッド２７によりループ・フィルタ２２からの出力２９と加算される。この加算機能は、ＶＣＯ入力信号２５を変調し、クロック・ソース出力２６の変調を行う。変換された電源電圧信号にもとづくこの変調により、図２のＣに示す変調されたクロック周波数が生成される。
【００２０】
図２は、本発明に従った電源電圧信号Ｖｄｄの変調が、変調されたクロック周波数に対応することを示す。電源電圧信号Ｖｄｄが最大レベルにあるとき、クロック周波数Ｃもまたその最大レベルにある。また、電源電圧信号Ｖｄｄが最小のとき、クロック周波数Ｃも最小レベルにある。変調された電源電圧信号Ｖｄｄと変調されたクロック周波数Ｃの関係は、いくつかの利点をもたらす。まず、変調されたクロック周波数により、一定の動作期間に回路１０に生じる平均ＥＭＩ放射エネルギが小さくなる。第２に、高い電源電圧のとき回路１０の性能が向上するため、スペクトル拡散サイクルの適切な時間で高いクロック周波数がサポートされ、低いクロック周波数の間は供給される電圧は低いために電圧、回路の電力消費を許容できるレベル以下に維持できる。
【００２１】
例えば、特定の回路やシステムでＥＭＩ放射を少なくするのに、ピーク間で２．５％のクロック周波数スペクトル拡散変調が望ましいことを説明する。このケースでは、公称（中心）電源電圧レベルに対してわずか２．１％の電源電圧変調ピークを与えることにより、本発明のようなスペクトル拡散クロックを使用せずに、その公称（中心）電源電圧レベルで駆動するシステムと同じ性能レベルがサポートされる。公称電源電圧レベルに対して与えられるこの２．１％の電源電圧変調ピークは、２．５％のピーク間周波数変調を、電源電圧Ｖｄｄの変化率（％）当たり許容可能な最大クロック周波数の変化約０．６％で割った値の２分の１を意味する。この例で向上する性能レベルは、電力消費の０．３％未満の増加で達成される。半導体デバイス接合による回路内の温度上昇分は、０．２℃未満になる。
【００２２】
図３は、本発明に示したもう１つの好適なスペクトル拡散クロック・システム３５を示す。システム３５は、前記と同じ電源１５とクロック・ソース１４を含み、それぞれ回路１０に電源電圧とシステム・クロックを与える。ただし、本発明のこの例の形式では、クロック・ソース１４への変調入力２８は変調信号ソース３７から直接与えられる。変調信号ソース３７の出力は、加算接合３８で基準電圧Vrefと加算され、電源１５を構成するオペアンプの非反転入力１６に送られる。
【００２３】
図１からわかるように、変調器１７は、図１に示す電源１５と連係して、電源電圧を変調する構造を与える。電源電圧信号Ｖddと信号変換器３０は、スペクトル拡散クロック周波数を変調する、図１の対応する変調構造を構成する。逆に、図３の変調信号ソース３７は、クロック・ソース１４からのクロック周波数を変調する変調構造として機能し、加算構造３８は、電源１５と連係して対応する変調構造を与え、電源電圧を変調する。
【００２４】
当業者には明らかなように、本発明は、図２に示す三角形の電源電圧信号波形には限定されない。本発明の他の形式では、変調された電源電圧信号により生成される波形は、より複雑な波形であってもよい。ここでも、電源電圧信号の変調波形とクロック周波数の変調波形は、本発明及び特許請求の範囲内で同一である必要はない。変調波形は多少異なってもよい。場合によっては、電源電圧変調とクロック周波数変調間の波形の差により、性能を落とすことなく電力消費を改良することもできる。
【００２５】
変調されたスペクトル拡散クロック周波数と協調して電源電圧信号を変調するため、多くの異なる構造を採用することができる。図１、図３に示した構造は、電源電圧信号とクロック周波数間で所望の相対変調を達成する好適実施例にすぎない。図１、図３の構造に代わるものとして、電源１５にファンクション・ジェネレータを関連付け、関数を適用することで電源電圧信号とスペクトル拡散クロック周波数の両方を制御することができる。所望の相対変調はまた、回路１０に関連付けられ、スペクトル拡散変調の基本周波数にわずかに負のインピーダンスを有する受動分配減結合網（passive distribution and decoupling network）により達成することができる。後者のこうした変調構造は、各図に示したものと同等とみなされる。
【００２６】
更に、当業者には明らかなように、本発明は、図１、図３に例として示したクロック・ソース１４または電源１５に対する変調または変調導入の方法に限定されない。本発明の他の形式では、ループ・フィルタ２２の前にスペクトル拡散周波数変調を達成し、電圧以外の信号形式を取ることができる。このような信号形式は、クロック・ソースの位相差及び電源の電圧として変換可能な電流やデジタルの表現を含む。変調は本発明の他の形式では、クロック・ソース１４に導入し、クロック・ソース１４の出力側の周波数／電圧コンバータにより、電源１５の変調ソースが得られる。クロック周波数及び電源電圧に対応する変調を適切な形で生じる方式は、いずれも、ここに開示した方式や構造と同等とみなされる。
【００２７】
まとめとして、本発明の構成に関して、以下の事項を開示する。
【００２８】
（１）スペクトル拡散クロック信号を利用したシステムにおいてシステムの電源を制御する装置であって、
ａ）前記システム電源電圧または前記システムのクロック信号周波数のいずれか一方に第１変調を適用するように動作可能に接続された変調構造と、
ｂ）前記システム電源電圧または前記クロック信号周波数のいずれかもう一方に対応する変調を適用するように動作可能に接続された対応する変調構造と、
を含む、装置。
（２）電源回路を含み、
ａ）前記変調構造は、変調された信号を前記電源回路への基準入力に与えるように接続された変調器を含み、
ｂ）前記対応する変調構造は、前記クロック信号周波数の変調を制御するため前記システム電源電圧を適用する構造を含む、
前記（１）記載の装置。
（３）前記変調器は、ＤＣ基準電圧ソースと前記電源回路の基準入力間に接続される、前記（２）記載の装置。
（４）更に、スペクトル拡散クロック・ソースを含み、前記システム電源電圧により、該スペクトル拡散クロック・ソースへの変調入力に変調信号が生成される、前記（２）記載の装置。
（５）（ａ）前記システム電源電圧を受信するように接続され、変換された出力を前記スペクトル拡散クロック・ソースの変調入力に与える、前記（４）記載の装置。
（６）変調入力を有するスペクトル拡散クロック・ソースを含み、前記変調構造は、該スペクトル拡散クロック・ソースの変調入力に接続された出力を有する変調信号ソースを含む、前記（１）記載の装置。
（７）基準入力を有する電源回路を含み、前記変調信号ソース出力は該基準入力での信号を変調するように適用される、前記（６）記載の装置。
（８）ＤＣ基準電圧と前記変調信号ソース出力を加算して加算出力を生じ、該加算出力を前記電源回路の基準入力に適用するように接続された加算接合を含む、前記（７）記載の装置。
（９）前記第１変調と前記対応する変調は、同等でない波形を含む、前記（１）記載の装置。
（１０）スペクトル拡散クロック・システムであって、
ａ）周波数変調入力を有し、クロック信号を与える、スペクトル拡散クロック・ソースと、
ｂ）電源電圧出力を与える電源回路と、
ｃ）前記電源電圧出力または前記クロック信号の周波数のいずれか一方に第１変調を適用するように動作可能に接続された変調構造と、
ｄ）前記電源電圧出力または前記クロック信号の周波数のいずれかもう一方に対応する変調を適用するように動作可能に接続された対応する変調構造と、
を含む、スペクトル拡散クロック・システム。
（１１）ａ）前記変調構造は、変調された基準入力を前記電源回路に与えるように接続された変調器を含み、
ｂ）前記対応する変調構造は、前記システム電源電圧出力を与えて前記クロック信号周波数の変調を制御する構造を含む、
前記（１０）記載のシステム。
（１２）ａ）前記システム電源電圧出力を受信し、変換された出力を前記スペクトル拡散クロック・ソースの周波数変調入力に与えるように接続された信号変換器を含む、
前記（１１）記載のシステム。
（１３）前記変調構造は、前記スペクトル拡散クロック・ソースの周波数変調入力に接続された出力を有する変調信号ソースを含む、前記（１０）記載のシステム。
（１４）前記変調信号ソース出力は、前記電源回路の基準入力に適用された信号を変調するように適用される、前記（１３）記載のシステム。
（１５）ＤＣ基準電圧と前記変調信号ソース出力を加算して、変調されたＤＣ出力を前記電源回路の基準入力に適用するように接続された加算接合を含む、前記（１４）記載のシステム。
（１６）前記第１変調波形と対応する変調波形は同等でない、前記（１０）記載のシステム。
（１７）回路にスペクトル拡散クロック信号を与える方法であって、
ａ）前記回路の電源信号を第１変調で変調するステップと、
ｂ）前記回路の前記クロック信号の周波数を対応する変調で変調するステップと、
を含む、方法。
（１８）前記回路の電源信号を変調するステップは、
ａ）前記回路の電源への基準電圧入力を変調するステップを含む、
前記（１７）記載の方法。
（１９）前記回路のクロック信号の周波数を変調するステップは、
ａ）前記回路の変調された電源信号を調整し、前記第１変調周波数で調整された信号を生成するステップと、
ｂ）前記調整された信号をクロック・ソース回路の変調入力に適用するステップと、
を含む、前記（１７）記載の方法。
（２０）前記回路のクロック信号の周波数を変調するステップは、
ａ）クロック・ソース回路の変調入力に変調信号ソース出力を適用するステップを含む、
前記（１７）記載の方法。
（２１）前記回路の電源信号を変調するステップは、
ａ）前記変調信号ソース出力を適用して電源回路への基準電圧入力を変調するステップを含む、
前記（２０）記載の方法。
（２２）前記変調信号ソース出力を適用して基準電圧入力を変調するステップは、
ａ）前記変調信号ソース出力をＤＣ基準電圧ソース信号に加算するステップを含む、
前記（２１）記載の方法。
（２３）前記第１変調波形と前記対応する変調波形は同等でない、前記（１７）記載の方法。
【図面の簡単な説明】
【図１】本発明の原理を採用したスペクトル拡散クロック・システムを示す図である。
【図２】本発明に従った回路電源電圧とクロック周波数の相対変調を示す図である。
【図３】本発明の原理を採用した別のスペクトル拡散クロック・システムを示す図である。
【符号の説明】
１０ 回路
１１ スペクトル拡散クロック・システム
１４ スペクトル拡散クロック・ソース
１５ 電源
１６ 第１入力
１７ 変調器
１８ 電源出力ノード
１９ 反転入力
２１ 位相検出器
２２ ループ・フィルタ
２３ 電圧制御オシレータ（ＶＣＯ）
２５ 入力
２６ ノード
２７ 加算メソッド
２８ 変調入力
２９ 出力
３０ 信号変換器
３７ 変調信号ソース
３８ 加算接合
【発明の属する技術分野】
本発明は、高周波クロック信号を用いる電子回路に関し、特に、スペクトル拡散クロック構成でクロック周波数とともに回路への電源電圧を変調する方法及び装置に関する。
【０００２】
【従来の技術】
多くの電子回路に用いられる高周波クロック信号は、一致電磁界（coincidental electromagnetic field）を生成する。このような一致電磁界または一致電磁波は、電磁妨害または"ＥＭＩ"として知られる。特定回路からのＥＭＩ放射エネルギは、回路に用いられるクロック信号の周波数に正比例する。
【０００３】
電子回路のＥＭＩ放射は、政府機関または他の機関により最大許容限度に規制されている。電子機器メーカは、ＥＭＩ放射を出来るだけ少なくし、許容限度内に保たなければならない。例えば電子回路は、密閉した回路からのＥＭＩ放射を防ぐ特別な導電ハウジングに覆われる。しかし、クロック周波数が上がると完全なＥＭＩシールドは更に困難になり、ＥＭＩ放射レベルも大きくなることがある。
【０００４】
ＥＭＩ規制の上限は、多くの場合、一定の回路動作時間についての最大平均放射エネルギ・レベルとして設定される。動作時間の一部についてクロック周波数を下げると、動作時間における平均ＥＭＩ放射エネルギも低下する。従って、回路のクロック周波数を中心または公称クロック周波数付近の特定の範囲内に変調することによって、特定の回路からのＥＭＩ放射の規制限度を満足できる場合がある。電子回路の変調されたクロック信号周波数は、一般にスペクトル拡散クロック信号と呼ばれる。
【０００５】
クロック信号制御下で動作するプロセッサや他の電子デバイスは全て、それがサポートできるクロック周波数を制限され、従ってデータを処理する速度も制限される。この動作速度限度は、共通クロック信号によりクロックされる機能ブロック間の特定のクリティカル・パスの結果である。ある回路機能ブロックからデータを出力し、受信側の回路機能ブロックに転送し、受信側回路機能ブロックにより必要な設定時間より前にデータが受信側回路機能ブロックに届くのにかかる最大時間により、２つの機能ブロックを含む電子デバイスのクロック信号に許容される最小瞬間サイクル時間が決まる。この最小瞬間サイクル時間は、回路の最大クロック周波数に変換され、回路が所与の入力について誤った結果を生じるリスクを伴わずに妨害されることはない。ある回路のクロック周波数が、スペクトル拡散クロック構成で変調される際、瞬間周波数がどの時間でも、回路によりサポートされる最大許容クロック周波数を超えないように、変調された周波数を制御しなければならない。
【０００６】
最小クロック時間は、回路の電源電圧を上げることによって、多くの回路で改良或いは短縮できる。よって、スペクトル拡散クロック信号の最大許容瞬間周波数は、回路の電源電圧を上げるだけで上げることができる。ただし回路の電源電圧を上げると、回路の電力消費も大きくなり、電力消費の増加による熱効果は、回路の機能と信頼性を損なう可能性がある。従って、多くのシステムでは、電源電圧レベルを上げることはスペクトル拡散クロック信号の最大瞬間周波数限度を満足する上で実用的な選択肢ではない。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、回路性能の増加を促す形でスペクトル拡散クロック信号を与える装置及び方法を提供することである。
【０００８】
【課題を解決するための手段】
前記の目的は、回路の電源電圧を回路のクロック周波数と協調して、或いは回路クロック周波数との同期を取って変調することによって達成される。本発明によれば、回路の電源電圧はクロック周波数の増加に応じて増加する。ただし、クロック周波数が減少するクロック周波数変調サイクルの一部では、回路の電源電圧も減少する。システムのクロック周波数と協調した回路電源電圧レベルのこの変調により、スペクトル拡散クロック構成において望ましい、低いＥＭＩ放射レベルが得られ、同時に回路は定期的により高いクロック周波数で動作し、システム全体の性能が向上する。
【０００９】
本発明に従った回路電源電圧レベルとクロック周波数の相対変調は、複数の形式により達成することができる。本発明の１形式では、変調器が動作可能に接続され、回路の電源電圧に第１変調を与える。これに対応する変調構成では、回路のクロック周波数の対応する変調を制御するため、変調された電源電圧信号が用いられる。また、変調信号ソースによりシステム・クロック周波数と回路電源電圧レベルの両方を直接制御することもできる。本発明の方法は、電源電圧とクロック周波数の相対変調を与える回路構造にかかわらず、第１変調周波数で回路電源電圧またはシステム・クロック信号周波数のいずれか一方を変調し、電源電圧またはクロック周波数のもう一方を対応する変調周波数で変調するステップを含む。
【００１０】
ここで用いている通り、"第１変調"は、第１変調波形のピークが第２変調波形のピークと少なくとも部分的に一致するときの第２変調を考慮した"対応する変調"である。本発明の好適な形式においては、電源電圧とクロック周波数は、得られる２つの変調波形がほぼ同じになるように変調される。ただしクロック周波数変調は、システム性能を高め、本発明及び特許請求の範囲内に収まるために、電源電圧変調と同じように一致する必要はない。つまり２つの変調波形（時間に対してプロットした瞬間周波数と電源電圧レベル）は等しくなくてもよく、その場合でも、本発明による利点が得られる。
【００１１】
【発明の実施の形態】
図１は、本発明の原理を採用してスペクトル拡散クロック・システム１１を使用した電子回路１０を示す。回路１０は、図ではプロセッサとして示してあるが、ＤＣ電源電圧信号とスペクトル拡散クロック信号を利用した任意の回路で構成することができる。回路は、ＤＣ電源電圧信号とシステム・クロックをオフチップ・ソースから受信する独立した集積回路チップとして実装することができるが、単一集積回路チップ上のスペクトル拡散クロック・システムとともに実装することもできる。また回路１０とスペクトル拡散クロック・システム１１は、特許請求の範囲内で個別電子回路を使用して実装することができる。
【００１２】
スペクトル拡散クロック・システム１１は、スペクトル拡散クロック・ソース１４と電源１５を含む。クロック・ソース１４は回路１０のクロック信号を与え、電源１５は回路の電源電圧信号Ｖddを与える。ここで用いている通り"電源電圧信号"は、回路の各種コンポーネントを動作させるため必要な電気エネルギを与えるため、回路１０全体に供給される電源信号を指し示す。また"クロック信号"は、適切なクロック波形を含み、回路１０に供給され、回路全体に配信されて回路の各種コンポーネントの動作をクロックし或いは調整する信号をいう。
【００１３】
電源１５は、図１に演算増幅器（オペアンプ）として示している。オペアンプへの非反転入力または第１入力１６は、変調器１７を通して変調されたＤＣ基準電圧信号を受信するように接続される。変調器１７は、鋸歯状波またはデジタル波形のジェネレータを含む任意の変調構造でよい。ノード１８の電源出力は電源電圧信号Ｖddを与え、これは回路１０に送られる。この信号はオペアンプの反転入力１９にフィードバックされる。
【００１４】
電源１５は、図１にオペアンプとして示しているが、本発明は、任意の電源構造を使用して実装できることは理解されよう。本発明及び特許請求の範囲の目的にかなう電源は、出力電源電圧を変調することのできる任意の電源である。図１に示すオペアンプ構造であっても、フィルタや他の信号調整構造を電源とともに追加できる。電源１５に追加できるそれらのコンポーネントは、不要な詳細を加えることで本発明を不明瞭にすることを避けるため、図では省略している。
【００１５】
図１のスペクトル拡散クロック・ソース１４は、フェーズ・ロック・ループ（ＰＬＬ）構造を含み、ＰＬＬは位相検出器２１、ループ・フィルタ２２、及び電圧制御オシレータ（ＶＣＯ）２３を含む。ＰＬＬ回路のフィードバック・パスには分周器を加えることができるが、簡略化のため図１では省略している。本発明のこの好適な形式では、ＰＬＬクロック・ソースに加算メソッド２７を加えることもできる。ＰＬＬクロック・ソースはオシレータまたは基準周波数の入力Ｂ及び変調入力２８を受信する。基準周波数Ｂは位相検出器２１への１入力として与えられ、ノード２６のクロック・ソース出力信号がロックされる基準を与える。変調入力２８の信号は、加算メソッド２７に示すように加算され、ＶＣＯ２３への入力２５で変調された信号を生成する。この変調信号は、クロック周波数が中心周波数または公称周波数を基準に一定の範囲内で変化するように、クロック信号出力２６の周波数を変調する。加算メソッド２７への変調入力２８が０のとき、ＶＣＯ入力２５の信号は、従来のＰＬＬクロック・ソースの場合と同じように、ループ・フィルタ２２からの出力２９と同じである。
【００１６】
図１に示したＰＬＬクロック・ソースは１例にすぎない。本発明はこの特定のクロック・ソースに限定されないことは理解されよう。本発明は、出力クロック信号を所望の周波数範囲で変調することのできる任意のクロック・ソースを対象にしている。
【００１７】
図１に示す本発明の好適な形式では、電源出力ノード１８の変調された電源電圧信号は、クロック周波数の変調を制御するため与えられる。通常、電源信号は、クロック・ソース１４への変調入力２８として必要な電圧レベルとは異なるので、図１は信号変換器３０を含む。信号変換器３０は、電源出力ノード１８から電源電圧信号を受信し、その信号を変換して適切な変調入力、すなわち加算メソッド２７でループ・フィルタ２２からの出力２９と組み合わせるのに適した変調信号を生成する。図１に示した本発明の好適な形式では、加算メソッド２７は、独立した加算デバイスとして有効になるのではなく、信号変換器３０とループ・フィルタ２２の組み合わせにより有効になる。本発明の範囲内の加算メソッド２７を有効にするには、任意の加算構造を採用することができる。
【００１８】
図１に示したスペクトル拡散クロック・システム１１の動作と本発明の方法については、図１と図２に示すタイミング図を参照して説明することができる。本発明の方法は、電源電圧信号とクロック信号周波数（それぞれ図１の１８、２６）の両方を、対応する変調周波数で互いに協調してまたは同期を取って変調するステップを含む。図１に示した本発明の形式では、電源電圧を変調するステップは、変調器１７により、非反転入力１６への基準電圧信号を変調することで達成される。これにより、図２に示す変調された電源電圧信号Ｖddが生成される。
【００１９】
図１の２６のクロック・ソース出力の周波数を変調するステップは、変調された電源電圧信号を使用することによって達成される。特にノード１８の電源電圧信号は、信号変換器３０を通して変換され、加算メソッド２７によりループ・フィルタ２２からの出力２９と加算される。この加算機能は、ＶＣＯ入力信号２５を変調し、クロック・ソース出力２６の変調を行う。変換された電源電圧信号にもとづくこの変調により、図２のＣに示す変調されたクロック周波数が生成される。
【００２０】
図２は、本発明に従った電源電圧信号Ｖｄｄの変調が、変調されたクロック周波数に対応することを示す。電源電圧信号Ｖｄｄが最大レベルにあるとき、クロック周波数Ｃもまたその最大レベルにある。また、電源電圧信号Ｖｄｄが最小のとき、クロック周波数Ｃも最小レベルにある。変調された電源電圧信号Ｖｄｄと変調されたクロック周波数Ｃの関係は、いくつかの利点をもたらす。まず、変調されたクロック周波数により、一定の動作期間に回路１０に生じる平均ＥＭＩ放射エネルギが小さくなる。第２に、高い電源電圧のとき回路１０の性能が向上するため、スペクトル拡散サイクルの適切な時間で高いクロック周波数がサポートされ、低いクロック周波数の間は供給される電圧は低いために電圧、回路の電力消費を許容できるレベル以下に維持できる。
【００２１】
例えば、特定の回路やシステムでＥＭＩ放射を少なくするのに、ピーク間で２．５％のクロック周波数スペクトル拡散変調が望ましいことを説明する。このケースでは、公称（中心）電源電圧レベルに対してわずか２．１％の電源電圧変調ピークを与えることにより、本発明のようなスペクトル拡散クロックを使用せずに、その公称（中心）電源電圧レベルで駆動するシステムと同じ性能レベルがサポートされる。公称電源電圧レベルに対して与えられるこの２．１％の電源電圧変調ピークは、２．５％のピーク間周波数変調を、電源電圧Ｖｄｄの変化率（％）当たり許容可能な最大クロック周波数の変化約０．６％で割った値の２分の１を意味する。この例で向上する性能レベルは、電力消費の０．３％未満の増加で達成される。半導体デバイス接合による回路内の温度上昇分は、０．２℃未満になる。
【００２２】
図３は、本発明に示したもう１つの好適なスペクトル拡散クロック・システム３５を示す。システム３５は、前記と同じ電源１５とクロック・ソース１４を含み、それぞれ回路１０に電源電圧とシステム・クロックを与える。ただし、本発明のこの例の形式では、クロック・ソース１４への変調入力２８は変調信号ソース３７から直接与えられる。変調信号ソース３７の出力は、加算接合３８で基準電圧Vrefと加算され、電源１５を構成するオペアンプの非反転入力１６に送られる。
【００２３】
図１からわかるように、変調器１７は、図１に示す電源１５と連係して、電源電圧を変調する構造を与える。電源電圧信号Ｖddと信号変換器３０は、スペクトル拡散クロック周波数を変調する、図１の対応する変調構造を構成する。逆に、図３の変調信号ソース３７は、クロック・ソース１４からのクロック周波数を変調する変調構造として機能し、加算構造３８は、電源１５と連係して対応する変調構造を与え、電源電圧を変調する。
【００２４】
当業者には明らかなように、本発明は、図２に示す三角形の電源電圧信号波形には限定されない。本発明の他の形式では、変調された電源電圧信号により生成される波形は、より複雑な波形であってもよい。ここでも、電源電圧信号の変調波形とクロック周波数の変調波形は、本発明及び特許請求の範囲内で同一である必要はない。変調波形は多少異なってもよい。場合によっては、電源電圧変調とクロック周波数変調間の波形の差により、性能を落とすことなく電力消費を改良することもできる。
【００２５】
変調されたスペクトル拡散クロック周波数と協調して電源電圧信号を変調するため、多くの異なる構造を採用することができる。図１、図３に示した構造は、電源電圧信号とクロック周波数間で所望の相対変調を達成する好適実施例にすぎない。図１、図３の構造に代わるものとして、電源１５にファンクション・ジェネレータを関連付け、関数を適用することで電源電圧信号とスペクトル拡散クロック周波数の両方を制御することができる。所望の相対変調はまた、回路１０に関連付けられ、スペクトル拡散変調の基本周波数にわずかに負のインピーダンスを有する受動分配減結合網（passive distribution and decoupling network）により達成することができる。後者のこうした変調構造は、各図に示したものと同等とみなされる。
【００２６】
更に、当業者には明らかなように、本発明は、図１、図３に例として示したクロック・ソース１４または電源１５に対する変調または変調導入の方法に限定されない。本発明の他の形式では、ループ・フィルタ２２の前にスペクトル拡散周波数変調を達成し、電圧以外の信号形式を取ることができる。このような信号形式は、クロック・ソースの位相差及び電源の電圧として変換可能な電流やデジタルの表現を含む。変調は本発明の他の形式では、クロック・ソース１４に導入し、クロック・ソース１４の出力側の周波数／電圧コンバータにより、電源１５の変調ソースが得られる。クロック周波数及び電源電圧に対応する変調を適切な形で生じる方式は、いずれも、ここに開示した方式や構造と同等とみなされる。
【００２７】
まとめとして、本発明の構成に関して、以下の事項を開示する。
【００２８】
（１）スペクトル拡散クロック信号を利用したシステムにおいてシステムの電源を制御する装置であって、
ａ）前記システム電源電圧または前記システムのクロック信号周波数のいずれか一方に第１変調を適用するように動作可能に接続された変調構造と、
ｂ）前記システム電源電圧または前記クロック信号周波数のいずれかもう一方に対応する変調を適用するように動作可能に接続された対応する変調構造と、
を含む、装置。
（２）電源回路を含み、
ａ）前記変調構造は、変調された信号を前記電源回路への基準入力に与えるように接続された変調器を含み、
ｂ）前記対応する変調構造は、前記クロック信号周波数の変調を制御するため前記システム電源電圧を適用する構造を含む、
前記（１）記載の装置。
（３）前記変調器は、ＤＣ基準電圧ソースと前記電源回路の基準入力間に接続される、前記（２）記載の装置。
（４）更に、スペクトル拡散クロック・ソースを含み、前記システム電源電圧により、該スペクトル拡散クロック・ソースへの変調入力に変調信号が生成される、前記（２）記載の装置。
（５）（ａ）前記システム電源電圧を受信するように接続され、変換された出力を前記スペクトル拡散クロック・ソースの変調入力に与える、前記（４）記載の装置。
（６）変調入力を有するスペクトル拡散クロック・ソースを含み、前記変調構造は、該スペクトル拡散クロック・ソースの変調入力に接続された出力を有する変調信号ソースを含む、前記（１）記載の装置。
（７）基準入力を有する電源回路を含み、前記変調信号ソース出力は該基準入力での信号を変調するように適用される、前記（６）記載の装置。
（８）ＤＣ基準電圧と前記変調信号ソース出力を加算して加算出力を生じ、該加算出力を前記電源回路の基準入力に適用するように接続された加算接合を含む、前記（７）記載の装置。
（９）前記第１変調と前記対応する変調は、同等でない波形を含む、前記（１）記載の装置。
（１０）スペクトル拡散クロック・システムであって、
ａ）周波数変調入力を有し、クロック信号を与える、スペクトル拡散クロック・ソースと、
ｂ）電源電圧出力を与える電源回路と、
ｃ）前記電源電圧出力または前記クロック信号の周波数のいずれか一方に第１変調を適用するように動作可能に接続された変調構造と、
ｄ）前記電源電圧出力または前記クロック信号の周波数のいずれかもう一方に対応する変調を適用するように動作可能に接続された対応する変調構造と、
を含む、スペクトル拡散クロック・システム。
（１１）ａ）前記変調構造は、変調された基準入力を前記電源回路に与えるように接続された変調器を含み、
ｂ）前記対応する変調構造は、前記システム電源電圧出力を与えて前記クロック信号周波数の変調を制御する構造を含む、
前記（１０）記載のシステム。
（１２）ａ）前記システム電源電圧出力を受信し、変換された出力を前記スペクトル拡散クロック・ソースの周波数変調入力に与えるように接続された信号変換器を含む、
前記（１１）記載のシステム。
（１３）前記変調構造は、前記スペクトル拡散クロック・ソースの周波数変調入力に接続された出力を有する変調信号ソースを含む、前記（１０）記載のシステム。
（１４）前記変調信号ソース出力は、前記電源回路の基準入力に適用された信号を変調するように適用される、前記（１３）記載のシステム。
（１５）ＤＣ基準電圧と前記変調信号ソース出力を加算して、変調されたＤＣ出力を前記電源回路の基準入力に適用するように接続された加算接合を含む、前記（１４）記載のシステム。
（１６）前記第１変調波形と対応する変調波形は同等でない、前記（１０）記載のシステム。
（１７）回路にスペクトル拡散クロック信号を与える方法であって、
ａ）前記回路の電源信号を第１変調で変調するステップと、
ｂ）前記回路の前記クロック信号の周波数を対応する変調で変調するステップと、
を含む、方法。
（１８）前記回路の電源信号を変調するステップは、
ａ）前記回路の電源への基準電圧入力を変調するステップを含む、
前記（１７）記載の方法。
（１９）前記回路のクロック信号の周波数を変調するステップは、
ａ）前記回路の変調された電源信号を調整し、前記第１変調周波数で調整された信号を生成するステップと、
ｂ）前記調整された信号をクロック・ソース回路の変調入力に適用するステップと、
を含む、前記（１７）記載の方法。
（２０）前記回路のクロック信号の周波数を変調するステップは、
ａ）クロック・ソース回路の変調入力に変調信号ソース出力を適用するステップを含む、
前記（１７）記載の方法。
（２１）前記回路の電源信号を変調するステップは、
ａ）前記変調信号ソース出力を適用して電源回路への基準電圧入力を変調するステップを含む、
前記（２０）記載の方法。
（２２）前記変調信号ソース出力を適用して基準電圧入力を変調するステップは、
ａ）前記変調信号ソース出力をＤＣ基準電圧ソース信号に加算するステップを含む、
前記（２１）記載の方法。
（２３）前記第１変調波形と前記対応する変調波形は同等でない、前記（１７）記載の方法。
【図面の簡単な説明】
【図１】本発明の原理を採用したスペクトル拡散クロック・システムを示す図である。
【図２】本発明に従った回路電源電圧とクロック周波数の相対変調を示す図である。
【図３】本発明の原理を採用した別のスペクトル拡散クロック・システムを示す図である。
【符号の説明】
１０ 回路
１１ スペクトル拡散クロック・システム
１４ スペクトル拡散クロック・ソース
１５ 電源
１６ 第１入力
１７ 変調器
１８ 電源出力ノード
１９ 反転入力
２１ 位相検出器
２２ ループ・フィルタ
２３ 電圧制御オシレータ（ＶＣＯ）
２５ 入力
２６ ノード
２７ 加算メソッド
２８ 変調入力
２９ 出力
３０ 信号変換器
３７ 変調信号ソース
３８ 加算接合
Claims (6)
- スペクトル拡散クロック信号を利用したシステムにおいてシステムの電源を制御する装置であって、
ａ）変調入力を有するスペクトル拡散クロック・ソースと
ｂ）前記変調入力に接続された出力を有する変調信号ソースを含み、システムのクロック信号周波数に第１変調を適用する変調構造と、
ｃ）対応する変調をシステム電源電圧に適用するように動作可能に接続された変調構造とを含み、
前記対応する変調は、前記第１変調により変調された前記システムの電源の電圧の高低レベルに同期して前記クロック信号の周波数を高低に変調させることを特徴とする、 装置。 - 基準入力を有する電源回路を更に含み、前記変調信号ソースの前記出力は該基準入力での信号を変調するように適用される、請求項１記載の装置。
- ＤＣ基準電圧と前記変調信号ソースの前記出力を加算して加算出力を生じ、該加算出力を前記電源回路の基準入力に適用するように接続された加算接合を含む、請求項２記載の装置。
- 前記第１変調と前記対応する変調は、同期するが異なる変化率で変調することを特徴とする、請求項１記載の装置。
- スペクトル拡散クロック・システムであって、
ａ）周波数変調入力を有し、クロック信号を与える、スペクトル拡散クロック・ソースと、
ｂ）スペクトル拡散クロック信号を利用したシステムに電源電圧出力を与える電源回路と、
ｃ）変調基準入力を前記電源回路に与える変調器を含み、対応する変調を前記電源電圧出力に適用するように動作可能に接続された対応する変調構造と、
ｄ）前記電源電圧出力を適用して前記クロック信号の周波数において第１変調を生成するように動作可能に接続された変調構造とを含み、
前記第１変調は、前記対応する変調により変調された前記システムの電源の電圧の高低レベルに同期して前記クロック信号の周波数を高低に変調させることを特徴とする、
スペクトル拡散クロック・システム。 - 前記第１変調と前記対応する変調は、同期するが異なる変化率で変調することを特徴とする、請求項５記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/631716 | 2000-08-03 | ||
| US09/631,716 US7050478B1 (en) | 2000-08-03 | 2000-08-03 | Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002140130A JP2002140130A (ja) | 2002-05-17 |
| JP4336068B2 true JP4336068B2 (ja) | 2009-09-30 |
Family
ID=24532428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221075A Expired - Fee Related JP4336068B2 (ja) | 2000-08-03 | 2001-07-23 | スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7050478B1 (ja) |
| JP (1) | JP4336068B2 (ja) |
| CN (1) | CN1190909C (ja) |
| IE (1) | IE20010667A1 (ja) |
| TW (1) | TW536869B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI704874B (zh) | 2015-08-26 | 2020-09-21 | 日商佐竹股份有限公司 | 過熱蒸氣殺菌裝置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4021710B2 (ja) * | 2002-06-11 | 2007-12-12 | 沖電気工業株式会社 | クロック変調回路 |
| CN100340941C (zh) * | 2002-12-06 | 2007-10-03 | 哉英电子股份有限公司 | 相位选择型频率调制器和相位选择型频率合成器 |
| JP4373267B2 (ja) | 2003-07-09 | 2009-11-25 | 株式会社ルネサステクノロジ | スプレッドスペクトラムクロック発生器及びそれを用いた集積回路装置 |
| CN100444077C (zh) * | 2004-10-28 | 2008-12-17 | 京瓷美达株式会社 | 时钟信号控制装置 |
| US8340152B2 (en) * | 2008-07-31 | 2012-12-25 | International Business Machines Corporation | Spread spectrum clocking with transmitted modulation |
| JPWO2012067211A1 (ja) * | 2010-11-16 | 2014-05-19 | 日本電気株式会社 | 情報処理装置、電子機器、コンピュータプログラム、および、性能と電力の制御方法 |
| US10241536B2 (en) * | 2016-12-01 | 2019-03-26 | Intel Corporation | Method, apparatus and system for dynamic clock frequency control on a bus |
| US11714127B2 (en) | 2018-06-12 | 2023-08-01 | International Business Machines Corporation | On-chip spread spectrum characterization |
| US11146307B1 (en) * | 2020-04-13 | 2021-10-12 | International Business Machines Corporation | Detecting distortion in spread spectrum signals |
| CN113741619B (zh) * | 2020-05-27 | 2024-03-12 | 安徽寒武纪信息科技有限公司 | 时钟控制装置及相关产品 |
| US11693446B2 (en) | 2021-10-20 | 2023-07-04 | International Business Machines Corporation | On-chip spread spectrum synchronization between spread spectrum sources |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153535A (en) | 1989-06-30 | 1992-10-06 | Poget Computer Corporation | Power supply and oscillator for a computer system providing automatic selection of supply voltage and frequency |
| US5631920A (en) * | 1993-11-29 | 1997-05-20 | Lexmark International, Inc. | Spread spectrum clock generator |
| JPH0816274A (ja) * | 1994-06-24 | 1996-01-19 | Sanyo Electric Co Ltd | 電子機器の不要輻射低減方法及びその回路 |
| US5734585A (en) * | 1994-11-07 | 1998-03-31 | Norand Corporation | Method and apparatus for sequencing power delivery in mixed supply computer systems |
| US5778237A (en) | 1995-01-10 | 1998-07-07 | Hitachi, Ltd. | Data processor and single-chip microcomputer with changing clock frequency and operating voltage |
| US5684392A (en) | 1995-10-03 | 1997-11-04 | International Business Machines Corporation | System for extending operating time of a battery-operated electronic device |
| US5787294A (en) * | 1995-10-13 | 1998-07-28 | Vlsi Technology, Inc. | System for reducing the power consumption of a computer system and method therefor |
| US5736893A (en) * | 1996-01-29 | 1998-04-07 | Hewlett-Packard Company | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems |
| US5812860A (en) * | 1996-02-12 | 1998-09-22 | Intel Corporation | Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption |
| US5630110A (en) * | 1996-03-01 | 1997-05-13 | Samsung Electronics Co., Ltd. | Method and apparatus for enhancing performance of a processor |
| US5760636A (en) | 1996-06-28 | 1998-06-02 | Intel Corporation | Adjusting clock frequency and voltage supplied to a processor in a computer system |
| FR2752312B1 (fr) * | 1996-08-07 | 1998-10-30 | Motorola Semiconducteurs | Procede et circuit permettant d'ajuster dynamiquement la tension d'alimentation et, ou bien, la frequence du signal d'horloge dans un circuit numerique |
| US5943382A (en) * | 1996-08-21 | 1999-08-24 | Neomagic Corp. | Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop |
| AU4320197A (en) * | 1996-09-25 | 1998-04-17 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characterictics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input/output |
| JPH10124200A (ja) * | 1996-10-15 | 1998-05-15 | Seiko Instr Inc | 携帯情報端末 |
| JPH10222253A (ja) * | 1997-02-07 | 1998-08-21 | Hitachi Ltd | 情報処理システム |
| JPH10222256A (ja) * | 1997-02-12 | 1998-08-21 | Mitsubishi Electric Corp | 電力制御装置および電力制御方法 |
| JPH113132A (ja) * | 1997-06-11 | 1999-01-06 | Hitachi Ltd | パワーマネージメント装置 |
| US6377646B1 (en) * | 1997-07-21 | 2002-04-23 | Cypress Semiconductor Corp. | Spread spectrum at phase lock loop (PLL) feedback path |
| US6141762A (en) * | 1998-08-03 | 2000-10-31 | Nicol; Christopher J. | Power reduction in a multiprocessor digital signal processor based on processor load |
| JP4034440B2 (ja) * | 1998-10-16 | 2008-01-16 | オリンパス株式会社 | 映像機器 |
| US6425086B1 (en) * | 1999-04-30 | 2002-07-23 | Intel Corporation | Method and apparatus for dynamic power control of a low power processor |
-
2000
- 2000-08-03 US US09/631,716 patent/US7050478B1/en not_active Expired - Fee Related
-
2001
- 2001-07-18 IE IE20010667A patent/IE20010667A1/en not_active IP Right Cessation
- 2001-07-23 JP JP2001221075A patent/JP4336068B2/ja not_active Expired - Fee Related
- 2001-07-31 TW TW090118643A patent/TW536869B/zh not_active IP Right Cessation
- 2001-08-02 CN CNB011247657A patent/CN1190909C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI704874B (zh) | 2015-08-26 | 2020-09-21 | 日商佐竹股份有限公司 | 過熱蒸氣殺菌裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW536869B (en) | 2003-06-11 |
| JP2002140130A (ja) | 2002-05-17 |
| CN1340917A (zh) | 2002-03-20 |
| US7050478B1 (en) | 2006-05-23 |
| CN1190909C (zh) | 2005-02-23 |
| IE20010667A1 (en) | 2002-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4336068B2 (ja) | スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 | |
| US7263153B2 (en) | Clock offset compensator | |
| JP3883063B2 (ja) | クロック生成装置 | |
| US6240123B1 (en) | Asynchronous spread spectrum clocking | |
| US8817841B2 (en) | System and method of controlling modulation frequency of spread-spectrum signal | |
| US7333527B2 (en) | EMI reduction using tunable delay lines | |
| KR20100077548A (ko) | 위상동기회로 | |
| US6727773B2 (en) | Method of generating a clock, a clock generation device, and electronic apparatuses having a clock generation device | |
| KR100778374B1 (ko) | 확산비율 조절가능 대역 확산 클록 발생기 | |
| CN106941351B (zh) | 用于随机扩频调制器的双校准环路 | |
| US6320912B1 (en) | Digital modulator | |
| US7057609B2 (en) | Electromagnetic interference prevention apparatus for flat panel display | |
| JP3638124B2 (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JPH03265014A (ja) | コンピュータシステム | |
| KR20070063260A (ko) | 클럭 발생 장치 및 방법 | |
| GB2326036A (en) | A pulse-width-modulated clock generator producing reduced EMI | |
| JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JPS5975729A (ja) | 開閉制御形の電源装置 | |
| JP2005217593A (ja) | 半導体集積回路及び携帯電話機 | |
| JPH0816274A (ja) | 電子機器の不要輻射低減方法及びその回路 | |
| JPH04113720A (ja) | 位相同期発振器 | |
| JPH06224753A (ja) | 送信装置 | |
| JPH11220426A (ja) | 周波数ホッピング送信機 | |
| JPH05152915A (ja) | パルス変調器の周波数安定化回路 | |
| JP2015104053A (ja) | 無線機及び基地局 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041115 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060720 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060818 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090519 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090626 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |