JP4094562B2 - 半導体集積回路及び携帯電話機 - Google Patents

半導体集積回路及び携帯電話機 Download PDF

Info

Publication number
JP4094562B2
JP4094562B2 JP2004019662A JP2004019662A JP4094562B2 JP 4094562 B2 JP4094562 B2 JP 4094562B2 JP 2004019662 A JP2004019662 A JP 2004019662A JP 2004019662 A JP2004019662 A JP 2004019662A JP 4094562 B2 JP4094562 B2 JP 4094562B2
Authority
JP
Japan
Prior art keywords
frequency
peripheral circuit
clock
clock signal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004019662A
Other languages
English (en)
Other versions
JP2005217593A (ja
Inventor
克哉 長島
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP2004019662A priority Critical patent/JP4094562B2/ja
Publication of JP2005217593A publication Critical patent/JP2005217593A/ja
Application granted granted Critical
Publication of JP4094562B2 publication Critical patent/JP4094562B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)

Description

本発明は、携帯電話機に関し、特にCPU、DSP等を含むデータ処理回路のロジック回路から無線送受信部へ漏洩するノイズを低減することができる携帯電話機に関する。
従来の移動体通信機は、ロジック回路で使用する動作クロックあるいはその基準クロックの高調波成分が受信周波数の帯域内に発生すると、その高調波成分が妨害波となって、当該チャネルにおける受信感度が劣化するなどの問題が生じる。
この対策の1例として、受信電界強度に応じて、送受信データを処理する動作クロック周波数を可変制御することにより、データ処理部から無線送受信部へ漏洩するノイズによる受信性能の劣化を軽減できるとしている(例えば、特許文献1参照。)。
この従来技術は、受信電界強度が低い場合には、CPUの動作クロック周波数を低くすることにより、ノイズの漏洩量を減らすことができる。しかしながら、動作クロック周波数が低下することにより、CPUの性能を十分発揮できなくなるという問題がある。
特開平11−112442号公報
上述した従来の携帯電話機は、受信電界強度が低い場合には、CPUの動作クロック周波数を低くすることによりノイズの漏洩量を減らすことができるが、動作クロック周波数が低下することにより、CPUの性能を十分発揮することができなくなるという欠点がある。
本発明の目的は、このような従来の欠点を除去するため、動作周波数に規格値が設けられている周辺回路と規格のない周辺回路とに分け、規格のない周辺回路に対してのみSSCG(Spectrum Spread Clock Generator:スペクトラム拡散クロックジェネレータ)を適用する。
これにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した受信特性を実現する携帯電話機を提供することにある。
本発明の半導体集積回路は、周波数規格が決められた周辺回路部と周波数規格が決められていない周辺回路部とを含む複数の周辺回路部より構成される半導体集積回路において、一定周期の第1のクロック信号を供給する第1のクロック発生手段と、前記一定周期の第1のクロック信号に対して周期的に周波数が変動するスペクトル拡散処理された第2のクロック信号を供給する第2のクロック発生手段とを備え、前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように設定されることを特徴としている。
また、前記第1のクロック発生手段は、前記周波数規格が決められた周辺回路部に前記第1のクロック信号を供給し、前記第2のクロック発生手段は、前記周波数規格が決められていない周辺回路部に前記第2のクロック信号を供給することを特徴としている。
また、前記第1および第2のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第1および第2のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第1または第2のクロック発生手段への電力供給が制限されることを特徴としている。
また、前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン/センタ/アッパーの各スプレッド方式が選択的に設定されることを特徴としている。
また、本発明の携帯電話機は、無線送受信部と、前記無線送受信部が送受信するデータを処理するデータ処理部とを含む携帯電話機であって、基準周波数信号により位相制御された第1のクロック信号と、前記基準周波数信号により位相制御されるとともに周期的に周波数が変動するスペクトル拡散処理された第2のクロック信号とにより動作する半導体集積回路を前記データ処理部に備え、前記第2のクロックは、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように設定されることを特徴としている。
また、前記半導体集積回路は、周波数規格が決められた周辺回路部と周波数規格が決められていない周辺回路部とを含む複数の周辺回路部より構成され、前記周波数規格が決められた周辺回路部に第1のクロック信号を供給する第1のクロック信号発生回路と前記周波数規格が決められていない周辺回路部に第2のクロック信号を供給する第2のクロック発生手段と、を備えることを特徴としている。
また、前記第1および第2のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第1および第2のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第1または第2のクロック発生手段への電力供給が制限されるこを特徴としている。
また、前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン/センタ/アッパーの各スプレッド方式が選択的に設定されることを特徴としている。
本発明の携帯電話機によれば、動作周波数に規格が設けられている周辺回路と規格のない周辺回路とに分け、規格のない周辺回路に対してのみSSCG(Spectrum Spread Clock Generator:スペクトラム拡散クロックジェネレータ)を適用することにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した良好な受信特性を維持することが可能となる。
次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。図1は、本発明の実施の形態の携帯電話機のデータ処理部における半導体集積回路を説明するためのブロック図である。
図1に示す本実施の形態は、TCXO20と、PLL(Phase Locked Loop)−A11、PLL−B12、Ir通信制御回路などを含む周辺回路−A13およびCPU15を含む周辺回路−B14から成る半導体集積回路10とを備えて構成されている。
次に、本発明を実施するための最良の形態の動作について図面を参照して説明する。
図1によると、TCXO20は、水晶発振子の周波数温度特性を補正した温度補償型水晶発振器であり、高安定な基準周波数信号を出力する。
半導体集積回路10のPLL−A11は、TCXO20から出力された基準周波数信号を入力し、基準周波数信号に同期した第1のクロック信号を出力する。
PLL−B12は、TCXO20から出力された基準周波数信号を入力し、基準周波数信号に対して周期的に周波数が変化するスペクトル拡散クロック信号(第2のクロック信号)を出力する。この第2のクロック信号は、動作周波数をわずかに変動させることにより、特定の周波数における高調波ノイズの電力密度を低くすることができる。
周辺回路−A13は、周波数規格が決められた機能回路、例えばIr通信制御回路などが含まれ、PLL−A11から出力される一定周期の第1のクロック信号が供給される。
周辺回路−B14は、CPUやDSPなどのロジック回路を含んで構成され、周波数精度の規定がないため、周期的に周波数が変動する第2のクロック信号による動作が可能である。
周辺回路−B14に備えるCPU15は、半導体集積回路10の各動作を制御し、周辺回路−A13または周辺回路−B14が動作していない場合には、周辺回路−A13または周辺回路−B14ならびに各周辺回路に対応してクロック信号を供給するPLL−A11またはPLL−B12への電力供給を制限する。例えば、図2に示すように、Ir通信を行なう場合にのみ、周辺回路−A13に対応するPLL−A11を動作させる。
このように、本実施の形態では、周波数規格に基づいて機能する周辺回路−A13と、周波数精度の規定がない周辺回路−B14とが混在する1つの半導体集積回路10において、周波数規格が決められた機能回路、例えば外部とのインターフェースに用いられるIr通信などを含む周辺回路−A13に対しては、一定周期の第1のクロック信号を供給する専用のPLL−A11を割り当てる。また、周波数精度の規定がない機能回路、例えばCPU(中央処理装置)やDSP(デジタル−シグナル−プロセッサ)などを含む周辺回路−B14に対しては、第2のクロック信号を供給する専用のPLL−B12を割り当てる。これにより、高調波ノイズの輻射レベルを低減し、受信感度抑圧を避けて安定した受信特性を実現することができる。
ここで、CPU15は、動作保証周波数による上限周波数がある一方で、CPU等の性能を維持するための下限周波数が存在する。
このため、第2のクロック信号は、図3に示すように、スペクトル拡散された周波数変動幅が設定した周波数より低い方にだけ変化するダウンスプレッド方式を採用することにより、CPUの上限/下限周波数を満足し、CPUの性能を最大限に維持することができる。
また、ダウンスプレッド方式に限らず、回路構成やCPU15による制御が複雑に成らないよう、図4に示すように、無変調(SSCG→OFF)時の周波数を中心としてスペクトラムを拡散(変調)させるセンタスプレッド方式、あるいは、無変調時の周波数を下限としてスペクトラムを拡散(変調)させるアッパースプレッド方式を用いることもできる。
以上のように、周波数精度の規定がない周辺回路にスペクトル拡散された第2のクロック信号を供給することにより、一定周期のクロック信号の場合に比べて、不要輻射のピーク、またその高調波のピークも抑圧することが可能となるため、EMI対策部品を使用することなく大きなEMI低減効果を得ることができる。また、周波数変動幅を適宜設定することにより、CPU等の性能を最大限維持することができる。
次に、第2の実施例について説明する。図5は、2つのクロック信号を個々に生成する場合のブロック図である。
図5によると、TCXO20とSSCG30とが、半導体集積回路10の外側に設けられていることが図1と異なる。従って、PLL−A11とPLL−C16とは、独立にTCXO20あるいはSSCG30の出力信号を入力して動作し、周辺回路−A13および周辺回路−B14のそれぞれにクロック信号を供給する。この場合、PLL−A11とPLL−C16の回路構成を共通にする効果がある。また、SSCG30は、周波数安定度が多少悪くなるが、クロック生成を独立にすることにより、動作不良による影響を限定することできる。
次に、第3の実施例について説明する。図6は、変調クロック信号を共有する外部回路がある場合のブロック図である。
図6によると、周辺回路−C17は図5に示す周辺回路−B14に、外部回路40と接続するインターフェース回路18が備えられている。
インターフェース回路18は、例えば、同期式バスとして、周辺回路−C17で使用するPLL−B12の周波数変調された第2のクロック信号を外部回路40に供給する。
外部回路40は、例えば、メモリあるいはメモリコントローラの動作クロックとして、第2のクロック信号を使用することにより、周辺回路−C17のCPU15などと同期をとることができる。このとき、周波数変調された第2のクロック信号を用いることにより、同期式バスあるいは外部回路40から発生するノイズ等を軽減することができる。
本発明の実施の形態の携帯電話機のデータ処理部における半導体集積回路を説明するためのブロック図である。 Ir通信を行なう場合にのみその周辺回路にクロックを供給することを説明する図である。 ダウンスプレッド方式による周波数変動幅と、CPUの上限/下限周波数との関係を説明する図である。 ダウン/センタ/アッパーの各スプレッド方式の関係を説明する図である。 2つのクロック信号を個々に生成する場合のブロック図である。 変調クロック信号を共有する外部回路がある場合のブロック図である。
符号の説明
10 半導体集積回路
20 TCXO
30 SSCG
40 外部回路
11 PLL−A
12 PLL−B
13 周辺回路−A
14 周辺回路−B
15 CPU
16 PLL−C
17 周辺回路−C
18 インターフェース回路

Claims (8)

  1. 周波数規格が決められた周辺回路部と周波数規格が決められていない周辺回路部とを含む複数の周辺回路部より構成される半導体集積回路において、
    一定周期の第1のクロック信号を供給する第1のクロック発生手段と、
    前記一定周期の第1のクロック信号に対して周期的に周波数が変動するスペクトル拡散処理された第2のクロック信号を供給する第2のクロック発生手段とを備え、
    前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように設定されることを特徴とする半導体集積回路。
  2. 前記第1のクロック発生手段は、前記周波数規格が決められた周辺回路部に前記第1のクロック信号を供給し、前記第2のクロック発生手段は、前記周波数規格が決められていない周辺回路部に前記第2のクロック信号を供給することを特徴とする請求項1記載の半導体集積回路。
  3. 前記第1および第2のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第1および第2のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第1または第2のクロック発生手段への電力供給が制限されることを特徴とする請求項1又は2記載の半導体集積回路。
  4. 前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン/センタ/アッパーの各スプレッド方式が選択的に設定されることを特徴とする請求項1、2又は3記載の半導体集積回路。
  5. 無線送受信部と、前記無線送受信部が送受信するデータを処理するデータ処理部とを含む携帯電話機であって、基準周波数信号により位相制御された第1のクロック信号と、前記基準周波数信号により位相制御されるとともに周期的に周波数が変動するスペクトル拡散処理された第2のクロック信号とにより動作する半導体集積回路を前記データ処理部に備え、
    前記第2のクロックは、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように設定されることを特徴とする携帯電話機。
  6. 前記半導体集積回路は、周波数規格が決められた周辺回路部と周波数規格が決められていない周辺回路部とを含む複数の周辺回路部より構成され、前記周波数規格が決められた周辺回路部に第1のクロック信号を供給する第1のクロック信号発生回路と前記周波数規格が決められていない周辺回路部に第2のクロック信号を供給する第2のクロック発生手段と、を備えることを特徴とする請求項5記載の携帯電話機。
  7. 前記第1および第2のクロック発生手段は、外部より入力された基準周波数信号により位相制御された前記第1および第2のクロック信号としていずれかの周辺回路部に供給し、供給先の周辺回路部が動作停止している場合には、該周辺回路部に対応する前記第1または第2のクロック発生手段への電力供給が制限されることを特徴とする請求項5又は6記載の携帯電話機。
  8. 前記第2のクロック発生手段は、スペクトル拡散の設定周波数(無変調時の周波数)および周波数変動幅(変調度)が、供給先の周辺回路部に含まれるデバイスの動作保証範囲を超えないように、ダウン/センタ/アッパーの各スプレッド方式が選択的に設定されることを特徴とする請求項5、6又は7記載の携帯電話機。
JP2004019662A 2004-01-28 2004-01-28 半導体集積回路及び携帯電話機 Expired - Fee Related JP4094562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004019662A JP4094562B2 (ja) 2004-01-28 2004-01-28 半導体集積回路及び携帯電話機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004019662A JP4094562B2 (ja) 2004-01-28 2004-01-28 半導体集積回路及び携帯電話機

Publications (2)

Publication Number Publication Date
JP2005217593A JP2005217593A (ja) 2005-08-11
JP4094562B2 true JP4094562B2 (ja) 2008-06-04

Family

ID=34903819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004019662A Expired - Fee Related JP4094562B2 (ja) 2004-01-28 2004-01-28 半導体集積回路及び携帯電話機

Country Status (1)

Country Link
JP (1) JP4094562B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258884A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 集積回路及び送受信装置
JP2008005013A (ja) * 2006-06-20 2008-01-10 Kyocera Mita Corp ファクシミリ基板及びファクシミリ装置

Also Published As

Publication number Publication date
JP2005217593A (ja) 2005-08-11

Similar Documents

Publication Publication Date Title
JP4445475B2 (ja) 発振器、pll発振器、無線装置
US7215215B2 (en) Phase modulation apparatus, polar modulation transmission apparatus, wireless transmission apparatus and wireless communication apparatus
US20020136341A1 (en) Fractional-N frequency synthesizer with fractional compensation method
JP2009502068A (ja) 送受信機の周波数合成の方法および装置
JP2007096762A (ja) 無線機
US11595028B2 (en) Frequency doubler with duty cycle correction
CN103051332A (zh) 半导体装置、接收器、发送器、收发器和通信系统
KR100777460B1 (ko) 다중위상 발생기를 이용하여 변조속도를 향상시킨 폴라 송신기
JP2006024110A (ja) スプレッドスペクトラムクロック生成器及びその変調方法
JP4336068B2 (ja) スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置
US9571071B2 (en) Frequency synthesizer circuit
JP4094562B2 (ja) 半導体集積回路及び携帯電話機
KR100478226B1 (ko) 불필요한 신호의 발생을 억제한 컴퓨터
US9929737B2 (en) Oscillator arrangement, method, computer program and communication device
CN105656482A (zh) 频率合成器和频率合成方法
JP2009145738A (ja) 画像形成装置
JP2008021194A (ja) クロック変調回路
CN107171677B (zh) 数字无线发送装置
KR20150076825A (ko) 위상 고정 루프 및 그 제어 방법
WO2003063337A1 (en) Cmos phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
JP4522317B2 (ja) 通信装置
JP2009225337A (ja) ポーラ変調送信装置
JP4319110B2 (ja) 無線通信機
JPH08331036A (ja) 携帯機器の電源回路
JPH08102659A (ja) 可変周波数発生器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees