KR20070063260A - 클럭 발생 장치 및 방법 - Google Patents

클럭 발생 장치 및 방법 Download PDF

Info

Publication number
KR20070063260A
KR20070063260A KR1020050123298A KR20050123298A KR20070063260A KR 20070063260 A KR20070063260 A KR 20070063260A KR 1020050123298 A KR1020050123298 A KR 1020050123298A KR 20050123298 A KR20050123298 A KR 20050123298A KR 20070063260 A KR20070063260 A KR 20070063260A
Authority
KR
South Korea
Prior art keywords
frequency
voltage
signals
division ratio
outputting
Prior art date
Application number
KR1020050123298A
Other languages
English (en)
Other versions
KR100738345B1 (ko
Inventor
김낙준
Original Assignee
주식회사 대우일렉트로닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 대우일렉트로닉스 filed Critical 주식회사 대우일렉트로닉스
Priority to KR1020050123298A priority Critical patent/KR100738345B1/ko
Publication of KR20070063260A publication Critical patent/KR20070063260A/ko
Application granted granted Critical
Publication of KR100738345B1 publication Critical patent/KR100738345B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명에 의한 클럭 발생 장치 및 방법에 관한 것으로, 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 위상비교기와, 상기 위상비교기에서 출력된 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 전하펌프와, 상기 전하펌프에 의해 증폭된 상기 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮춰주기 위한 클럭제어필터와, 상기 클럭제어필터의 출력 전압을 입력받아 그에 따른 특정 주파수를 출력하는 전압제어발진기와, 상기 전압제어발진기의 출력주파수를 소정의 분주비로 나누어 상기 위상비교기로 인가하는 주파수분주기와, 상기 전압제어발진기의 출력주파수를 변환시키기 위해 상기 위상비교기의 분주비를 가변시키는 제어부를 포함하여 구성되는 것을 특징으로 한다. 이와 같은 본 발명은 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있다.
클럭 발생 장치, 위상 비교기, 전하펌프, 주파수 분주, 전압제어발진기

Description

클럭 발생 장치 및 방법{DEVICE FOR GENERATING SYSTEM CLOCK AND METHOD THEREOF}
도 1은 본 발명의 실시예에 따른 클럭 발생 장치를 설명하기 위한 구성블록도.
도 2는 도 1의 클럭제어필터의 회로도.
도 3은 본 발명의 실시예에 따른 클럭 발생 방법의 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
10: 클럭 발진기 20: 위상 비교기
30: 전하 펌프 40: 클럭제어필터
50: 전압제어발진기 60: 주파수분주기
70: 제어부
본 발명은 클럭 발생 장치 및 방법에 관한 것으로, 더욱 상세하게는 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있는 클럭 발생 장치 및 방법에 관한 것이다.
일반적으로, 디지털 신호를 처리하는 시스템에는 전체 시스템의 기준이 되는 클럭 신호가 있는데, 이러한 신호를 시스템 클럭(system clock)이라고 하며, 상기 시스템 클럭을 기준으로 하여 데이터 신호의 동기(Synchronous)를 일치시키거나, 필요한 다른 주기의 클럭 신호를 생성하게 된다.
이러한 시스템 클럭은 데이터의 주기적으로 동일한 시점에 천이가 발생되는데, 이 천이 시점의 신호 정점에서 가장 많은 양의 전자파가 발생하며 동일한 시간 간격을 갖고 발생하기 때문에 전자파의 전력이 천이 시점에서 누적되어 결과적으로 큰 전력의 전자파가 발생하게 된다.
따라서 종래에는 전자파의 외부 발산을 제거하기 위해 시스템의 외부 및 내부를 금속 도전체(실드 케이스(shield case), 페라이트 코어(ferrite core) 등을 이용하여 차폐 막을 형성하는 방법을 사용하여 왔다.
이와 같은 방법은 전자파의 외부 발산을 제거하는 데 매우 탁월한 효과가 있지만, 상기와 같은 고가의 금속 도전체를 사용함에 따라 시스템 제조비용이 증가하 는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명은 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있는 클럭 발생 장치 및 방법을 제공하는 데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명의 기술적 사상에 의한 클럭 발생 방법은, 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 단계와, 상기 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 단계와, 상기 증폭된 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮추는 단계와, 상기 단계에 의해 낮춰진 전압을 입력받아 그에 따른 특정 주파수를 출력하는 단계와, 상기 특정 주파수를 소정의 분주비로 나누는 단계를 포함하여 이루어지는 것을 특징으로 한다.
한편, 본 발명에 의한 클럭 발생 방법은, 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 단계와, 상기 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 단계와, 상기 증폭된 전압을 입력받아 그에 따른 특정 주파수를 출력하는 단계와, 상기 특정 주파수를 소정의 분주비로 나누는 단계와, 상기 분주비를 소정 범위 내에서 가변시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 두 개의 신호는 클럭발진기로부터의 기준주파수와, 상기 특정 주파수를 상기 분주비로 나눈 주파수임을 특징으로 한다.
또한, 상기 분주비는 상기 기준주파수의 한 주기마다 한 번씩 가변되는 것을 특징으로 한다.
한편, 본 발명에 의한 클럭 발생 장치는, 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 위상비교기와, 상기 위상비교기에서 출력된 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 전하펌프와, 상기 전하펌프에 의해 증폭된 상기 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮춰주기 위한 클럭제어필터와, 상기 클럭제어필터의 출력 전압을 입력받아 그에 따른 특정 주파수를 출력하는 전압제어발진기와, 상기 전압제어발진기의 출력주파수를 소정의 분주비로 나누어 상기 위상비교기로 인가하는 주파수분주기와, 상기 전압제어발진기의 출력주파수를 변환시키기 위해 상기 위상비교기의 분주비를 가변시키는 제어부를 포함하여 구성되는 것을 특징으로 한다.
여기서, 상기 위상비교기에 입력되는 상기 두 개의 신호는 클럭발진기로부터의 기준주파수와 상기 전압제어발진기로부터의 출력주파수를 상기 분주비로 분주한 주파수임을 특징으로 한다.
이와 같은 본 발명은 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있다.
이하, 상기와 같은 본 발명의 기술적 사상에 따른 실시예를 첨부한 도면을 참조하여 구체적으로 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 클럭 발생 장치를 설명하기 위한 구성블록도이고, 도 2는 도 1의 클럭제어필터의 회로도이다.
먼저, 도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 클럭 발생 장치는 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 위상비교기(20)와, 상기 위상비교기(20)에서 출력된 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 전하펌프(30)와, 상기 전하펌프(30)에 의해 증폭된 상기 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮춰주기 위한 클럭제어필터(40)와, 상기 클럭제어필터(40)의 출력 전압을 입력받아 그에 따른 특정 주파수를 출력하는 전압제어발진기(50)와, 상기 전압제어발진기(50)의 출력주파수를 소정의 분주비로 나누어 상기 위상비교기(20)로 인가하는 주파수분주기(60)와, 시스템의 전반적인 동작을 제어하는 제어부(70)를 포함하여 구성된다.
상기 전압제어발진기(50)의 출력주파수를 변환시키기 위해 상기 위상비교기 (20)의 분주비를 가변시키는 제어부(70)를 포함하여 구성된다.
여기서, 상기 위상비교기(20)에 입력되는 상기 두 개의 신호는 클럭발진기(10)로부터의 기준주파수와 상기 전압제어발진기(50)의 출력주파수를 상기 분주비로 분주한 주파수이다.
상기 클럭제어필터(40)는 도 2에 도시한 바와 같이, 두 개의 임피던스(Z1, Z2)와 한 개의 커패시터(C)로 구성되는데, 임피던스(Z1)와 커패시터(C)는 직렬로 연결되고 임피던스(Z2)는 임피던스(Z1) 및 커패시터(C)와 병렬로 연결되며 커패시터(C)와 임피던스(Z2)는 접지된다.
이와 같은 구성에 의해서도 전자파의 외부 발산을 거의 제거할 수 있지만, 더욱 확실한 효과를 위해서 상기 주파수분주기(60)의 분주비를 소정 범위 내에서 가변시킬 수 있다. 즉, 상기 전압제어발진기(50)의 출력주파수를 기준 주파수의 한 주기마다 한 번씩 변환시키면 출력주파수의 천이 시점의 신호 정점이 전자파를 발생시키는 한계점보다 낮아져 전자파의 외부 발산을 제거할 수 있다. 따라서 상기 제어부(70)로 하여금 상기 주파수분주기(60)의 분주비를 소정 범위 내에서 가변시키도록 한다.
예를 들면, 클럭발진기(10)로부터의 기준 주파수가 8㎒이고 출력주파수가 800㎒일 경우, 상기 주파수분주기(60)의 분주비는 1/100인데, 이때, 상기 제어부(70)가 이 분주비를 기준 주파수의 한 주기마다 한 번씩 "1/100 => 1/99 => 1/100 => 1/101 => 1/100"로 변환시키면 상기 전압제어발진기(50)로부터의 출력주파수는 "800㎒ => 801㎒ => 800㎒ => 799㎒ => 800㎒"로 변환된다. 따라서 출력주파수의 천이 시점의 신호 정점이 전자파를 발생시키는 한계점보다 낮아져 전자파의 외부 발산을 제거할 수 있다.
이하에서는 본 발명의 실시예에 따른 클럭 발생 방법을 도 3을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 클럭 발생 방법의 흐름도로서, 먼저, 상기 위상비교기(20)는 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력한다(S100). 이때, 상기 두 개의 신호는 클럭발진기(10)로부터의 기준 주파수와 상기 전압제어발진기(50)로부터의 출력 주파수를 상기 주파수분주기(60)에서 소정의 분주비로 나눈 주파수이다.
상기 전하펌프(30)는 상기 위상비교기(20)에서 출력된 펄스 신호의 펄스폭에 비례하는 전압을 출력한 후(S110), 일정 주파수 대역만을 통과시켜 증폭한다(S120).
상기 클럭제어필터(40)는 상기 전하펌프(30)에 의해 증폭된 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮춘다(S130).
상기 전압제어발진기(50)는 상기 클럭제어필터(40)에 의해 낮춰진 전압을 입력받아 그에 따른 특정 주파수를 출력한다(S140).
상기 주파수분주기(60)는 상기 전압제어발진기(50)에서 출력된 특정 주파수를 소정의 분주비로 나눈다(S150). 이때, 분주비는 상기 제어부(70)에 의해 기준 주파수의 한 주기마다 한 번씩 가변되는 것이 바람직하다.
이와 같이, 본 발명의 실시예에 따른 클럭 발생 장치 및 방법은 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있다.
이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.
이상에서 살펴본 바와 같이, 본 발명에 의한 클럭 발생 장치 및 방법은 주파수분주기의 분주비를 가변시켜 전압제어발생기의 출력주파수를 변환시킴으로써 고가의 부품을 사용하지 않고서도 전자파의 외부 발산을 방지할 수 있어 시스템 제조비용을 감소시킬 수 있다.

Claims (6)

  1. 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 단계와;
    상기 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 단계와;
    상기 증폭된 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮추는 단계와;
    상기 단계에 의해 낮춰진 전압을 입력받아 그에 따른 특정 주파수를 출력하는 단계와;
    상기 특정 주파수를 소정의 분주비로 나누는 단계를 포함하여 이루어지는 것을 특징으로 하는 클럭 발생 방법.
  2. 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 단계와;
    상기 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 단계와;
    상기 증폭된 전압을 입력받아 그에 따른 특정 주파수를 출력하는 단계와;
    상기 특정 주파수를 소정의 분주비로 나누는 단계와;
    상기 분주비를 소정 범위 내에서 가변시키는 단계를 포함하여 이루어지는 것 을 특징으로 하는 클럭 발생 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 두 개의 신호는 클럭발진기로부터의 기준주파수와, 상기 특정 주파수를 상기 분주비로 나눈 주파수임을 특징으로 하는 클럭 발생 방법.
  4. 제 3 항에 있어서,
    상기 분주비는 상기 기준주파수의 한 주기마다 한 번씩 가변되는 것을 특징으로 하는 클럭 발생 방법.
  5. 두 개의 신호의 입력 시에 그 두 신호의 위상을 비교하여 그 차이에 해당하는 펄스 신호를 출력하는 위상비교기와;
    상기 위상비교기에서 출력된 펄스신호의 펄스폭에 비례하는 전압을 출력한 후 일정 주파수 대역만을 통과시켜 증폭하는 전하펌프와;
    상기 전하펌프에 의해 증폭된 상기 전압의 주파수의 진폭을 전자파를 발생시키는 한계점 이하로 낮춰주기 위한 클럭제어필터와;
    상기 클럭제어필터의 출력 전압을 입력받아 그에 따른 특정 주파수를 출력하는 전압제어발진기와;
    상기 전압제어발진기의 출력주파수를 소정의 분주비로 나누어 상기 위상비교기로 인가하는 주파수분주기와;
    상기 전압제어발진기의 출력주파수를 변환시키기 위해 상기 위상비교기의 분주비를 가변시키는 제어부를 포함하여 구성되는 것을 특징으로 하는 클럭 발생 장치.
  6. 제 5 항에 있어서,
    상기 위상비교기에 입력되는 상기 두 개의 신호는 클럭발진기로부터의 기준주파수와 상기 전압제어발진기로부터의 출력주파수를 상기 분주비로 분주한 주파수임을 특징으로 한다.
KR1020050123298A 2005-12-14 2005-12-14 클럭 발생 장치 및 방법 KR100738345B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050123298A KR100738345B1 (ko) 2005-12-14 2005-12-14 클럭 발생 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050123298A KR100738345B1 (ko) 2005-12-14 2005-12-14 클럭 발생 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070063260A true KR20070063260A (ko) 2007-06-19
KR100738345B1 KR100738345B1 (ko) 2007-07-12

Family

ID=38363330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050123298A KR100738345B1 (ko) 2005-12-14 2005-12-14 클럭 발생 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100738345B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
KR100905841B1 (ko) * 2007-06-27 2009-07-02 삼성전기주식회사 주파수 분주기 및 그를 이용하는 주파수 합성기
KR101224774B1 (ko) * 2011-01-11 2013-01-21 주식회사 만도 위상고정루프 회로 장치 및 차량용 레이더

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2875472B2 (ja) 1994-01-19 1999-03-31 日本無線株式会社 Pllシンセサイザ及びその制御方法
KR100207494B1 (ko) * 1996-08-21 1999-07-15 윤종용 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법
KR200151320Y1 (ko) 1996-11-30 1999-08-02 전주범 다중출력발진회로
KR200153739Y1 (ko) 1996-12-03 1999-08-02 김영상 풀통
KR100355413B1 (ko) * 2000-08-01 2002-10-11 강진구 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR100665006B1 (ko) * 2004-11-08 2007-01-09 삼성전기주식회사 위상 동기 루프 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905841B1 (ko) * 2007-06-27 2009-07-02 삼성전기주식회사 주파수 분주기 및 그를 이용하는 주파수 합성기
KR100884590B1 (ko) * 2007-11-02 2009-02-19 주식회사 하이닉스반도체 지연고정회로, 반도체 장치, 반도체 메모리 장치 및 그의 동작방법
US7688124B2 (en) 2007-11-02 2010-03-30 Hynix Semiconductor, Inc. Semiconductor memory device and method for operating the same
KR101224774B1 (ko) * 2011-01-11 2013-01-21 주식회사 만도 위상고정루프 회로 장치 및 차량용 레이더

Also Published As

Publication number Publication date
KR100738345B1 (ko) 2007-07-12

Similar Documents

Publication Publication Date Title
KR100563846B1 (ko) 클럭생성장치
US8024598B2 (en) Apparatus and method for clock generation with piecewise linear modulation
CN106230446B (zh) 一种抗干扰电路、移动终端及抑制谐波干扰的方法
US20110103427A1 (en) System and method of controlling modulation frequency of spread-spectrum signal
KR100374648B1 (ko) 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법
JP6085976B2 (ja) 信号処理回路及び信号処理方法
US8638147B2 (en) Clock generator and system including the same
US7495496B2 (en) Method and circuit for producing spread spectrum and/or over clock signal
US7250887B2 (en) System and method for spur cancellation
KR100738345B1 (ko) 클럭 발생 장치 및 방법
US7912882B2 (en) Apparatus for generating clock pulses using a direct digital synthesizer
CN101383603A (zh) 可控随机抖动振荡器电路
EP0416423A2 (en) An arrangement for the attenuation of radiofrequency interferences caused by the harmonics of the clock frequency of digital devices
US7443905B1 (en) Apparatus and method for spread spectrum clock generator with accumulator
KR101601023B1 (ko) 디지털 보상기를 갖는 스프레드 스펙트럼 클록 생성기 및 이를 이용한 클록생성 방법
KR102101797B1 (ko) 다수의 직접 디지털 합성기 모듈을 이용한 주파수 합성기
JP2024506035A (ja) 周波数逓倍器を使用したデジタル信号のチャープ発生のためのシステムおよび方法
KR100756136B1 (ko) 광대역 주파수 동작범위를 갖는 지연고정루프 회로 및 그위상고정방법
KR100621809B1 (ko) 확산 스펙트럼 클럭 발생기
KR100550630B1 (ko) 스퓨리어스 특성의 개선을 위한 직접디지털주파수합성기구동 위상잠금루프 주파수합성 장치 및 그 방법
JP2005136717A (ja) デジタルアンプ装置
KR101666830B1 (ko) 디지털 로직을 이용한 분산 클록 생성 장치 및 방법
CN212086163U (zh) 一种时钟串扰消除电路和电子设备
JP2024151812A (ja) 周波数変換回路
JPH08204558A (ja) Da変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee