JPH10222253A - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH10222253A
JPH10222253A JP9024802A JP2480297A JPH10222253A JP H10222253 A JPH10222253 A JP H10222253A JP 9024802 A JP9024802 A JP 9024802A JP 2480297 A JP2480297 A JP 2480297A JP H10222253 A JPH10222253 A JP H10222253A
Authority
JP
Japan
Prior art keywords
circuit
signal
temperature
cycle
operation cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9024802A
Other languages
English (en)
Inventor
Tetsuya Maruyama
徹也 丸山
Kenichi Saito
賢一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9024802A priority Critical patent/JPH10222253A/ja
Publication of JPH10222253A publication Critical patent/JPH10222253A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】 【課題】携帯型情報処理装置などにおける、消費電力や
処理量当たりのエネルギーを低減する。 【解決手段】動作周期や、温度や、動作周期と動作可能
速度との比較結果に応じて、回路を安定に動作させるの
に必要な最小の電圧を与えることにより、消費電力や処
理量当たりの必要なエネルギーの低減を行う。例えば回
路に要求される処理量によって周波数を下げた時に、周
波数を下げたことによる必要駆動能力の低下や、周波数
を下げ消費電力が下がったこと等による温度の低下に合
わせて、回路に供給する電源電圧を下げる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】低電力化が要求される電子回
路分野、すなわち携帯型電子機器などに関する。
【0002】
【従来の技術】従来から用いられている消費電力の低減
方法は使用状況などにより、供給電圧と供給クロックの
両方を、制御することで行われてきている。本技術は特
開平5−11897に記載されている。これらの電力が
低減される原理は以下の式で説明できる。
【0003】代表的な論理回路方式であるCMOS回路
の消費電力Pは以下の式で概算でき、
【0004】
【数1】 P≒C×V×V×f×k ・・・・・・・・・・・・・(数1) C:総配線容量+ゲートの総寄生容量 V:電源電圧 f:動作周波数 k:回路の論理形式や回路の平均動作率などで決まる定
数 また、ある処理量当たりの必要なエネルギーEは以下の
式で概算でき、
【0005】
【数2】 E≒P×S÷f÷S ・・・・・・・・・・・・・(数2) ≒C×V×V×k S:処理量(処理に必要なステップ数に相当する) となるため、必要とされる動作周波数fに合わせて供給
クロックを変化させれば、消費電力Pが供給クロックに
比例して低減され、必要とされる電源電圧Vに合わせて
供給電圧を変化させれば、消費電力Pと処理量当たりの
エネルギーEが供給電圧の二乗に比例して低減される。
【0006】図9にMOSFETの電源電流特性を示
し、図10に動作周波数と消費電力の関係を示し、図1
1に動作周波数と処理量当たりの必要なエネルギーの関
係を示す。CMOS回路の電源電圧は、ほぼゲートソー
ス間電圧901に相当する。ドレイン電流902は、C
MOS回路の駆動力に相当し、動作周波数に比例する。
ドレインソース間電圧−ドレイン電流特性911,91
2,913はそれぞれ、従来例および最大動作温度,平
均的温度,最低動作温度のドレインソース間電圧−ドレ
イン電流特性である。動作周波数1001は、CMOS
回路の動作周波数である。電力1002は、CMOS回
路の消費電力である。周波数−電力特性1011,10
12,1013はそれぞれ、従来例および最大動作温
度,平均的温度,最低動作温度の、周波数−電力特性で
ある。エネルギー1102は、CMOS回路の消費エネ
ルギーである。周波数−エネルギー特性1111,11
12,1113はそれぞれ、従来例および最大動作温
度,平均的温度,最低動作温度の、周波数−エネルギー
特性である。
【0007】CMOSの動作可能な最大周波数はその電
源電圧におけるMOSFET単体の駆動電流にほぼ比例
し、MOSFETの電源電流特性は図9のようになって
いる。図9より動作可能周波数(ほぼドレイン電流90
2に比例)と電源電圧(≒ゲートソース間電圧901)
の関係が分かるから、数1,2より動作周波数に応じて
電源電圧を変化させた場合の消費電力や処理量当たりの
必要なエネルギーの関係は、図10,11の周波数−電
力特性1011周波数−エネルギー特性1111に示す
ようになる。また、CMOS以外のBiCMOSやTT
LやECLなど他の論理回路形式についても同様な傾向
がある。
【0008】
【発明が解決しようとする課題】情報処理機器に要求さ
れる処理速度や処理量は増大しており、低電力対策を行
わなければ消費電力は益々増大して行く。特に携帯型の
電子機器においては、消費電力の低減,バッテリーの小
型化,バッテリー駆動時間の増大が要求されている。
【0009】本発明はこのような要求に対するものであ
り、第一の目的は前記機器の低電力化である。第二の目
的は処理量当たりの消費エネルギーの低減である。第三
の目的は蓄積エネルギー量の残りが少ないバッテリーで
も必要な処理量を処理することである。
【0010】
【課題を解決するための手段】動作周期,温度,動作周
期と動作可能速度との比較結果に応じて、回路を安定に
動作させるのに必要な最小の電圧を与えることにより、
消費電力や処理量当たりの必要なエネルギーの低減を行
う。例えば回路に要求される処理量によって周波数を下
げた時に、周波数を下げたことによる必要駆動能力の低
下や、周波数を下げ消費電力が下がったこと等による温
度の低下に合わせて、回路に供給する電源電圧を下げ
る。
【0011】また回路に与える電圧は、動作周波数や温
度毎に予め決めておくか、回路内の速度的にクリティカ
ルな部分の動作時間と動作周期との比較によって制御を
行う。
【0012】
【発明の実施の形態】図1を用いて本発明の第一の実施
例を説明する。
【0013】システム100は、本発明の請求項1,請
求項2のシステムの実施例である。回路105は、シス
テム100で主たる電力を消費する回路であり、CPU
やメインメモリーである。発信器104は、動作周期制
御信号122に従い回路105へクロック信号124を
供給する。動作周期制御手段102は、図4で実施例を
後述するが、回路105の動作速度が最適になり無駄な
電力消費が生じないように、回路105の使用状態(例
えばキー入力が行われているか)や回路105のエネル
ギーの供給源の状態(例えば、商用電源かバッテリー
か、バッテリーの残量が少なくないか)などによって、
動作周期制御信号122を発生する。動作周期情報11
1は、回路105の動作周期が分かる情報であって、例
えば回路105の動作周期そのものや動作周波数,分週
率,逓倍率などであっても良い。温度情報112は、回
路105の温度情報である。安定動作速度情報113
は、回路105の安定動作限界周期の予測情報である。
電源装置103は、動作電圧制御信号121に従い回路
105へ電源電力123を供給する。動作電圧制御手段
101は、図2で実施例を後述するが、動作周期情報1
11,温度情報112,安定動作速度情報113を使っ
て動作電圧制御信号121を発生するもので、回路10
5の動作電圧を制御できれば他の形式でもよく、後述す
る図3の形式であっても良い。
【0014】動作周期制御手段102,動作周期制御信
号122,発信器104,クロック信号124は、回路
105の動作速度を制御する目的のもので、回路105
の動作速度を制御できれば他の形式でもよく、例えばメ
モリーにおけるアクセスストローブ信号のタイミング制
御と信号供給や、内部クロックの分周率や逓倍率の設定
によるものでも良い。
【0015】動作周期情報111は、回路105の動作
周期が分かる情報であれば何であってもよく、動作周期
制御信号122あるいはクロック信号124と同一であ
っても良い。温度情報112は第一の実施例では回路1
05から供給されるようになっているが、回路105の
温度情報を得られるものならば何であってもよく、例え
ば回路105内のダイオード等温度変化に敏感なデバイ
スの温度特性や、回路105近傍の温度センサーから得
ることができる。安定動作速度情報113は、回路10
5の安定動作限界周期を予測できるものであれば何であ
ってもよく、例えば後述する図5の信号506や回路1
05内におかれた代表回路を模したリングオシュレータ
の発信周波数から得ることもできる。また後述する第二
の実施例のように、安定動作速度情報113は、温度情
報112を兼ねていてもよく、動作周期情報111と安
定動作速度情報113を速度マージン情報として1つに
合わせいてもよい。
【0016】この様にして、動作周期制御手段102に
よって回路105の動作周期が変化し動作周期情報11
1が変化したり、回路105の消費電力や環境温度によ
って回路105の温度が変化し温度情報112が変化し
たり、回路105の温度や電源電圧によって回路105
の動作可能速度が変化し安定動作速度情報113が変化
することで、動作電圧制御手段101は、回路105の
電源電圧を、動作速度,温度等に従った最適な値に調節
する。
【0017】また、電源電圧を変化させない回路と混在
して使用する場合や、電源を別々に変化させる回路のグ
ループが複数ある場合などの、論理電圧レベルが異なっ
てしまう場合には、正側電源電圧と負側電源電圧の制御
を同時に行い論理スレッショルドレベルをほぼ一体に保
つことや、LSIの内部回路の電源電圧のみを変化させ
入出力バッファ回路の電源電圧は一定に保つことで、論
理電圧値の変化を対策することができる。
【0018】次に図2を用いて動作電圧制御手段101
の具体的な実施例を説明をする。
【0019】アナログ増幅器211は、増幅率Af倍の
アナログ増幅器である。アナログ増幅器212は、増幅
率AT倍のアナログ増幅器である。アナログ増幅器21
3は、増幅率At倍のアナログ増幅器である。アナログ
加算器214は、アナログ加算器である。
【0020】図2において、動作周期情報111,温度
情報112,安定動作速度情報113はそれぞれ、回路
105の動作周波数,回路105の温度,回路105の
動作速度を示す値のアナログ信号である。図2の回路に
て、回路105の動作周波数,回路105の温度,回路
105の動作可能速度に従った値が演算され、動作電圧
制御信号121になる。この例では、動作電圧制御信号
121は、一次式で求めているが、乗算回路を用い二次
以上の式で求めることや、クランプ回路等を用いて非線
形演算で求めることや、ソフトウェアーで更に複雑な演
算を行い求めることもできる。
【0021】次に図3を用いて第一の実施例の動作電圧
制御手段101に換わる動作電圧制御手段301の説明
をする。
【0022】アナログ演算増幅器311は、遅延時間信
号321,マージン信号322の和から動作周期信号3
23を減じた値を十分大きな増幅率で増幅するアナログ
演算増幅器である。遅延時間信号321,マージン信号
322は、安定動作速度情報113に換わるもので、回
路105内の厳しいタイミングパスの遅延時間と必要な
タイミングマージンを示す信号である。マージン信号3
22は、通常一定の値であるが、動作周波数や温度に合
わせて変化させることもできる。また遅延時間信号32
1は、回路105の温度の影響も受けて変化するので、
温度情報112も含んでいる。動作周期信号323は、
動作周期情報111に換わるもので、回路105の動作
周期を示す信号である。
【0023】この様な動作電圧制御手段301を用いて
電源装置103を制御すると、アナログ演算増幅器31
1の増幅率が十分大きい為に、遅延時間信号321,マ
ージン信号322の和が動作周期信号323がほぼ等し
くなるように負帰還がかかる。従って回路105の消費
電力は、安定に動作するために必要最低限な量に低減す
ることができる。
【0024】次に図4を用いて動作電圧制御手段102
の具体的な実施例を説明する。
【0025】アナログ増幅器411は、増幅率Ab倍の
アナログ増幅器である。アナログ増幅器412は、信号
422と信号424の差分を増幅する増幅率Ak倍のア
ナログ増幅器である。アナログ増幅器413は、増幅率
Ap倍のアナログ増幅器である。最小値回路414は、
最も小さい入力値を出力する回路である。余算機415
は、バッテリーを使いきることなく要求された処理を行
えるように動作周期算出するために、信号421の値を
信号423の値で割った値を出力する回路である。信号
421は、バッテリー残量を示す信号である。信号42
2は、キー入力が行われていない時間を示す信号であ
る。信号423は、オペレーティングシステム等から提
供される、必要な処理量を示す信号である。信号424
は、一定値である。
【0026】図4の回路にて、信号421,信号42
2,信号423に従った値が演算され、動作周期制御信
号122になる。動作周期制御信号122は、ソフトウ
ェアーで更に複雑な演算を行い求めることもできる。
【0027】次に図5を用いて、動作電圧制御手段30
1を使った本発明の第2の実施例を説明する。
【0028】システム500は、本発明の請求項3,請
求項4の実施例である。回路505は、図6で実施例を
後述するが、動作電圧制御手段301を用いた場合の回
路105に相当する回路である。信号506は回路50
5内にタイミングマージンの少ないパスがあれば1にな
り、回路505のタイミングマージンが十分にあれば0
になる信号である。信号507は信号506のハイレベ
ルとローレベルの電圧を、レベルコンバータ501によ
って一定にした信号である。参照信号503は、信号5
08のハイレベルとローレベルのほぼ中間のレベルを示
す信号である。位相補償回路502は、抵抗とコンデン
サーによる積分回路である。位相補償回路502は、そ
の低周波通過特性により信号507をアナログの信号5
08に変化し、更に動作電圧制御手段301,電源装置
103,回路505による負帰還の位相余裕を補償し発
信を防止する。アナログ演算増幅器504は、信号50
7と参照信号503の差分を十分大きな増幅率で増幅す
るアナログ演算増幅器である。
【0029】信号506は、回路505のタイミングマ
ージンを示す信号であって、回路505の動作周期と回
路505の動作速度の差分を示し、回路505の動作速
度は温度によっても変化するので、動作周期情報11
1,温度情報112,安定動作速度情報113を含んで
いる。
【0030】動作電圧制御手段301は、タイミング制
度の要求される速度比較を回路505内で行う為に、回
路505の一部(アナログ演算増幅器311の入力部に
相当)と、回路505の外部のレベルコンバータ50
1,位相補償回路502,アナログ演算増幅器504
(アナログ演算増幅器311の出力部に相当)に分割し
て構成されている。
【0031】回路505のタイミングマージンが不足で
あれば、信号506,信号507は論理レベルが1であ
る時間が長くなり、信号508,信号121は徐々に高
い電圧になり、回路505の動作電圧も徐々に高くな
る。回路505のタイミングマージンに余裕があれば、
前記動作の逆の動きにより、回路505の動作電圧は徐
々に低くなる。増幅率は十分に大きいアナログ演算増幅
器504は、信号508が参照信号503とほぼ等しく
なるように動作電圧制御信号121を調整する。このこ
とは回路505に安定に動作するのに最低限必要な電源
電圧を供給することに相当する。
【0032】また動作周期制御信号122の変化に対し
回路505の電源電圧制御が追従できるように、動作周
期制御信号122の変化は位相補償回路502時定数よ
りもゆっくり変化させるか、動作周期制御信号122の
変化前には、回路505を安定に動作させるのに十分な
電圧が与えられるように信号508の電圧をプリチャー
ジ回路によって適切な電圧に高めておくことができる。
【0033】次に図6を用いて回路505の詳細な実施
例を説明をする。
【0034】入力信号601は、回路505の一般入力
信号である。出力信号604は、回路505の一般出力
信号である。一般論理回路603は、フリップフロップ
回路602,フリップフロップ回路605で区切られ
た、パイプライン処理の1段分に相当するような1クロ
ック周期分で動作可能な回路でメモリー回路を含んでい
ても良い。フリップフロップ回路602は、データ入力
端子D,クロック入力端子G,保持データ出力端子Qを
もつスルー型フリップフロップ回路で、入力端子Gの論
理レベルが1の時には入力端子Dのデータをそのまま出
力端子Qに出力し、入力端子Gの論理レベルが0の時に
は入力端子Gの論理レベルが1から0に切り替わり時に
保持した入力端子Dのデータを出力端子Qに出力する。
信号611は、一般論理回路603の内でクリティカル
なパスの出力信号である。信号612は、信号611の
タイミングマージンが十分かどうかを示す信号である。
フリップフロップ回路605は、図7,図8で詳細な実
施例と動作例を後述するが、フリップフロップ回路60
2と同じ機能のデータ入力端子D,クロック入力端子
G,保持データ出力端子Qを持ち、更にクロック信号1
24を入力するG0端子,信号612を出力する端子E
をもつ、タイミングマージン不足検出用のフリップフロ
ップ回路であり、クリティカルパスの出力に用いられ
る。クロック信号607は、クロック信号124を遅延
回路606にてタイミングが遅らされたクロック信号で
ある。論理和回路613は、一つ以上の信号612を入
力し、論理和を信号506として出力する。
【0035】図3に示す手段301の入力部は、回路5
05の一部と次のような対応がとれる。遅延時間信号3
21は信号611のタイミングに相当し、マージン信号
321は遅延回路606の遅延時間に相当し、動作周期
信号322はクロック信号607のタイミングに相当
し、アナログ演算増幅器311の入力部はフリップフロ
ップ回路605に相当している(クロック信号607よ
り遅延回路606の遅延時間だけ早いクロック信号12
4のタイミングと、信号611のタイミングの比較が行
われている)。
【0036】クリティカルパスの出力信号611は、フ
リップフロップ回路605で受けられ、タイミングマー
ジンが不足していれば、信号612の論理レベルを1に
する。これら複数の信号612の論理和が信号506に
なる。従って、信号506は回路505のクリティカル
パスにタイミングマージンの不足した信号が一つでもあ
れば論理値が1になり、回路505の全てのクリティカ
ルパスにタイミングマージンが十分あれば論理値が0に
なる。
【0037】次に図7,図8を用いてフリップフロップ
回路605の詳細な実施例と動作例を説明をする。
【0038】フリップフロップ回路701,703〜7
04は、使われ方が異なる以外は、フリップフロップ回
路602と同一である。フリップフロップ回路701
は、排他的論理和回路705と組み合わされて、クロッ
ク信号607の各サイクル毎に、信号611のタイミン
グマージンが十分かどうかを示す信号715を発生する
為の回路である。フリップフロップ回路703は、排他
的論理和回路706と組み合わされて、信号611の変
化を示す信号716を発生する為の回路である。フリッ
プフロップ回路704は、信号612を出力する為の回
路である。信号711,712,713は、それぞれフ
リップフロップ回路701,602,703の出力信号
である。
【0039】図8はフリップフロップ回路605の動作
波形の例である。タイミングマージン801は、一般論
理回路603,フリップフロップ回路602,フリップ
フロップ回路605等の、クロック信号124による1
サイクル当たりの動作時間に必要なタイミングマージン
で、遅延回路606の遅延時間に相当する。点802
は、信号611のタイミングマージンが十分でない切り
替わり点である。点803は、信号611のタイミング
マージン不足を、信号715が指摘している点である。
点804は、信号611の切り替わり時に、信号715
に発生する意味を持たない点である。点805は、信号
611の切り替わりを、信号716が指摘している点。
点806は、信号611の切り替わりマージン不足を検
出してから、信号611の切り替わりマージンに余裕が
あることを検出するまでの間で、信号612がマージン
が不足していることを指摘している点である。サイクル
81iは、回路505の連続的なサイクルの内の一部を
切り取った第i番目の動作サイクルである。
【0040】まず信号611がそれぞれのサイクル81
1〜814に対してどうあるべきかを述べる。サイクル
811において点802で切り替わる信号611は、ク
ロック信号607に対しては若干の余裕があるものの、
これよりもタイミングマージン801だけ早いクロック
信号124に対しては全く余裕がなく、サイクル811
はタイミングマージが不足しているサイクルであり、信
号612の論理レベルは1にすべきである。サイクル8
13において信号611は、クロック信号124,クロ
ック信号607よりも早く切り替わっており、サイクル
813はタイミングマージが十分なサイクルであり、信
号612の論理レベルは0にすべきである。サイクル8
12,サイクル814において信号611は、変化して
いないため、サイクル812,サイクル814のタイミ
ングマージは十分であるか否か判断できないので、信号
612の論理レベルは前の状態を保つのがよい。
【0041】以上のようにあるべき信号612を、次の
ようにして発生している。まずサイクル811では、フ
リップフロップ回路701でデータの取りこぼしが発生
し、この直後にフリップフロップ回路702が保持する
データとの間で差が生じる。この為これらの排他的論理
和の信号715の論理レベルは点803で1になり、サ
イクル811の次のサイクル812にて、マージン不足
を示すことができる。しかし信号715をそのまま出力
すると、以下の二つの問題が生じる。
【0042】第一の問題は、信号611が変化しないサ
イクル812,814にて、フリップフロップ回路70
1にてデータの取りこぼしが発生しないために、信号6
12の論理レベルは0になってしまう。
【0043】第二の問題は、十分なタイミングマージで
信号611が切り替わるサイクル813では、変化した
信号611を、フリップフロップ回路701がクロック
信号124で保持してから、フリップフロップ回路60
2がクロック信号607で保持するまでの間、これらフ
リップフロップ回路701,602の出力信号の排他的
論理和の信号715の論理レベルは点804で1になっ
てしまう。
【0044】これら二つの問題の対策のために、信号7
15を、信号716にて保持する、スルー型のフリップ
フロップ回路704を用いる。信号716は、信号71
2,713の排他的論理和であり、信号712は信号6
11をクロック信号607で保持した信号であり、信号
713は信号712をクロック信号124で保持した信
号である。従って信号716は、信号611が変化した
サイクルの次のサイクルの開始からクロック信号124
の論理レベルが1になるまでの間で、論理レベルが1に
なり、クロック信号124の論理レベルが1になってか
らクロック信号607の論理レベルが1になるまでの間
と、信号611が変化しなかったサイクルの次のサイク
ルでは論理値が0になる。この様な信号716にて、信
号715を保持すれば、第一の問題であったサイクル8
12,814では、フリップフロップ回路704は保持
状態であるの前の状態を保つことができ、第二の問題で
あったサイクル813でも信号715の論理レベルが1
になってしまう点804でフリップフロップ回路704
は保持状態にあるので、信号715がどんなレベルであ
っても信号612には影響しない。
【0045】以上によって、タイミングマージンの不足
が検出された次のサイクル812から、十分なタイミン
グマージンが検出されるサイクル813までの間で、論
理レベル1を示す信号612を出力することができる。
【0046】
【発明の効果】本発明の第一の効果は、第一の実施例の
ように温度応じて回路の電源電圧を最適化することや、
第二の実施例のように回路のタイミングマージンを見な
がら回路の電源電圧を最適化することで、温度等に応じ
て回路の消費電力が低減さる。回路の発熱量が減少する
と温度は更に下がり、図10に示すように少ない電圧で
も高い動作可能周波数を得られるため、更に電源電圧を
下げることができ、低電力効果が増大されることにあ
る。
【0047】第二の効果は、要求される処理速度によ
り、回路の動作周期や電源電圧や発熱量を下げ、図11
にも示すように効果的に処理量当たりの消費エネルギー
を低減することが出来る。
【0048】第三の効果は、バッテリーの蓄積エネルギ
ー量の残りが少なく大きな処理量が要求される時でも、
処理速度を下げ効果的に処理量当たりの消費エネルギー
を低減することで、要求される処理量を処理できること
である。
【図面の簡単な説明】
【図1】動作電圧制御手段101を用いた請求項1,請
求項2の実施例の図である。
【図2】動作電圧制御手段101の実施例の図である。
【図3】動作電圧制御手段101に換わる動作電圧制御
手段301の実施例の図である。
【図4】動作電圧制御手段102の実施例の図である。
【図5】動作電圧制御手段301を用いた請求項3,請
求項4の実施例の図である。
【図6】図5における回路505の実施例の図である。
【図7】図6におけるフリップフロップ回路605の実
施例の図である。
【図8】フリップフロップ回路605の動作波形例の図
である。
【図9】MOSFETの電源電流特性図である。
【図10】動作周波数と消費電力の関係図である。
【図11】動作周波数と処理量当たりの必要なエネルギ
ーの関係図である。
【符号の説明】
100…システム、101…動作電圧制御手段、102
…動作周期制御手段、103…電源装置、104…発信
器、 105…回路、111…動作周期情報、
112…温度情報、113…安定動作速度情報、1
21…動作電圧制御信号、122…動作周期制御信号、
123…電源電力、124…クロック信号、 211
〜213…アナログ増幅器、214…アナログ加算器、
301…動作電圧制御手段、311…アナログ演算増
幅器、 321…遅延時間信号、322…マージン信
号、 323…動作周期信号、411〜413
…アナログ増幅器、414…最小値回路、415…余算
回路、421…信号(バッテリー残量)、422…信号
(キー入力が行われていない時間)、423…信号(処
理量)、423…信号(一定値)、500…システム、
501…レベルコンバータ、502…位相補償回路、
503…参照信号(中間のレベル)、504…アナログ演
算増幅器、 505…回路、506…信号
(マージン状態)、507…信号(信号506のレベル
を一定化)、 508…アナログの信号、601…入力
信号、602…フリップフロップ回路、603…一般論
理回路、604…出力信号、605…フリップフロップ
回路(マージン不足検出用)、606…遅延回路、60
7…クロック信号(遅延クロック)、611…信号(ク
リティカルパスの出力)、612…信号(信号611の
マージン)、 613…論理和回路、701、7
03〜704…フリップフロップ回路、705、706
…排他的論理和回路、711〜713、715、716
…信号、801…タイミングマージン、802…点(マ
ージン不足発生)、 803…点(マージン不足検
出)、804…点(疑似信号)、805…点(信号61
1の切り替わり検出)、806…点(マージン不足指
摘)、 811…サイクル(マージン不足)、812
…サイクル(信号611変化無し)、813…サイクル
(マージン十分)、814…サイクル(信号611変化
無し)、901…ゲートソース間電圧、902…ドレイ
ン電流、911…ドレインソース間電圧−ドレイン電流
特性(従来例および最大動作温度)、 912…ドレ
インソース間電圧−ドレイン電流特性(平均的温度)、
913…ドレインソース間電圧−ドレイン電流特性(最
低動作温度)、1001…動作周波数、
1002…電力、1011…周波数−電力特性
(従来例および最大動作温度)、1012…周波数−電
力特性(平均的温度)、1013…周波数−電力特性
(最低動作温度)、1102…エネルギー、1111…
周波数−エネルギー特性(従来例および最大動作温
度)、1112…周波数−エネルギー特性(平均的温
度)、1113…周波数−エネルギー特性(最低動作温
度)。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】ディジタル回路および、前記ディジタル回
    路に電力を供給する電源回路を含むシステムにおいて、
    前記ディジタル回路の動作周期は可変であって、前記デ
    ィジタル回路の温度により前記電源回路から前記ディジ
    タル回路への供給電圧が制御される情報処理システム。
  2. 【請求項2】携帯型である請求項1の情報処理システ
    ム。
  3. 【請求項3】ディジタル回路および、前記ディジタル回
    路に電力を供給する電源回路を含むシステムにおいて、
    前記ディジタル回路の動作周期は可変であって、前記デ
    ィジタル回路の動作可能速度により前記電源回路から前
    記ディジタル回路への供給電圧が制御される情報処理シ
    ステム。
  4. 【請求項4】携帯型である請求項3の情報処理システ
    ム。
JP9024802A 1997-02-07 1997-02-07 情報処理システム Pending JPH10222253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9024802A JPH10222253A (ja) 1997-02-07 1997-02-07 情報処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9024802A JPH10222253A (ja) 1997-02-07 1997-02-07 情報処理システム

Publications (1)

Publication Number Publication Date
JPH10222253A true JPH10222253A (ja) 1998-08-21

Family

ID=12148335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9024802A Pending JPH10222253A (ja) 1997-02-07 1997-02-07 情報処理システム

Country Status (1)

Country Link
JP (1) JPH10222253A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140130A (ja) * 2000-08-03 2002-05-17 Internatl Business Mach Corp <Ibm> スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置
JP2003099148A (ja) * 2001-09-19 2003-04-04 Sanyo Electric Co Ltd データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
JP2006502466A (ja) * 2002-01-19 2006-01-19 ナショナル セミコンダクタ コーポレイション デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法
WO2006095405A1 (ja) * 2005-03-07 2006-09-14 Fujitsu Limited Lsi動作周波数による動作電圧制御のための方法及び制御装置
JP2009277252A (ja) * 2003-05-07 2009-11-26 Mosaid Technologies Corp 電力の島を使用した集積回路での電力の管理
WO2012141182A1 (ja) * 2011-04-11 2012-10-18 株式会社ソニー・コンピュータエンタテインメント 半導体集積回路
JP2012221300A (ja) * 2011-04-11 2012-11-12 Sony Computer Entertainment Inc 半導体集積回路、その制御方法、及び電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140130A (ja) * 2000-08-03 2002-05-17 Internatl Business Mach Corp <Ibm> スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置
JP2003099148A (ja) * 2001-09-19 2003-04-04 Sanyo Electric Co Ltd データ処理装置とこれに利用可能なシステム制御装置およびデータ変換方法
JP2006502466A (ja) * 2002-01-19 2006-01-19 ナショナル セミコンダクタ コーポレイション デジタル処理コンポーネント内で使用する適応電圧スケーリングクロック発生器およびその操作方法
JP2009277252A (ja) * 2003-05-07 2009-11-26 Mosaid Technologies Corp 電力の島を使用した集積回路での電力の管理
US8762923B2 (en) 2003-05-07 2014-06-24 Conversant Intellectual Property Management Inc. Power managers for an integrated circuit
US8782590B2 (en) 2003-05-07 2014-07-15 Conversant Intellectual Property Management Inc. Power managers for an integrated circuit
WO2006095405A1 (ja) * 2005-03-07 2006-09-14 Fujitsu Limited Lsi動作周波数による動作電圧制御のための方法及び制御装置
WO2012141182A1 (ja) * 2011-04-11 2012-10-18 株式会社ソニー・コンピュータエンタテインメント 半導体集積回路
JP2012221300A (ja) * 2011-04-11 2012-11-12 Sony Computer Entertainment Inc 半導体集積回路、その制御方法、及び電子機器
US8975951B2 (en) 2011-04-11 2015-03-10 Sony Corporation Semiconductor integrated circuit

Similar Documents

Publication Publication Date Title
US10416746B2 (en) Adaptive energy optimal computing
US6535735B2 (en) Critical path adaptive power control
KR100390154B1 (ko) 반도체 메모리장치의 차지 펌프회로
US8046622B2 (en) Dynamically scaling apparatus for a system on chip power voltage
US20070152739A1 (en) Power management in integrated circuits using process detection
US20100327961A1 (en) Semiconductor integrated circuit device and power supply voltage control system
WO1993009602A1 (en) Logic level shifter
US20050225376A1 (en) Adaptive supply voltage body bias apparatus and method thereof
US20120062197A1 (en) Electronic device and method for discrete load adaptive voltage regulation
US6166562A (en) Semiconductor integrated circuit device
JPH10222253A (ja) 情報処理システム
GB2364402A (en) Regulated Buzzer Drive Circuit
US6570423B1 (en) Programmable current source adjustment of leakage current for phase locked loop
US20080265674A1 (en) System And Method For Controlling Voltage And Frequency In A Multiple Voltage Environment
CN101154930B (zh) 自动增益控制电路
US20040178839A1 (en) Apparatus for correcting offset voltage
WO2003102750A3 (en) Clock power reduction technique using multilevel voltage input clock driver
CN105048975B (zh) 运算放大器的偏压电流控制方法及驱动电路
US6998887B2 (en) Calibration technique for phase locked loop leakage current
US5303279A (en) Timer circuit
US6570421B1 (en) Programmable leakage current offset for phase locked loop
US20030169605A1 (en) Device and method for inhibiting power fluctuation
JP2885186B2 (ja) 位相調整回路
US20120249214A1 (en) Driver circuit of semiconductor apparatus and method for controlling the same
JPH05267941A (ja) 高効率型高周波電力増幅器