JPH0816274A - 電子機器の不要輻射低減方法及びその回路 - Google Patents
電子機器の不要輻射低減方法及びその回路Info
- Publication number
- JPH0816274A JPH0816274A JP6143329A JP14332994A JPH0816274A JP H0816274 A JPH0816274 A JP H0816274A JP 6143329 A JP6143329 A JP 6143329A JP 14332994 A JP14332994 A JP 14332994A JP H0816274 A JPH0816274 A JP H0816274A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillator
- sine wave
- clock
- unnecessary radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 本発明はクロックの高調波レベルを低減する
と共にクロック波形の鈍りを抑えることを目的とする。 【構成】 電源（１）より出力された所定電圧にノイズ
ジェネレータ（３）を用いてノイズを重畳させた電圧を
発振器（２）の駆動電圧として供給する。
と共にクロック波形の鈍りを抑えることを目的とする。 【構成】 電源（１）より出力された所定電圧にノイズ
ジェネレータ（３）を用いてノイズを重畳させた電圧を
発振器（２）の駆動電圧として供給する。
Description
【０００１】
【産業上の利用分野】本発明は電子機器の不要輻射低減
方法及びその回路に関する。
方法及びその回路に関する。
【０００２】
【従来の技術】一般に、電子機器においては基本クロッ
クとして方形波が使用され、この方形波が信号線を介し
てデジタル回路に与えられる。ところが、方形波は基本
波に対して高調波成分を多く含み、この高調波が不要輻
射波となり他の信号線や他の機器に影響を与えて回路を
誤動作させるという問題があった。
クとして方形波が使用され、この方形波が信号線を介し
てデジタル回路に与えられる。ところが、方形波は基本
波に対して高調波成分を多く含み、この高調波が不要輻
射波となり他の信号線や他の機器に影響を与えて回路を
誤動作させるという問題があった。
【０００３】このため、例えば米国におけるＦＣＣ規格
のように各国毎に上記不要輻射のレベルに制限を設けて
いる。
のように各国毎に上記不要輻射のレベルに制限を設けて
いる。
【０００４】この種不要輻射対策としては、従来よりロ
ーパスフィルタもしくはＥＭＩフィルタ等を信号線上に
介装させる方法が一般的であった（例えば、実開平４−
８８１０６号公報参照）。
ーパスフィルタもしくはＥＭＩフィルタ等を信号線上に
介装させる方法が一般的であった（例えば、実開平４−
８８１０６号公報参照）。
【０００５】
【発明が解決しようとする課題】然るに上記従来方法で
は、クロック波形が鈍ってしまい（立上がり、立下がり
が緩やかになる）、機器が正常に動作しなくなる場合が
あり、不要輻射対策と機器の安定動作との兼ね合いが非
常に難しかった。
は、クロック波形が鈍ってしまい（立上がり、立下がり
が緩やかになる）、機器が正常に動作しなくなる場合が
あり、不要輻射対策と機器の安定動作との兼ね合いが非
常に難しかった。
【０００６】
【課題を解決するための手段】本発明は上記課題に鑑み
てなされたもので、その特徴はデジタル回路に供給する
クロックにジッタを強制的に付加することにある。
てなされたもので、その特徴はデジタル回路に供給する
クロックにジッタを強制的に付加することにある。
【０００７】また、他の特徴は、上記クロックにジッタ
を付加するために上記クロックを発生する回路に対する
駆動電圧にノイズを重畳させることにある。
を付加するために上記クロックを発生する回路に対する
駆動電圧にノイズを重畳させることにある。
【０００８】また、他の特徴は、上記クロックを周波数
変調することにある。
変調することにある。
【０００９】
【作用】本発明によれば高調波のレベルを低減できる。
【００１０】
【実施例】図１は本発明に基づく第１の実施例を示す回
路図であり、（１）は所定の直流駆動電圧を出力する電
源、（２）は発振器であり、該発振器は供給される駆動
電圧値に従って出力クロックの周波数が変化する。
（３）はノイズジェネレータであり、該ジェネレータは
電源（１）より出力された所定の直流駆動電圧にノイズ
成分を重畳させたものを上記発振器（２）の駆動電圧と
して供給する。
路図であり、（１）は所定の直流駆動電圧を出力する電
源、（２）は発振器であり、該発振器は供給される駆動
電圧値に従って出力クロックの周波数が変化する。
（３）はノイズジェネレータであり、該ジェネレータは
電源（１）より出力された所定の直流駆動電圧にノイズ
成分を重畳させたものを上記発振器（２）の駆動電圧と
して供給する。
【００１１】上記ノイズジェネレータ（３）は、電源
（１）と発振器（２）との間に直列に接続されたＮＰＮ
型のスイッチングトランジスタ（４）と、直流成分カッ
ト用のコンデンサ（５）を介して上記トランジスタ
（４）のベースに接続された正弦波発生回路（６）とを
備える。
（１）と発振器（２）との間に直列に接続されたＮＰＮ
型のスイッチングトランジスタ（４）と、直流成分カッ
ト用のコンデンサ（５）を介して上記トランジスタ
（４）のベースに接続された正弦波発生回路（６）とを
備える。
【００１２】上記ノイズジェネレータ（３）を介さず電
源（１）より発振器（２）に直接駆動電圧を供給する場
合には、上記発振器（２）に印加される駆動電圧は図２
に破線で示す如く一定となるため、発振器（２）から出
力されるクロックの周波数も略一定となる。
源（１）より発振器（２）に直接駆動電圧を供給する場
合には、上記発振器（２）に印加される駆動電圧は図２
に破線で示す如く一定となるため、発振器（２）から出
力されるクロックの周波数も略一定となる。
【００１３】一方、ノイズジェネレータ（３）を介する
と、上記正弦波発生回路（６）より出力される正弦波に
従ってトランジスタ（４）の導通が制御され、その結
果、発振器（２）には図２中実線で示すような不安定な
電圧が供給される。従って、発振器（２）からの出力ク
ロックの周波数もジッタ成分が増え不安定となる。
と、上記正弦波発生回路（６）より出力される正弦波に
従ってトランジスタ（４）の導通が制御され、その結
果、発振器（２）には図２中実線で示すような不安定な
電圧が供給される。従って、発振器（２）からの出力ク
ロックの周波数もジッタ成分が増え不安定となる。
【００１４】図３はクロックの周波数とそのレベルとを
示す図であり、ノイズジェネレータ（３）を介さずに一
定の駆動電圧が供給された際の発振器（２）の出力クロ
ックのレベルは図中実線ａで示す如く基本周波数ｆにピ
ークを持つ急崚な特性を示す。一方、ノイズジェネレー
タ（３）を介して駆動電圧を不安定とした際の発振器
（２）の出力クロックのレベルは図３中実線ｂで示す如
く、ピークレベルが消え広い周波数帯域において低いレ
ベルでの広がりを示す。
示す図であり、ノイズジェネレータ（３）を介さずに一
定の駆動電圧が供給された際の発振器（２）の出力クロ
ックのレベルは図中実線ａで示す如く基本周波数ｆにピ
ークを持つ急崚な特性を示す。一方、ノイズジェネレー
タ（３）を介して駆動電圧を不安定とした際の発振器
（２）の出力クロックのレベルは図３中実線ｂで示す如
く、ピークレベルが消え広い周波数帯域において低いレ
ベルでの広がりを示す。
【００１５】このような特性は高調波においてより顕著
になるため、高調波の出力レベルを効果的に低減でき
る。
になるため、高調波の出力レベルを効果的に低減でき
る。
【００１６】尚、ノイズ重畳により出力クロックに発生
するジッタ成分は上記クロックが供給されるデジタル回
路の許容範囲とする必要があり、この許容範囲は通常数
％であるが、その範囲内でジッタ成分が付加されると高
調波のレベルは最大数１０％まで低減できる。
するジッタ成分は上記クロックが供給されるデジタル回
路の許容範囲とする必要があり、この許容範囲は通常数
％であるが、その範囲内でジッタ成分が付加されると高
調波のレベルは最大数１０％まで低減できる。
【００１７】図４は本発明の第２実施例を示す回路図で
あり、第１実施例の相違点は、第１実施例では発振器
（２）の駆動電圧にノイズを重畳させることにより発振
器（２）からの出力時点で既にクロックにジッタを付加
されるように構成したのに対し、第２実施例では発振器
（２）から出力されたクロックに別途ジッタを付加する
ようにしている。
あり、第１実施例の相違点は、第１実施例では発振器
（２）の駆動電圧にノイズを重畳させることにより発振
器（２）からの出力時点で既にクロックにジッタを付加
されるように構成したのに対し、第２実施例では発振器
（２）から出力されたクロックに別途ジッタを付加する
ようにしている。
【００１８】具体的には、電源（１）より供給される所
定の直流駆動電圧に基づいて発振器（２）より出力され
るクロックを周波数変調回路（７）にて周波数変調をか
けることによりクロックにジッタ成分を付加するもので
ある。
定の直流駆動電圧に基づいて発振器（２）より出力され
るクロックを周波数変調回路（７）にて周波数変調をか
けることによりクロックにジッタ成分を付加するもので
ある。
【００１９】上記周波数変調回路（７）は、正入力が発
振器（２）の出力端に接続された高速コンパレータ
（８）と、該コンパレータ（８）の負入力にリファレン
ス電圧を供給するリファレンス電源（９）と、上記リフ
ァレンス電圧値を変動させるために直流カット用コンデ
ンサ（１０）を介して上記コンパレータ（８）の正入力
に接続された正弦波発生回路（１１）とからなる。
振器（２）の出力端に接続された高速コンパレータ
（８）と、該コンパレータ（８）の負入力にリファレン
ス電圧を供給するリファレンス電源（９）と、上記リフ
ァレンス電圧値を変動させるために直流カット用コンデ
ンサ（１０）を介して上記コンパレータ（８）の正入力
に接続された正弦波発生回路（１１）とからなる。
【００２０】この周波数変調回路（８）では、その負入
力には正弦波発生回路（１１）より出力される正弦波に
より周期的に変動するリファレンス電圧が供給されるこ
ととなるので、上記回路（８）より出力されるクロック
の周波数も変動し、ジッタ成分を含むこととなる。従っ
て、第１実施例と同様に高調波成分のレベルを低減でき
る。
力には正弦波発生回路（１１）より出力される正弦波に
より周期的に変動するリファレンス電圧が供給されるこ
ととなるので、上記回路（８）より出力されるクロック
の周波数も変動し、ジッタ成分を含むこととなる。従っ
て、第１実施例と同様に高調波成分のレベルを低減でき
る。
【００２１】尚、上記第１、第２実施例の正弦波発生回
路（６）（１１）より出力される正弦波の周波数は発振
器（２）より出力されるクロックの基本周波数ｆより異
なることが好ましい。なぜならば、上記周波数が一致す
ると、両信号が同期しジッタ成分の付加が不可能となる
ためである。
路（６）（１１）より出力される正弦波の周波数は発振
器（２）より出力されるクロックの基本周波数ｆより異
なることが好ましい。なぜならば、上記周波数が一致す
ると、両信号が同期しジッタ成分の付加が不可能となる
ためである。
【００２２】また、上記両実施例では正弦波発生回路
（６）（１１）を別途設けたが、例えば図５及び図６に
示す如き周知のフィルタ回路（１２）（１３）を用いる
ことにより、電子機器内で利用されるクロックから正弦
波を作成することもできる。
（６）（１１）を別途設けたが、例えば図５及び図６に
示す如き周知のフィルタ回路（１２）（１３）を用いる
ことにより、電子機器内で利用されるクロックから正弦
波を作成することもできる。
【００２３】
【発明の効果】本発明によれば、発振器から出力される
クロックにジッタ成分を付加することにより高調波レベ
ルを低減できるので、上記クロック波形の鈍りは生じず
不要輻射対策と機器の安定動作を両立できる。
クロックにジッタ成分を付加することにより高調波レベ
ルを低減できるので、上記クロック波形の鈍りは生じず
不要輻射対策と機器の安定動作を両立できる。
【図１】本発明の第１実施例を示す回路図である。
【図２】第１実施例の発振器（２）へ供給される駆動電
圧特性を示す図である。
圧特性を示す図である。
【図３】本発明によるクロックの周波数とレベルとの関
係を示す図である。
係を示す図である。
【図４】本発明の第２実施例を示す回路図である。
【図５】正弦波発生回路の一例を示す回路図である。
【図６】正弦波発生回路の一例を示す回路図である。
１ 電源 ２ 発振器 ３ ノイズジェネレータ ４ スイッチングトランジスタ ６ 正弦波発生回路 ７ 周波数変調回路 ８ コンパレータ ９ リファレンス電源 １１ 正弦波発生回路 １２ フィルタ回路 １３ フィルタ回路
Claims (7)
- 【請求項１】 発振器の駆動電圧にノイズを付加するこ
とを特徴とする電子機器の不要輻射低減方法。 - 【請求項２】 発振器より出力されたクロックを周波数
変調することを特徴とする電子機器の不要輻射低減方
法。 - 【請求項３】 クロックを発生する発振器と、該発振器
に駆動電圧を供給する電源と、該電源より上記発振器に
供給される駆動電圧にノイズを付加する手段とを備えた
ことを特徴とする電子機器の不要輻射低減回路。 - 【請求項４】 請求項３の上記ノイズ付加手段は、正弦
波発生回路と、上記駆動電圧の供給線路上に配され、上
記正弦波発生回路より発生される正弦波によりオンオフ
されるスイッチング回路とを備えたことを特徴とする電
子機器の不要輻射低減回路。 - 【請求項５】 デジタル回路に供給するクロックを発生
する発振器と、上記デジタル回路の許容ジッタ範囲内で
上記クロックを周波数変調する手段とを備えたことを特
徴とする電子機器の不要輻射低減回路。 - 【請求項６】 請求項５の周波数変調手段は、正弦波発
生回路と、該回路より出力される正弦波により電圧値が
変動されるリファレンス電圧が一方の入力に供給され、
他方の入力には上記発振器より出力されたクロックが供
給される高速コンパレータとを備えたことを特徴とする
電子機器の不要輻射低減回路。 - 【請求項７】 請求項４及び６の正弦波発生回路は方形
波を正弦波に変換し出力することを特徴とする電子機器
の不要輻射低減回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143329A JPH0816274A (ja) | 1994-06-24 | 1994-06-24 | 電子機器の不要輻射低減方法及びその回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6143329A JPH0816274A (ja) | 1994-06-24 | 1994-06-24 | 電子機器の不要輻射低減方法及びその回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0816274A true JPH0816274A (ja) | 1996-01-19 |
Family
ID=15336255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6143329A Pending JPH0816274A (ja) | 1994-06-24 | 1994-06-24 | 電子機器の不要輻射低減方法及びその回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816274A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002140130A (ja) * | 2000-08-03 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 |
| JP2003527663A (ja) * | 1999-09-01 | 2003-09-16 | レックスマーク・インターナショナル・インコーポレーテツド | スペクトル拡散クロック発生器を自動的に補正する方法と装置 |
-
1994
- 1994-06-24 JP JP6143329A patent/JPH0816274A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003527663A (ja) * | 1999-09-01 | 2003-09-16 | レックスマーク・インターナショナル・インコーポレーテツド | スペクトル拡散クロック発生器を自動的に補正する方法と装置 |
| JP2002140130A (ja) * | 2000-08-03 | 2002-05-17 | Internatl Business Mach Corp <Ibm> | スペクトル拡散クロック・システムにおけるクロック変調と電源変調の同期を取る方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100367540B1 (ko) | 클락출력신호발생용클락회로,클락신호발생방법,및이를위한전자장치 | |
| US5872807A (en) | Spread spectrum clock generator and associated method | |
| US6643317B1 (en) | Digital spread spectrum circuit | |
| US5426392A (en) | Spread clock source for reducing electromagnetic interference generated by digital circuits | |
| US7050478B1 (en) | Apparatus and method for synchronizing clock modulation with power supply modulation in a spread spectrum clock system | |
| US5739658A (en) | Noise dithering system for transistor switched devices | |
| JPH0816274A (ja) | 電子機器の不要輻射低減方法及びその回路 | |
| US20030058021A1 (en) | Power-off protection device | |
| US6784625B1 (en) | EMI reduction of voltage inverters by way of controlled randomized modulation of oscillating signals | |
| US5847622A (en) | Quadrature phase shift keying modulating apparatus | |
| US7417511B2 (en) | Modulation circuit with integrated microelectro-mechanical system (MEMS) components | |
| US6882197B2 (en) | Method for generating an output clock-pulse and a corresponding clock-pulse generation circuit | |
| JP2007158466A (ja) | スペクトラム拡散クロック発生回路 | |
| JP2002246900A (ja) | クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器 | |
| JPH06196940A (ja) | パルス幅変調増幅回路 | |
| US6654899B2 (en) | Tracking bin split technique | |
| US6897687B2 (en) | Method and apparatus for reconfigurable frequency generation | |
| GB2326036A (en) | A pulse-width-modulated clock generator producing reduced EMI | |
| US5694091A (en) | Circuit arrangement to double the clock frequency for a data transmission system | |
| US6665368B2 (en) | Apparatus and method for increasing the maximum input frequency of a frequency divider | |
| US8054053B2 (en) | Audio apparatus, switching power supply, and switching control method | |
| KR100258092B1 (ko) | 전송 장치에서의 전자파 발생을 억제하는 시스템 클럭 발생방법및 시스템 클럭 발생 회로 | |
| JP2001282378A (ja) | クロック周波数の高調波スペクトラム拡散回路 | |
| JPH04190409A (ja) | クロック発生装置 | |
| JPH03255510A (ja) | クロック回路 |