JP4328376B2 - 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体 - Google Patents

周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体 Download PDF

Info

Publication number
JP4328376B2
JP4328376B2 JP2008124176A JP2008124176A JP4328376B2 JP 4328376 B2 JP4328376 B2 JP 4328376B2 JP 2008124176 A JP2008124176 A JP 2008124176A JP 2008124176 A JP2008124176 A JP 2008124176A JP 4328376 B2 JP4328376 B2 JP 4328376B2
Authority
JP
Japan
Prior art keywords
frequency
variable oscillator
output signal
operating state
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2008124176A
Other languages
English (en)
Other versions
JP2008206198A (ja
Inventor
モルテン ダンガード、
ウィリアム ジェイ． ドミノ、
ラウル マゴーン、
アリオシャ シー． モルナー、
ジェフ ザチャン、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Skyworks Solutions Inc
Original Assignee
Skyworks Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skyworks Solutions Inc filed Critical Skyworks Solutions Inc
Publication of JP2008206198A publication Critical patent/JP2008206198A/ja
Application granted granted Critical
Publication of JP4328376B2 publication Critical patent/JP4328376B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/025—Varying the frequency of the oscillations by electronic means the means being an electronic switch for switching in or out oscillator elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0275—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents
    • H03B2201/0283—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents the means functioning digitally
    • H03B2201/0291—Varying the frequency of the oscillations by electronic means the means delivering several selected voltages or currents the means functioning digitally and being controlled by a processing device, e.g. a microprocessor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J2200/00—Indexing scheme relating to tuning resonant circuits and selecting resonant circuits
    • H03J2200/10—Tuning of a resonator by means of digitally controlled capacitor bank

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

本発明は一般に周波数合成器に関するものであり、特に、発振器の周波数と振幅の制御方法と制御システムに関する。
周波数合成器は、通常、無線周波数通信システムのような多数のタイプの通信システムや通信技術で利用されている通信トランシーバーに用いられている。一般的に、このような周波数合成器は、電圧制御発振器（ＶＣＯ）の出力信号の周波数を正確に制御するため、位相同期ループを用いている。周波数合成器は、通常、ＶＣＯと、ローパスフィルターと、位相同期ループとを有する。ＶＣＯは特別な周波数を有する出力信号を生成する。位相同期ループ中の位相検波器は、出力信号を受信し、その出力信号と参照周波数を比較する。その出力信号と参照周波数との比較に基づいて、位相同期ループは、ローパスフィルターおよびＶＣＯに供給される制御信号を生成する。その制御信号は、可変容量によって受信され、ＶＣＯ中の半導体ダイオード（varactor）によって参照される。この制御信号は、可変容量を調整し、それによってＶＣＯの出力信号の周波数を変更することを調整する。
一般に、このような周波数合成器は、出力信号の周波数帯域が限られたところにおいて効果的である。しかしながら、ＶＣＯの出力信号の周波数帯域が、広周波数帯域を超えて変化させることを必要とする状況において、このような周波数合成器は非常に問題が多い。例えば、周波数合成器が、広帯域無線通信システムや広帯域有線通信システムで利用される場合、またはマルチバンドデバイスやマルチモードデバイスで利用される場合には、半導体ダイオードの制限された同調帯域は、効果的なＶＣＯの同調を妨げ、その結果として、効果的なチャンネル選択を妨げる。広周波数帯域を超えて変化させるために、大規模な製造プロセス変化、温度変化または他の変化が可変発振器の出力を必要とする状況においても、半導体ダイオードの制限された同調帯域は問題が多い。加えて、それらが位相同期ループからの制御線上における混信とノイズに特に影響されやすいという事実のために、広同調帯域を有する半導体ダイオードは問題が多い。さらに、広同調半導体ダイオードの非線形的な特徴は、周波数合成器中のループフィルターの設計において問題が多い。このように、これら欠陥や不適切に対処する産業上の必要性がある。
本発明は、周波数合成器中の可変発振器の出力信号の周波数制御のためのシステムを提供するものである。本発明は、可変発振器と周波数制御回路を有する周波数合成回路を提供するものである。この可変発振器は、予め定められた周波数を有する出力信号を発生するように構成されるものである。この可変発振器は、また、周波数制御回路によって制御される複数の動作状態と共に構成されるものである。可変発振器の動作状態のそれぞれは、可変発振器の出力信号ための別個の周波数を決定する。その周波数制御回路は、可変発振器の出力信号を受信し、予め定められた周波数に最も近い出力信号のための別個の周波数を決定する。また、周波数制御回路は、予め定められた周波数に最も近い別個の周波数に対応する動作状態へ可変発振器を移行するように構成される可変発振器に、制御信号を供給する。
また、本発明は、関連した動作方法とコンピュータで読み取り可能な記録媒体を提供するものである。本発明の他のシステム、方法、特徴および優れた点は、以下の図および詳細な説明を検討することにより、当業者に明らかになるであろう。このような付加されたシステム、方法、特徴および優れた点の全てが、この説明の中に含まれ、本発明の範囲内であり、添付の請求の範囲によって保護される。
図１に、実施されるであろう本発明のシステムおよび方法に係る周波数合成器１１２を含む通信装置１００のブロック図を示す。通信装置１００は、多数の通信システム、例えば、無線通信システム、光ファイバー通信システム、他の公知または未来の広帯域通信システム、あるいは他のタイプの通信システムのいずれかと通信するために使用されるものである。通信装置１００が無線装置である場合には、通信装置１００は、下記の複数の技術に基づいた複数の無線通信システムと通信可能である。Analog advanced mobile phone service(AMPS)、 global system for mobile communications(GSM)、 digital advanced mobile phone service(D-AMPS)、 Japanese mobile communication systems(MCS)、 Scandinavian Nordic mobile telephone (system)(NMT)、 British total access communication system(TACS) 。加えて、例えば、CDMA2000を含む符号分割多重接続(CDMA)、時分割多元接続(TDMA)、wideband CDMA(W-CDMA)、personal communication networks(PCN)、Integrated Dispatch Enhanced Networks(iDEN)、personal communications service(PCS)、cellular digital packet data(CDPD)、general packet radio service(GPRS)、wireless access protocol(WAP)、specialized mobile radio(SMR)、第２世代システム、第３世代システム、または以前あった類似のシステム、または後継のシステム、音声および／またはデータ通信をサポートする他の無線通信システムといった様々な変調方式やアクセス方式が利用される。また、通信装置１００は、多重無線通信システムで通信可能なマルチバンド通信装置である。
通信装置１００は、アンテナ１０２、デュプレックスフィルター１０４、低ノイズ増幅器１０６、バンドパスフィルター１０８、受信ミキサー１１０、周波数合成器１１２、演算装置１１４、送信ミキサー１１６、バンドパスフィルター１１８、パワーアンプ１２０、スピーカー１２２、およびマイクロフォン１２４を含む。産業上利用可能な演算装置の例としては、限定するものではないが、ARM7プロセッサーまたはARM9プロセッサーといったARMプロセッサー、LSI Logic社が提供するZSPコア、またはDSP Group社が提供するTeakプロセッサーがある。本技術で知られているように、通信装置１００は、複数の構成要素を含むことがある。例えば、通信装置１００は、ランダムアクセスメモリ(RAM)、フラッシュメモリ、不揮発ＲＡＭ(NVRAM)、または他に良く知られた形式の記憶装置といった記憶モジュールを含むことがある。また、通信装置１００は、例えば、携帯電話、個人用携帯情報端末(PDA)、ページャー、または他の好適な機能単位のような、様々なタイプの通信装置によって実現される複数の機能を実行するためのユーザーインターフェースを含むことがある。
動作時においては、通信装置１００は、アンテナ１０２を介して通信システムと、例えば、無線周波信号といった広帯域信号を送受信する。通信システムから通信装置１００への受信時において、アンテナ１０２を介して受信された広帯域信号はデュプレックスフィルター１０４へ伝達される。デュプレックスフィルター１０４は通信システムから信号を受信し、結線１２６を介して増幅器１０６に信号を伝達する。増幅器１０６は、結線１２８を介してバンドパスフィルター１０８へ増幅された信号を供給する。バンドパスフィルター１０８は、通信装置１００が通信を行うその通信システムに伴った周波数帯域の範囲内の周波数を、結線１３０を介してミキサー１１０へ伝える。この帯域の外の周波数は、減衰される。
ミキサー１１０は、結線１３２を介して周波数合成器１１２から信号を受信し、結線１３０を介して受信した信号とその信号を合成し、結線１３４を介して演算装置１１４へ信号を供給する。演算装置１１４は、結線１３４を介して受信した信号を処理し、その信号が音声信号である場合は、スピーカー１２２へ処理結果の信号を供給する。他の実施形態では、通信装置１００がデータ通信をサポートする場合、演算装置１１４は、例えば、液晶ディスプレイや他の表示装置といったユーザーインターフェースにデータ信号を供給する場合がある。
演算装置１１４は、図１に信号素子として記載されているが、本技術で知られているように、演算装置１１４は、例えば、ベースバンド処理装置、アナログ集積回路（IAIC）、集積回路（IC）、および電源制御回路を含む場合がある。ベースバンド処理装置は、全ての通信とユーザーインターフェースの機能を制御する。ベースバンド処理装置は、シングルダイ上に構成され、128-pin thin quad flat pack(TQFP)、または168-pin 12x12mm chip array ball grid array(CABGA)といった複数の方法で収容されることがある。このIAICは、通信装置１００によって必要とされる全ての信号変換機能を行う。
また、このIAICは、ベースバンド処理装置と通信装置１００の他の構成要素との間で全てのタイミングとインターフェースを制御する高集積混成信号装置である場合がある。IAICは、例えば、100-pin TQFP、または100-pin 10x10mm CABGAに収容される場合がある。このPMICは、全ての電力供給機能を実行する。また、PMICは、加入者識別モジュール（SIM）をサポートし、プログラマブルスイッチングレギュレーターとして用いられることによって、このPMICは、バッテリーの化学反応に影響されないであろう。このPMICは、例えば、48-pin TQFPに収容される場合がある。
通信装置１００から通信システムへの伝送方向において、マイクロフォン１２４から発生する音声信号は、演算装置１１４によって処理され、結線１３６を介してミキサー１１６へ供給される。上記のように、通信装置１００は、演算装置１１４がデータ信号を処理し、ミキサー１１６へ処理結果の信号を供給する場合において、データ通信をサポートすることがある。ミキサー１１６は、結線１３８を介して周波数合成器１１２から信号を受信し、当該信号と結線１３６を介して演算装置１１４から受信した信号とを混合し、結線１４０を介してバンドパスフィルター１１８へ信号を供給する。バンドパスフィルター１０８と同様に、フィルター１１８は、通信装置１００が通信を行うその通信システムに伴った周波数帯域の範囲内の周波数を、結線１４２を介して増幅器１２０へ伝える。この帯域の外側の周波数は、減衰される。増幅された信号は、結線１４４を介してデュプレックスフィルター１０４へ供給され、アンテナ１０２を介して通信システムへ供給される。
周波数制御回路
図２に、図１の周波数合成器１１２の多数の実施形態のうち１つのブロック図を示す。周波数合成器１１２は、可変発振器２０２、ローパスフィルター２０４、位相同期ループ２０６、周波数制御回路２０８、Ｒディバイダー回路２１０、およびシリアルポート２１２を有する。
周波数合成器１１２は、ハードウェア、ソフトウェア、ファームウェア、またはその組み合わせによって実現されることがある。所定の実施形態においては、周波数合成器１１２は、メモリーに格納され、演算装置または他の好適な命令実行システムによって実行されるソフトウェアまたはファームウェアによって実現されてもよい。ハードウェアによって実現される場合には、他の所定の実施形態としては、周波数合成器１１２は、本技術において知られている下記技術のいずれか、または組み合わせで実現されてもよい。データ信号に従って論理演算機能を行うロジックゲートを有するディスクリート論理回路、専用の組み合わせロジックゲートを有する特定用途用集積回路（ASIC）、プログラマブルゲートアレイ（PGA）、フィールドプログラマブルゲートアレイ（FPGA）等。
可変発振器２０２は、電圧制御発振器（VCO）であってもよい。別の実施形態としては、可変発振器２０２は、様々な対応の発振器であって、電圧制御型である必要はない。以下に詳細に述べるが、周波数合成器１１２の重要な側面は、可変発振器２０２が、複数の動作状態を有するように構成されることであり、可変発振器２０２の動作状態が、位相同期ループ２０６および周波数制御回路２０８から受信した制御信号に即応することである。複数の動作状態のそれぞれは、可変発振器２０２の出力信号のための別個の周波数に対応するものである。
位相同期ループ２０６は、参照することによりその全体が本書に組み込まれているBezhad Razaviによって１９９６年に「Monolothic Phase-Locked Loops and Clock Recovery Circuits, IEEEプレス」に記載されたもののような、本技術において知られている一般的な位相同期ループであってもよい。例えば、以下に示すように、位相同期ループ２０６は、位相ディテクターと複数のチャージポンプ（charge pump）、または電源(current source)を含むこととしてもよい。
周波数合成器１１２の動作時において、可変発振器２０２は、結線２１４上に出力信号を生成する。上述したように、可変発振器２０２の出力信号は、結線１３２を介してミキサー１１０に供給され、結線１３８を介してミキサー１１６に供給される（図１）。可変発振器２０２の出力信号の周波数は、周波数制御回路２０８と位相同期ループ２０６によって制御される。周波数合成器１１２の所定の実施形態において、可変発振器２０２の出力信号の周波数は、最初に周波数制御回路２０８によって制御され、次に、位相同期ループ２０６によって制御される。
上述の通り、可変発振器２０２は、複数の動作状態を有するために構成され、動作状態の各々は、可変発振器の出力信号のための別個の周波数に対応する。可変発振器２０２の出力信号の周波数は、可変発振器２０２の動作状態を移行することによって制御され、それによって出力信号のための対応する別個の周波数に移行する。
図３は、可変発振器２０２の出力信号の周波数を制御するため図２の周波数制御回路２０８の多数の実施形態の１つの構成と動作を示すフローチャート３００である。ブロック３０２においては、周波数制御回路２０８は、可変発振器２０２の出力信号のための予め定められた周波数、または参照周波数に伴う情報を受信する。予め定められた周波数に伴う情報は、Ｒディバイダー回路２１０から結線２１８上に供給される信号として、受信される。Ｒディバイダー回路２１０は、結線２２０で受信したシステムクロック信号に基づいて、可変発振器２０２の出力周波数のための予め定められた周波数に伴った情報を生成してもよい。別の実施形態では、周波数制御回路２０８は、結線２２２、２２４を通じてシリアルポート２１２から予め定められた周波数に伴った情報を受信してもよい。
ブロック３０４においては、周波数制御回路２０８は、可変発振器２０２の複数の動作状態に関連する複数の別個の周波数のうちいずれが予め定められた周波数に最も近いか決定する。周波数制御回路２０８は、結線２１４および２１６を通じて可変発振器２０２の出力信号を受信する。ブロック３０６においては、周波数制御回路２０８は、予め定められた周波数に最も近い別個の周波数に対応する動作状態に、可変発振器２０２の出力信号の周波数を移行するように構成される制御信号を生成する。周波数制御回路２０８は、結線２２６を通じて可変発振器２０２に制御信号を供給する。ブロック３０８においては、周波数制御回路２０８からの制御信号に応答して、可変発振器２０２は、予め定められた周波数に最も近い別個の周波数に対応した動作状態へ移行される。
可変発振器２０２の出力信号の周波数が、予め定められた周波数に最も近い別個の周波数に対応する動作状態へ移行された後に、可変発振器２０２の出力信号の周波数は、位相同期ループ２０６によってさらに制御されてもよい。このように、周波数制御回路２０８は、予め定められた周波数のあまり正確でない、しかし、例えば位相同期ループ２０６より高速に、周波数の広い帯域を超えて、近似を行う。そして、位相同期ループ２０６は、予め定められた周波数のより高精度の正確な近似を行うために利用される。
周波数制御回路２０８は、例えば、結線２３０を通じて供給されるスイッチ制御信号に応答するスイッチ２２８を係合して、位相同期ループ２０６に可変発振器２０２の出力信号の周波数の制御開始を許可する。スイッチ２２８とスイッチ制御信号は、位相同期ループ２０６が可変発振器２０２を制御する時は、スイッチ２２８は結線２３３と結線２４０を接続し、周波数制御回路２０８が可変発振器２０２を制御する時は、スイッチ２２８は接続先２４０と結線２３１とを接続するように構成される。さらに、周波数制御回路２０８が係合されているとき、制御信号は、結線２３１を通じてローパスフィルター供給されてもよい。結線２３１上の制御信号は、可変発振器２０２の周波数を制御している間、位相同期ループ２０６によって係合される可変発振器２０２内の制御メカニズムを解放するように構成されてもよい。例えば、可変発振器２０２が可変キャパシターを通じて位相同期ループ２０６によって電圧制御されているところでは、周波数制御回路２０８は、周波数制御回路２０８が係合されている間、可変キャパシターが一定値を保ち続けるために、結線２３１を通じて一定の電圧を供給するために構成される。
周波数制御回路２０８によって係合されている時、位相同期ループ２０６は、本技術で知られているように、また、Bezhad Razaviによって「Monolothic Phase-Locked Loops and Recovery Circuits」に記載されているように、可変発振器２０２の出力信号の周波数を制御する。例えば、位相同期ループ２０６は、結線２３８を通じて参照周波数と結線２３２を通じて可変発振器２０２の出力信号とを受信する。その出力信号と参照周波数に基づいて、位相同期ループ２０６は、制御信号を生成し、結線２４０を通じてローパスフィルター２０４へその制御信号を供給する。フィルターされた制御信号は、結線２４２を通じて可変発振器２０２へ供給される。結線２４２を通じての制御信号に応答して、可変発振器２０２内の可変キャパシター（図２に図示せず）は、係合される。制御信号と可変キャパシターは、結線２１４を通じて可変発振器２０２の出力信号の周波数を制御するように構成される。
周波数合成器１１２のための多数の実施形態があると解されるべきである。例えば、可変発振器２０２の出力信号の周波数は、最初に周波数制御回路２０８によって制御され、次に、位相同期ループ２０６によって制御されてもよい。しかしながら、周波数合成器１１２の他の実施形態では、可変発振器２０２の出力信号の周波数は、最初に位相同期ループ２０６によって制御され、次に、周波数制御回路２０８によって制御されてもよい。さらに周波数合成器１１２の他の実施形態では、可変発振器２０２の出力信号の周波数は、完全に周波数制御回路２０８によって制御されてもよい。
図４に、周波数制御回路２０８によって制御される出力信号のための別個の周波数に対応し、複数の動作状態を実現するための、可変発振器２０２の多数ある実施形態のうちの１つのブロック図を示す。可変発振器２０２は、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８を含む。インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８は、図４に示すように、並列接続される。しかしながら、当業者によって知られているように、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８の様々な他の構成がある。例えば、インダクター４００、可変キャパシター４０２、スイッチ制御されるキャパシター４０４、４０６、および４０８は、直列に接続され、または直列接続と並列接続の複数の組み合わせで接続されてもよい。さらに、複数の動作状態を実現するために、当業者は、可変発振器２０２を構成する他の複数の方法があることを知るであろう。上述の通り、周波数合成器１１２の重要な側面は、可変発振器２０２が複数の動作状態を有して構成されることであり、複数の動作状態のそれぞれは可変発振器２０２の出力信号のための別個の周波数に対応し、可変発振器２０２の動作状態が、位相同期ループ２０６および周波数制御回路２０８から受信する制御信号に反応することである。
スイッチ制御されるキャパシター４０４、４０６、および４０８は、結線２２６を通じて周波数制御回路２０８から制御信号を受信する。周波数制御回路２０８からの制御信号に応答して、スイッチ制御されるキャパシター４０４、４０６、および４０８は、複数の動作状態の１つに対応する予め定められた方法で、係合または解放される。周波数合成器１１２の複数の実施形態の１つとして、スイッチ制御されるキャパシターの数は、可変発振器２０２の出力信号のために対応する周波数と動作状態の数を決定する。例えば、仮に３つのスイッチ制御されるキャパシターがあるとすると、可変発振器２０２は８つ（2３＝8）の動作状態を有する。スイッチ制御されるキャパシターのそれぞれが係合または解放されるので、スイッチ制御されるキャパシターのための８つの可能なバイナリ構成があり、各構成は可変発振器２０２の出力信号のための別個の周波数を生じるものである。式１および式２に示されているように、可変発振器２０２の出力信号のための別個の周波数のそれぞれは、fcoが可変発振器２０２の出力信号の周波数である場合において、インダクター４００（L）、可変キャパシター４０２（Cvar）、スイッチ制御されるキャパシター４０４（C0）、４０６（C1）、および４０８（Cn）の値の組み合わせと２値の重み付け係数ｂ0、b1、およびbnとの関数として定義される。
Figure 0004328376
Figure 0004328376
式２において、スイッチ制御されるキャパシター４０４、４０６、および４０８は、２値の重み付けがされている。例えば、３ビットデジタルシステムにおいて、スイッチ制御されるキャパシター４０４、４０６、および４０８は、以下に示すように重み付けされてもよい。C0＝C，C1=2C，およびCn=8C
また、スイッチ制御されるキャパシターの数は、周波数制御回路２０８と可変発振器２０２との間に必要とされる制御線の数を決定する。例えば、係合または解放されるために、３つのスイッチ制御されるキャパシターがあるとすると、周波数制御回路２０８は、３つの制御線（それぞれのスイッチ制御されるキャパシターに対して１つの制御線）を使用する。例えば、図３および図４を参照すると、ブロック３０４において、周波数回路２０８は、３ビットシステムにおいて、スイッチ制御されるキャパシター４０４が係合され、スイッチ制御されるキャパシター４０６が解放され、スイッチ制御されるキャパシター４０８が係合される場合において、予め定められた周波数に最も近い可変発振器２０２の出力信号の周波数を決定する。従って、ブロック３０６においては、周波数制御回路２０８は、３つの制御信号を生成する。スイッチ制御されるキャパシター４０４に対応する第１の制御信号４１０は、スイッチ制御されるキャパシター４０４を係合するために形成される。スイッチ制御されるキャパシター４０６に対応する第２の制御信号４１２は、スイッチ制御されるキャパシター４０６を解放するために形成される。スイッチ制御されるキャパシター４０８に対応する第３の制御信号４１４は、スイッチ制御されるキャパシター４０８を係合するために形成される。これらの制御信号に応答して、ブロック３０８において、スイッチ制御されるキャパシター４０４、４０６、および４０８は、それぞれ係合、解放、および係合される。この構成は、可変発振器２０２を予め定められた周波数に最も近い別個の周波数に対応する動作状態へ移行する。
また、可変発振器２０２が位相同期ループ２０６によって制御される実施形態においては、可変発振器２０２は、結線２４２を通じて可変キャパシター４０２に加えられる変動する制御信号によってさらに制御される。
図５に、可変発振器２０２の出力信号の周波数を制御するための周波数制御回路２０８の数多くある実施形態のうちの１つであるブロック図を示す。周波数制御回路２０８は、プログラムカウンターまたはＲディバイダー５００、周波数検出回路または周波数カウンター５０２、デジタルデコーダー５０４、デジタルコンパレーター５０６、および２値状態探査部５０８を有する。
図６は、図５の周波数制御回路２０８の動作とアーキテクチャーを示すフローチャート６００である。ブロック６０１において、周波数制御回路２０８は、動作可能状態である。ブロック６０２において、デジタルデコーダー５０４は、シリアルポート２１２から結線２２２および２２４を通じて、可変発振器２０２の出力信号のための予め定められた周波数に伴った情報を受信する。ブロック６０４において、周波数検出回路５０２は、可変発振器２０２の現在の動作状態に対応する、可変発振器２０２の出力信号の現在の周波数を決定する。周波数検出回路５０２は、プログラムカウンター５００から結線５１０を通じてタイミング信号を受信する。プログラムカウンター５００は、結線２３８を通じて受信する参照周波数に基づいてタイミング信号を生成する（図２）。タイミング信号は、２値状態探査部５０８と周波数検出回路５０２の動作をクロックするために使用される。周波数検出回路５０２は、結線２１４を通じて可変発振器２０２の出力信号を受信する（図２）。クロックパルスに応答して、周波数検出回路５０２は、出力信号の現在の周波数に対応する第１のデジタル符号を生成する。
ブロック６０６において、デジタルコンパレーター５０６は第１のデジタル符号と、デジタルデコーダー５０４から結線５１２を通じて受信する第２のデジタル符号とを比較し、結線５１６を通じて２値状態探査部５０８へコントロールビットを供給する。例えば、デジタルコンパレーター５０６は、第１のデジタル符号が第２のデジタル符号より上位値であるとき、コントロールビットのための論理値１を生成し、第２のデジタル符号が第１のデジタル符号より上位値であるとき、コントロールビットのための論理値０を生成するよう構成される。ブロック６０８において、コントロールビットと、可変発振器２０２の現在の動作状態と、結線５１８を通じて受信されるタイミング信号とに基づいて、２値状態探査部５０８は、可変発振器２０２のための次の動作状態を選択する。以下の詳細に示すように、周波数制御回路２０８は、次の動作状態が、可変発振器２０２の出力信号のための予め定められた周波数により近い対応する別個の周波数を有するように構成される。ブロック６１０において、２値状態探査部５０８は、選択された次の動作状態へ可変発振器２０２を移行するために構成される制御信号を生成する。ブロック６１２において、可変発振器２０２は、選択された次の動作状態へ移行される。ブロック６１４において、２値状態探査部５０８は、可変発振器２０２の全ての動作状態が探査されたかどうか決定する。全ての動作状態が探査されている場合、周波数制御回路２０８は、作動されなくなる。全ての動作状態が探査されていない場合、ブロック６０４、６０６、６０８、６１０、６１２および６１４が繰り返される。
図７は、図５の２値状態探査部５０８のツリー状態図である。２値ツリーは、複数の葉ノード７００、中間ノード７０２、ルートノード７０４を有する。ルートノード７０４は、周波数制御回路２０８の動作より優先して可変発振器２０２の初期の動作状態に対応する初期の２値状態を表す。中間ノード７０２は、周波数制御回路２０８が動作中に、可変発振器２０２が占有するであろう可能な動作状態に対応する中間の２値状態の組を表す。葉ノード７００は、可変発振器２０２の動作状態の多くに対応する最終の２値状態を示す。
上述の通り、２値状態探査部５０８は、可変発振器２０２の動作状態の多くを探査するために２値ツリーを使用し、予め定められた周波数に最も近い別個の周波数を決定する。例えば、図７の３ビットシステムでは、可変発振器２０２は、８つ（2３＝8）の動作状態を有するよう構成される。従って、２値ツリーは、８つの葉ノードを有する。周波数制御回路２０８が動作する前は、２値状態探査部５０８は、可変発振器２０２の初期の動作状態（図７の例中、１００）を表すルートノードに位置する。上述の通り、周波数制御回路２０８は、可変発振器２０２が初期の動作状態（図７の例中、１００）にある間、出力信号の現在の周波数を決定する。そして周波数制御回路２０８は、予め定められた周波数と現在の周波数を比較する。予め定められた周波数と現在の周波数の比較に基づいて、クロックパルスに応答して、２値状態探査部５０８は、ルートノード７０４に連結された２つの中間ノード７０２のうち１つを選択する。ルートノード７０４に連結された２つの中間ノード７０２は、可変発振器２０２の次の２つの動作状態（図７の例中、０１０、１１０）を表す。２値状態探査部５０８は、ルートノード７０４と中間ノード７０２のため次の２つの動作状態が下記の式によって定義されるように構成される。Mnewは、次の動作状態を表し、Mは、現在の動作状態を表す。
Figure 0004328376
例えば、図７において、初期の動作状態は、１０進数の６に対応する１００として表記されている。式３に基づいて、２値ツリーは、２つの次の動作状態は、それぞれ１０進数の４と６に対応する２進数の０１０と１１０として表記されるように構成される。このように、Nクロックパルスにおいて、２値状態探査部５０８は、予め定められた周波数に最も近い別個の周波数を有する動作状態を決定するため、２Ｎ動作状態を探査する。
図７に示されている２値ツリーを実現する多数の方法があることは、当業者によって理解されるであろう。２値ツリー中、それぞれの２値状態に伴った個々の値（２進数または１０進数）は、各々の実施形態のための複数の方法で構成される。例えば、図７の２値ツリーの例では、初期の動作状態は、２進数で１００として表され、２つの次の動作状態は、２進数で０１０と１１０として表される。２値状態探査部５０８は、２値ツリーにおいて、それぞれの２値状態に伴った任意の値を有する２値ツリーを提供するために構成される。
予め定められた周波数と現在の周波数を比較した後、２値状態探査部５０８は、予め定められた周波数により近い別個の周波数を有する次の動作状態を選択する。そして周波数制御回路２０８は、選択された次の動作状態へ可変発振器２０２を移行するために構成される制御信号を生成する。可変発振器２０２が選択された次の動作状態へ移行された後、周波数制御回路２０８は、選択された次の動作状態に対応する可変発振器２０２の出力信号の周波数を決定する。２値状態探査部５０８が葉ノード７００の１つに対応する可変発振器２０２のための次の動作状態を選択するまで、この処理は、２値ツリーにおいて全ての状態に対して繰り返される。２値状態探査部５０８によって選択された葉ノード７００は、予め定められた周波数に最も近い別個の周波数を有する動作状態を表す。
振幅制御回路
図８は、図１の周波数合成器の複数の実施形態の他の形態を示すブロック図である。周波数合成器８００は、可変発振器２０２、ローパスフィルター２０４、位相同期ループ２０６、周波数制御回路２０８、Ｒディバイダー２１０、シリアルポート２１２、および振幅制御回路８０２を有する。
周波数合成器８００は、ハードウェア、ソフトウェア、ファームウェア、またはその組み合わせによって提供される。特定の実施形態においては、周波数合成機８００は、メモリーに格納され、演算装置または他の好適な演算システムによって実行されるソフトウェアまたはファームウェアによって提供される。ハードウェアによって提供される場合には、他の特定の実施形態としては、周波数合成機８００は、全ての良く知られた技術である下記の技術の組み合わせ、またはその全てで提供される。：データ信号に従って論理演算機能を行うロジックゲートを有するディスクリート論理回路、専用の組み合わせロジックゲートを有する特定用途用集積回路（ASIC）、プログラマブルゲートアレイ（PGA）、フィールドプログラマブルゲートアレイ（FPGA）等。
一般に、周波数合成器８００は、図２の周波数合成器１１２に類似した方法で構成され、動作する。しかしながら、周波数合成器８００は、周波数制御回路２０８を含むことを必要としないことは、従来技術において当業者によって理解されなければならない。周波数合成器８００の重要な側面は、例えば、位相同期ループ２０６、および／または周波数制御回路２０８、出力信号の位相を保持する振幅制御回路８０２によって可変発振器の出力信号の周波数が制御されるよう、振幅制御回路８０２が可変発振器２０２と通信を行うことである。
可変発振器２０２の出力信号の周波数と振幅との複雑な相互作用のために、周波数帯域全体を超える可変発振器２０２の出力信号のため一定の振幅を維持することはできない。従って、例えば、位相同期ループ２０６、および／または周波数制御回路２０８によって可変発振器２０２の出力信号の周波数が移行されるよう、振幅制御回路８０２は動作することが可能である。
図２に関して上述の通り、可変発振器２０２は、動作状態の各々が可変発振器２０２の出力信号のための別個の周波数に対応する複数の動作状態を有するため構成される。可変発振器２０２の出力信号の周波数は、可変発振器２０２の動作状態を移行することによって、それによって出力信号のための対応する別個の周波数を移行することによって制御される。
振幅制御回路８０２が使用されている場合、さらに可変発振器２０２は、動作状態の各々が可変発振器２０２の出力信号のための別個の振幅に対応する複数の動作状態を有するため構成される。可変発振器２０２の出力信号の振幅は、周波数帯域全体にわたって、可変発振器２０２の動作状態を移行することによって、それによって出力信号のための対応する振幅を移行することによって保持される。
図９は、図８の振幅制御回路８０２の複数の実施形態の１つの動作とアーキテクチャーを示すフローチャート９００である。ブロック９０１において、振幅制御回路８０２は、可変発振器２０２の出力信号のための予め定められた振幅レベルに伴った情報を受信する。その情報は、可変発振器２０２の出力信号の振幅が維持されることになっている最小振幅レベルを決定する。また、その情報は、出力信号の振幅が維持されることになっている振幅幅として表される。振幅制御回路８０２の重要な側面は、可変発振器２０２の出力信号の振幅レベルを保持、または制御するための情報を受信することである。予め定められた振幅に伴った情報は、シリアルポート２１２から、または図８に図示されていない他の構成要件から受信される。さらに、その情報は、振幅制御回路８０２の内部にあるメモリーに記憶される。ブロック９０２において、振幅制御回路８０２は、可変発振器２０２の出力信号の振幅を決定する。ブロック９０４において、振幅制御回路８０２は、予め定められた振幅レベルとその振幅を比較し、出力信号の振幅が移行されることを必要とするかどうか決定する。例えば、もし出力信号の振幅が予め定められた振幅レベルより小さい場合、振幅制御回路８０２は、複数の動作状態が、予め定められた振幅レベルに最も近い出力信号のための別個の振幅を有するかどうか決定する。ブロック９０６において、振幅制御回路８０２は、予め定められた振幅レベルに最も近い別個の振幅に対応する動作状態へ、可変発振器２０２を移行するために構成された制御信号を生成する。ブロック９０８において、振幅制御回路８０２からの制御信号に応答して、可変発振器２０２は、予め定められた振幅レベルに最も近い別個の振幅に対応する動作状態に移行される。
周波数合成器８００の複数の実施形態があることは、従来技術において当業者によって理解されなければならない。例えば、重要なことは、振幅制御回路８０２が可変発振器２０２と通信を行うことであり、可変発振器の出力信号の周波数が、例えば、位相同期ループ２０６、および／または周波数制御回路２０８によって制御されるように、振幅制御回路８０２は、予め定められた方法で、出力信号の振幅を保持する。従って、周波数合成器８００の同様の実施形態において、振幅制御回路８０２は、周波数制御回路２０８と共同して動作する。例えば、周波数制御回路２０８が、可変発振器２０２の出力信号の周波数を移行する度に、振幅制御回路８０２は、出力信号の振幅の調整を行う。周波数制御回路２０８と振幅制御回路８０２とのこの相互作用は、結線８０５を介して供給されるタイミング信号によって制御される（図８）。周波数合成器８００の他の実施形態においては、振幅制御回路８０２が、位相同期ループ２０６によって生成される周波数変動に応答する場合、周波数制御回路２０８はない。
図１０は、振幅制御回路８０２によって制御され、出力信号のための、別個の振幅に一致し、複数の動作状態を提供するための可変発振器１００２の複数の実施形態の１つを示すブロック図である。可変発振器１００２は、並列に接続される多数のスイッチ制御される電源１０００を有する。スイッチ制御される電源１０００は、結線８０６を通じて振幅制御回路８０２から制御信号を受信する。制御信号に応答して、スイッチ制御される電源１０００は、可変発振器１００２の動作状態の１つに対応する予め定められた方法で、係合または解放される。周波数合成器８００の複数の実施形態の１つにおいて、スイッチ制御される電源１０００の数は、動作状態の数と可変発振器１００２の出力信号のための対応する振幅の数を決定する。例えば、もしスイッチ制御される電源１０００が３つあれば、可変発振器１００２は、８つ（2３＝8）の動作状態を有する。
それぞれのスイッチ制御される電源１０００が係合または解放されるので、可変発振器１００２の出力信号のための別個の振幅を生成するそれぞれの構成で、スイッチ制御される電源の８つの可能な構成がある。
また、スイッチ制御される電源の数は、可変発振器１００２を制御するため、振幅制御回路８０２のために必要とされる制御線の数を決定する。例えば、もし、係合または解放されるため、スイッチ制御される電源１０００が３つあれば、振幅制御回路８０２は、３つの制御を使用する（それぞれのスイッチ制御される電源に対して１つの制御線）。振幅制御回路８０２は、周波数制御回路２０８に関して上述したように、同様の方法で、可変発振器１００２の動作状態を制御する。
図１１は、可変発振器１００２の出力信号の振幅を保持するための振幅制御回路８０２の複数の実施形態の１つを示すブロック図である。振幅制御回路８０２は、ピーク検波器１１００、ローパスフィルター１１０２、増幅器１１０４、および２値状態探査部を有する。
振幅制御回路８０２の動作において、ピーク検波器１１００は、結線８０４を通じて可変発振器１００２の出力信号を受信する。ピーク検波器１１００は、出力信号の振幅を決定し、信号がろ波されるローパスフィルター１１０２へ結線１１０８を通じて情報を供給する。ろ波された信号は、結線１１１０を通じて増幅器１１０４へ供給される。増幅器１１０４は、可変発振器２０２の出力信号の振幅に伴った情報と参照電圧１１１２とを比較し、結線１１１４を通じて２値状態探査部１１０６へコントロールビットを供給する。例えば、増幅器１１０４は、可変発振器２０２の出力信号の振幅が参照電圧より高いとき、コントロールビットのための論理値１を生成し、参照電圧が出力信号の振幅が参照電圧より高いとき、コントロールビットのための論理値０を生成するよう構成される。振幅制御回路８０２が周波数制御回路２０８と共同して動作する場合、増幅器１１０４は、結線８０５を介して周波数制御回路２０８に接続され、周波数制御回路２０８によって制御される。図７を再び参照すると、２値状態探査部１１０６は、２値状態探査部５０８に関して上述したように、同様の方法で機能する。再び、振幅制御回路８０２が周波数制御回路２０８と共同して動作する場合、２値状態探査部１１０６は、結線８０５を介して周波数制御回路２０８に接続され、周波数制御回路２０８によって制御される。
いかなるプロセス記述もまたは図３、図６および図９中のブロックは、モジュール、セグメントまたは比論理関数を実行するための一つ以上の実行命令またはステップをプロセスに含むコードの一部を表示するとしてよく理解されていなければならず、従来技術において技術を示す代替実施は、合理的にそれらによってよく理解されているように、関係する機能性に従い、どの機能が示されるそれから乱れて実行されることができるかまたは実質的に並行して討議されることができるか、または逆順の本発明の好ましい実施形態の範囲内で含まれてある。
加えて、論理関数を実行するための実行命令の注文されたリストから成る、周波数合成器１１２および８００、周波数制御回路２０８、振幅制御回路８０２は、命令実行システム、装置または、コンピュータによるシステム、プロセッサーを含有するシステムまたは命令実行システム、装置またはデバイスからの命令をフェッチすることができて、命令を実行することができる他システムのような、デバイス用にまたはと伴ったいかなるコンピュータ読み込み可能なメディアもの実施することができる。このドキュメントのコンテクストにおいて、「コンピュータ読み込み可能なメディア」は命令実行システム、装置またはデバイス用にまたはと関連して含むことができるか、記憶することができるか、伝達することができるか、伝播することができるかまたはプログラムを輸送することができるいかなる手段でもありえる。コンピュータ読み込み可能なメディアは、なぜならば、実例、しかし限定しないが、電子、磁性、光学、電磁、赤外線、または、半導体システム、装置、デバイスまたは伝搬媒質であることができる。コンピュータ可読のメディアのより複数の具体例（少しも徹底的でないリスト）は、以下を含む。：一つ以上のワイヤを有する電気的接続（電子）、ポータブルコンピュータディスク（磁性）、ランダムアクセスメモリ（ＲＡＭ）（電子）、リードオンリーメモリ（ＲＯＭ）（電子）、消去可能なリードオンリーメモリ（ＥＰＲＯＭまたはフラッシュメモリ）（電子）、光ファイバー（光学）、ポータブルコンパクトディスクリードオンリーメモリ（ＣＤＲＯＭ）（光学）。コンピュータ読み込み可能なメディアが、例えば、紙または他のメディアを光学スキャンし、そしてコンパイルされて、インタープリターされて、または一方必要に応じて適切な方法において処理されて、それからコンピュータメモリに格納されることによって、プログラムが電子的にキャプチャーされるように、プログラムが印刷された紙や他の好適なメディアであることを記す。
本発明のさまざまな実施形態が記載されると共に、本発明の範囲内において複数の実施形態および実施が可能であることは、従来技術における通常技術によって明らかとなる。
図中の構成要素が必ずしも評価基準に必要となるわけではなく、代わりに本発明の原理を図示することに重点が置かれたものである。図中、他の図を通して対応する構成に同じ参照番号を付す。
図１は、本発明のシステム及び方法が実行されることができる通信装置のブロック図を例示する。 図２は、図１の周波数合成器の複数の実施形態のうちの1つのブロック図である。 図３は、可変発振器の出力信号の周波数を制御するための図２の周波数制御回路の複数の実施形態のうちの1つの動作とアーキテクチャーを示すフローチャートである。 図４は、図２の周波数制御回路によって制御される、複数の動作状態のおよび出力信号のための対応する別個の周波数を供給するための図２の可変発振器の複数の実施形態のうちの1つのブロック図である。 図５は、可変は新規の出力信号の周波数制御のための図２の周波数制御回路の複数の実施形態のうちの1つのブロック図である。 図６は、図５の周波数制御回路の動作とアーキテクチャーを示すフローチャートである。 図７は、図５および図６の２値状態探査部の２値状態図である。 図８は、図１の周波数合成器の複数の実施形態のうちの他のブロック図である。 図９は、可変発振器の出力信号の振幅を保持するための図８の振幅制御回路の複数の実施形態のうちの1つの動作とアーキテクチャーを示すフローチャートである。 図１０は、図８の振幅制御回路によって制御される、複数の動作状態のおよび出力信号のための対応する別個の振幅を供給するための図８の可変発振器の複数の実施形態のうちの1つのブロック図である。 図１１は、図８の可変発振器の出力信号の振幅を保持するための図８の振幅制御回路の複数の実施形態のうちの1つのブロック図である。

Claims (31)

  1. 少なくとも１つの可変キャパシタを含む複数のキャパシタを有する可変発振器であって、前記可変発振器は、予め定められた周波数を有する出力信号を生成し、複数の制御信号に応答する複数の動作状態を有する可変発振器であり、前記複数の動作状態の各々は該可変発振器の出力信号のための別個の周波数を定めるものである可変発振器と、
    前記可変発振器と通信し、前記予め定められた周波数に近い出力信号のための別個の周波数を決定し、前記予め定められた周波数に近い別個の周波数に対応する動作状態に前記可変発振器を移行するように構成された前記複数の制御信号を提供する、周波数制御回路と、
    前記可変発振器と通信する位相同期ループであって、前記周波数制御回路が前記予め定められた周波数に近い別個の周波数に対応する動作状態に移行した後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御するように構成された位相同期ループと
    を有する周波数合成回路。
  2. 前記周波数制御回路は、
    前記出力信号の周波数を決定する周波数検波器と、
    前記予め定められた周波数と前記出力信号の周波数とを比較する比較器と、
    前記予め定められた周波数に近い複数の動作状態に対応する出力信号のために、複数の別個の周波数のいずれかを決定するロジックと、
    を有する請求項１の周波数合成回路。
  3. 前記可変発振器は、該可変発振器の複数の動作状態を決定し、前記複数の制御信号によって係合可能な、並列接続された複数のキャパシタを有する請求項１の周波数合成回路。
  4. 前記ロジックは、前記予め定められた周波数に近い複数の動作状態に対応する出力信号のために、複数の別個の周波数のいずれかを決定するための２値探査アルゴリズムを行う、請求項１の周波数合成回路。
  5. 前記周波数制御回路は、
    複数のクロックパルスを有するタイミング信号を受け付けて、前記可変発振器の出力信号の現在の周波数に対応する第１のデジタル符号を生成する周波数検波器と、
    前記可変発振器の出力信号の予め定められた周波数を伴った情報を受信し、前記予め定められた周波数に対応する第２のデジタル符号を生成するデジタル復号器と、
    前記第１のデジタル符号と前記第２のデジタル符号とを比較するデジタル比較器と、を有し、
    さらに前記周波数制御回路は、前記タイミング信号を受信し、前記複数のクロックパルスのそれぞれに応答して、前記第１のデジタル符号と前記第２のデジタル符号との比較に基づいて複数の制御信号を生成する請求項１の周波数合成回路。
  6. 通信システムにおいて使用される通信装置であって、
    ある周波数帯においてある通信チャンネルを介して前記通信システムと通信するトランシーバーと、
    前記通信チャンネルを選択する周波数合成器とを有し、
    前記周波数合成器は、
    少なくとも１つの可変キャパシタを含む複数のキャパシタを有する可変発振器であって、前記可変発振器は、前記周波数帯に対応した予め定められた周波数を有する出力信号を生成し、複数の制御信号に応答する複数の動作状態を有する可変発振器であり、前記複数の動作状態の各々は該可変発振器の出力信号のための別個の周波数を定めるものである可変発振器と、
    前記可変発振器と通信し、前記予め定められた周波数に近い出力信号のための別個の周波数を決定し、前記予め定められた周波数に近い別個の周波数に対応する動作状態に前記可変発振器を移行するように構成された前記複数の制御信号を提供する、周波数制御回路と、
    前記可変発振器と通信する位相同期ループであって、前記周波数制御回路が前記予め定められた周波数に近い別個の周波数に対応する動作状態に移行した後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御するように構成された位相同期ループと
    を有する通信装置。
  7. 複数の動作状態を有する可変発振器の出力信号の周波数を制御する方法であって、前記可変発振器は少なくとも１つの可変キャパシタを含む複数のキャパシタを有し、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    前記方法は、
    予め定められた周波数に関連する情報を受信し、
    前記可変発振器の出力信号のための複数の別個の周波数のいずれが、予め定められた周波数に近いかを決定し、
    前記予め定められた周波数に近い別個の周波数に対応する動作状態へ、前記可変発振器を移行するために構成される制御信号を生成し、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させるスイッチを係合する方法。
  8. ２値探査アルゴリズムを用いて、前記可変発振器の出力信号のための複数の別個の周波数のいずれが予め定められた周波数に近いかを決定する請求項７の方法。
  9. 前記予め定められた周波数に近い別個の周波数に対応する動作状態へ、前記可変発振器を移行することをさらに有する請求項８の方法。
  10. 前記予め定められた周波数に近い別個の周波数に対応する動作状態へ、前記可変発振器を移行することは、前記可変発振器に所定の方法で並列接続される複数のキャパシタを構成することを含む、請求項９の方法。
  11. 複数の動作状態を有する可変発振器の出力信号の周波数を制御する方法であって、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    前記方法は、
    予め定められた周波数に関連する情報を受信し、
    前記可変発振器の出力信号の、現在の動作状態に対応する現在の周波数を決定し、前記可変発振器は少なくとも１つの可変キャパシタを含む複数のキャパシタを有し、
    前記予め定められた周波数と前記現在の周波数とを比較し、
    前記予め定められた周波数と前記現在の周波数との比較に基づいて、２つの次の動作状態の中から１つの次の動作状態を選択し、前記選択された次の動作状態は、前記予め定められた周波数に近い別個の周波数を有し、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させるスイッチを係合する方法。
  12. 前記選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成すること、をさらに有する請求項１１の方法。
  13. 前記選択された次の動作状態へ前記可変発振器を移行すること、をさらに有する請求項１２の方法。
  14. 前記選択された次の動作状態へ前記可変発振器を移行することは、前記可変発振器に所定の方法で並列接続される複数のキャパシタを構成することを含む、請求項１３の方法。
  15. 前記可変発振器の出力信号の現在の周波数を決定し、前記予め定められた周波数と前記現在の周波数とを比較し、２つの次の動作状態のうちの１つを選択し、選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成し、前記選択された次の動作状態へ前記可変発振器を移行すること、を繰り返す請求項１３の方法。
  16. 複数の動作状態を有する可変発振器の出力信号の周波数を制御するシステムであって、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    前記システムは、
    予め定められた周波数に関連する情報を受信する手段と、
    少なくとも１つの可変キャパシタを含む複数のキャパシタを有する前記可変発振器の出力信号のための複数の別個の周波数のいずれが予め定められた周波数に近いかを決定する手段と、
    前記予め定められた周波数に近い別個の周波数に対応する動作状態へ前記可変発振器を移行するために構成される制御信号を生成する手段と、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させる手段と
    を有するシステム。
  17. 前記可変発振器の出力信号のための複数の別個の周波数のいずれが予め定められた周波数に近いかを決定する手段は、２値探査アルゴリズムを用いる請求項１６のシステム。
  18. 前記予め定められた周波数に近い別個の周波数に対応する動作状態へ前記可変発振器を移行する手段を、さらに有する請求項１７のシステム。
  19. 前記予め定められた周波数に近い別個の周波数に対応する動作状態へ前記可変発振器を移行する手段は、予め定められた方法で並列接続される複数のキャパシタを有する請求項１８のシステム。
  20. 複数の動作状態を有する可変発振器の出力信号の周波数を制御するシステムであって、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    前記システムは、
    予め定められた周波数に関連する情報を受信する手段と、
    少なくとも１つの可変キャパシタを含む複数のキャパシタを有する前記可変発振器の出力信号のための、現在の動作状態に対応した現在の周波数を決定する手段と、
    前記予め定められた周波数と現在の周波数とを比較する手段と、
    前記予め定められた周波数と前記現在の周波数との比較に基づいて、２つの次の動作状態の中から１つの次の動作状態を選択する手段であって、前記選択された次の動作状態は、前記予め定められた周波数に近い別個の周波数である手段と、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させる手段と
    を有するシステム。
  21. 選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成する手段を、さらに有する請求項２０のシステム。
  22. 選択された次の動作状態へ前記可変発振器を移行する手段を、さらに有する請求項２１のシステム。
  23. 選択された次の動作状態へ前記可変発振器を移行する手段は、予め定められた方法で構成される複数のキャパシタを有する請求項２２のシステム。
  24. 前記可変発振器の出力信号の現在の周波数を決定し、前記予め定められた周波数と前記現在の周波数とを比較し、２つの次の動作状態のうちの１つを選択し、選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成し、選択された次の動作状態へ前記可変発振器を移行すること、を繰り返す請求項２２のシステム。
  25. 複数の動作状態を有する可変発振器の出力信号の周波数を制御するためのロジックを記憶したコンピュータ読取可能な記録媒体であって、前記可変発振器は少なくとも１つの可変キャパシタを含む複数のキャパシタを有し、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    コンピュータに、
    予め定められた周波数に関連する情報を受信すること、
    予め定められた周波数に近い前記可変発振器の出力信号のための別個の周波数を決定すること、
    前記予め定められた周波数に近い別個の周波数に対応する動作状態へ前記可変発振器を移行するために構成される制御信号を生成すること、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させること
    を実行させるロジックを記憶したコンピュータ読取可能な記録媒体。
  26. 前記予め定められた周波数に近い前記可変発振器の出力信号のための別個の周波数を決定することは、２値探査アルゴリズムを用いる請求項２５のコンピュータ読取可能な記録媒体。
  27. 前記ロジックは、予め定められた周波数に近い別個の周波数に対応する動作状態へ前記可変発振器を移行すること、をさらに含む請求項２６のコンピュータ読取可能な記録媒体。
  28. 複数の動作状態を有する可変発振器の出力信号の周波数を制御するためのロジックを記憶したコンピュータ読取可能な記録媒体であって、前記可変発振器は少なくとも１つの可変キャパシタを含む複数のキャパシタを有し、前記複数の動作状態の各々は前記可変発振器の出力信号のための別個の周波数を定め、
    コンピュータに、
    予め定められた周波数に関連する情報を受信すること、
    前記可変発振器の出力信号のための、現在の動作状態に対応した現在の周波数を決定すること、
    前記予め定められた周波数と現在の周波数とを比較すること、
    前記予め定められた周波数と前記現在の周波数との比較に基づいて、２つの次の動作状態の中から、前記予め定められた周波数に近い別個の周波数を有する１つの次の動作状態を選択すること、
    前記動作状態が前記予め定められた周波数に近い別個の周波数に移行された後、前記少なくとも１つの可変キャパシタを用いて前記可変発振器の周波数を制御する位相同期ループを動作させること
    を実行させるロジックを記憶したコンピュータ読取可能な記録媒体。
  29. 前記ロジックは、前記選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成すること、をさらに含む請求項２８のコンピュータ読取可能な記録媒体。
  30. 前記ロジックは、前記選択された次の動作状態へ前記可変発振器を移行すること、をさらに含む請求項２９のコンピュータ読取可能な記録媒体。
  31. 前記ロジックは、前記可変発振器の出力信号の現在の周波数を決定し、前記予め定められた周波数と前記現在の周波数を比較し、２つの次の動作状態のうちの１つを選択し、選択された次の動作状態へ前記可変発振器を移行するために構成される制御信号を生成し、選択された次の動作状態へ前記可変発振器を移行することを繰り返す請求項２９のコンピュータ読取可能な記録媒体。
JP2008124176A 2001-03-30 2008-05-12 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体 Expired - Lifetime JP4328376B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/823,316 US7103127B2 (en) 2001-03-30 2001-03-30 System for controlling the frequency of an oscillator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002578641A Division JP2004528768A (ja) 2001-03-30 2002-03-25 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体

Publications (2)

Publication Number Publication Date
JP2008206198A JP2008206198A (ja) 2008-09-04
JP4328376B2 true JP4328376B2 (ja) 2009-09-09

Family

ID=25238407

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002578641A Pending JP2004528768A (ja) 2001-03-30 2002-03-25 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体
JP2008124176A Expired - Lifetime JP4328376B2 (ja) 2001-03-30 2008-05-12 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002578641A Pending JP2004528768A (ja) 2001-03-30 2002-03-25 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体

Country Status (10)

Country Link
US (1) US7103127B2 (ja)
EP (1) EP1374387B1 (ja)
JP (2) JP2004528768A (ja)
KR (1) KR100721297B1 (ja)
CN (1) CN100442655C (ja)
AT (1) ATE330364T1 (ja)
DE (1) DE60212355D1 (ja)
HK (1) HK1061748A1 (ja)
TW (1) TW578386B (ja)
WO (1) WO2002080351A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8000428B2 (en) 2001-11-27 2011-08-16 Texas Instruments Incorporated All-digital frequency synthesis with DCO gain calculation
US7062229B2 (en) * 2002-03-06 2006-06-13 Qualcomm Incorporated Discrete amplitude calibration of oscillators in frequency synthesizers
DE60235693D1 (de) * 2002-07-16 2010-04-29 Lucent Technologies Inc Varaktor mit erweitertem Durchstimmungsbereich
KR100611512B1 (ko) * 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
US7711328B1 (en) 2005-06-29 2010-05-04 Xilinx, Inc. Method of and circuit for sampling a frequency difference in an integrated circuit
US7635997B1 (en) * 2005-06-29 2009-12-22 Xilinx, Inc. Circuit for and method of changing a frequency in a circuit
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
JP2010004524A (ja) * 2008-05-22 2010-01-07 Panasonic Corp Ｐｌｌ方式発振回路、ポーラ送信回路及び通信機器
US8463224B2 (en) * 2011-10-12 2013-06-11 Tektronix, Inc. Arbitrary multiband overlay mixer apparatus and method for bandwidth multiplication
US9197278B2 (en) * 2011-11-04 2015-11-24 Broadcom Corporation Reference oscillator arbitration and scheduling for multiple wireless subsystems
US9509353B2 (en) * 2014-08-20 2016-11-29 Nxp B.V. Data processing device
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
CN105092081B (zh) * 2015-08-14 2017-12-12 深圳华远微电科技有限公司 防干扰温度信号接收器及信号处理方法
CN108768391B (zh) * 2018-04-16 2021-12-03 上海大学 一种基于树莓派和Python语言的频率合成器系统
US10826570B2 (en) 2018-05-31 2020-11-03 Skyworks Solutions, Inc. Apparatus and methods for multi-antenna communications
KR102608472B1 (ko) * 2018-10-31 2023-12-04 삼성전자주식회사 무선 통신 장치 및 방법
US11152974B2 (en) 2018-10-31 2021-10-19 Samsung Electronics Co., Ltd. Wireless communication apparatus and method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205272A (en) 1977-04-13 1980-05-27 Trio Kabushiki Kaisha Phase-locked loop circuit for use in synthesizer tuner and synthesizer tuner incorporating same
JPS57160227A (en) 1981-03-30 1982-10-02 Fujitsu Ltd Frequency synthesizer
GB2120478B (en) 1982-04-22 1985-10-16 Standard Telephones Cables Ltd Voltage controlled oscillator
JPS5922449A (ja) 1982-07-28 1984-02-04 Matsushita Electric Ind Co Ltd 発振装置
JPS59218045A (ja) 1983-05-25 1984-12-08 Yaesu Musen Co Ltd Ｐｌｌ回路
US4893271A (en) * 1983-11-07 1990-01-09 Motorola, Inc. Synthesized clock microcomputer with power saving
US4893807A (en) * 1987-05-28 1990-01-16 Miracle Recreation Equipment Company Playground slide
US4893087A (en) 1988-01-07 1990-01-09 Motorola, Inc. Low voltage and low power frequency synthesizer
DE3920008A1 (de) 1989-06-20 1991-01-10 Philips Patentverwaltung Phasenregelkreis
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
JPH0613898A (ja) 1992-06-29 1994-01-21 Nec Corp 周波数シンセサイザ
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
US5624325A (en) * 1995-10-02 1997-04-29 Smith; Michael Golf ball teeing apparatus
JP3256422B2 (ja) * 1995-10-23 2002-02-12 日本電気株式会社 周波数シンセサイザ
US5625325A (en) 1995-12-22 1997-04-29 Microtune, Inc. System and method for phase lock loop gain stabilization
JP3815854B2 (ja) 1997-06-20 2006-08-30 富士通株式会社 ディジタルｐｌｌ回路およびｍｐｅｇデコーダ
GB2330258B (en) 1997-10-07 2001-06-20 Nec Technologies Phase locked loop circuit
EP0944171A1 (fr) 1998-03-17 1999-09-22 Koninklijke Philips Electronics N.V. Appareil électronique comportant un synthétiseur de fréquence et procédé pour régler un synthétiseur de fréquence
US6111471A (en) * 1998-05-28 2000-08-29 International Business Machines Corporation Apparatus and method for setting VCO free-running frequency
US6317027B1 (en) 1999-01-12 2001-11-13 Randy Watkins Auto-tunning scanning proximity reader
US6211745B1 (en) 1999-05-03 2001-04-03 Silicon Wave, Inc. Method and apparatus for digitally controlling the capacitance of an integrated circuit device using mos-field effect transistors
US6801784B1 (en) * 2000-11-02 2004-10-05 Skyworks Solutions, Inc. Continuous closed-loop power control system including modulation injection in a wireless transceiver power amplifier
US6483391B1 (en) * 2001-03-30 2002-11-19 Conexant Systems, Inc. System for controlling the amplitude of an oscillator

Also Published As

Publication number Publication date
JP2004528768A (ja) 2004-09-16
CN100442655C (zh) 2008-12-10
ATE330364T1 (de) 2006-07-15
KR20040007484A (ko) 2004-01-24
HK1061748A1 (en) 2004-09-30
WO2002080351A1 (en) 2002-10-10
CN1522488A (zh) 2004-08-18
JP2008206198A (ja) 2008-09-04
KR100721297B1 (ko) 2007-05-28
DE60212355D1 (de) 2006-07-27
US20020168038A1 (en) 2002-11-14
EP1374387A1 (en) 2004-01-02
EP1374387B1 (en) 2006-06-14
US7103127B2 (en) 2006-09-05
TW578386B (en) 2004-03-01
WO2002080351A8 (en) 2003-01-09
EP1374387A4 (en) 2004-05-26

Similar Documents

Publication Publication Date Title
JP4328376B2 (ja) 周波数合成回路、通信装置、周波数制御方法、周波数制御回路、周波数制御システム、およびコンピュータ読取可能な記録媒体
US6483391B1 (en) System for controlling the amplitude of an oscillator
JP2004528768A5 (ja)
US7696829B2 (en) Frequency synthesizer and method
US7230496B2 (en) Frequency synthesizer, radio communication system using the synthesizer, and control method of the synthesizer
EP1536565A1 (en) Signal processing device, signal processing method, delta-sigma modulation type fractional division pll frequency synthesizer, radio communication device, delta-sigma modulation type d/a converter
JP2005311945A (ja) Ｐｌｌ回路、無線通信装置及び発振周波数制御方法
JP5005455B2 (ja) 半導体集積回路
JP2003318732A (ja) 通信用半導体集積回路および無線通信システム
JP3972091B2 (ja) 変調用半導体集積回路
JP2003152535A (ja) 通信用半導体集積回路および無線通信システム
JP2004007433A (ja) 通信用半導体集積回路装置
TW200935746A (en) Dynamic biasing of a VCO in a phase-locked loop
KR101436979B1 (ko) 셀룰러 시분할 듀플렉스(ｔｄｄ) 통신 시스템들을 위한 고속 위상 고정 루프(ｐｌｌ) 안정화를 위한 장치 및 방법
JP4076350B2 (ja) 通信用半導体集積回路および無線通信システム
US20100073095A1 (en) Frequency Synthesizer and Radio Transmitting Apparatus
JP2005167536A5 (ja)
US5526527A (en) Method and apparatus for frequency synthesization in digital cordless telephones
KR101208041B1 (ko) 광대역 주파수 합성을 위한 소형 주파수 합성기
SE518078C2 (sv) Frekvenssyntetisator och metod för att syntetisera en frekvens
JP4085774B2 (ja) フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法を用いた無線通信方法
JP2006041580A (ja) 通信用半導体集積回路
JPH09331253A (ja) 位相同期時間の改善のための位相同期ループ
WO2004025849A1 (ja) 通信用半導体集積回路および無線通信システム
KR100355790B1 (ko) 듀얼밴드 위상동기루프의 합성장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120619

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4328376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130619

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term