JP4326027B2 - 表面接続可能な半導体ブリッジ素子、デバイス及び方法 - Google Patents

Description

発明の分野
本発明は、半導体素子、例えば、表面接続が可能であって、かつ極性と無関係な静電放電に対する防護を選択的に有する半導体ブリッジ素子、半導体素子を有するデバイス、及びかかる素子及びデバイスの製造方法に関する。より特別には、本発明は、上面から下面に伸びる導電性コーティングを有する半導体素子、背中合わせのツェナーダイオードにより静電放電に対して防護される半導体素子、かかる素子の製造方法、及びこれを含んだデバイスの製造方法により関する。
関連する技術
半導体ブリッジ（ＳＣＢ）素子（ここでは「チップ」と呼ばれることもある）及び電気的な活性化の目的でこれらを電気的に接続するための手段が本技術においてよく知られている。現在、ビックス・ジュニア他の１９８７年１１月２４日付け、米国特許４７０８０６０号のＳＣＢ、及びベンソン他の１９９０年１２月１１日付け米国特許４９７６２００号のＳＣＢの両者がブリッジの作用区域と電気的に接続するための大きい金属化パッドを有し製造される。ＳＣＢチップは、一般にエポキシ接着剤で（ヘッダー又はその他の素子の）取付面に機械式に接合される。次いで、ワイヤーボンディングにより、即ちチップの金属化ランドからヘッダーの適切な電気接点にワイヤーを取り付けることにより、チップの頂部に標準の電気接続が作られる。起爆装置におけるＳＣＢの適正な機能は、爆発物又は火工用材料のような高エネルギー材料との緊密な接触を必要とし、かつチップについての直立位置を要求する。即ち、チップは、その作用区域をヘッダーに押し付けた状態で組み立てることができないが、この作用区域は高エネルギー材料との相互作用をすることが自由であるように、作用区域が高エネルギー材料に面しかつこれと接触しなければならない。
ウイリスの１９９４年９月１日付け国際特許ＷＯ９４／１９６６１号は、ウェーファに溝を切り、ウェーファに金属メッキをし、ウェーファの底部をエッチングし、そして後面に金属メッキをすることにより製造されるラップアラウンド導電層を明らかにする。オシャーの１９９２年１月１４日付け米国特許５０８００１６号は、誘電体のブロックの周りに巻き付けられその後面全体を占める導電体を明らかにする。
従来技術もＳＣＢチップを静電放電に対する防護を提供する。ハートマン他の１９９３年１月１２日付け米国特許５１７９２４８号及びハートマン他の１９９４年５月１０日付け米国特許５３０９８４１号のＳＣＢは、ブリッジの作用区域にエネルギーを与えるための電気接点を提供するように大きい金属化されたパッドを有し製造される。これらの特許も望ましくない静電放電（ＥＳＤ）及びＥＭＩ電圧に対する防護のためにＳＣＢと並列に接続された（離散的又はチップ上で集積された形式の）１個のツェナーダイオードの使用を示す。
アトクソンの１９９４年７月１２日付け米国特許５３２７８３２号は３コンダクター電界効果トランジスターのためのバイアスなしの放電防護を示す。マルムの１９９６年３月１９日付け米国特許５５００５４６号は複数のダイオードの静電放電防護を明らかにする。しかし、その構成要素は機能回路用の別な制御回路内に置かれる。
真性のバイアスなしのＥＳＤ防護を有し容易に製造し得る表面接続可能なＳＣＢを提供することが望ましい。
発明の概要
一般に、本発明は、その後面に平らな電気接点を有する半導体素子を提供する。平らな電気接点は、例えば、チップの直立位置を必要とする作業に使用されることの多いＳＣＢ素子（チップ）の後面に設けることができる。例えば、あるＳＣＢの用途では、半導体チップの前面が爆発物又はその他の形式の高エネルギー物質と密に接触していることが要求される。爆発物は容器内に押し込まれ、この容器は、チップ支持体、包装、又はヘッダーに取り付けられワイヤーボンディングされたＳＣＢチップを収容する。（用語「ヘッダー」は、請求項において素子と電気的に接続し得る適宜適切な面又は構造を示すものとして使用される。）本発明は、半導体ブリッジ素子、ダイオード、コンデンサー、整流器及び同等品のような単純な２本又は３本のワイヤーを有する半導体素子を包含する。
本発明の別な一般態様は、背中合わせの形態に電気的に接続されたツェナーダイオードの提供により、極性に依存しない（バイアスなしの）静電放電防護を半導体素子に提供する。半導体ブリッジ素子と関連して使用される場合、ツェナーダイオードはこの半導体ブリッジ素子と並列に接続される。半導体ブリッジ素子及びツェナーダイオードの両者は、半導体の基板のドーパントと逆の極性のドーパントを含む拡散層と接触している側部の金属層の手段により、ツェナーダイオードを半導体チップの側壁上に構成するようにして同じチップ上に構成することができる。
特に、本発明により、前面と後面とを有する基板ウェーファから、複数の半導体素子を製造する方法が提供される。この方法は、以下の諸段階を含む。シリコン基板ウェーファの少なくも一方の面が誘電体層で被覆され、この誘電体層の上にポリシリコン（polysilicon）膜が堆積される。基板ウェーファに複数の開口が形成され、各開口は基板ウェーファの前面から後面にこれを通って伸び、ウェーファの前面から後面に伸びる側壁を定める。この開口は、両側の側面を持った複数のダイが基板ウェーファから切断されるように置かれる。ウェーファ上及び開口を通って前面及び後面の上に金属層が堆積され、側面を経て前面と後面との間のダイ上の連続した導電経路を提供する。ダイから半導体素子を構成するために、ポリシリコン膜と金属層とは、ダイ上の希望の回路を形成するようにマスクされエッチングされる。次いで、半導体素子が基板ウェーファから分離され、また相互に分離される。
本発明の１態様に従って、半導体素子は半導体ブリッジ素子を備えることができ、そして本方法は、後面上の少なくも２個の分離した電気接点と前面上の半導体ブリッジ回路形状とを形成するようにポリシリコン膜と金属層とにマスクしかつエッチングする段階を更に含むことができる。
本発明の別の態様は、シリコン基板ウェーファがｐ型基板とｎ型基板とよりなるクラスから選定され、更に次の段階を含むことを提供する。前述の金属層の堆積より前に、ポリシリコン膜及びシリコン基板の側面を次の条件下で、ｐ型ドーパントとｎ型ドーパントとよりなるクラスから選択されたドーパントでドープする。即ち、基板がｐ型基板よりなるときはポリシリコン膜と側壁とがｎ型ドーパントによりドープされ、基板がｎ型基板よりなるときはポリシリコン膜と側壁とがｐ型ドーパントによりドープされる。この方法において、ポリシリコン膜と側面とのドーピングが両側の側面間に背中合わせのダイオード手段を形成し、静電放電に対するバイアスなしの防護を有する最終の各半導体素子を提供する。
本発明の別の態様においては、基板ウェーファの前面を通る第１の複数の溝を切り、基板ウェーファの後面を通る第２の複数の溝を、例えば、第１の複数の溝に直角に切ることにより、複数の開口が基板ウェーファに形成される。第１と第２の複数の溝は、一連の交差位置における開口を形成するために、第１の複数の溝が交差位置において第２の複数の溝と交差するように十分に深く切られ、開口及びこれと組み合わせられた溝とが共同作用して複数の側面を定める。第１の複数の溝の各溝は互いに平行かつ等間隔に切ることができ、かつ第２の複数の溝の各溝は互いに平行かつ等間隔に切ることができる。
本発明のなお別の態様の方法は、後面の金属層をヘッダーの電気接点にハンダ付けすることによる個々の半導体ブリッジ素子のヘッダーへの直接取付けを提供する。
本発明により、次の素子を備えた表面接続可能な半導体素子も提供する。即ち、頂面、底面、及び側面を有するシリコン半導体材料より作られた基板は、基板の少なくも一方の面の上に置かれた誘電体層を持つ。誘電体層の上にポリシリコン膜が置かれ、ポリシリコン層の上には金属層が取り付けられかつ頂面から側面に沿って底面に伸びる。ポリシリコン膜と側壁とは、底面の接点を形成するような形状にされ、この接点はヘッダーへの直接取付面に形成され、即ちこれは実質的に平らである。
本発明の別の態様は、以下の特徴を単独で又は組み合わせて提供する。前述の素子は半導体ブリッジ素子を備え、この素子においては、ポリシリコン膜と金属層とが後面上の少なくも２個の分離した電気接点と前面上の半導体ブリッジ回路形状とを提供するような形状にされ、基板はｐ型基板とｎ型基板とよりなるクラスから選定され、そしてポリシリコン膜と基板の側壁とはｐ型ドーパントとｎ型ドーパントとよりなるクラスから選定されたドーパントでドープされ、基板がｐ型ドーパントを含むときはポリシリコン膜と金属層とはｎ型ドーパントでドープされ、そして基板がｎ型ドーパントを含むときはポリシリコン膜と金属層とはｐ型ドーパントでドープされ、こうして、両側の側面の対の間に背中合わせのダイオード手段が形成され、静電放電に対するバイアスなしの防護を有する半導体素子を提供する。
本発明の別の態様は、約０．０１から１０Ω-cmの範囲の抵抗を有する基板、約０．２から１μmの範囲の厚さを有する誘電体層、及び約１から３μmの範囲の厚さを有するポリシリコン膜を提供する。
本発明の更に別の態様は、電気接点を有するヘッダーと組み合わせられる前述の半導体素子を提供し、この素子は、素子の底面の接点をヘッダーの接点にハンダ付けすることによりヘッダーに直接に表面取付けされる。
本発明の１態様により、半導体素子は爆発性要素の部品を形成し、かつ爆発性物質と接触して配置されたそのブリッジ回路形状を有することができる。
本発明は、更に、上述の方法により作られた半導体素子提供する。
本発明のその他の態様は以下の説明において明らかにされる。
【図面の簡単な説明】
図１は従来技術の半導体ブリッジ起爆装置を有する従来技術の爆発物起爆装置の断面図である。
図２は図１の従来技術の半導体ブリッジ起爆装置の電気部分の拡大した図式的な図面である。
図３は起爆装置として表面接続可能な半導体ブリッジ素子を有する爆発物起爆装置の断面図であり、この素子は本発明によるバイアスなしの静電放電防護を提供するダイオードを持つ。
図４は図３の表面接続可能な半導体ブリッジ素子の電気部分の図式的な図面である。
図４Ａは図４の素子のダイオードの電気部分の図式的な図面である。
図５はウェーファからの半導体素子の製造の初期段階において本発明の１態様によりクロスカットされたシリコンウェーファの図式的な平面図である。
図５Ａは図５のウェーファの底視図である。
図５Ｂは図５のウェーファの側面図である。
図５Ｃは図５Ｂの線Ｃ−Ｃに沿って得られた図５Ｂより拡大された部分的断面図である。
図６は本発明の１実施例による表面接続可能な半導体ブリッジ素子の図式的な平面図である。
図６Ａ、６Ｂ及び６Ｃはそれぞれ図６の線Ａ−Ａ、Ｂ−Ｂ及びＣ−Ｃに沿って得られた断面図である。
図６Ｄは図６の半導体ブリッジ素子の頂面の斜視図である。
図６Ｅは図６の半導体ブリッジ素子の底面の斜視図である。
本発明とその特別な実施例の詳細な説明
本発明は、半導体チップをパッケージに取り付けるために特殊な設備、工具、接着剤及びエポキシの使用を必要とする従来技術の半導体チップ構造、即ち、半導体デバイス又は素子のワイヤーボンディング及びダイボンディング技法を無くす。従来技術では、チップを取り付けるパッケージとのワイヤーによる電気的接続を与えるためにワイヤーボンディングステーションにおいて処理しなければならなかった。表面接続可能な素子、例えば、本発明のＳＣＢは、特殊な接着剤及びエポキシの使用、並びにパッケージへのチップの取付けに要するそれぞれの硬化サイクルを無くす。代わりに、強力でかつ費用効果的な電気接続を提供するために、ワイヤーボンディング及びダイボンディングより簡単、容易かつ低費用の標準のリフローハンダ付け技法が使われる。本発明は、ＳＣＢ、ダイオード、コンデンサー、整流器及び同等品のような２端子及び３端子素子を含む多種の半導体素子で実行することができる。本発明の表面接続可能な半導体素子、例えばＳＣＢの製造方法は、半導体素子の後面から接続できる電気接点を素子に設けることを含む。本発明の方法は、量産（ウェーファ）レベルにおけるこれら電気接点の製作を提供し、これにより半導体素子の製造の、最終的には組立体の費用、時間及び複雑性を減らす。加えて、当業者の認め得るように、表面接続可能な素子の（ウェーファレベルにおける）処理の統合をより容易に達成することができる。
本発明は、従来技術の構造におけるように電気接触を受け入れるためにチップの面積を大きくする必要なしに、後面に電気接点を有するバイアスなしの静電放電ツェナーダイオード防護式の半導体素子、例えばＳＣＢも提供する。
本発明は、ワイヤーボンディングを容易には受け入れることのできないものを含んだ広範囲の用途の半導体素子を電気接続することにおける利点を提供する。例えば、本発明による表面接続可能なＳＣＢチップは、適宜の平らで固い又は比較的柔らかい表面、深くて狭い空洞部のあるヘッダー、柔軟な回路、リードフレーム、及びチップの接合に不適な多くの複雑なパッケージ、又は物理的、機械的及び熱的の制約のために従来技術の技法では極端な困難を伴ってのみチップを接合できる面に直接組み合わせることができる。
本発明の表面接続可能な半導体素子は、半導体素子の作用区域と素子の最上の金属層との間に、典型的には１mm²又はそれ以上の明らかに大きい面積上で、約１ミクロンから３ミクロンの間の非常の小さい最大高さ又は厚さ（良好な平面性）を提供する。これは、典型的に約１２５ミクロン（０．００５インチ）に等しいか又はこれ以上の厚さのボンディングワイヤーの使用を無くす。このワイヤーは、通常は、ブリッジの作用区域の上方でワイヤーの厚さの少なくも２倍のループ高さを示す。
本発明の半導体素子の予想される形態の一つがＳＣＢであり、その第１の用途は、爆発要素用の起爆装置の部品として使われることである。当業者に知られるように、ＳＣＢ素子は爆発物用の起爆装置として使うことができ、通常のホットワイヤー式起爆装置と比較して安全性及び信頼性の点で優秀な特性を示す。図１の従来技術の素子の電線１２、又は図３の本発明の実施例の電線３２を通る電流をバイパスすることにより、（図１の従来技術の素子において２２で示され、図３の実施例で４２ａで示される）作用区域は、それぞれ図１の従来技術の要素の爆発性装填物２０又は図３の実施例の爆発性装填物４０を起爆させるに十分なプラズマ放電を作るであろう。爆発性装填物２０及び４０は適切な高エネルギー物質、例えばアジ化鉛のような１次爆発薬、又はその他の適切な爆発性物質とすることができる。
本発明の構造により提供される良好な平面性、即ち平坦性のため、粉末状、箔状、粒状などの高エネルギー物質は、ＳＣＢと爆発性装填物との間に置かれる接続線のループのような構造は何もなしで、これをＳＣＢの作用区域に密に接触させることができる。これは、爆発性装填物２０（図１）及び４０（図３）が数１０kg/cm²（数１００ポンド／平方インチ）の高圧で作用区域２２（図１）又は４２ａ（図３）に押し付けられるため、重要なことである。本発明は、標準のＳＣＢ起爆装置における失敗の原因の一つ、ワイヤー自体（図１の従来技術の構造の部品１４）を無くす。このワイヤーは、高圧での火薬の圧縮中に緩み又は破断する可能性がある。爆発物起爆装置Ａの部品として使用されるかかる従来技術の半導体ブリッジが図１に示され、これにおいてはＳＣＢ１０はワイヤー１４により導線１２に接続される。ＳＣＢ１０はエポキシ１８によりヘッダー１６に固定される。ヘッダー１６は、ＳＣＢ１０の作用区域２２と接触している爆発性装填物２０を収容する。図２は、金属のランド２４を有する従来技術のＳＣＢ１０を示す。図２に図式的に示された回路は、ＳＣＢ１０の作用区域２２により与えられる抵抗と並列にランド２４間に接続されたダイオード２６を提供するためのＳＣＢ１０の適切なドーピングの電気的効果を示す。この公知の配列は、ＳＣＢ１０が適正な極性を有する導線１２により接続されたときにだけ静電放電防護を提供する。
図３は本発明の実施例による表面接続可能なＳＣＢ３０を示す。ＳＣＢ３０も、本発明の特別な選択的態様に従って静電放電に対するバイアスなしの防護を提供し、爆発物起爆装置Ｂの部品として使用されているところが示され、この場合は、ＳＣＢ３０は、ハンダ付け３８によってヘッダー３６の導線３２に表面接続されて取り付けられる。爆発性装填物４０は、ランド４４間の間隙に形成された作用区域４２ａと接触している。図４に示されるように、ＳＣＢ３０は、ｐ型シリコン基板５０に配置された二酸化シリコン層４８を備える。ポリシリコン膜５２が二酸化シリコン層４８の部分上に置かれる。ＳＣＢ３０の両側において、ｐ型シリコン基板５０内にドーパント５４が導入される。（別の実施例においては、基板５０をｎ型シリコン基板としドーパント５４をｐ型ドーパントとすることができる。）金属のランド４４が基板５０の外部頂面に沿って伸び、電気接続４５ａにより基板５０の後面のランド４７に接触するように接続される。ランド４４に隣接したドーパント５４が背中合わせのダイオード４６ａと４６ｂとを確立し、これがＳＣＢ３０にバイアスなしの静電放電防護を提供する。換言すれば、ＳＣＢ３０は導線３２への接続の極性にかかわらず静電放電に対する防護を持つ。背中合わせのダイオードにより提供された静電放電防護はいかなる場合も必要というわけではないが、より小さい半導体素子用、及びかかる付加された防護が保証される爆発の開始のような用途における防護を提供する。
図４Ａは、ＳＣＢ３０の構造に関する図４の図式的な線図を示し、これにおいては、背中合わせのダイオード４６ａ、４６ｂは、作用区域４２ａにより与えられた抵抗と並列に接続される。電圧が導線３２を経てＳＣＢ３０に供給されると、電流の大部分は、最初は、ダイオードがその固有降伏電圧に達して電流がツェナーダイオード４６ａ、４６ｂに流れるときまで、ＳＣＢ３０の作用区域４２ａを通って流れる。静電放電によるような非常に高い電圧スパイクに対しては、ダイオード４６ａ、４６ｂは降伏し、これを通して電流を分路し、これによりＳＣＢ３０の作用区域４２ａを通る電流の量を減らす。
本発明による半導体ブリッジの回路は、通常、ウェーファ又はウェーファ基板と呼ばれる標準のシリコン基板から標準的な技術で製造される。シリコン基板は好ましい結晶方位を持たないが、背景の基板の濃度は１０¹⁴から１０¹⁸cm³の範囲内が好ましく、以下説明されるように、選択的に、基板の抵抗を絶縁するに適切な不純物でドープされる。
この製造工程に続いて、電気接触用のパッド又は層がチップの一方の側から他方の側に連続的に伸びるようにして、シリコン基板上に能動素子又は回路が作られる。本発明の表面取付け技法は、２端子又は３端子を有するダイオード、トランジスター、抵抗、コンデンサー、及びその他の適宜の離散型の半導体素子のような多くの回路又は素子の形態に応用されるが、以下の説明は図解によるＳＣＢに関係するであろう。ＳＣＢは、技術的に、誘電体層又は非導電層の手段により基板から電気的に隔離された膜（単結晶又は多結晶シリコン）の使用に関係する。
本発明による表面接続可能なＳＣＢの製造は、例えば、前後両面が典型的に０．２から１．０μm厚の誘電体層で被覆され、その上に当業者に公知の技術で堆積させた典型的に１．０から３．０μm厚のポリシリコン膜で被覆されたｐ型の高抵抗（０．０１から１０Ω-cm）シリコン基板から出発することができる。例えば、ポリシリコン膜の堆積は、管理された酸素水蒸気流の雰囲気内で高温でシリコン基板上に熱的に成長させた二酸化シリコン膜上にポリシリコンを低圧の薬品気体で形成（ＣＶＤ）させることにより実行することができる。
次に、シリコン基板は、次のような穴空け、溝切り、又はチャンネル作りの工程を受ける。１方法においては、基板の選定された位置においてレーザー穿孔を行い、ウェーファの各素子ごとに少なくも１対の穴を作ることができる。別の方法においては、ウェーファの選択された位置においてシリコン基板に溝を化学エッチングして、２個の隣接した素子を分離する少なくも１個の溝を作ることができる。別な方法においては、ウェーファの周囲の縁の部分に支持された平行なストリップのアレイを定めるために、全ての切れ目がウェーファを貫通するが全ての切れ目がウェーファを横切らないように、一方向のみの切れ目を作るウェーファのソーダイシングにより溝とストリップとを加えることができる。
本発明の一態様による好ましい方法においては、ウェーファ基板の開口を切り込むためにソーダイシング技術が使われ、この開口は、その間に続いてダイを形成する基板の区域を定め、この上に所要の回路を形成した後でウェーファから切断されて、１個のウェーファ基板から複数の半導体素子が提供される。本発明により使用される切断技術は、ウェーファの前面から後面に至る正方形の貫通穴（これはウェーファの厚さ全部を伸びかつこの上に適宜にコーティングされる）を形成する。貫通穴は、前面を横断方向に、後面を例えばこれと直交する方向に、前面及び後面に部分的な深さの切れ目を入れることにより形成される。両方の切れ目は、交差して正方形の穴を形成しかつウェーファの前面から後面に伸びる複数の通路を提供するに十分な深さであり、例えば各がウェーファの厚さの半分以上である。後面及び前面の両者の切れ目又は溝は十分な幅に作られ、半導体素子をウェーファから分離するためのウェーファの次の切断はより薄いダイシングソーで行われ、これは最初の前面と後面の切断により形成された側壁を完全かつ無傷に残すであろう。
さて、図５、５Ａ、５Ｂ及び５Ｃを参照すれば、ウェーファ基板５６が図式的に、かつ説明のために厚さを非常に拡大して示される。図５は、切り込まれた一連の等間隔の前面の溝６０を有する前面５８を平面図で示す。図５Ｂに見られるように、前面の溝６０はウェーファ基板５６の厚さｄの半分より僅か先まで伸びる。図５Ａは、ウェーファ基板５６の後面６２を示し、これは、ここに形成された平行でかつ等間隔の一連の後面溝６４を持つ。後面溝６４は、図５Ｃに見られるように、前面溝６０と実質的に同じ深さであり、ウェーファ基板５６の厚さの半分より僅か先まで伸びる。
前面溝６０と後面溝６４との交差は、種々の溝の交差により形成された複数の正方形開口（番号なし）を生じ、前面溝６０を定めている壁６０ａ（図５Ｃには、その一つだけが見られる）と後面溝６４を定めている壁６４ａとの間の通路を提供する。壁６０ａ、６４ａの関係の部分は、ウェーファ基板５６から切られた双方の側面（それぞれ図６Ｄ及び６Ｅの６６ａ−６６ｃ及び６８ａ−６８ｂ）を備える。従って、図５Ｃの無番号の矢印で示されたように、前面５８、前面溝６０の壁、後面溝６４の壁、及び後面６２にドープするための気体熱拡散処理に使用される気体状反応物質の流路が提供される。
熱拡散処理及びその他の必要な処理段階が完了すると、切れ目がウェーファ基板５６の厚さ全体に延ばされ、上に適切なＳＣＢ回路が形成されて複数のＳＣＢ素子を提供する複数のダイが形成される。図示の技術の利用により、ウェーファ基板５６はその物理的一体性を維持しかつウェーファ全部について処理段階を行うことができる。
ダイ上に背中合わせのツェナーダイオードを形成したいときは、ｐドープされたシリコン基板が、好ましくは図５−５Ｃに示された交差切断技法でこれに開口を形成した後で、ｎ型の気体熱拡散処理、例えば、オキシ塩化リン（POCl₃）を使用した処理を受ける。オキシ塩化リンは、高温で適切な割合で供給された酸素及び窒素と反応して気体のリン不純物源を提供する。オキシ塩化リンの流路は、前述のように図５Ｃに無番号の矢印で示される。ウェーファ上の各ダイのシリコン基板の前後のポリシリコン層及び最終の側面は、こうして気体拡散処理によりドープされる。気体拡散処理の使用は、ウェーファに形成された穴、チャンネル又は溝を通る側面の手段により前面から後面に確立された連続して導電経路の要求により必要とされる。ｎ型不純物によるシリコンダイの側面のドーピングによって、静電放電の影響から表面接続可能なＳＣＢを保護するための電気的構成要素として使用し得る背中合わせのダイオード（上述のようにｐ型シリコン基板の使用の場合）を定めることにより、各ダイの２個の両側の側面間の電気絶縁が確立されることも認められるであろう。
本発明の別の態様においては、各ダイの２個の両側の側壁間に電気絶縁を与えるために、ｎ型シリコン基板とｐ型気体熱拡散処理を使用することができる。これは、静電放電の影響から表面接続可能なＳＣＢを保護するために真性の背中合わせのダイオードを提供することにより達成される。
ダイの前後の面を接続するに必要な連続した導電経路を提供するために、シリコン基板とドーピング用気体源との両者は、本発明の別な態様により、ｐ型又はｎ型のいずれかの同じ型のものであるように選定される。しかし、これは正常な状況下では、出発時のシリコン基板のドーピングレベルに依存して非常の高い抵抗値のものであるように計画的に設計できる単なる抵抗経路しか得られないので、各ダイの２個の両側の側面間の電気絶縁は得られない（この方法では背中合わせダイオードは形成されない）。この後者のシナリオは静電放電に対して防護する素子を提供できないであろうことが当業者により認められるであろう。
いずれの場合も、バッファされた（buffered）酸化物エッチング液による拡散過程中に残された余分のドーパント（即ち、リン珪酸塩ガラス又はＰＳＧ）を除去した後で、アルミニウム、タングステン又はその他の適宜適切な金属よりなる第１の金属層が、適宜適切な堆積技術、例えば加熱蒸着、スパッタリングなどによりポリシリコンウェーファの前後の側に堆積される。金属の堆積中、ウェーファは、そのできるだけ多くの面が堆積金属に曝されるようにプラネタリーシステム内で回転させられる。この回転により、付近の構造により金属堆積に「陰影」ができる影響の克服を助けかつ基板の側壁における厚くてかつ均一な金属被覆の形成を推進する。溝及びチャンネルの幅、並びに穴の直径は、側面の金属層の品質に影響する。
当業者に認められるであろうように、タングステン、アルミニウム、銅又は同等金属によるウェーファの金属化に薬品蒸気堆積技術が使用された場合は、より快適な堆積が得られるので、ウェーファを回転させる必要性はない。
選択された領域を化学エッチング剤から保護するマスクを作るように、シリコン基板の選択された領域上にイメージを転写するために、当業者によく知られた写真平版技術、及び特に設計された写真版が使用される。次いで、エッチング及び洗浄技術が行われシリコン基板上に特定の形状を定める。特に、アルミニウム及びポリシリコンのエッチングと洗浄とは、ウェーファの前面にＳＣＢの形状を定めかつ後面と接触する金属を分離するように実行される。ウェーファの後面は、表面のアルミニウム及びポリシリコンにエッチング中にエッチング用薬品に対して（例えば、ホトレジストにより）保護される。逆も同じである。
金属層がアルミニウムを含む場合は、半導体に対する金属の低い接触抵抗と適正な接合とを確保するようにアルミニウムと半導体との境界面をアニールするために、ウェーファの熱処理が窒素雰囲気内で４５０℃で３０分間行われる。
ウェーファの後面のこれらの領域をフォトレジストでマスクするために、アルミニウム及びポリシリコンをエッチングし洗浄する第３の写真平版段階が行われる。定位置にあるフォトレジストマスクにより、ハンダ付けに適した第２の金属層、例えば銀、ニッケル、錫、金、銅などが、加熱蒸着、スパッタリング、電気メッキ、塗装又はその他の適切な技術により、ウェーファの後面に適切な厚さ、通常は１から１０μmで置かれる。特に、厚さが約３００Åのチタンと１．０μmの金とのチタン・金の層が、本発明の１実施例の表面接続可能なＳＣＢ素子上に堆積される。チタンはアルミニウムと金の層との間の接合層として作用し、金の膜の接着を改善しかつハンダ付け処理中の熱の伝達効率を改良する。後面へのこの第２の金属層の堆積中、ウェーファの（ＳＣＢの作用区域が定義される）前面は、ブリッジ区域における金属の堆積を防ぐために、例えばフォトレジストで保護される。
フォトレジストマスクの除去は、これを金属から取り去るリフトオフ技術により進められる。この方法において、チタン・金の層は前述のアルミニウム／ポリシリコンパッド上にのみ留まる。
次いで、ウェーファは、各ＳＣＢ素子の抵抗値を検査する電気試験ステーション送られる。ダイの外観も顕微鏡で検査される。電気的及び目視で悪いパッドはマークが付けられ放棄される。
最後に、ウェーファは、ウェーファから個々のＳＣＢ素子を分離しかつこれらを相互に分離するために、前面溝６０と後面溝６４とを切るために使用されたものより薄いダイシングソーにより切断される。この際は、ダイシングソーはウェーファを完全に通過して切断し、先に開口の位置により定められたダイの縦横を分離する。
図６ないし６Ｅは、図４に図式的に示されたＳＣＢ３０を更に詳細に示す。ＳＣＢ３０は、図６−６Ｅに示されるように、図５−５Ｃに示されたようなウェーファからの複数のシリコン半導体素子を製造する上述の方法の典型的な製品である。図４に示されたＳＣＢ３０の構成要素は、図６−６Ｅにおいて同じ番号が付けられ、その説明は繰り返されない。
図６はＳＣＢ３０の頂面３４の平面図を示し、図６Ｄはその斜視図を示し、図６ＥはＳＣＢ３０の底面３５を示す。ＳＣＢ３０は、非導電性の基板５０を備え、これは、本技術において知られるように、適宜適切な非導電性材料よりなりかつ単結晶シリコン基板を備えることができる。例えば、アール・ダブリュー・ビックス・ジュニアその他の米国特許４７０８０６０号において説明されたように、図６及び６Ｄに示された形態に形成された金属化ランド４４が、強くドープされたシリコン半導体４２のような半導体材料の上に重なる。後者は、基板５０上に、（金属のランド４４により覆われた）比較的大面積の２個のパッドとこの２個の大きいパッドを接続している小さいブリッジ又は活性層４２ａよりなる「蝶ネクタイ］形に配置される。同様な構造が、ベルナルド・マルチネッツ−トバル他の同時係属出願０８／６４４００８号「半導体ブリッジ素子及びその製造方法」に示される。
ランド４４の両側に電位差が加えられると、半導体層４２の作用区域４２ａは導電状態となり、十分な強さの電流が十分な時間加えられると、作用区域４２ａはプラズマを形成して噴出し、これが、例えば作用区域４２ａと接触している詰められた爆発性物質の起爆に使用する熱源を提供するように作用するであろう。図６Ａ、６Ｂ、６Ｄ及び６Ｅに最もよく見られるように、ＳＣＢ３０は、側部に段のある形状のものである。この段付きの形状は、前面溝６０と後面溝６４とを切るダイシングソーの幅が、個々のＳＣＢを分離するために次に使用されるダイシングソーの幅より広い図５−５Ｃに示されたような方法でＳＣＢ３０が作られることにより生ずる。そこで、図５Ｂにおいては、個々の半導体素子をウェーファから分離するためにウェーファを通して切断するように、比較的薄いダイシングソーが、例えば図５Ｂの線Ｃ−Ｃに沿って、前面溝６０に沿った幅の中央に置かれる。薄い刃による切断は前面溝６０及び後面溝６４の各に沿って行われ、個々の半導体素子がウェーファ基板５６から分離され、かつ素子相互が分離される。上に説明されたように、前面溝６０と後面溝６４とは交差するので、ウェーファ基板５６に貫通穴又は開口（番号なし）が形成され、金属及びドーパントの通路を提供する。従って、金属ランド４４を形成する金属の化学蒸気堆積のような堆積の際に、金属は側面６６ａ、６６ｂ及び６６ｃ（図６Ｅ）にも堆積する。側面６６ｂは、側面６６ａと６６ｃとの間の隆起又は突起であるように見える。側面６６ｂは前面溝又は後面溝の底部の長手方向部分であり、側面６６ｃは比較的薄いダイシングソーの切断により作られる。
同様な手順により、側面６８ａ、６８ｂ及び６８ｃの段付き形状が得られ、これらは側面６６ａ、６６ｂ、６６ｃを横切って伸びる。（図６Ｄ及び６Ｅにおいては、図を明瞭にするため、側面に上に重なっている金属層の小部分を切り取ってある。）
ウェーファ基板５６に形成された貫通穴又は開口（図５−５Ｃ）は、図５Ｃに示されるように、例えば化学蒸気堆積処理による金属の堆積のための通路を提供し、このため、ランド４４を形成している金属層は連続して伸び、電気接点４５ａ、４５ｂ、４５ｃを提供し、これらは金属ランド４４と接触ランド４７とを接続するように作用する（図６Ｅ）。図６Ｄ及び６Ｅにおいて、側壁６８ａと６８ｂとを示すために接点４５ａと４５ｂとは部分的に破られて示される。接触ランド４７は、図３に示されるようなヘッダー３６へのＳＣＢ３０の有効かつ効率的なハンダ付けを助けるために、ボンディングメタル４９の層により覆われる。
ボンディングメタル４９は、高品質のハンダ付け３８を提供するために、金、或いはニッケル又は銀のようなその他の適切な金属を備えることができる（図３）。
ランド４４、コネクター４５ａ、４５ｂと４５ｃ、及び接触ランド４７を設けるための連続金属層が見られ、これにより前面３４から側壁６６ａ、６６ｂ、６６ｃ及び６８ａ、６８ｂ、６８ｃに沿って後面３５に伸びるＳＣＢ３０上の連続導電経路が提供される。選択的にボンディングメタル４９の薄い層で覆われた得られた平たい平坦な接触ランド４７が、ヘッダー上に直接取り付けることにより電気接続されるような寸法及び形状にされた電気接点を提供し、更に図３に示されたようにハンダ付けその他の方法で電気接点に接続され、ハンダ付け３８がＳＣＢ３０の後面を電線３２に接続する。
本発明はその特別な実施例について詳細に説明されたが、これに対する多くの変更はなお特許請求範囲内にあることが認められるであろう。

Claims (19)

1. 前面と後面とを有する基板ウェーファから複数の半導体素子を製造する方法であって、
   （ａ）シリコン基板ウェーファの少なくとも一方の面を誘電体層で被覆し、
   （ｂ）誘電体層の上にポリシリコン膜を堆積させ、
   （ｃ）基板ウェーファに複数の開口を形成し、この開口は、（１）ウェーファの前面から後面に伸びるように、及び（２）基板ウェーファから切断される複数のダイのそれぞれの両側の各に１個配置されるように、形成された複数の側面を定めるようにウェーファの前面から後面にウェーファを通って伸び、基板ウェーファの前面を通る第１の複数の溝を切り、更に基板ウェーファの後面を通る第２の複数の溝を第１の複数の溝を横切る方向に切り、交差位置における一連の開口を形成するために、第１と第２の複数の溝は、第１の複数の溝が第２の複数の溝と交差するように十分に深く切られることにより基板ウェーファに複数の開口を形成し、
   （ｄ）側面を経て前面と後面との間のダイ上の連続導電経路を設けるためにウェーファ上に、及び開口を経て前後の面と側面の上に金属層を堆積させ、
   （ｅ）ダイから半導体素子を構成するためにダイ上に希望の回路を形成するようにポリシリコン膜と金属層とにエッチングし、そして
   （ｆ）基板ウェーファより半導体素子を分離しかつ半導体素子を互いに分離する、
   諸段階を含んだ方法。
2. 半導体素子が半導体ブリッジ素子を備え、かつ段階（ｅ）が、後面上の少なくとも２個の分離した電気接点及び前面上の半導体ブリッジ素子を形成するためにポリシリコン膜と金属層とをマスクしかつエッチングすることを含む請求項１の方法。
3. シリコン基板ウェーファがｐ型基板とｎ型基板よりなるクラスから選定され、更に
   （ｇ）段階（ｄ）の金属層の堆積より前に、ポリシリコン膜及びシリコン基板ウェーファの側壁を、ｐ型ドーパントとｎ型ドーパントとよりなるクラスから選定されたドーパントよりドーピングし、基板がｐ型基板よりなるときはポリシリコン膜と側面とがｎ型ドーパントによりドープされ、基板がｎ型基板よりなるときはポリシリコン膜と側面とがｐ型ドーパントによりドープされ、これによりポリシリコン膜と側面とのドーピングが両側の側面間に背中合わせのダイオード手段を形成し、静電放電に対するバイアスなしの防護を有する各半導体素子を提供する手段を含んだ請求項１又は請求項２の方法。
4. （ｉ）相互に平行でかつ相互に等間隔に第１の複数の溝を切り、
   （ii）相互に平行でかつ相互に等間隔に第２の複数の溝を切ることを含んだ請求項１又は請求項２の方法。
5. ｐ型基板とｎ型基板とよりなるグループから選定されかつ前面と後面とを有するシリコン基板ウェーファから複数の半導体ブリッジ素子を製造する方法であって、
   （ａ）シリコン基板ウェーファの少なくとも一方の面を誘電体層で被覆し、
   （ｂ）誘電体層の上にポリシリコン膜を堆積させ、
   （ｃ）基板ウェーファに複数の開口を形成し、この開口は、（１）ウェーファの前面から後面に伸びるように及び（２）基板ウェーファから切断される複数のダイのそれぞれの両側の各に１個配置されるように構成された複数の側面を定めるようにウェーファの前面から後面にウェーファを通って伸び、前面に複数の第１の通路を切断しかつ後面に第１の通路を横切って伸びる複数の第２の通路を切断することにより複数の開口が形成され、第１及び第２の通路が互いに交差するに十分に深く切断され、
   （ｄ）ポリシリコン膜及びシリコン基板の側面をウェーファの極性と逆の極性のドーパントによりドーピングし、両側の側面間に背中合わせのダイオード手段を形成し、これにより静電放電に対するバイアスなしの防護を有する最終の各半導体素子を提供し、
   （ｅ）半導体素子としてダイを構成するために側面を経て前面と後面との間のダイ上に連続導電経路を設けるため前後の面と側面の上に金属層を堆積させ、更に
   （ｆ）基板ウェーファより半導体素子を分離しかつ素子を互いに分離する
   諸段階を含んだ方法。
6. 後面の金属層をヘッダーの電気接点にハンダ付けをする段階を含んだ請求項２又は請求項５の方法。
7. シリコン基板がｐ型基板よりなり、ポリシリコン膜及び側面がｎ型ドーパントでドープされる請求項１、請求項２、請求項５のいずれか１の方法。
8. シリコン基板がｎ型基板よりなり、ポリシリコン膜及び側面がｐ型ドーパントでドープされる請求項１、請求項２、請求項５のいずれか１の方法。
9. （ａ）前面、後面及び側面を有するシリコン半導体材料から作られた基板、
   （ｂ）基板の少なくとも一方の面に配置された誘電体層、
   （ｃ）誘電体層の上に配置されたポリシリコン膜、及び
   （ｄ）ポリシリコン層上に堆積され前面から側面に沿って後面に連続して伸びるモノリシック金属層であって、後面に接点を形成するような形状にされ、この接点がヘッダーに直接に面付けされる形状とされた前記金属層
   を具備し、
   基板がｐ型基板及びｎ型基板よりなるクラスから選定され、ポリシリコン膜と基板の側面がｐ型ドーパントとｎ型ドーパントとよりなるクラスから選定されたドーパントによりドープされ、基板がｐ型ドーパントを含むときはポリシリコン膜と側面とがｎ型ドーパントによりドープされ、基板がｎ型ドーパントを含むときはポリシリコン膜と側面とがｐ型ドーパントによりドープされ、
   これにより異なった側面間に背中合わせのダイオード手段が形成され、静電放電に対するバイアスなしの防護を有する各半導体素子を提供する表面接続可能な半導体ブリッジ素子。
10. ポリシリコン膜と金属層とが、後面上の少なくとも２個の分離した電気接点と前面上の半導体ブリッジ回路形状とを提供する形状にされた請求項９の素子。
11. シリコン基板がｐ型シリコン基板よりなり、ポリシリコン膜及び側面がｎ型ドーパントでドープされる請求項９又は１０の素子。
12. シリコン基板がｎ型シリコン基板よりなり、ポリシリコン膜及び側面がｐ型ドーパントでドープされる請求項９又は１０の素子。
13. 基板が０．０１から１０Ω−cmの範囲の抵抗を有し、誘電体層が０．２から１μmの範囲の厚さを有し、そしてポリシリコン膜が１から３μmの範囲の厚さを有する請求項９又は１０の素子。
14. ヘッダーが電気接点を有し、素子の後面の接点をヘッダーの電気接点にハンダ付けすることにより素子がヘッダーに直接に表面取付けされる請求項９又は１０の素子。
15. 爆発性要素の部品を形成しかつ爆発性物質と接触して配置されたそのブリッジ回路形状を有する請求項１０の素子。
16. 前面と後面とを有する基板ウェーファから複数の半導体素子の部品として製造することにより作られた請求項９又は１０の素子であって、
    （ａ）シリコン基板ウェーファの少なくとも一方の面を誘電体層で被覆し、
    （ｂ）誘電体層の上にポリシリコン膜を堆積させ、
    （ｃ）基板ウェーファに複数の開口を形成し、この開口は、（１）ウェーフアの前面から後面に伸びるように及び（２）基板ウェーファから切断される複数のダイのそれぞれの両側の各に１個配置されるように構成された複数の側面を定めるようにウェーファの前面から後面にウェーファを通って伸び、前面に複数の第１の通路を切断しかつ後面に第１の通路を横切って伸びる複数の第２の通路を切断することにより複数の開口が形成され、第１及び第２の通路が互いに交差するに十分に深く切断され、
    （ｄ）ダイから半導体素子を構成するために側面を経て前面と後面との間のダイ上の連続導電経路を設けるようにウェーブ上及び開口を経て前後の面と側面の上に金属層を堆積させ、
    （ｅ）後面上に接点を形成するようにポリシリコン膜と金属層とにマスクをしかつエッチングし、そして
    （ｆ）基板ウェーファより半導体素子を分離しかつ素子を互いに分離する
    諸段階を含んだ方法のより製造された素子。
17. 請求項１６の素子であって、段階（ｅ）が、後面上の少なくとも２個の分離した電気接点及び前面上の半導体ブリッジ素子形状を形成するためにポリシリコン膜と金属膜とをマスクしかつエッチングすることを含む方法により作られた半導体ブリッジ素子を含んだ素子。
18. 金属層が少なくとも２個の部分を提供するような形状にされ、各部分は前面から側面の少なくとも一方に沿って後面に連続して伸び、かつ後面に少なくとも１個の接点を形成している請求項９、請求項１０又は請求項１６の素子。
19. ポリシリコン膜と金属層とが後面上の少なくとも２個の分離した電気接点と前面上の半導体ブリッジ回路形状とを提供する形状とされた半導体ブリッジ素子を備えた請求項９又は請求項１６の素子。

Images