JP4256807B2 - スイッチング回路及び個別電圧計測装置 - Google Patents

Description

本発明は、スイッチング回路及び個別電圧計測装置に係わり、特に、直列に接続された単位セルの両端をコンデンサに順次接続するスイッチング回路及び当該スイッチング回路を備えた個別電圧計測装置に関するものである。

上述した従来のスイッチング回路として、例えば、図３に示すようなフライングキャパシタ回路が提案されている（例えば、特許文献１、２）。同図に示すように、フライングキャパシタ回路は、直列に接続された複数の単位セルＶ₁〜Ｖ_nに対して１つのコンデンサＣと、上記単位セルＶ₁〜Ｖ_nの各両端を上記コンデンサＣの両端に順次接続するための複数の切替スイッチＳ₁〜Ｓ_n+1とを備えている。なお、図３において単位セルＶ₁〜Ｖ_nはそれぞれ一つのバッテリから構成されている。

切替スイッチＳ₁〜Ｓ_n+1は、ｎ個の単位セルＶ₁〜Ｖ_nに対して、（ｎ＋１）個設けられている。つまり、例えば、単位セルＶ₁のマイナス側と、この単位セルＶ₁のマイナス側に接続されている単位セルＶ₂のプラス側とは、共通のリレースイッチＳ₂を介してコンデンサＣに接続されるようになっている。また、図４に示すように、各単位セルＶ₁〜Ｖ_nの両側に２つずつ切替スイッチＳ₁〜Ｓ_2nを設けるフライングキャパシタ回路も提案されている（例えば特許文献３）。

このフライングキャパシタ回路は、例えば、電圧計側装置に用いられ、電圧計側装置は、単位セルＶ₁〜Ｖ_nの両端が接続される毎に、コンデンサＣの両端電圧を計測することにより、各単位セルＶ₁〜Ｖ_nの両端電圧を検出することができる。
特開平１１−２４８７５５号公報 特開２００２−１５６３９２号公報 特開平１１−２４８７５７号公報

ところで、従来、上述した切替スイッチとしては、リレースイッチを用いていた。しかしながら、リレースイッチは、例えばＦＥＴなどの半導体スイッチに比べて、コスト、大きさ、耐久性、応答速度などの面で劣っている。そこで、この切替スイッチとして、半導体スイッチを用いたいという要望が高まっている。

上述したフライングキャパシタ回路に用いられる半導体スイッチは、上位の単位セルに接続されるものほどソース電位が高くなる。このため、半導体スイッチのゲートには、上位の単位セルに接続されるものほど、高いゲート電圧を与える必要がある。従って、組電池を電源として、このゲート電圧を生成しようとする場合、上位の単位セルに接続された半導体スイッチほど、上位の単位セル−最下位単位セルＶ₁間を電源として、ゲート電圧を生成することが考えられる。

図３について具体的に述べると、例えば、切替スイッチＳ₁は単位セルＶ₁を電源とし、切替スイッチＳ₂は単位セルＶ₂−単位セルＶ₁間を電源とし、…、切替スイッチＳ_nは単位セルＶ_n−単位セルＶ₁間を電源として、ゲート電圧を生成する必要がある。

このため、下位の単位セルほどゲート電圧生成のために消費される電流が多くなり、各単位セルの消費電力にばらつきが生じてしまうという問題があった。

そこで、本発明は、上記のような問題点に着目し、単位セルの消費電力のばらつきを抑えたスイッチング回路及び当該スイッチング回路を用いた個別電圧計測装置を提供することを課題とする。

上記課題を解決するためになされた請求項１記載の発明は、コンデンサと、バッテリからなる単位セルを複数個直列に接続して構成された組電池の各単位セルの両端電圧を前記コンデンサに順次接続するための複数の半導体スイッチと、前記複数の半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、前記複数の半導体スイッチに対応して各々設けられ、前記制御信号をレベルシフトして対応する半導体スイッチのゲートに出力する複数のレベルシフト回路と、を備えたスイッチング回路において、前記複数のレベルシフト回路はそれぞれ、対応する前記半導体スイッチがプラス端子に接続されている単位セルよりも上位の第１単位セル−最下位単位セル間の電圧を分圧して前記対応する半導体スイッチのゲートに供給する第１抵抗及び第２抵抗と、前記制御信号の出力に応じてオンして前記第１抵抗及び第２抵抗に対して前記第１単位セル−最下位単位セル間の電圧を供給する第１シフト用半導体スイッチと、から構成される第１電流経路と、前記第１単位セル−前記第１単位セルに対して所定個下位の第２単位セル間に直列接続された前記第１抵抗及び第３抵抗と、前記第１抵抗及び第３抵抗との間に設けられ前記第２抵抗に電流が流れるとオンする第２シフト用半導体スイッチと、から構成される第２電流経路と、を備え、前記第１電流経路は、互いに等しい電流が流れるように設けられ、前記第２電流経路は、上位の単位セルに接続された半導体スイッチに対応するものほど当該第２半導体経路に流れる電流が大きくなるように設けられたことを特徴とするスイッチング回路に存する。

請求項４記載の発明は、請求項１〜３何れか１項に記載のスイッチング回路と、前記コンデンサの両端電圧を計測する計測手段とをさらに備えたことを特徴とする個別電圧計側装置に存する。

請求項１及び４記載の発明によれば、下位の単位セルほど第１電流経路による消費電流が多くなってしまう。しかしながら、第２電流経路を上位の単位セルに接続された半導体スイッチに対応するものほどその第２電流経路に流れる電流が大きくなるように設けることにより、単位セルのレベルシフト回路による消費電流のばらつきを抑えることができる。

請求項２記載の発明は、前記各単位セルの両端電圧をコンデンサに順次接続した結果、前記第１及び第２電流経路による各単位セルの消費電力が等しくなるように前記第２電流経路を設けたことを特徴とする請求項１に記載のスイッチング回路に存する。

請求項２記載の発明によれば、第１及び第２電流経路による各単位セルの消費電力が等しくなるようにすることができる。

請求項３記載の発明は、コンデンサと、バッテリからなる単位セルを複数個直列に接続して構成された組電池の各単位セルの両端電圧を前記コンデンサに順次接続するための複数の半導体スイッチと、前記複数の半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、前記複数の半導体スイッチに対応して各々設けられ、前記制御信号をレベルシフトして対応する半導体スイッチのゲートに出力する複数のレベルシフト回路と、を備えたスイッチング回路において、前記複数のレベルシフト回路はそれぞれ、対応する前記半導体スイッチがプラス端子に接続されている単位セルよりも上位の第１単位セル−最下位単位セル間の電圧を分圧して前記対応する半導体スイッチのゲートに供給する第１抵抗及び第２抵抗と、前記制御信号の出力に応じてオンして前記第１抵抗及び第２抵抗に対して前記第１単位セル−最下位単位セル間の電圧を供給する第１シフト用半導体スイッチと、から構成される第１電流経路を備え、前記第１電流経路は、上位の単位セルに接続された半導体スイッチに対応するものほど当該第１半導体経路に流れる電流が大きくなるように設けられたことを特徴とするスイッチング回路に存する。

請求項３記載の発明によれば、第１電流経路を上位の単位セルに接続された半導体スイッチに対応するものほど当該第１半導体経路に流れる電流が大きくなるように設けることにより、単位セルのレベルシフト回路による消費電流のばらつきを抑えることができる。

以上説明したように、請求項１及び４記載の発明によれば、第２電流経路を上位の単位セルに接続された半導体スイッチに対応するものほどその第２電流経路に流れる電流が大きくなるように設けることにより、単位セルのレベルシフト回路による消費電流のばらつきを抑えたスイッチング回路及び個別電圧計側装置を得ることができる。

請求項２記載の発明によれば、第１及び第２電流経路による各単位セルの消費電力が等しくなるようにすることができるので、単位セルの消費電力のばらつきをなくしたスイッチング回路を得ることができる。

請求項３記載の発明によれば、第１電流経路を上位の単位セルに接続された半導体スイッチに対応するものほど当該第１半導体経路に流れる電流が大きくなるように設けることにより、単位セルのレベルシフト回路による消費電流のばらつきを抑えたスイッチング回路を得ることができる。

また、電圧計測回路は、上記単位セルＶ₁〜Ｖ_nの各両端を上記コンデンサＣの両端に順次接続するための半導体スイッチＳ₁₁〜Ｓ_1(n+1)と、この半導体スイッチＳ₁₁〜Ｓ_1(n+1)と直列に接続された抵抗Ｒ₁₁〜Ｒ_1(n+1)とを備えている。半導体スイッチＳ₁₁〜Ｓ_1(n+1)は、ｎ個の単位セルＶ₁〜Ｖ_nに対して、（ｎ＋１）個、設けられている。上述した半導体スイッチＳ₁₁〜Ｓ_1(n+1)及びコンデンサＣがスイッチング回路を構成している。また、コンデンサＣの両端は、計測スイッチＳ₂₁及びＳ₂₂を介して、コンデンサＣの充電電圧を計測する計測回路１０に接続されている。

上述したスイッチング回路を組み込んだ電圧計測回路の動作について以下説明する。まず、図示しないロジック回路は、半導体スイッチＳ₁₁及びＳ₁₂をオンして、単位セルＶ₁の両端をコンデンサＣの両端に接続する。これにより、コンデンサＣの充電電圧は、単位セルＶ₁の両端電圧に応じた値となる。次に、ロジック回路は、半導体スイッチＳ₁₁及びＳ₁₂をオフにして、単位セルＶ₁をコンデンサＣから切り離すと共に、計測スイッチＳ₂₁及びＳ₂₂をオンして、計測回路１０によりコンデンサＣの充電電圧を計測させる。コンデンサＣの充電電圧を計測することにより、計測回路１０は、組電池との絶縁を図りつつ、単位セルＶ₁の両端電圧を計測することができる。

さらにロジック回路は、半導体スイッチＳ₁₂及びＳ₁₃をオンして、単位セルＶ₂の両端をコンデンサＣの両端に接続する。以下、ロジック回路は、上述したように半導体スイッチＳ₁₁〜Ｓ_1(n+1)及び計測スイッチＳ₂₁、Ｓ₂₂のオンオフ制御する。そして、これにより単位セルＶ₁〜Ｖ_n+1の両端を順次コンデンサＣに接続させると共に、接続によって単位セルＶ₁〜Ｖ_n+1の両端電圧に応じた値となったコンデンサＣの充電電圧を計測回路１０により計測させる。

次に、上述した半導体スイッチＳ₁₂〜Ｓ_1n及びこれら半導体スイッチＳ₁₂〜Ｓ_1n各々に、与えるゲート電圧を生成するレベルシフト回路の詳細な構成について、図２を参照して説明する。図２は、半導体スイッチＳ₁₂〜Ｓ_1nのうち、任意の半導体スイッチＳ_m及びこの任意の半導体スイッチＳ_mに対応したレベルシフト回路２ｍを示す回路図である。

同図に示すように、半導体スイッチＳ_mは、ソース−ドレイン方向が互いに逆向きになるように、直列に接続された２つのＮｃｈ．の電界効果トランジスタ（＝ＦＥＴ）Ｑ１及びＱ２から構成されている。このため、各ＦＥＴＱ１及びＱ２のソース−ドレイン間に発生する寄生ダイオードＤ１及びＤ２も、その順方向が互いに逆向きになる。

このようにＦＥＴＱ１及びＱ２のソース−ドレイン間に発生する寄生ダイオードＤ１及びＤ２の順方向が互いに逆向きになっているため、半導体スイッチのオフ時に寄生ダイオードを通じて電流が流れてしまうことを防止することができる。

また、上述したＦＥＴＱ１及びＱ２のゲートは、トランジスタＴｒ２（＝第２シフト用半導体スイッチ）のコレクタ及び抵抗Ｒａの一端間に接続されている。上記抵抗Ｒａの他端は、単位セルＶ_m+1のプラス側に接続されている。上記トランジスタＴｒ２のエミッタは、抵抗Ｒｂを介して、単位セルＶ_mのマイナス側に接続されている。

また、トランジスタＴｒ２のベースは、抵抗Ｒｃを介してトランジスタＴｒ１（＝第１シフト用半導体スイッチ）のコレクタに接続される。このトランジスタＴｒ１のエミッタはグランドに接続されている。一方、ベースは抵抗Ｒｄを介して図示しないロジック回路に接続されるとともに、抵抗Ｒｅを介してエミッタに接続されている。

これにより、５Ｖ系のロジック回路から５Ｖの制御信号がトランジスタＴｒ１のベースに供給されると、抵抗Ｒｄ→抵抗Ｒｅの順に電流が流れる。このとき抵抗Ｒｅに発生する電圧により、トランジスタＴｒ１のエミッタ−ベース間にバイアスが与えられるため、トランジスタＴｒ１がオンする。

トランジスタＴｒ２がオンすると、抵抗Ｒａ→トランジスタＴｒ２のコレクタ−ベース→抵抗Ｒｃ→トランジスタＴｒ１のコレクタ−エミッタの順に電流Ｉ１ｍが流れる。このとき抵抗Ｒｃに発生する電圧により、トランジスタＴｒ２のエミッタ−ベース間にバイアスが与えられるため、トランジスタＴｒ２がオンする。このトランジスタＴｒ２のオンにより、抵抗Ｒａ→トランジスタＴｒ２のコレクタ−エミッタ→抵抗Ｒｂの順に電流Ｉ２ｍが流れる。

上述したトランジスタＴｒ１及びＴｒ２のオンにより、ＦＥＴＱ１及びＱ２には、単位セルＶ_m-1−Ｖ₁間電圧に、単位セルＶ_m+1及びＶ_mの両端電圧の合計値を、抵抗Ｒａ及びＲｂで分圧した分圧電圧を加えた電圧が印加される。これにより、ＦＥＴＱ１及びＱ２のゲートには、そのソースより高いバイアス電圧が印加され、ＦＥＴＱ１及びＱ２をオンすることができる。

以上の構成から明らかなようにレベルシフト回路２ｍには、単位セルＶ_m+1（＝第１単位セル）−単位セルＶ₁（＝最下位単位セル）間を電源とし、抵抗Ｒａ→トランジスタＴｒ２のコレクタ−ベース間→抵抗Ｒｃ→トランジスタＴｒ２のコレクタ−エミッタ間の順で電流Ｉ１ｍが流れる第１電流経路２ｍ１と、単位セルＶ_m+1−この単位セルＶ_m+1より一つ下位の単位セルＶ_m（＝第２単位セル）を電源とし、抵抗Ｒａ→トランジスタＴｒ２のコレクタ−エミッタ間→抵抗Ｒｂの順で電流Ｉ２ｍが流れる第２電流経路２ｍ２とが設けられている。

上述した第１電流経路２ｍ１は、上位の単位セルに接続された半導体スイッチに対応するものほど、上位の単位セルを電源とする。詳しく述べると、上述した半導体スイッチＳ_mより上位の半導体スイッチＳ_m+1に対応するレベルシフト回路２（ｍ＋１）の場合、その第１電流経路２（ｍ＋１）１は、単位セルＶ_m+1より上位の単位セルＶ_m+2−単位セルＶ₁間を電源とする。

なお、最上位の単位セルＶ_nのプラス側に接続された半導体スイッチＳ_n+1は、Ｐｃｈ．ＦＥＴを用い、この半導体スイッチＳ_n+1に対応するレベルシフト回路２（ｎ＋１）としては、単位セルＶ_n−単位セルＶ₁間を電源とし、この電源電圧を分圧して、半導体スイッチＳ_n+1のゲートに供給するようになっている。また、最下位の単位セルＶ₁のマイナス側に接続された半導体スイッチＳ₁は、Ｎｃｈ．ＦＥＴを用い、レベルシフト回路２１としては、単位セルＶ₁のみを電源とし、この電源電圧を分圧して、半導体スイッチＳ₁のゲートに供給するようになっている。

要するに、最上位及び最下位の単位セルＶ_n+1及びＶ₁に対応するレベルシフト回路２（ｎ＋１）及び２１には、それぞれ電流Ｉ１（ｎ＋１）及びＩ１１を流す第１電流経路は設けられているが、第２電流経路が設けられていないと考えることができる。

従って、半導体スイッチＳ₁〜Ｓ_n+1に対応するレベルシフト回路２１〜２ｎ＋１によって消費される各単位セルＶ₁〜Ｖ_nの消費電流Ｉ_C1〜Ｉ_Cnは以下のようになる。
Ｉ_C1＝Ｉ１１＋…＋Ｉ１（ｎ＋１）＋Ｉ２２
Ｉ_C2＝Ｉ１２＋…＋Ｉ１（ｎ＋１）＋Ｉ２２＋Ｉ２３
…
Ｉ_Cm＝Ｉ１ｍ＋…＋Ｉ１（ｎ＋１）＋Ｉ２ｍ＋Ｉ２（ｍ＋１）
…
Ｉ_C(n-1)＝Ｉ１（ｎ−１）＋…＋Ｉ１（ｎ＋１）＋Ｉ２（ｎ−１）＋Ｉ２ｎ
Ｉ_Cn＝Ｉ１ｎ＋Ｉ１（ｎ＋１）＋Ｉ２ｎ

今、レベルシフト２１〜２（ｎ＋１）の各第１電流経路２１１〜２（ｎ＋１）１に流れる電流Ｉ１１、Ｉ１２、…Ｉ１ｎ、Ｉ１（ｎ＋１）が全て等しい電流Ｉαであるとする（∵Ｉ１１＝Ｉ１２＝…＝Ｉ１ｎ＝Ｉ１（ｎ＋１）＝Ｉα）。
このとき、上記消費電流Ｉ_C1〜Ｉ_Cは以下のようになる。
Ｉ_C1＝（ｎ＋１）・Ｉα＋Ｉ２２
Ｉ_C2＝ｎ・Ｉα＋Ｉ２２＋Ｉ２３
…
Ｉ_Cm＝（ｎ−ｍ＋２）・Ｉα＋Ｉ２ｍ＋Ｉ２（ｍ＋１）
…
Ｉ_C(n-1)＝３・Ｉα＋Ｉ２（ｎ−１）＋Ｉ２ｎ
Ｉ_Cn＝２・Ｉα＋Ｉ２ｎ

以上の式から明らかなように、下位の単位セルほど第１電流経路２１１〜２（ｎ＋１）１によって消費される電流が大きくなる。そこで、上位の単位セルほど第２電流経路２１２〜２（ｎ＋１）２による消費電流を増やして、第１電流経路２１１〜２（ｎ＋１）によって生じる各単位セルＶ₁〜Ｖ_nでの消費電流のばらつきを相殺する。全ての単位セルＶ₁〜Ｖ_nにおける消費電流Ｉ_C1〜Ｉ_Cnを等しくするためには、第２電流経路２１１〜２（ｎ＋１）による消費電流Ｉ２２〜Ｉ２ｎは以下のように設定する。

Ｉ２２＝Ｉβ（任意の定数）
Ｉ２３＝Ｉα（∵Ｉ_C1＝Ｉ_C2より）
…
Ｉ２ｍ＝Ｉα＋Ｉ２（ｍ−２）｛∵ｉ（ｍ−２）＝ｉ（ｍ−１）より｝
…
Ｉ２ｎ＝Ｉα＋Ｉ２（ｎ−２）

以上のように、任意のレベルシフト回路２ｍにおいて、第１電流経路２ｍ１では、単位セルＶ_m+1−単位セルＶ₁間を電源とし、第２電流経路２ｍ２では、単位セルＶ_m+1−単位セルＶ_m間を電源としている。つまり、第２電流経路２ｍ２では、単位セルＶ_mより下位の単位セルを電源としない。このため、第１電流経路２１１〜２（ｎ＋１）１によって、下位の単位セルほど消費電流が大きくなってしまった分、第２電流経路２２２〜２ｎ２によって、単位セルＶ₁〜Ｖ_nの消費電流Ｉ_C1〜Ｉ_Cnが全て等しくなるように相殺することができ、単位セルＶ₁〜Ｖ_nの消費電力のばらつきをなくすことができる。

しかも、全ての第１電流経路２１１〜２（ｎ＋１）１に、等しい電流Ｉαが流れるようにしているため、第２電流経路２２２〜２ｎ２にどの程度の電流を流せば、レベルシフト回路２１〜２（ｎ＋１）による単位セルＶ₁〜Ｖ_nの消費電流Ｉ_C1〜Ｉ_Cnが全て等しくなるかが容易に把握できるようになるので、レベルシフト回路２１〜２（ｎ＋１）の設計が容易となり、コストダウンを図ることができる。

また、制御信号が出力するとトランジスタＴｒ１がオンして、第１電流経路２ｍ１に電流が流れる。これにより、トランジスタＴｒ２がオンして、第２電流経路２ｍ２にも電流が流れる。従って、トランジスタＴｒ１及びＴｒ２を使った簡単な構成で、制御信号をレベルシフトすることができる。

なお、上述した実施形態では、各レベルシフト回路において、第１電流経路に流れる電流を全て等しくし、上位に行くほど第２電流経路による消費電流を大きくすることにより、全ての単位セルＶ₁〜Ｖ₂での消費電流Ｉ_C1〜Ｉ_cnが等しくなるようにしていた。しかしながら、例えば、上位に行くほど第１電流経路に流れる電流を増加させた場合でも、第２電流経路による消費電流を調整して、消費電流Ｉ_C1〜Ｉ_Cnを等しくすることができる。

また、上述した実施形態では、第２電流経路を設けることにより、各消費電流Ｉ_C1〜Ｉ_Cnを等しくしていた。しかしながら、第２電流経路を設けず、第１電流経路による消費電流を上位に行くほど大きくすることも考えられる。この場合、各消費電流Ｉ_C1〜Ｉ_Cnを等しくすることはできないが、各レベルシフト回路において、第１電流経路に流れる電流を全て等しくした場合にくらべて、各消費電流Ｉ_C1〜Ｉ_C2のばらつきを低減することができる。

本発明のスイッチング回路を組み込んだ電圧計測装置の一実施の形態を示す図である。 図１に示す電圧計測装置を構成する半導体スイッチＳ₁₂〜Ｓ_1nのうち、任意の半導体スイッチＳ_m及びこの任意の半導体スイッチＳ_mに対応したレベルシフト回路２ｍを示す回路図である。 従来のフライングキャパシタ回路の一例を示す回路図である。 従来のフライングキャパシタ回路の一例を示す回路図である。

符号の説明

Ｃ コンデンサ
Ｖ₁〜Ｖ_n 単位セル
Ｓ₁₁〜Ｓ_1(n+1) 半導体スイッチ
２ｍ レベルシフト回路
２ｍ１ 第１電流経路
２ｍ２ 第２電流経路
Ｖ_m+1 第１単位セル
Ｖ_m 第２単位セル
Ｔｒ１ トランジスタ（第１シフト用半導体スイッチ）
Ｔｒ２ トランジスタ（第２シフト用半導体スイッチ）

Claims (4)

1. コンデンサと、バッテリからなる単位セルを複数個直列に接続して構成された組電池の各単位セルの両端電圧を前記コンデンサに順次接続するための複数の半導体スイッチと、前記複数の半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、前記複数の半導体スイッチに対応して各々設けられ、前記制御信号をレベルシフトして対応する半導体スイッチのゲートに出力する複数のレベルシフト回路と、を備えたスイッチング回路において、
   前記複数のレベルシフト回路はそれぞれ、対応する前記半導体スイッチがプラス端子に接続されている単位セルよりも上位の第１単位セル−最下位単位セル間の電圧を分圧して前記対応する半導体スイッチのゲートに供給する第１抵抗及び第２抵抗と、前記制御信号の出力に応じてオンして前記第１抵抗及び第２抵抗に対して前記第１単位セル−最下位単位セル間の電圧を供給する第１シフト用半導体スイッチと、から構成される第１電流経路と、
   前記第１単位セル−前記第１単位セルに対して所定個下位の第２単位セル間に直列接続された前記第１抵抗及び第３抵抗と、前記第１抵抗及び第３抵抗との間に設けられ前記第２抵抗に電流が流れるとオンする第２シフト用半導体スイッチと、から構成される第２電流経路と、を備え、
   前記第１電流経路は、互いに等しい電流が流れるように設けられ、
   前記第２電流経路は、上位の単位セルに接続された半導体スイッチに対応するものほど当該第２半導体経路に流れる電流が大きくなるように設けられた
   ことを特徴とするスイッチング回路。
2. 前記各単位セルの両端電圧をコンデンサに順次接続した結果、前記第１及び第２電流経路による各単位セルの消費電力が等しくなるように前記第２電流経路を設けた
   ことを特徴とする請求項１に記載のスイッチング回路。
3. コンデンサと、バッテリからなる単位セルを複数個直列に接続して構成された組電池の各単位セルの両端電圧を前記コンデンサに順次接続するための複数の半導体スイッチと、前記複数の半導体スイッチのオンオフを指示する制御信号を出力するロジック回路と、前記複数の半導体スイッチに対応して各々設けられ、前記制御信号をレベルシフトして対応する半導体スイッチのゲートに出力する複数のレベルシフト回路と、を備えたスイッチング回路において、
   前記複数のレベルシフト回路はそれぞれ、対応する前記半導体スイッチがプラス端子に接続されている単位セルよりも上位の第１単位セル−最下位単位セル間の電圧を分圧して前記対応する半導体スイッチのゲートに供給する第１抵抗及び第２抵抗と、前記制御信号の出力に応じてオンして前記第１抵抗及び第２抵抗に対して前記第１単位セル−最下位単位セル間の電圧を供給する第１シフト用半導体スイッチと、から構成される第１電流経路を備え、
   前記第１電流経路は、上位の単位セルに接続された半導体スイッチに対応するものほど当該第１半導体経路に流れる電流が大きくなるように設けられた
   ことを特徴とするスイッチング回路。
4. 請求項１〜３何れか１項に記載のスイッチング回路と、
   前記コンデンサの両端電圧を計測する計測手段とをさらに備えたことを特徴とする個別電圧計側装置。

Images