JP4216910B2 - 遊技機制御用チップのセキュリティシステム - Google Patents
遊技機制御用チップのセキュリティシステム Download PDFInfo
- Publication number
- JP4216910B2 JP4216910B2 JP01968597A JP1968597A JP4216910B2 JP 4216910 B2 JP4216910 B2 JP 4216910B2 JP 01968597 A JP01968597 A JP 01968597A JP 1968597 A JP1968597 A JP 1968597A JP 4216910 B2 JP4216910 B2 JP 4216910B2
- Authority
- JP
- Japan
- Prior art keywords
- gaming machine
- data
- machine control
- control chip
- verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
【発明の属する技術分野】
本発明は、パチンコ、パチスロ等の遊技機の制御のために使用されているマイクロコンピュータチップ(以下簡単のためにチップと呼ぶ)の不正をチェックするために組み込まれている遊技機制御用チップ(例えば「遊技機用マイクロプロセッサー」(特開平5−200153号)、「遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置」(特開平7−31737号)など)に組み込まれた照合回路を随時チェックすることにより制御用チップを二重に接続するようなチップを偽造するというような不正を防止するための監視用チップに関するものである。
【0002】
【従来技術】
従来のチップとしては、特開平5−200153号、特開平7−31737号のようにチップ内の識別回路により外付又は内蔵ROMに記憶されたアプリケーションプログラムが正規のものか否について所定のアルゴリズムに従いセキュリティチェックを行い、これが正規の場合にはアプリケーションプログラムを実行させ、正規でないと判断した場合にプログラムを実行させないようにしたものが発明され知られている。
しかしながら、プログラムの改変だけでなくチップ自体の偽造がなされたり、正規のチップと偽造チップを二重構造としてセキュリティチェックの際には正規のチップを作動させ、セキュリティチェック後に偽造チップを作動させるように構成された場合には、有効に作用しないという問題がある。
そのために制御用チップの照合を行う為の装置も開発され(特開平7−31737号)、不正のチップをチェックできるようになっている。
【0003】
【発明が解決しようとする課題】
しかしながら照合装置を用いた、制御用チップのチェックは、所轄の警察官等が不正の速報を受けてから現場に出向き、照合装置を介して照合検査するという手順を踏むために、照合装置による検査を受けるまでは不正を発見できないという不都合がある。また各パチンコホールに遊技機が数百台設置されており、照合装置を用いて全ての遊技機をチェックするのに時間がかかりすぎるという不都合がある。
そこで本発明は、かかる従来技術の欠点に鑑みなされたものでチップ自体を偽造したり二重構造化したものをチェックすることが可能でチェックの結果不正と判断した時には、遊技機が使用できない状態とすることにより警察官等の照合装置によるチェックを受る前に不正を発見することが可能なセキュリティシステムを提供することを目的とする。
【0004】
【課題を解決するための手段】
すなわち本発明は、内蔵又は外付けの遊技機制御用プログラムが記憶されたリードオンリーメモリー(以下ROMと呼ぶ)と、ROMに書き込まれたプログラムを実行するように制御する中央処理装置(CPU)と、外部から送信されたデータに対して所定のアルゴリズムにより暗号化されたデータを返信する照合回路とからなる遊技機制御用チップと前記CPUとデータの送受信を行う遊技機周辺デバイスとからなる遊技機において、
前記CPUと遊技機の周辺デバイスとの間に接続されたCPUと遊技機周辺デバイスとの送受信の経路を接続・遮断する信号遮断手段と、前記遊技機制御用チップの照合回路に対して電源投入後所定間隔毎又は無作為にデータを送信し、該照合回路から返信された暗号化データに基づいてデータの照合を行いデータが一致した時に信号遮断手段に対して経路接続信号を出力し、データが不一致の時に信号遮断手段に対して経路遮断信号を出力して遊技機制御用チップのCPUと周辺デバイスとの送受信を遮断するように制御する照合判定手段とからなる監視用チップを介在させた遊技機制御用チップのセキュリティシステムにより本目的を達成する。
【0005】
請求項2の発明は、前記監視用チップの照合判定手段を遊技機制御用チップの照合回路と同一の照合回路と、前記双方の照合回路に照合用のデータを電源投入後所定間隔毎又は無作為に送信する手段と、各照合回路から返信された暗号化データを比較照合し、これらが不一致の時に信号遮断回路に対して経路遮断信号を送信する判定手段とで構成した遊技機制御用チップのセキュリティシステムである。
【0006】
請求項3の発明は、前記監視用チップの照合判定手段が電源投入時にリセットされるように構成された遊技機制御用チップのセキュリティシステムである。
【0007】
請求項4の発明は、前記信号遮断手段が、電源OFF時に経路遮断するように構成された遊技機制御用チップのセキュリティシステムである。
【0008】
本発明にかかる遊技機制御用チップでは電源投入当初は、信号遮断手段はCPUと遊技機周辺デバイスとを接続状態にしている。遊技機制御用チップによっては電源投入当初に内蔵又は外付ROMに書き込まれたユーザープログラムが正規(第三者認定機関による試験が行われこれに合格したもの)のものか否についてセキュリティチェックが行われ、チェックの結果正規と判断された場合にユーザープログラムの実行を許容している。
これとは別に監視用チップの照合判定手段から電源投入後所定間隔で遊技機制御用チップの照合回路に対して照合のためのデータ(例えばセキュリティ情報転送コマンド、キーデータ、データ、ダミーデータ)を送信する。そのデータは遊技機制御用チップの照合回路で暗号化されて返信データ(例えばデータ確認コマンド、暗号化データ、セキュリティ動作チェックコード)が返信される。
尚、信号遮断手段については電源投入直後照合判定手段から経路接続信号が発せられるまで遮断状態を維持させるように構成してもよい。
【0009】
照合判定手段ではその返信データと当初の送信データとを比較することにより遊技機制御用チップが正規のものであるか否について照合を行うことができ、照合の結果データが一致していた時には、信号遮断手段に対して経路接続信号を送信され、遊技機制御用チップのCPUは遊技機周辺デバイスと送受信することができる。
また照合結果が不一致であった時には、信号遮断手段に対して経路遮断信号が送信され、この信号に基づき信号遮断手段はCPUと遊技機周辺デバイスとの送受信を遮断する。その結果CPUと周辺デバイスとの通信は途絶え実質的に遊技機の作動は停止状態となる。
【0010】
例え1回目の監視用チップのチェックが終了した後でも、本発明にかかる監視用チップでは所定間隔毎又は無作為に照合用のデータを送信するように構成されており、最初の照合で正規と判断されたチップについても何度にも渡り、照合回路のチェックが行われることになる。その結果、照合後に正規のチップから偽造チップに切り替えるような不正行為をしていたとしても、次の照合チェックにより不正が発見され、実質的な遊技機の作動が停止状態となる。
電源の入っている状態では、照合判定手段の不正と判断した状態は維持され続けるために再度電源をONにしない限り遊技機制御用チップのCPUと遊技機周辺機器との通信は途絶えた状態となる。
無作為の場合は、チェックをランダムに行うものであり、電源投入直後の場合のみとか、電源投入後ある時間が経過した場合にのみにチェックが行われる為に、不正なチップとの切り替えのタイミングが取りにくいものとなる。
【0011】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。
図1は遊技機制御用チップ1と監視用チップ2と大入賞口等の遊技機周辺デバイス3との接続関係を示す概略ブロック図であり、遊技機制御チップ1は、ユーザープログラムが記憶された内蔵ROM12と、該内蔵ROM12のセキュリティチェックを行うと共にチェック後はROM12に記憶されたユーザープログラムを遊技機周辺デバイス3と送受信を行いながら実行するCPU13と、監視用チップ2の照合判定手段26から送信されたデータを暗号化するための照合回路14とからなる。
監視用チップ2は、内蔵入出力回路22を介して遊技機周辺デバイス3と接続された信号遮断手段24と、該信号遮断手段24に対してCPU13と遊技機周辺デバイス3との経路の接続・遮断を指示する照合判定手段26とからなり、照合判定手段26は電源投入後所定間隔又は無作為に前記照合回路14に対して照合チェックのためのデータ(例えばセキュリティ情報転送コマンド、キーデータ、データ、ダミーデータ)を送信する手段と、照合回路14で暗号化されて返信された返信データ(例えばデータ確認コマンド、暗号化データ、セキュリティ動作チェックコード)を暗号化する手段(照合回路)と、該暗号化手段により復号化された返信データと送信データとを照合する判定手段とからなり、該判定手段により照合回路14の返信データと送信データとが一致しなかった時に、信号遮断手段24に対して経路の遮断信号を出力し、一致した時に経路の接続信号を出力するように構成されている。
【0012】
図2に示すものは、本発明にかかる他の実施例を示すもので、ユーザープログラムは外部ROM15に記憶されている。そして遊技機制御用チップ1に組み込まれた図示しない識別回路により外部ROM15に書き込まれたユーザープログラムが正規のものか否についてCPU13を用いてセキュリティチェックを行うように構成されている。14は図1に示されたものと同様の照合回路であり、所定のアルゴリズムにより監視用チップ2から送信されたデータの暗号化をCPU13を用いて演算するように構成されている。
図2に示す監視用チップでは遊技機周辺デバイス3の入出力回路23が外付で構成されているものであり、CPU13と遊技機周辺デバイス3との間に信号遮断手段24を介在させている。尚、照合判定手段26は、図1と同じもので構成されている。
【0013】
以上述べた構成において本発明の実施例にかかるセキュリティシステムでは、図3のフローチャートのように作用する。
電源を投入した直後において一般的に遊技機制御用チップ1内の図示しない識別回路によりROM12又は15に記憶されたユーザープログラムが正規のものであるか否についてセキュリティチェックが行われ、正規と判断された場合にはユーザープログラムに基づき遊技機デバイスを制御することにより所定の確率にて入賞処理が行われるように処理する。この時信号遮断手段24は接続状態にあり、照合判定手段26から経路遮断信号が送信されるまでCPU13と遊技機周辺機器との間の通信を許容する。
一方、遊技機制御用チップ1に組み込まれた照合回路14に対しては、電源投入後所定間隔又は無作為に前述の照合のためのデータ(例えばセキュリティ情報転送コマンド、キーデータ、データ、ダミーデータ)が送信される。受信したデータは照合回路14及びCPU13により暗号化が行われ、暗号化された返信データ(例えばデータ確認コマンド、暗号化データ、セキュリティ動作チェックコード)は照合判定手段26に送信される。
【0014】
照合判定手段26では返信されたデータについて再度暗号化を行い、復号化されたデータが送信データと一致しているか否について判定手段で判定される。
判定の結果送信データと復号化返信データとが一致した場合には、遊技機制御用チップ1は正規のものであると判断し、信号遮断手段24に対して経路接続信号が出力される。しかし、送信データと復号化返信データとが不一致の場合には、信号遮断手段24に対して経路遮断信号が送信され、信号遮断手段24は再度電源がONにされるまでその状態を保持する。
1回目の照合回路のチェック後所定時間が経過した時は、再度新たな照合のためのデータ(例えばセキュリティ情報転送コマンド、キーデータ、データ、ダミーデータ)が照合回路14に向けて送信される。
照合回路14では再びCPU13を使用しながら送信データの暗号化を行い、これを照合判定手段26に返信する。返信された返信データは、照合判定手段26で送信データと返信データとの一致状況の比較が行われ、不一致の場合のみ信号遮断手段24に対して経路遮断信号が出力されることになる。
尚、本実施例では電源投入直後において信号遮断手段24を接続状態とするもので構成したがこれに限定されるものではなく、照合判定手段26から経路接続信号が発信されるまで遮断状態を維持するように構成しても良い。
【0015】
以上のように何度も繰り返される照合回路のチェックの結果正規と判断される間はCPU13と遊技機周辺デバイス3との送受信は継続し、一度でもチェック結果が一致しない場合には送受信は経路遮断されることになる。また一度遮断された場合には、信号遮断手段24はその状態を保持することになるために、改めての照合等は不要となる。
尚、本実施例では所定間隔毎にデータの照合を行うように構成したがこれに限定されるものではなく、無作為(ランダム)にデータの照合を行うように構成しても良い。無作為の例としては電源投入直後であるとか、電源投入後一定時間経過後にデータ照合を行う。このように無作為に照合が行われることにより偽造チップへの切り替えのタイミングを取ることが難しいものとなる。
【0016】
次にホール側が遊技時間の終了後に再度電源を投入したときには、信号遮断手段24の遮断状態はリセットされ、電源を投入すると再び照合回路14とのデータのやり取りを行うことにより遊技機の正規性が判断されることになる。
尚、不正を防止する上では電源がOFFにされた時には信号遮断手段24は経路遮断となるように構成すると良い。
【0017】
【発明の効果】
以上述べたように本発明にかかる遊技機制御用チップのセキュリティシステムでは、遊技機制御用チップに組み込まれた照合回路を電源投入後所定間隔毎又は無作為にチェックするように構成し、チェックの結果正規と判断しなかった場合に遊技機制御用チップのCPUと遊技機周辺デバイスとの相互通信を遮断するように構成していることから、偽造チップを正規チップと置き換えて遊技機を構成しても遊技機として機能させないことになる。
また所定間隔毎又は無作為に遊技機制御チップの照合回路がチェックされることになるために、例え遊技者等は正規のチップと並列に偽チップを接合し、正規チップの照合後に偽造チップに切り替えるように構成しても監視用チップにより検出されることになるために、不正を防止することができる。
さらに本発明にかかるセキュリティシステムでは、、電源投入時に照合を行うと共に電源投入時に信号遮断手段への命令信号が消去され、不正者等が不正チップの使用を諦め正規チップに置き換えた場合には正常に作動するように構成されているために、正規のチップの使用を誘導することになる。
【図面の簡単な説明】
【図1】 本発明にかかる第1実施例の概略ブロック図である。
【図2】 本発明にかかる第2実施例の概略ブロック図である。
【図3】 本発明にかかるセキュリティシステムの作用を示すフローチャートである。
【符号の説明】
1 遊技機制御用チップ
2 監視用チップ
3 遊技機周辺デバイス
12 内蔵ROM
13 CPU
14 照合回路
15 外部ROM
22,23 入出力回路
24 信号遮断手段
26 照合判定手段
Claims (4)
- 内蔵又は外付けの遊技機制御用プログラムが記憶されたリードオンリーメモリー(以下ROMと呼ぶ)と、ROMに書き込まれたプログラムを実行するように制御する中央処理装置(CPU)と、外部から送信されたデータに対して所定のアルゴリズムにより暗号化されたデータを返信する照合回路とからなる遊技機制御用チップと前記CPUとデータの送受信を行う遊技機周辺デバイスとからなる遊技機において、
前記CPUと遊技機の周辺デバイスとの間に接続されたCPUと遊技機周辺デバイスとの送受信の経路を接続・遮断する信号遮断手段と、前記遊技機制御用チップの照合回路に対して電源投入後所定間隔毎又は無作為にデータを送信し、該照合回路から返信された暗号化データに基づいてデータの照合を行いデータが一致した時に信号遮断手段に対して経路接続信号を出力し、データが不一致の時に信号遮断手段に対して経路遮断信号を出力して遊技機制御用チップのCPUと周辺デバイスとの送受信を遮断するように制御する照合判定手段とからなる監視用チップを介在させたことを特徴とする遊技機制御用チップのセキュリティシステム。 - 前記監視用チップの照合判定手段が、遊技機制御用チップの照合回路と同一の照合回路と、前記双方の照合回路に照合用のデータを電源投入後所定間隔毎又は無作為に送信する手段と、各照合回路から返信された暗号化データを比較照合し、これらが不一致の時に信号遮断回路に対して経路遮断信号を送信する判定手段とからなることを特徴とする請求項1記載の遊技機制御用チップのセキュリティシステム。
- 前記監視用チップの照合判定手段が電源投入時にリセットされるように構成されていることを特徴とする請求項1又は2記載の遊技機制御用チップのセキュリティシステム。
- 前記信号遮断手段が、電源OFF時に経路遮断するように構成されていることを特徴とする請求項1乃至3のいずれか1項記載の遊技機制御用チップのセキュリティシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01968597A JP4216910B2 (ja) | 1997-01-18 | 1997-01-18 | 遊技機制御用チップのセキュリティシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01968597A JP4216910B2 (ja) | 1997-01-18 | 1997-01-18 | 遊技機制御用チップのセキュリティシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10201932A JPH10201932A (ja) | 1998-08-04 |
JP4216910B2 true JP4216910B2 (ja) | 2009-01-28 |
Family
ID=12006102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01968597A Expired - Fee Related JP4216910B2 (ja) | 1997-01-18 | 1997-01-18 | 遊技機制御用チップのセキュリティシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4216910B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002000895A (ja) * | 2000-06-16 | 2002-01-08 | Daiman:Kk | 遊技機 |
JP4489913B2 (ja) * | 2000-07-25 | 2010-06-23 | 株式会社平和 | 遊技機用電子デバイス搭載回路基板 |
JP4517184B2 (ja) * | 2003-03-07 | 2010-08-04 | 株式会社大一商会 | 遊技機の制御基板 |
JP2010142526A (ja) * | 2008-12-22 | 2010-07-01 | Olympia:Kk | 遊技機 |
JP5729985B2 (ja) * | 2009-12-25 | 2015-06-03 | 株式会社エルイーテック | セキュリティ性の高い遊技機の通信装置 |
JP5557723B2 (ja) * | 2010-12-20 | 2014-07-23 | マルホン工業株式会社 | パチンコ機 |
-
1997
- 1997-01-18 JP JP01968597A patent/JP4216910B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10201932A (ja) | 1998-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8322608B2 (en) | Using promiscuous and non-promiscuous data to verify card and reader identity | |
JP3526615B2 (ja) | 遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置 | |
JP4398678B2 (ja) | 相互認証機能を有する遊技機制御用基板 | |
JP4942732B2 (ja) | 遊技機 | |
JP5144204B2 (ja) | 遊技機用セキュリティチップ及び遊技機用照合機 | |
MX2013006157A (es) | Dispositivo y metodo de gestion de datos sensibles. | |
JPH1040099A (ja) | 通信機能を有するセキュリティチップ | |
JP4401468B2 (ja) | 遊技機制御用チップの監視システム | |
JP4999193B2 (ja) | 指紋認証機能搭載携帯型装置 | |
JP4216910B2 (ja) | 遊技機制御用チップのセキュリティシステム | |
JP2000233057A5 (ja) | ||
JP4447470B2 (ja) | セキュリティ・エレメントのクローン作成を防ぐための方法および装置 | |
JP2020078703A (ja) | 遊技用システム | |
US20020091648A1 (en) | Secure communications for a currency handling machine | |
JP4099243B2 (ja) | 遊技機制御基板の照合判定情報及び遊技機情報の暗号化通信システム | |
JP2975522B2 (ja) | 遊技機用マイクロプロセッサー | |
JP2620020B2 (ja) | 遊技機用マイクロプロセッサー | |
JP2918855B2 (ja) | 遊技機用マイクロプロセッサー | |
JP2002000885A (ja) | 遊技機制御用マイクロコンピュータチップ | |
JPH10303878A (ja) | 遊技機の暗号化通信システム | |
JPH1024145A (ja) | 遊技機検査用集中端子板 | |
JPH1024148A (ja) | チップ照合器 | |
JP4384550B2 (ja) | 紙幣取扱装置 | |
KR101059227B1 (ko) | 아케이드 게임기의 운영정보 표시장치 및 그 제어방법 | |
JP3581331B2 (ja) | 遊技機制御用マイクロコンピュータチップ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141114 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |