JP2975522B2 - 遊技機用マイクロプロセッサー - Google Patents
遊技機用マイクロプロセッサーInfo
- Publication number
- JP2975522B2 JP2975522B2 JP6033106A JP3310694A JP2975522B2 JP 2975522 B2 JP2975522 B2 JP 2975522B2 JP 6033106 A JP6033106 A JP 6033106A JP 3310694 A JP3310694 A JP 3310694A JP 2975522 B2 JP2975522 B2 JP 2975522B2
- Authority
- JP
- Japan
- Prior art keywords
- authentication code
- code
- application program
- key
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pinball Game Machines (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、遊技機械のパチンコ遊
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム（機器制御プログラムやデータ）を起動
するための半導体チップに関するもので、かかる半導体
チップが認定後に法定基準外で作動するようにプログラ
ムが改変されるのを防ぐように構成されたものである。
技機、回胴式遊技機、アレンジボール、ジャン球遊技機
等に搭載されその遊技機制御に使用されるアプリケーシ
ョンプログラム（機器制御プログラムやデータ）を起動
するための半導体チップに関するもので、かかる半導体
チップが認定後に法定基準外で作動するようにプログラ
ムが改変されるのを防ぐように構成されたものである。
【０００２】パチンコ機械等遊技機は、風俗営業法の規
則に基づく国家公安委員会の規則に従い遊技機の認定及
び型式の検定を受けなければ販売することができない製
品であり、マイクロプロセッサーを使用したものも保安
電子通信技術協会の型式試験に合格しなければならず、
この型式認定を受けたものがパチンコホール等で営業に
供することができる仕組みとなっている。
則に基づく国家公安委員会の規則に従い遊技機の認定及
び型式の検定を受けなければ販売することができない製
品であり、マイクロプロセッサーを使用したものも保安
電子通信技術協会の型式試験に合格しなければならず、
この型式認定を受けたものがパチンコホール等で営業に
供することができる仕組みとなっている。
【０００３】しかしながら、型式認定を受けた後にメー
カーや、ホール側にて種々の手段を講じてマイクロプロ
セッサーを改造したり、プログラムを改変して、不正遊
技機として使用されるケースが考えられ、型式認定後の
改造を防止することが今日の課題である。
カーや、ホール側にて種々の手段を講じてマイクロプロ
セッサーを改造したり、プログラムを改変して、不正遊
技機として使用されるケースが考えられ、型式認定後の
改造を防止することが今日の課題である。
【０００４】
【従来技術】従来のこの種の遊技機は、マイクロプロセ
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では保
安電子通信技術協会の型式試験を合格したものは所定の
確率で、利用者に勝利球を放出するように構成されてい
る。また遊技機の場合は、所定のアドレス領域内にプロ
グラム及びデータを格納することが義務付けられてい
る。
ッサーと一体となった回路を組み、電動役物を連続して
作動させる装置や、電動役物等を電気的にコントロール
するものや、回胴式遊技機において回転する回胴の回転
制御するものなどが知られており、これらの回路では保
安電子通信技術協会の型式試験を合格したものは所定の
確率で、利用者に勝利球を放出するように構成されてい
る。また遊技機の場合は、所定のアドレス領域内にプロ
グラム及びデータを格納することが義務付けられてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の回路の場合は、型式認定をとった後に回路内の制
御プログラムやデータを改変した場合には、認定製品と
区別がつきにくく外見だけでは認定製品として取り扱わ
れる可能性が高い。そのためかかる不正を充分に阻止出
来ないといった不都合がある。かかる不正を野放しにす
れば、遊技者が不利益を被ると共に、型式認定製品を取
り扱っている者の信用も毀損されることになり、ひいて
は型式試験を行う意義が薄れてくるおそれがある。そこ
で本発明はかかる従来技術の欠点に鑑みなされたもの
で、遊技機内の不正改造を困難にするための仕組みを設
けると共に、遊技機内のマイクロプロセッサー内にプロ
グラムやデータの改竄等を防止するための機能を持たせ
ることを目的とする。
従来の回路の場合は、型式認定をとった後に回路内の制
御プログラムやデータを改変した場合には、認定製品と
区別がつきにくく外見だけでは認定製品として取り扱わ
れる可能性が高い。そのためかかる不正を充分に阻止出
来ないといった不都合がある。かかる不正を野放しにす
れば、遊技者が不利益を被ると共に、型式認定製品を取
り扱っている者の信用も毀損されることになり、ひいて
は型式試験を行う意義が薄れてくるおそれがある。そこ
で本発明はかかる従来技術の欠点に鑑みなされたもの
で、遊技機内の不正改造を困難にするための仕組みを設
けると共に、遊技機内のマイクロプロセッサー内にプロ
グラムやデータの改竄等を防止するための機能を持たせ
ることを目的とする。
【０００６】
【課題を解決するための手段】すなわち本発明は、所定
の領域に記憶されたアプリケーションプログラム及び該
アプリケーションプログラムから所定のアルゴリズムの
基に暗号化された認証コード等が格納されたユーザー記
憶手段と、前記アプリケーションプログラムから認証コ
ードを算出するアルゴリズム及び認証コード算出用の単
数又は複数のキーコードが格納されたチップ内蔵記憶手
段と、前記ユーザー記憶手段からユーザーデータ等が読
み込まれ格納されるアプリケーションプログラム作業用
記憶手段と、ユーザー記憶手段から入力されるアプリケ
ーションプログラムと、チップ内蔵記憶手段に格納され
た認証コード算出プログラム及びキーコードから認証コ
ードを算出すると共に、該認証コードと予めユーザー記
憶手段から読み込んだ認証コードとを比較する中央処理
装置（ＣＰＵ）とからなり、中央処理装置が比較した結
果認証コードが一致しなかった時にアプリケーションプ
ログラムの実行アドレスを監視する手段又はアプリケー
ションプログラムの実行時間を監視する手段を作動させ
ると共にアプリケーションプログラムを実行させ、認証
コードが比較により一致した時にアプリケーションプロ
グラムを実行させるように構成された遊技機用マイクロ
プロセッサーにより本目的を達成する。尚、請求項２の
発明は、中央処理装置が比較した結果認証コードが一致
した時にアプリケーションプログラムの実行アドレスを
監視する手段を作動させ、プログラムが所定の領域を越
えた時に装置の作動を停止又はＣＰＵをリセットするよ
うにプログラム実行させるように構成している。
の領域に記憶されたアプリケーションプログラム及び該
アプリケーションプログラムから所定のアルゴリズムの
基に暗号化された認証コード等が格納されたユーザー記
憶手段と、前記アプリケーションプログラムから認証コ
ードを算出するアルゴリズム及び認証コード算出用の単
数又は複数のキーコードが格納されたチップ内蔵記憶手
段と、前記ユーザー記憶手段からユーザーデータ等が読
み込まれ格納されるアプリケーションプログラム作業用
記憶手段と、ユーザー記憶手段から入力されるアプリケ
ーションプログラムと、チップ内蔵記憶手段に格納され
た認証コード算出プログラム及びキーコードから認証コ
ードを算出すると共に、該認証コードと予めユーザー記
憶手段から読み込んだ認証コードとを比較する中央処理
装置（ＣＰＵ）とからなり、中央処理装置が比較した結
果認証コードが一致しなかった時にアプリケーションプ
ログラムの実行アドレスを監視する手段又はアプリケー
ションプログラムの実行時間を監視する手段を作動させ
ると共にアプリケーションプログラムを実行させ、認証
コードが比較により一致した時にアプリケーションプロ
グラムを実行させるように構成された遊技機用マイクロ
プロセッサーにより本目的を達成する。尚、請求項２の
発明は、中央処理装置が比較した結果認証コードが一致
した時にアプリケーションプログラムの実行アドレスを
監視する手段を作動させ、プログラムが所定の領域を越
えた時に装置の作動を停止又はＣＰＵをリセットするよ
うにプログラム実行させるように構成している。
【０００７】尚、本発明にかかる装置では、ユーザー記
憶手段に格納されたアプリケーションプログラムから算
出される認証コードＣを所定の暗号化のキーコードＫを
与えた状態で暗号化する手段として日本電信電話株式会
社が、開発した暗号装置及び暗号化方法（通称フィール
特許(特開昭62-109083号、特開昭63-204289号、特開平0
1-147585号)）に基づいて算出し、該暗号化方法をチッ
プ内蔵記憶手段に格納させておくようにすると良い。暗
号化方法はこれらの方法に限定されるものでない。
憶手段に格納されたアプリケーションプログラムから算
出される認証コードＣを所定の暗号化のキーコードＫを
与えた状態で暗号化する手段として日本電信電話株式会
社が、開発した暗号装置及び暗号化方法（通称フィール
特許(特開昭62-109083号、特開昭63-204289号、特開平0
1-147585号)）に基づいて算出し、該暗号化方法をチッ
プ内蔵記憶手段に格納させておくようにすると良い。暗
号化方法はこれらの方法に限定されるものでない。
【０００８】認証コードの解読、キーコードの解読によ
る認定後のユーザー記憶手段内のアプリケーションプロ
グラムの改造を防止するためには、以下に示すようにユ
ーザー記憶手段及びチップ内蔵記憶手段にキーコードや
認証コードを次のように格納し、これらから認証コード
を算出して比較するようにすれば、暗号はより複雑にな
り簡単には解読することができなくなる。 ユーザー記憶手段に格納された認証コードが、複数の
キーコードK1，K2，K3，…Ki，…Knに基づきそれぞれ算
出された複数のものC1，C2，C3，…Ci，…Cnからなり、
チップ内蔵記憶手段に格納されたキーコードが前記複数
のキーコードK1，K2，K3，…Ki，…Knの内の任意の１つ
Kiであり、中央処理装置が比較するユーザー記憶手段の
認証コードが、前記キーコードKiに基づき算出された認
証コードCiとする。 ユーザー記憶手段に格納された認証コードが、複数の
第１次キーコードK1，K2，K3，…Ki，…，Knに基づきそ
れぞれ算出された複数の第１次認証コードC1，C2，C3，
…Ci，…，Cnと、該第１次認証コードC1，C2，C3，…
Ci，…，Cn及び第２次キーコードKbに基づき算出された
第２次認証コードC20からなり、チップ内蔵記憶手段に
格納されたキーコードが前記複数の第１次キーコード
K1，K2，K3，…Ki，…，Knの内の任意の１つKiと第２次
キーコードKbであり、中央処理装置が比較するユーザー
記憶手段の認証コードが第１次キーコードKiに基づき算
出された任意の第１次認証コードCiと、第２次認証コー
ドC20とする。 ユーザー記憶手段に格納された認証コードが、１つの
中間キーコードK0に基づき算出された中間認証コードC0
及び複数の第１次キーコードK1，K2，K3，…Ki，…，Kn
に基づき暗号化された第１次認証コードC1，C2，C3，…
Ci，…，Cnと、該第１次認証コードC1，C2，C3，…Ci，
…，Cn及び第２次キーコードKbに基づき算出された第２
次認証コードC20からなり、チップ内蔵記憶手段に格納
されたキーコードが中間キーコードK0と、前記複数の第
１次キーコードK1，K2，K3，…Ki，…，Knの内の任意の
１つKiと、第２次キーコードKbであり、中央処理装置が
比較するユーザー記憶手段の認証コードが第１次キーコ
ードKiに基づき算出された任意の第１次認証コードC
iと、第２次認証コードC20とする。
る認定後のユーザー記憶手段内のアプリケーションプロ
グラムの改造を防止するためには、以下に示すようにユ
ーザー記憶手段及びチップ内蔵記憶手段にキーコードや
認証コードを次のように格納し、これらから認証コード
を算出して比較するようにすれば、暗号はより複雑にな
り簡単には解読することができなくなる。 ユーザー記憶手段に格納された認証コードが、複数の
キーコードK1，K2，K3，…Ki，…Knに基づきそれぞれ算
出された複数のものC1，C2，C3，…Ci，…Cnからなり、
チップ内蔵記憶手段に格納されたキーコードが前記複数
のキーコードK1，K2，K3，…Ki，…Knの内の任意の１つ
Kiであり、中央処理装置が比較するユーザー記憶手段の
認証コードが、前記キーコードKiに基づき算出された認
証コードCiとする。 ユーザー記憶手段に格納された認証コードが、複数の
第１次キーコードK1，K2，K3，…Ki，…，Knに基づきそ
れぞれ算出された複数の第１次認証コードC1，C2，C3，
…Ci，…，Cnと、該第１次認証コードC1，C2，C3，…
Ci，…，Cn及び第２次キーコードKbに基づき算出された
第２次認証コードC20からなり、チップ内蔵記憶手段に
格納されたキーコードが前記複数の第１次キーコード
K1，K2，K3，…Ki，…，Knの内の任意の１つKiと第２次
キーコードKbであり、中央処理装置が比較するユーザー
記憶手段の認証コードが第１次キーコードKiに基づき算
出された任意の第１次認証コードCiと、第２次認証コー
ドC20とする。 ユーザー記憶手段に格納された認証コードが、１つの
中間キーコードK0に基づき算出された中間認証コードC0
及び複数の第１次キーコードK1，K2，K3，…Ki，…，Kn
に基づき暗号化された第１次認証コードC1，C2，C3，…
Ci，…，Cnと、該第１次認証コードC1，C2，C3，…Ci，
…，Cn及び第２次キーコードKbに基づき算出された第２
次認証コードC20からなり、チップ内蔵記憶手段に格納
されたキーコードが中間キーコードK0と、前記複数の第
１次キーコードK1，K2，K3，…Ki，…，Knの内の任意の
１つKiと、第２次キーコードKbであり、中央処理装置が
比較するユーザー記憶手段の認証コードが第１次キーコ
ードKiに基づき算出された任意の第１次認証コードC
iと、第２次認証コードC20とする。
【０００９】
【作用】以上述べた構成において、本発明にかかるマイ
クロプロセッサーではユーザー記憶手段に記憶されたア
プリケーションプログラム（ＡＰと呼ぶ）及び認証コー
ドを読み込むことにより以下のように装置を制御する。
ユーザー記憶手段に記憶されているデータのパターンと
して次のようなものがある。 プログラムアドレスの領域が正規及び正規の認証コー
ド有り。 ユーザー記憶手段のデータ領域のフォーマット異常あ
り。 プログラムアドレスの領域が正規及び認証コードな
し。 プログラムアドレスの領域が正規でない及び正規の認
証コード有り。 プログラムアドレスの領域が正規でない及び正規の認
証コードなし。
クロプロセッサーではユーザー記憶手段に記憶されたア
プリケーションプログラム（ＡＰと呼ぶ）及び認証コー
ドを読み込むことにより以下のように装置を制御する。
ユーザー記憶手段に記憶されているデータのパターンと
して次のようなものがある。 プログラムアドレスの領域が正規及び正規の認証コー
ド有り。 ユーザー記憶手段のデータ領域のフォーマット異常あ
り。 プログラムアドレスの領域が正規及び認証コードな
し。 プログラムアドレスの領域が正規でない及び正規の認
証コード有り。 プログラムアドレスの領域が正規でない及び正規の認
証コードなし。
【００１０】これらのユーザー記憶手段のプログラム管
理データ及び認証コードの一部又は全部は、作業用記憶
手段に格納される。格納されているアプリケーションプ
ログラムのアドレス領域に異常がない場合は、認証コー
ドがユーザー記憶手段に格納されているかを確認し、も
し認証コードが記録されていない場合や、アドレスにフ
ォーマット異常がある場合には正規の装置ではないとし
て停止処理される。
理データ及び認証コードの一部又は全部は、作業用記憶
手段に格納される。格納されているアプリケーションプ
ログラムのアドレス領域に異常がない場合は、認証コー
ドがユーザー記憶手段に格納されているかを確認し、も
し認証コードが記録されていない場合や、アドレスにフ
ォーマット異常がある場合には正規の装置ではないとし
て停止処理される。
【００１１】次に認証コードＣを有する場合には、読み
込んだアプリケーションプログラムから正規の型式検査
と同一の方法（チップ内蔵記憶手段に格納されている認
証コード算出アルゴリズム及び算出用のキーコードＫ）
にて認証コードｃを算出する。その後算出された認証コ
ードｃとユーザー記憶手段から読み込んだ認証コードＣ
とを比較し、読み込んだ認証コードが正規（一致）か否
かを確認する。確認した結果、認証コードが正規と確認
された場合には、実行アドレス監視手段を作動させた状
態又は作動させない状態でアプリケーションプログラム
を実行させる。また認証コードが不一致のときには、実
行時間監視手段又は実行アドレス監視手段を作動させた
状態で、アプリケーションプログラムを実行させる。
込んだアプリケーションプログラムから正規の型式検査
と同一の方法（チップ内蔵記憶手段に格納されている認
証コード算出アルゴリズム及び算出用のキーコードＫ）
にて認証コードｃを算出する。その後算出された認証コ
ードｃとユーザー記憶手段から読み込んだ認証コードＣ
とを比較し、読み込んだ認証コードが正規（一致）か否
かを確認する。確認した結果、認証コードが正規と確認
された場合には、実行アドレス監視手段を作動させた状
態又は作動させない状態でアプリケーションプログラム
を実行させる。また認証コードが不一致のときには、実
行時間監視手段又は実行アドレス監視手段を作動させた
状態で、アプリケーションプログラムを実行させる。
【００１２】認証コード一致の状態でアプリケーション
プログラムを実行させた場合においても、実行アドレス
監視手段を作動させた状態ではプログラムが所定のアド
レス領域を越えて実行しようとするときには、装置を停
止するようにトラップするか又はＣＰＵをリセットし、
装置を再起動させる。また、認証コード不一致の状態で
アプリケーションプログラムを実行させた場合は、当該
アプリケーションプログラムがアドレス領域を越えて制
御しようとする時又はアプリケーションプログラムの実
行開始から所定時間経過した後は装置の作動を停止する
ようにトラップする。以上のようにしてユーザー記憶手
段に格納された〜などのケースについてプログラム
の内容を確認し、装置を作動させるのである。以下に本
発明を図示された実施例に従って詳細に説明する。
プログラムを実行させた場合においても、実行アドレス
監視手段を作動させた状態ではプログラムが所定のアド
レス領域を越えて実行しようとするときには、装置を停
止するようにトラップするか又はＣＰＵをリセットし、
装置を再起動させる。また、認証コード不一致の状態で
アプリケーションプログラムを実行させた場合は、当該
アプリケーションプログラムがアドレス領域を越えて制
御しようとする時又はアプリケーションプログラムの実
行開始から所定時間経過した後は装置の作動を停止する
ようにトラップする。以上のようにしてユーザー記憶手
段に格納された〜などのケースについてプログラム
の内容を確認し、装置を作動させるのである。以下に本
発明を図示された実施例に従って詳細に説明する。
【００１３】
【実施例】図１は本発明にかかるマイクロプロセッサー
の実施例の概略を表すブロック図であり、本発明にかか
るマイクロプロセッサーでは、システムバスを介して中
央処理装置１（ＣＰＵ）と接続されたアプリケーション
プログラムの実行アドレスを監視する手段としてのイリ
ーガルアドレストラップジェネレーター２（以下ＩＡＴ
Ｇと呼ぶ）、アプリケーションプログラムの実行時間を
監視する手段としてのブート用ウオッチドッグタイマー
３（以下ＢＷＤＴと呼ぶ）、システム制御作業用記憶手
段としての制御用ワークＲＡＭ４、アプリケーションプ
ログラム作業用記憶手段としてのアプリケーションプロ
グラム用ワークＲＡＭ５、アプリケーションプログラム
用ワークＲＡＭ５をアプリケーションプログラムに対応
させて制限するためのＲＡＭサイズ制限器６、ＣＰＵ１
への入力を切替るためのプログラムメモリーバンク切替
器７及び、ＩＡＴＧ２，ＢＷＤＴ３，制御用ワークＲＡ
Ｍ４及び前記プログラムメモリーバンク切替器７並びに
外部バスゲート８に実行モード（Md）を出すモードコン
トローラ９と、前記プログラムメモリーバンク切替器７
と接続された制御用プログラムが格納されたチップ内蔵
記憶手段としての内蔵ＲＯＭ１０及び外部バスゲート８
と、外部バスゲート８及びＣＰＵ１と接続されたプログ
ラムメモリ入出力装置１２とからなり、前記アプリケー
ションプログラム用ワークＲＡＭ５がＲＡＭサイズ制限
器６と接続されたプロセッサー（チップ）Ａと、チップ
Ａの外部バスゲート８と接続されたアプリケーションプ
ログラムや該アプリケーションプログラムの認証コード
並びにアプリケーションプログラム用のデータ等が格納
されたユーザー記憶手段としての外部ＲＯＭ１４とから
なる。
の実施例の概略を表すブロック図であり、本発明にかか
るマイクロプロセッサーでは、システムバスを介して中
央処理装置１（ＣＰＵ）と接続されたアプリケーション
プログラムの実行アドレスを監視する手段としてのイリ
ーガルアドレストラップジェネレーター２（以下ＩＡＴ
Ｇと呼ぶ）、アプリケーションプログラムの実行時間を
監視する手段としてのブート用ウオッチドッグタイマー
３（以下ＢＷＤＴと呼ぶ）、システム制御作業用記憶手
段としての制御用ワークＲＡＭ４、アプリケーションプ
ログラム作業用記憶手段としてのアプリケーションプロ
グラム用ワークＲＡＭ５、アプリケーションプログラム
用ワークＲＡＭ５をアプリケーションプログラムに対応
させて制限するためのＲＡＭサイズ制限器６、ＣＰＵ１
への入力を切替るためのプログラムメモリーバンク切替
器７及び、ＩＡＴＧ２，ＢＷＤＴ３，制御用ワークＲＡ
Ｍ４及び前記プログラムメモリーバンク切替器７並びに
外部バスゲート８に実行モード（Md）を出すモードコン
トローラ９と、前記プログラムメモリーバンク切替器７
と接続された制御用プログラムが格納されたチップ内蔵
記憶手段としての内蔵ＲＯＭ１０及び外部バスゲート８
と、外部バスゲート８及びＣＰＵ１と接続されたプログ
ラムメモリ入出力装置１２とからなり、前記アプリケー
ションプログラム用ワークＲＡＭ５がＲＡＭサイズ制限
器６と接続されたプロセッサー（チップ）Ａと、チップ
Ａの外部バスゲート８と接続されたアプリケーションプ
ログラムや該アプリケーションプログラムの認証コード
並びにアプリケーションプログラム用のデータ等が格納
されたユーザー記憶手段としての外部ＲＯＭ１４とから
なる。
【００１４】具体的な各手段とＣＰＵ１との接続関係及
びモードコントローラから発せられるモードとの関係は
図２に示す通りであり、アプリケーションプログラムの
実行時間監視用のブート用ウオッチドッグタイマー３
は、図４に示すようにモードコントローラ９からモード
信号が発信された場合に作動され、アプリケーションプ
ログラムの作動時間をカウンタ１６によりカウントを始
め、ＣＰＵ１から与えられた時間（所定時間：１〜２
分）とカウンタ１６の時間とを比較器１８により比較
し、所定時間経過した場合にはＣＰＵ１に対して停止信
号を発信する。
びモードコントローラから発せられるモードとの関係は
図２に示す通りであり、アプリケーションプログラムの
実行時間監視用のブート用ウオッチドッグタイマー３
は、図４に示すようにモードコントローラ９からモード
信号が発信された場合に作動され、アプリケーションプ
ログラムの作動時間をカウンタ１６によりカウントを始
め、ＣＰＵ１から与えられた時間（所定時間：１〜２
分）とカウンタ１６の時間とを比較器１８により比較
し、所定時間経過した場合にはＣＰＵ１に対して停止信
号を発信する。
【００１５】アプリケーションプログラムの実行アドレ
ス監視用のイリーガルアドレストラップジェネレータ２
は、図５に示すようにＣＰＵ１から与えられたアドレス
領域の上限の番地及び下限の番地をそれぞれアドレスレ
ジスタ２０、２１に記憶させておき、モードコントロー
ラ９からモード信号が発信された場合に作動し、ＣＰＵ
１のプログラムの走行アドレスを比較器２３，２４で常
時監視し、いずれかにおいてアドレスを越えた時にＣＰ
Ｕ１に対して停止命令を発信する。
ス監視用のイリーガルアドレストラップジェネレータ２
は、図５に示すようにＣＰＵ１から与えられたアドレス
領域の上限の番地及び下限の番地をそれぞれアドレスレ
ジスタ２０、２１に記憶させておき、モードコントロー
ラ９からモード信号が発信された場合に作動し、ＣＰＵ
１のプログラムの走行アドレスを比較器２３，２４で常
時監視し、いずれかにおいてアドレスを越えた時にＣＰ
Ｕ１に対して停止命令を発信する。
【００１６】内蔵ＲＯＭ１０には、型式の認証における
アプリケーションプログラムの認証コード（期待値）を
算出するためのアルゴリズム及び算出のためのキーコー
ドが格納されており、このキーコード及びアルゴリズム
は認証機関が実際に使用するものと同一のものを用い
る。また、外部ＲＯＭ１４から読み込まれるアプリケー
ションプログラムのアドレス領域に関するデータ及び認
証コードの有無により作動を停止させるためにＲＯＭ１
０には制御プログラムが格納されている。
アプリケーションプログラムの認証コード（期待値）を
算出するためのアルゴリズム及び算出のためのキーコー
ドが格納されており、このキーコード及びアルゴリズム
は認証機関が実際に使用するものと同一のものを用い
る。また、外部ＲＯＭ１４から読み込まれるアプリケー
ションプログラムのアドレス領域に関するデータ及び認
証コードの有無により作動を停止させるためにＲＯＭ１
０には制御プログラムが格納されている。
【００１７】プログラムメモリ入出力装置１２は、主に
外部ＲＯＭ１４に格納されたアプリケーションプログラ
ムメモリを外部Ｉ／Ｏとして読み取るものであり、本実
施例ではその他の格納されたデータとして認証コード、
ＲＡＭサイズデータ、資源管理データが含まれる。尚、
ユーザー記憶手段としてのＲＯＭ１４をチップＡに装着
した場合には、これらプログラムメモリ入出力装置１２
や外部バスゲート８を必要とせず、プログラムメモリー
バンク切替器７により切替使用することができることは
いうまでもない。
外部ＲＯＭ１４に格納されたアプリケーションプログラ
ムメモリを外部Ｉ／Ｏとして読み取るものであり、本実
施例ではその他の格納されたデータとして認証コード、
ＲＡＭサイズデータ、資源管理データが含まれる。尚、
ユーザー記憶手段としてのＲＯＭ１４をチップＡに装着
した場合には、これらプログラムメモリ入出力装置１２
や外部バスゲート８を必要とせず、プログラムメモリー
バンク切替器７により切替使用することができることは
いうまでもない。
【００１８】以上述べた構成において、本発明にかかる
マイクロプロセッサーではＣＰＵ１からの指示によりモ
ードコントローラ９がモードを出し制御用ワークＲＡＭ
４を使用可能状態とし、内蔵ＲＯＭ１０から型式認証コ
ード（期待値）を算出するためのアルゴリズム及びキー
コード（単数又は複数種類）並びに認証コードの有無又
はアプリケーションプログラムアドレス領域が範囲内か
否かで装置を停止するためのプログラムがＣＰＵ１に読
み込まれる。
マイクロプロセッサーではＣＰＵ１からの指示によりモ
ードコントローラ９がモードを出し制御用ワークＲＡＭ
４を使用可能状態とし、内蔵ＲＯＭ１０から型式認証コ
ード（期待値）を算出するためのアルゴリズム及びキー
コード（単数又は複数種類）並びに認証コードの有無又
はアプリケーションプログラムアドレス領域が範囲内か
否かで装置を停止するためのプログラムがＣＰＵ１に読
み込まれる。
【００１９】かかる後、ＣＰＵ１からの指示によりモー
ドコントローラ９が、プログラムメモリーバンク切替器
７に対するモードを切替え、外部バスゲート８及び入出
力装置１２を介して外部ＲＯＭ１４からＲＡＭサイズ等
の資源管理データ及び認証コードを読み込み、ＣＰＵ１
の指示によりモードコントローラ９がＲＡＭサイズ制限
器６を所定のサイズに切替える。そしてアプリケーショ
ンプログラムのユーザーワークデータは、アプリケーシ
ョンプログラムワーク用ＲＡＭ５、また認証コードはＣ
ＰＵ１のメモリーに格納される。ちなみにパチンコ用は
２５６バイトでパチスロ用は５１２バイトと規定されて
いる。
ドコントローラ９が、プログラムメモリーバンク切替器
７に対するモードを切替え、外部バスゲート８及び入出
力装置１２を介して外部ＲＯＭ１４からＲＡＭサイズ等
の資源管理データ及び認証コードを読み込み、ＣＰＵ１
の指示によりモードコントローラ９がＲＡＭサイズ制限
器６を所定のサイズに切替える。そしてアプリケーショ
ンプログラムのユーザーワークデータは、アプリケーシ
ョンプログラムワーク用ＲＡＭ５、また認証コードはＣ
ＰＵ１のメモリーに格納される。ちなみにパチンコ用は
２５６バイトでパチスロ用は５１２バイトと規定されて
いる。
【００２０】また一方でＣＰＵ１はＲＯＭ１４の全デー
タを読み込んで、アドレス走査を行い、プログラムのア
ドレス領域が所定のものよりも大きいか否か、資源管理
データ以外の認証コードデータの有無についてもチェッ
クしており、プログラムアドレス領域が規定外の時又は
認証コードが格納されていない場合には自動的に装置の
停止指令を出す。さらにＣＰＵ１は走査の結果からデー
タアドレス領域を確認し、そのセレクトデータをメモリ
ーする。
タを読み込んで、アドレス走査を行い、プログラムのア
ドレス領域が所定のものよりも大きいか否か、資源管理
データ以外の認証コードデータの有無についてもチェッ
クしており、プログラムアドレス領域が規定外の時又は
認証コードが格納されていない場合には自動的に装置の
停止指令を出す。さらにＣＰＵ１は走査の結果からデー
タアドレス領域を確認し、そのセレクトデータをメモリ
ーする。
【００２１】資源管理データ及び認証コードデータの有
無のチェックをクリアした場合には、モードが切り替わ
り、外部ＲＯＭ１４に格納されたアプリケーションプロ
グラムを含む全データと、内蔵ＲＯＭ１０に格納された
認証コード算出用のアルゴリズムと、内蔵ＲＯＭ１０に
格納されたキーコードが読み込まれ、アプリケーション
プログラムの認証コードが算出される。
無のチェックをクリアした場合には、モードが切り替わ
り、外部ＲＯＭ１４に格納されたアプリケーションプロ
グラムを含む全データと、内蔵ＲＯＭ１０に格納された
認証コード算出用のアルゴリズムと、内蔵ＲＯＭ１０に
格納されたキーコードが読み込まれ、アプリケーション
プログラムの認証コードが算出される。
【００２２】算出された認証コードと、外部ＲＯＭ１４
から読み込んだ認証コードとはＣＰＵ１により照合さ
れ、照合の結果一致する場合は装置のモードを外部バス
８、切替器７、外部ＲＯＭに切替えてアプリケーション
プログラム実行モードに移行させる。また照合の結果が
不一致の場合には、実行アドレスのＩＡＴＧ２のアドレ
スのレジスタ２０，２１に上限及び下限に関するデータ
を与えた後にこれを作動させると共にＢＷＤＴ３にプロ
グラムの実行時間に関するデータをカウンタ１６に与え
てこれを作動させ、さらにアプリケーションプログラム
を実行させる。
から読み込んだ認証コードとはＣＰＵ１により照合さ
れ、照合の結果一致する場合は装置のモードを外部バス
８、切替器７、外部ＲＯＭに切替えてアプリケーション
プログラム実行モードに移行させる。また照合の結果が
不一致の場合には、実行アドレスのＩＡＴＧ２のアドレ
スのレジスタ２０，２１に上限及び下限に関するデータ
を与えた後にこれを作動させると共にＢＷＤＴ３にプロ
グラムの実行時間に関するデータをカウンタ１６に与え
てこれを作動させ、さらにアプリケーションプログラム
を実行させる。
【００２３】このアプリケーションプログラムが認証コ
ード不適合のものであることから、ＩＡＴＧ２及びＢＷ
ＤＴ３は常時プログラムの実行状態を監視しており、ア
プリケーションプログラムが作業領域を越えてプログラ
ムを実行しようとする時及び設定された時間を越えてプ
ログラムを実行しようとする時に装置の停止指令がＣＰ
Ｕ１に対し発せられ、装置は停止される。尚、本実施例
では正規に認証されたアプリケーションプログラムでも
ごくたまにアドレス領域を越えて作動する不正プログラ
ムがある。かかるプログラムは、たとえ正規のものとは
いえ、不正プログラムであることからアプリケーション
プログラム移行に際して予め走査したアドレス領域をア
ドレスレジスタ２０，２１に記憶させた状態でＩＡＴＧ
２を作動させている。
ード不適合のものであることから、ＩＡＴＧ２及びＢＷ
ＤＴ３は常時プログラムの実行状態を監視しており、ア
プリケーションプログラムが作業領域を越えてプログラ
ムを実行しようとする時及び設定された時間を越えてプ
ログラムを実行しようとする時に装置の停止指令がＣＰ
Ｕ１に対し発せられ、装置は停止される。尚、本実施例
では正規に認証されたアプリケーションプログラムでも
ごくたまにアドレス領域を越えて作動する不正プログラ
ムがある。かかるプログラムは、たとえ正規のものとは
いえ、不正プログラムであることからアプリケーション
プログラム移行に際して予め走査したアドレス領域をア
ドレスレジスタ２０，２１に記憶させた状態でＩＡＴＧ
２を作動させている。
【００２４】外部ＲＯＭへの認証コードの入力及び外部
ＲＯＭに入力されたアプリケーションプログラム及び認
証コードに基づく本実施例にかかるマイクロプロセッサ
ーによる認証コードの整合性の判断は、図６に示された
ようなブロック図のように行われる。すなわち、認証コ
ード（セキュリティーコード）発行機Ｂ、外部ＲＯＭ１
４との間において、発行機Ｂには、予め入力されたフィ
ール８の暗号化プログラム及び暗号化するためのキーコ
ードＫが入力されており、外部ＲＯＭ１４が接続された
時点において、アプリケーションプログラムを走査しな
がらキーコードＫに基づき認証コードＣが算出され、そ
の算出された認証コードＣが外部ＲＯＭ１４に書き込ま
れ、検査済み外部ＲＯＭ１４ができあがる。
ＲＯＭに入力されたアプリケーションプログラム及び認
証コードに基づく本実施例にかかるマイクロプロセッサ
ーによる認証コードの整合性の判断は、図６に示された
ようなブロック図のように行われる。すなわち、認証コ
ード（セキュリティーコード）発行機Ｂ、外部ＲＯＭ１
４との間において、発行機Ｂには、予め入力されたフィ
ール８の暗号化プログラム及び暗号化するためのキーコ
ードＫが入力されており、外部ＲＯＭ１４が接続された
時点において、アプリケーションプログラムを走査しな
がらキーコードＫに基づき認証コードＣが算出され、そ
の算出された認証コードＣが外部ＲＯＭ１４に書き込ま
れ、検査済み外部ＲＯＭ１４ができあがる。
【００２５】完成した外部ＲＯＭ１４は、実際に遊技機
に装着して作動させる場合は、プロセッサー（素子）Ａ
に接続される。外部ＲＯＭ１４が接続された場合にプロ
セッサーＡは、その内部ＲＯＭ１０に記憶された発行機
Ｂと同じキーコードＫ及び暗号化プログラムに基づき、
アプリケーションプログラムを走査して認証コードｃを
算出する。そして、外部ＲＯＭ１４に記憶された認証コ
ードＣとプロセッサーＡで算出した認証コードｃとを比
較して一致した時にはアプリケーションプログラムプロ
グラムを実行させ、また一致しなかった時にはアプリケ
ーションプログラムプログラムを実行させないで停止さ
せる。尚、認証コードの発行システム及び認証コードの
算出・比較システムは図８にしめされたものに限定され
るのではなく、図９、図10、図11に示される方式で行う
とより解読が難しくなる。以下にそれぞれの発行システ
ム、比較システムについて説明する。
に装着して作動させる場合は、プロセッサー（素子）Ａ
に接続される。外部ＲＯＭ１４が接続された場合にプロ
セッサーＡは、その内部ＲＯＭ１０に記憶された発行機
Ｂと同じキーコードＫ及び暗号化プログラムに基づき、
アプリケーションプログラムを走査して認証コードｃを
算出する。そして、外部ＲＯＭ１４に記憶された認証コ
ードＣとプロセッサーＡで算出した認証コードｃとを比
較して一致した時にはアプリケーションプログラムプロ
グラムを実行させ、また一致しなかった時にはアプリケ
ーションプログラムプログラムを実行させないで停止さ
せる。尚、認証コードの発行システム及び認証コードの
算出・比較システムは図８にしめされたものに限定され
るのではなく、図９、図10、図11に示される方式で行う
とより解読が難しくなる。以下にそれぞれの発行システ
ム、比較システムについて説明する。
【００２６】図７に示すものは、第２実施例を示すもの
で、発行機Ｂには複数の第１次認証キーコードK1、K2、
K3、…Ki、Kn及び暗号化プログラムが入力されており、
外部ＲＯＭ１４を接続した場合にそれぞれのキーコード
に基づきアプリケーションプログラムを走査して認証コ
ードC1、C2、C3、…Ci、Cnを算出し、これらを外部ＲＯ
Ｍ１４に書き込むことにより、検査済み外部ＲＯＭ１４
が出来上がる。この外部ＲＯＭ１４をプロセッサーＡに
接続した時に、プロセッサーには予め所定のキーコード
Ki及び暗号化プログラムが入力されており、このキーコ
ードKiに基づきアプリケーションプログラムを走査して
認証コードciを算出し、これがｉ番目に記憶された認証
コードCiと一致しているか否か比較され、前述同様に一
致している場合はアプリケーションプログラムを実行さ
せ、一致していない場合にはアプリケーションプログラ
ムを実行させずに停止させる。
で、発行機Ｂには複数の第１次認証キーコードK1、K2、
K3、…Ki、Kn及び暗号化プログラムが入力されており、
外部ＲＯＭ１４を接続した場合にそれぞれのキーコード
に基づきアプリケーションプログラムを走査して認証コ
ードC1、C2、C3、…Ci、Cnを算出し、これらを外部ＲＯ
Ｍ１４に書き込むことにより、検査済み外部ＲＯＭ１４
が出来上がる。この外部ＲＯＭ１４をプロセッサーＡに
接続した時に、プロセッサーには予め所定のキーコード
Ki及び暗号化プログラムが入力されており、このキーコ
ードKiに基づきアプリケーションプログラムを走査して
認証コードciを算出し、これがｉ番目に記憶された認証
コードCiと一致しているか否か比較され、前述同様に一
致している場合はアプリケーションプログラムを実行さ
せ、一致していない場合にはアプリケーションプログラ
ムを実行させずに停止させる。
【００２７】図８に示すものは第３実施例を示すもの
で、発行機Ｂには複数の第１次認証キーコードK1、K2、
K3、…Ki、Kn、第２次認証キーコードKb及び暗号化プロ
グラムが入力されており、外部ＲＯＭ１４を接続した場
合にそれぞれのキーコードに基づきアプリケーションプ
ログラムを走査して認証コードC1、C2、C3、…Ci、Cnを
算出し、これらを外部ＲＯＭ１４に書き込み、さらに書
き込んだ認証コードC1、C2、C3、…Ci、Cnを走査しなが
ら、キーコードKbに基づき第２次認証コードC20を算出
し、第２次認証コードC20を外部ＲＯＭ１４に書き込む
ことにより検査済み外部ＲＯＭが出来上がる。このこの
外部ＲＯＭ１４をプロセッサーＡに接続した時に、プロ
セッサーには予め第１次認証キーコードの一つKi、第２
次認証キーコードKb及び暗号化プログラムが入力されて
おり、第１次認証キーコードKiに基づきアプリケーショ
ンプログラムを走査して第１次認証コードciを算出する
と共に第２次認証キーコードKbに基づき外部ＲＯＭ１４
に書き込まれた第１次認証コードC1、C2、C3、…Ci、Cn
を走査して第２次認証キーコードc20を算出する。そし
て書き込まれたｉ番目の第１次認証コードCiと算出した
第１次認証コードciおよび書き込まれた第２次認証コー
ドC20と算出した第２次認証コードc20とを比較していず
れもが一致した場合にアプリケーションプログラムを実
行させ、それ以外の時に実行させないで停止させる。
で、発行機Ｂには複数の第１次認証キーコードK1、K2、
K3、…Ki、Kn、第２次認証キーコードKb及び暗号化プロ
グラムが入力されており、外部ＲＯＭ１４を接続した場
合にそれぞれのキーコードに基づきアプリケーションプ
ログラムを走査して認証コードC1、C2、C3、…Ci、Cnを
算出し、これらを外部ＲＯＭ１４に書き込み、さらに書
き込んだ認証コードC1、C2、C3、…Ci、Cnを走査しなが
ら、キーコードKbに基づき第２次認証コードC20を算出
し、第２次認証コードC20を外部ＲＯＭ１４に書き込む
ことにより検査済み外部ＲＯＭが出来上がる。このこの
外部ＲＯＭ１４をプロセッサーＡに接続した時に、プロ
セッサーには予め第１次認証キーコードの一つKi、第２
次認証キーコードKb及び暗号化プログラムが入力されて
おり、第１次認証キーコードKiに基づきアプリケーショ
ンプログラムを走査して第１次認証コードciを算出する
と共に第２次認証キーコードKbに基づき外部ＲＯＭ１４
に書き込まれた第１次認証コードC1、C2、C3、…Ci、Cn
を走査して第２次認証キーコードc20を算出する。そし
て書き込まれたｉ番目の第１次認証コードCiと算出した
第１次認証コードciおよび書き込まれた第２次認証コー
ドC20と算出した第２次認証コードc20とを比較していず
れもが一致した場合にアプリケーションプログラムを実
行させ、それ以外の時に実行させないで停止させる。
【００２８】図９に示すものは第４実施例を示すもの
で、発行機Ｂには複数の第１次中間キーコードK0と、該
中間キーコードK0に基づき中間認証コードC0を算出する
プログラムと、算出された中間認証コードC0の暗号化を
行うための第１次キーコードK1、K2、K3、…Ki、Knと、
算出された第１次認証コードC1、C2、C3、…Ci、Cnを走
査して暗号化するための第２次認証キーコードKbとが入
力されており、外部ＲＯＭ１４を接続した場合にまずア
プリケーションプログラムを走査しながら中間認証コー
ドC0を算出し、算出された中間認証コードC0と第１次認
証キーコードK1、K2、K3、…Ki、Knに基づき暗号化して
第１次認証コードC1、C2、C3、…Ci、Cnを算出し、これ
らを外部ＲＯＭ１４に書き込むと共に外部ＲＯＭ１４に
書き込まれた第１次認証コードC1、C2、C3、…Ci、Cnを
走査しながら第２次認証キーコードKbに基づき認証コー
ドC20を算出して外部ＲＯＭ１４に書き込むことにより
検査済み外部ＲＯＭが出来上がる。この外部ＲＯＭ１４
をプロセッサーＡに接続した時に、プロセッサーＡには
予め第１次認証中間キーコードK0、第１次認証キーコー
ドKi及び第２次認証キーコードKb並びに暗号化プログラ
ムが入力されており、第１次中間認証キーコードK0に基
づきアプリケーションプログラムを走査して第１次認証
コードc0を算出し、さらに第１次認証キーコードKiに基
づき暗号化して第１次認証コードciを算出する。次に第
２次認証キーコードKbに基づき外部ＲＯＭ１４に書き込
まれた第１次認証コードC1、C2、C3、…Ci、Cnを走査す
ることにより第２次認証コードc20を算出する。そして
第１次認証コードと第２次認証コードとが一致している
場合に限り、アプリケーションプログラムを実行させ、
それ以外の時にはプログラムを実行させることなく停止
させる。
で、発行機Ｂには複数の第１次中間キーコードK0と、該
中間キーコードK0に基づき中間認証コードC0を算出する
プログラムと、算出された中間認証コードC0の暗号化を
行うための第１次キーコードK1、K2、K3、…Ki、Knと、
算出された第１次認証コードC1、C2、C3、…Ci、Cnを走
査して暗号化するための第２次認証キーコードKbとが入
力されており、外部ＲＯＭ１４を接続した場合にまずア
プリケーションプログラムを走査しながら中間認証コー
ドC0を算出し、算出された中間認証コードC0と第１次認
証キーコードK1、K2、K3、…Ki、Knに基づき暗号化して
第１次認証コードC1、C2、C3、…Ci、Cnを算出し、これ
らを外部ＲＯＭ１４に書き込むと共に外部ＲＯＭ１４に
書き込まれた第１次認証コードC1、C2、C3、…Ci、Cnを
走査しながら第２次認証キーコードKbに基づき認証コー
ドC20を算出して外部ＲＯＭ１４に書き込むことにより
検査済み外部ＲＯＭが出来上がる。この外部ＲＯＭ１４
をプロセッサーＡに接続した時に、プロセッサーＡには
予め第１次認証中間キーコードK0、第１次認証キーコー
ドKi及び第２次認証キーコードKb並びに暗号化プログラ
ムが入力されており、第１次中間認証キーコードK0に基
づきアプリケーションプログラムを走査して第１次認証
コードc0を算出し、さらに第１次認証キーコードKiに基
づき暗号化して第１次認証コードciを算出する。次に第
２次認証キーコードKbに基づき外部ＲＯＭ１４に書き込
まれた第１次認証コードC1、C2、C3、…Ci、Cnを走査す
ることにより第２次認証コードc20を算出する。そして
第１次認証コードと第２次認証コードとが一致している
場合に限り、アプリケーションプログラムを実行させ、
それ以外の時にはプログラムを実行させることなく停止
させる。
【００２９】図６〜図９に示したものの暗号化の意義に
ついて説明する。 図６（第１実施例）のものは、暗号化のキーコードが
一つであり、これに基づいて所定のアルゴリズムにて認
証コードを暗号化しているが、プロセッサーのキーコー
ドが解読された場合にはキーコードを変更することが必
要であり、その場合にはユーザーの全てのＲＯＭを変更
する必要性が生じる。 図７（第２実施例）のものは、暗号化のキーコードが
複数（ｎ）あり、プロセッサーに使用するキーコードを
任意の１つとしている。このため、一つキーコードが解
読されたとしても、全てのキーコードを解読したことに
はならず、これに一致するようにプログラムを改変する
ことは難しい。 図８（第３実施例）のものは、キーコードを複数用い
て暗号化し、第１次認証コードに基づき第２次認証コー
ドを算出するように構成しているために全てのキーコー
ドを解読すること、かつ解読したキーコードから認証番
号が一致するようにプログラムを改変することは非常に
難しくなる。しかし、発行機で認証コードを作成するた
めにｎ回暗号化することになり、暗号化に時間がかかり
過ぎる。 図９(第４実施例）に示すものは、暗証化に時間がか
かりすぎないように為されたもので、第１実施例の場合
とほぼ同様の時間で認証コードを算出することができ、
かつ第２、第３実施例のようにキーコードの解読やプロ
グラムの改変が難しいものとなる。次に認証コード作成
のアルゴリズム（１６ビット）について簡単に説明す
る。
ついて説明する。 図６（第１実施例）のものは、暗号化のキーコードが
一つであり、これに基づいて所定のアルゴリズムにて認
証コードを暗号化しているが、プロセッサーのキーコー
ドが解読された場合にはキーコードを変更することが必
要であり、その場合にはユーザーの全てのＲＯＭを変更
する必要性が生じる。 図７（第２実施例）のものは、暗号化のキーコードが
複数（ｎ）あり、プロセッサーに使用するキーコードを
任意の１つとしている。このため、一つキーコードが解
読されたとしても、全てのキーコードを解読したことに
はならず、これに一致するようにプログラムを改変する
ことは難しい。 図８（第３実施例）のものは、キーコードを複数用い
て暗号化し、第１次認証コードに基づき第２次認証コー
ドを算出するように構成しているために全てのキーコー
ドを解読すること、かつ解読したキーコードから認証番
号が一致するようにプログラムを改変することは非常に
難しくなる。しかし、発行機で認証コードを作成するた
めにｎ回暗号化することになり、暗号化に時間がかかり
過ぎる。 図９(第４実施例）に示すものは、暗証化に時間がか
かりすぎないように為されたもので、第１実施例の場合
とほぼ同様の時間で認証コードを算出することができ、
かつ第２、第３実施例のようにキーコードの解読やプロ
グラムの改変が難しいものとなる。次に認証コード作成
のアルゴリズム（１６ビット）について簡単に説明す
る。
【００３０】（認証コード作成アルゴリズム１）図10に
示すように外部ＲＯＭ１４に格納されたユーザーエリア
及び制御エリアの各アドレスの１６ビットのデータを左
右の８ビットづつのデータ8Ai，8Biに拡散し、図６に示
すようにアドレスの若い方から順に走査し直前の認証コ
ード8A"i-1及び8B"i-1（初期値：格納されたキーコー
ド）をそれぞれ与えた状態で８ビットの認証コード8
A'i，8B'iを算出する。さらに算出した一方の８ビット
のデータ（例8A'i）を他方で算出された８ビットデータ
（例8B'i）をキーコードとして与えて認証コード8A"i，
8B"iを算出する。ここで得られた認証コード8A"i，8B"i
を次に走査した８ビットのデータ8Ai+1，8Bi+1を前述の
ようにデータ拡散のためのキーコードとして用い順次拡
散し、最終的に算出された左右の８ビットデータ8A"n，
8B"nを融合して１６ビットのデータとして最終認証コー
ドとする。
示すように外部ＲＯＭ１４に格納されたユーザーエリア
及び制御エリアの各アドレスの１６ビットのデータを左
右の８ビットづつのデータ8Ai，8Biに拡散し、図６に示
すようにアドレスの若い方から順に走査し直前の認証コ
ード8A"i-1及び8B"i-1（初期値：格納されたキーコー
ド）をそれぞれ与えた状態で８ビットの認証コード8
A'i，8B'iを算出する。さらに算出した一方の８ビット
のデータ（例8A'i）を他方で算出された８ビットデータ
（例8B'i）をキーコードとして与えて認証コード8A"i，
8B"iを算出する。ここで得られた認証コード8A"i，8B"i
を次に走査した８ビットのデータ8Ai+1，8Bi+1を前述の
ようにデータ拡散のためのキーコードとして用い順次拡
散し、最終的に算出された左右の８ビットデータ8A"n，
8B"nを融合して１６ビットのデータとして最終認証コー
ドとする。
【００３１】（認証コードアルゴリズム２）図12に示す
ように外部ＲＯＭ１４に格納されたユーザーエリア及び
制御エリアの各アドレスの１６ビットのデータを左右の
８ビットづつのデータ8Ai，8Biに拡散し、アドレスの若
い方から順に走査しキーコードＫを与えた状態でフィー
ル８にかけ認証コード8'Ai，8'Biを算出し、これらに次
のアドレスの8Ai+1，8Bi+1のデータを排他的論理和（Ｅ
Ｘ−ＯＲと呼ぶ）回路を通して拡散し、再びキーコード
Ｋを与えた状態でフィール８にかけ認証コード8'Ai+1，
8'Bi+1を算出する操作を繰り返すことにより認証コード
8'An，8'Bn算出する。そして最後に8'An，8'Bnで得られ
た値にそれぞれ8'An又は8'Bnをキーコードとしてフィー
ル８にかけ、認証コード8"An，8"Bnを得る。
ように外部ＲＯＭ１４に格納されたユーザーエリア及び
制御エリアの各アドレスの１６ビットのデータを左右の
８ビットづつのデータ8Ai，8Biに拡散し、アドレスの若
い方から順に走査しキーコードＫを与えた状態でフィー
ル８にかけ認証コード8'Ai，8'Biを算出し、これらに次
のアドレスの8Ai+1，8Bi+1のデータを排他的論理和（Ｅ
Ｘ−ＯＲと呼ぶ）回路を通して拡散し、再びキーコード
Ｋを与えた状態でフィール８にかけ認証コード8'Ai+1，
8'Bi+1を算出する操作を繰り返すことにより認証コード
8'An，8'Bn算出する。そして最後に8'An，8'Bnで得られ
た値にそれぞれ8'An又は8'Bnをキーコードとしてフィー
ル８にかけ、認証コード8"An，8"Bnを得る。
【００３２】（認証コードアルゴリズム３（８ビッ
ト））８ビットの認証コードのアルゴリズムは図11に示
すように、初期値０とした状態で８ビットのデータ81を
入力し、ＥＸ−ＯＲ回路を通して8'1と拡散した後に所
定のキーコードを与えた状態で、認証コード8"1を算出
する。得られた認証コードを次々にデータ拡散のための
ＥＸ−ＯＲ回路に入力し、認証コードを算出して、最終
的に得られた認証コード8"nを認証コードとする。
ト））８ビットの認証コードのアルゴリズムは図11に示
すように、初期値０とした状態で８ビットのデータ81を
入力し、ＥＸ−ＯＲ回路を通して8'1と拡散した後に所
定のキーコードを与えた状態で、認証コード8"1を算出
する。得られた認証コードを次々にデータ拡散のための
ＥＸ−ＯＲ回路に入力し、認証コードを算出して、最終
的に得られた認証コード8"nを認証コードとする。
【００３３】（暗号化アルゴリズム）暗号化アルゴリズ
ムは図12及び図13に示すように、暗号化したいデータ例
えば8An，8Bnに所定のキーコードＫを与えた状態でフィ
ール８にかけ認証コード8'An，8'Bnを算出し、さらにこ
れらデータ8'An，8'Bnにキーコードとして8'An又は8'Bn
を与えた状態でさらにフィール８にかけ認証コード8"
An，8"Bnを得る。
ムは図12及び図13に示すように、暗号化したいデータ例
えば8An，8Bnに所定のキーコードＫを与えた状態でフィ
ール８にかけ認証コード8'An，8'Bnを算出し、さらにこ
れらデータ8'An，8'Bnにキーコードとして8'An又は8'Bn
を与えた状態でさらにフィール８にかけ認証コード8"
An，8"Bnを得る。
【００３４】以上のように型式認定で算出される認識コ
ードは、各アドレスのデータを順次暗号化しながら最終
データの暗号コードを認証コードとするようになってい
るので、各アドレスの殆どのデータが適合していたとし
ても、１ヵ所のデータに間違いがあれば算出される認証
コードが異なることになるため、プログラムの改変は極
めて難しいものとなる。
ードは、各アドレスのデータを順次暗号化しながら最終
データの暗号コードを認証コードとするようになってい
るので、各アドレスの殆どのデータが適合していたとし
ても、１ヵ所のデータに間違いがあれば算出される認証
コードが異なることになるため、プログラムの改変は極
めて難しいものとなる。
【００３５】
【効果】以上述べたように本発明にかかる遊技機用のマ
イクロプロセッサーは、型式認定を受けたアプリケーシ
ョンプログラムに対して初めてそのプログラム及びデー
タ全体のビットデータを所定のアルゴリズムの基に暗号
化しながら計算して、認証コードを付すようにし、また
これを読み込んで機械を制御するマイクロプロセッサー
にも事前に認証コードを算出させ、一致したときにのみ
正常な作動をするように構成したので、従来のマイクロ
プロセッサーでは起こりがちであったプログラムの改
変、データの改変等の充分に防ぐことができる。またパ
チンコ機械の製造メーカにとっても、一台の装置の型式
申請において認定を受けたアプリケーションプログラム
及び認証コードが格納された不揮発性記憶手段をコピー
するだけで済むために認定機種についてそれぞれ型式認
定を受ける必要がなくなる。
イクロプロセッサーは、型式認定を受けたアプリケーシ
ョンプログラムに対して初めてそのプログラム及びデー
タ全体のビットデータを所定のアルゴリズムの基に暗号
化しながら計算して、認証コードを付すようにし、また
これを読み込んで機械を制御するマイクロプロセッサー
にも事前に認証コードを算出させ、一致したときにのみ
正常な作動をするように構成したので、従来のマイクロ
プロセッサーでは起こりがちであったプログラムの改
変、データの改変等の充分に防ぐことができる。またパ
チンコ機械の製造メーカにとっても、一台の装置の型式
申請において認定を受けたアプリケーションプログラム
及び認証コードが格納された不揮発性記憶手段をコピー
するだけで済むために認定機種についてそれぞれ型式認
定を受ける必要がなくなる。
【００３６】さらにプログラムの改変が防止されるため
に遊技者は、常に健全な遊技機とプレイできることにな
り、遊技者の期待値を裏切ることがない。認証されたも
のでも、チェックからもれ、所定のプログラム領域を越
えて作動する不正プログラムも存在するが、本発明にか
かるマイクロプロセッサーでは、正規のものでもアドレ
ス領域を常時監視するように構成されているので、チェ
ック漏れによる不正をも排除することができる。
に遊技者は、常に健全な遊技機とプレイできることにな
り、遊技者の期待値を裏切ることがない。認証されたも
のでも、チェックからもれ、所定のプログラム領域を越
えて作動する不正プログラムも存在するが、本発明にか
かるマイクロプロセッサーでは、正規のものでもアドレ
ス領域を常時監視するように構成されているので、チェ
ック漏れによる不正をも排除することができる。
【図１】本発明にかかるマイクロプロセッサーの概略を
表すブロック図である。
表すブロック図である。
【図２】マイクロプロセッサーの作動関係を示すブロッ
ク図である。
ク図である。
【図３】マイクロプロセッサーの作動を示すフローチャ
ートである。
ートである。
【図４】ＡＰ実行時間監視器の構成例を示すブロック図
である。
である。
【図５】ＡＰ実行アドレス監視器の構成例を示すブロッ
ク図である。
ク図である。
【図６】 発行機による外部ＲＯＭの暗号化と、ＡＰの
適正を判断する場合のプロセッサー作動を示す概略図で
ある。
適正を判断する場合のプロセッサー作動を示す概略図で
ある。
【図７】 発行機による外部ＲＯＭの暗号化と、ＡＰの
適正を判断する場合のプロセッサー作動を示す第２実施
例の概略図である。
適正を判断する場合のプロセッサー作動を示す第２実施
例の概略図である。
【図８】 発行機による外部ＲＯＭの暗号化と、ＡＰの
適正を判断する場合のプロセッサー作動を示す第３実施
例の概略図である。
適正を判断する場合のプロセッサー作動を示す第３実施
例の概略図である。
【図９】 発行機による外部ＲＯＭの暗号化と、ＡＰの
適正を判断する場合のプロセッサー作動を示す第４実施
例の概略図である。
適正を判断する場合のプロセッサー作動を示す第４実施
例の概略図である。
【図10】16ビットデータの認証コード算出のアルゴリズ
ム１を示すブロック図である。
ム１を示すブロック図である。
【図11】８ビットデータの認証コード算出のアルゴリズ
ム２を示すブロック図である。
ム２を示すブロック図である。
【図12】16ビットデータの認証コード算出のアルゴリズ
ム３を示すブロック図である。
ム３を示すブロック図である。
【図13】16ビットデータの暗号化アルゴリズムを示すブ
ロック図である。
ロック図である。
１ ＣＰＵ ２ ＡＰ実行アドレス監視器（ＩＡＴＧ） ３ ＡＰ実行時間監視器（ＢＷＤＴ） ４ 制御用ワークＲＡＭ ５ ＡＰ用ワークＲＡＭ ６ ＲＡＭサイズ制限器 ７ プログラムメモリーバンク切替器 ８ 外部バスゲート ９ モードコントローラ 10 内蔵ＲＯＭ 12 プログラムメモリ入出力装置 14 外部ＲＯＭ 16 カウンタ 18 比較器 20，21 アドレスレジスタ 23，24 比較器
Claims (6)
- 【請求項１】 所定の領域に記憶されたアプリケーショ
ンプログラム及び該アプリケーションプログラムから所
定のアルゴリズムの基に暗号化された認証コード等が格
納されたユーザー記憶手段と、 前記アプリケーションプログラムから認証コードを算出
するアルゴリズム及び認証コード算出用の単数又は複数
のキーコードが格納されたチップ内蔵記憶手段と、 前記ユーザー記憶手段から入力されるアプリケーション
プログラムと、チップ内蔵記憶手段に格納された認証コ
ード算出プログラム及びキーコードから認証コードを算
出すると共に、該認証コードと予めユーザー記憶手段か
ら読み込んだ認証コードとを比較する中央処理装置（Ｃ
ＰＵ）とからなり、 中央処理装置が比較した結果認証コードが一致しなかっ
た時にアプリケーションプログラムの実行アドレスを監
視する手段又はアプリケーションプログラムの実行時間
を監視する手段を作動させると共にアプリケーションプ
ログラムを実行させ、プログラムが領域を越えた時又は
プログラム実行時間が所定時間経過した時に装置の作動
を停止させ、認証コードが比較により一致した時にアプ
リケーションプログラムを実行させるように構成された
遊技機用マイクロプロセッサー。 - 【請求項２】 所定の領域に記憶されたアプリケーショ
ンプログラム及び該アプリケーションプログラムから所
定のアルゴリズムの基に暗号化された認証コード等が格
納されたユーザー記憶手段と、 前記アプリケーションプログラムから認証コードを算出
するアルゴリズム及び認証コード算出用の単数又は複数
のキーコードが格納されたチップ内蔵記憶手段と、ユー
ザー記憶手段から入力されるアプリケーションプログラ
ムと、チップ内蔵記憶手段に格納された認証コード算出
プログラム及びキーコードから認証コードを算出すると
共に、該認証コードと予めユーザー記憶手段から読み込
んだ認証コードとを比較する中央処理装置（ＣＰＵ）と
からなり、 中央処理装置が比較した結果認証コードが一致しなかっ
た時にアプリケーションプログラムの実行アドレスを監
視する手段又はアプリケーションプログラムの実行時間
を監視する手段を作動させると共にアプリケーションプ
ログラムを実行させ、プログラムが領域を越えた時又は
プログラム実行時間が所定時間経過した時に装置の作動
を停止させ、認証コードが比較により一致した時にアプ
リケーションプログラムの実行アドレスを監視する手段
を作動させ、プログラムが所定の領域を越えた時に装置
の作動を停止又はＣＰＵをリセットすると共にプログラ
ム実行させるように構成された遊技機用マイクロプロセ
ッサー。 - 【請求項３】 ユーザー記憶手段に格納された認証コー
ドが、複数のキーコードK1，K2，K3，…Ki，…Knに基づ
きそれぞれ算出された複数のものC1，C2，C3，…Ci，…
Cnからなり、チップ内蔵記憶手段に格納されたキーコー
ドが前記複数のキーコードK1，K2，K3，…Ki，…Knの内
の任意の１つKiであり、中央処理装置が比較するユーザ
ー記憶手段の認証コードが、前記キーコードKiに基づき
算出された認証コードCiであることを特徴とする請求項
１又は請求項２記載の遊技機用マイクロプロセッサー。 - 【請求項４】 ユーザー記憶手段に格納された認証コー
ドが、複数の第１次キーコードK1，K2，K3，…Ki，…，
Knに基づきそれぞれ算出された複数の第１次認証コード
C1，C2，C3，…Ci，…，Cnと、該第１次認証コードC1，
C2，C3，…Ci，…，Cn及び第２次キーコードKbに基づき
算出された第２次認証コードC20からなり、チップ内蔵
記憶手段に格納されたキーコードが前記複数の第１次キ
ーコードK1，K2，K3，…Ki，…，Knの内の任意の１つKi
と第２次キーコードKbであり、中央処理装置が比較する
ユーザー記憶手段の認証コードが第１次キーコードKiに
基づき算出された任意の第１次認証コードCiと、第２次
認証コードC20であることを特徴とする請求項１又は請
求項２記載の遊技機用マイクロプロセッサー。 - 【請求項５】 ユーザー記憶手段に格納された認証コー
ドが、１つの中間キーコードK0に基づき算出された中間
認証コードC0及び複数の第１次キーコードK1，K2，K3，
…Ki，…，Knに基づき暗号化された第１次認証コード
C1，C2，C3，…Ci，…，Cnと、該第１次認証コードC1，
C2，C3，…Ci，…，Cn及び第２次キーコードKbに基づき
算出された第２次認証コードC20からなり、チップ内蔵
記憶手段に格納されたキーコードが中間キーコードK
0と、前記複数の第１次キーコードK1，K2，K3，…Ki，
…，Knの内の任意の１つKiと、第２次キーコードKbであ
り、中央処理装置が比較するユーザー記憶手段の認証コ
ードが第１次キーコードKiに基づき算出された任意の第
１次認証コードCiと、第２次認証コードC20であること
を特徴とする請求項１又は請求項２記載の遊技機用マイ
クロプロセッサー。 - 【請求項６】 前記ユーザー記憶手段が読み書き込み可
能な不揮発性の記憶手段であり、チップ内蔵記憶手段が
不揮発性の読み出し専用記憶手段である請求項１又は請
求項２記載の遊技機用マイクロプロセッサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6033106A JP2975522B2 (ja) | 1991-04-22 | 1994-02-04 | 遊技機用マイクロプロセッサー |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-118120 | 1991-04-22 | ||
| JP11812091 | 1991-04-22 | ||
| JP6033106A JP2975522B2 (ja) | 1991-04-22 | 1994-02-04 | 遊技機用マイクロプロセッサー |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4129481A Division JP2620020B2 (ja) | 1991-04-22 | 1992-04-22 | 遊技機用マイクロプロセッサー |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18105499A Division JP2000070531A (ja) | 1991-04-22 | 1999-06-28 | 遊技機用マイクロプロセッサ― |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06327831A JPH06327831A (ja) | 1994-11-29 |
| JP2975522B2 true JP2975522B2 (ja) | 1999-11-10 |
Family
ID=26371746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6033106A Expired - Lifetime JP2975522B2 (ja) | 1991-04-22 | 1994-02-04 | 遊技機用マイクロプロセッサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2975522B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7063615B2 (en) | 1995-06-29 | 2006-06-20 | Igt | Electronic gaming apparatus with authentication |
| USRE39369E1 (en) | 1995-06-29 | 2006-10-31 | Igt | Electronic casino gaming system with improved play capacity, authentication and security |
| US5643086A (en) | 1995-06-29 | 1997-07-01 | Silicon Gaming, Inc. | Electronic casino gaming apparatus with improved play capacity, authentication and security |
| US20020025852A1 (en) | 2000-09-29 | 2002-02-28 | Alcorn Allan E. | Gaming apparatus with portrait-mode display |
| WO1999063429A1 (fr) * | 1998-06-04 | 1999-12-09 | Namco Limited | Dispositif de securite, dispositif de codage et systeme et procede de protection de programme |
| AU2001285125B2 (en) | 2000-08-21 | 2004-08-26 | Igt | Method and apparatus for software authentication |
| JP2015082233A (ja) * | 2013-10-23 | 2015-04-27 | 大日本印刷株式会社 | セキュリティトークンおよび処理ルーチンの実行方法 |
-
1994
- 1994-02-04 JP JP6033106A patent/JP2975522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06327831A (ja) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6598165B1 (en) | Secure memory | |
| JP3863447B2 (ja) | 認証システム、ファームウェア装置、電気機器、及び認証方法 | |
| TWI438686B (zh) | 用於使用狀態確認來保護作業系統啟動過程的系統及方法 | |
| JP4091744B2 (ja) | コンピュータ装置およびその動作方法 | |
| US7275263B2 (en) | Method and system and authenticating a user of a computer system that has a trusted platform module (TPM) | |
| US20090288161A1 (en) | Method for establishing a trusted running environment in the computer | |
| JP3526615B2 (ja) | 遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置 | |
| US20040128523A1 (en) | Information security microcomputer having an information securtiy function and authenticating an external device | |
| JP2009524880A (ja) | データセキュリティシステム | |
| US20060259965A1 (en) | Method and system for using shared secrets to protect access to testing keys for set-top box | |
| JP2001356963A (ja) | 半導体装置およびその制御装置 | |
| US8219978B2 (en) | Information processing device | |
| JPH11306088A (ja) | Ｉｃカードおよびｉｃカードシステム | |
| JP4401468B2 (ja) | 遊技機制御用チップの監視システム | |
| JP2975522B2 (ja) | 遊技機用マイクロプロセッサー | |
| JP2620020B2 (ja) | 遊技機用マイクロプロセッサー | |
| JP5164372B2 (ja) | 遊技機制御用チップ及びそのｒｏｍライタ | |
| JP2918855B2 (ja) | 遊技機用マイクロプロセッサー | |
| JP2000233057A5 (ja) | ||
| JP2000070531A (ja) | 遊技機用マイクロプロセッサ― | |
| JP3227536B2 (ja) | キーボード装置およびそれを用いたパスワード認証方法 | |
| JP2002000885A (ja) | 遊技機制御用マイクロコンピュータチップ | |
| JPH10303878A (ja) | 遊技機の暗号化通信システム | |
| JP2002035384A (ja) | 最終遊技機制御用マイクロコンピュータチップの製造方法 | |
| JP3581331B2 (ja) | 遊技機制御用マイクロコンピュータチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |