JP2015082233A - セキュリティトークンおよび処理ルーチンの実行方法 - Google Patents

セキュリティトークンおよび処理ルーチンの実行方法 Download PDF

Info

Publication number
JP2015082233A
JP2015082233A JP2013220254A JP2013220254A JP2015082233A JP 2015082233 A JP2015082233 A JP 2015082233A JP 2013220254 A JP2013220254 A JP 2013220254A JP 2013220254 A JP2013220254 A JP 2013220254A JP 2015082233 A JP2015082233 A JP 2015082233A
Authority
JP
Japan
Prior art keywords
processing
timer
processing routine
security token
routine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013220254A
Other languages
English (en)
Inventor
雄介 橋村
Yusuke Hashimura
雄介 橋村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013220254A priority Critical patent/JP2015082233A/ja
Publication of JP2015082233A publication Critical patent/JP2015082233A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

【課題】プログラムカウンタ上にレーザが照射されても,セキュリティ的に問題となる誤動作を防止できるセキュリティトークンを提供する。【解決手段】セキュリティトークン1は,処理ルーチン12を実行開始する際,処理ルーチン12に係る処理に要する時間をタイムアウト時間としてタイマー104に設定し,タイマー104を起動させた後,処理ルーチン12に係る処理全てが終了すると,タイマー104を停止させ,タイマー104のタイマー割り込みが発生すると,エラー処理が実行するように構成されている。【選択図】図1

Description

本発明は,電子マネーやIDカードなどの用途で利用される物理的なデバイスであるセキュリティトークンに関し,更に詳しくは,レーザを用いた攻撃法であるレーザ攻撃法によるセキュリティトークンの誤動作を防止する技術に関する。
ICカードに代表されるセキュリティトークンは,金融決済やログイン管理など高いセキュリティが要求されるサービスで利用され,セキュリティトークンには,クレジット情報や暗号鍵情報など,セキュリティトークンが利用されるサービスに対応した機密情報が記憶される。
一方で,セキュリティトークンを不正に使用するための様々な攻撃法も考案されており,セキュリティトークンに対する脅威は高まっている。セキュリティトークンに対する攻撃法としては,(1)不正なプログラムをICカードにロードすることによって,セキュリティトークンのセキュリティ機能を無効化する攻撃法,(2)消費電力などのサイドチャネルを解析することによって,セキュリティトークン内の機密情報を不正に解読する攻撃法が知られている。
このような攻撃法に対する対策は攻撃法によって異なり,例えば,(1)に係る攻撃法に対する対策として, チェックコードを用いて,ICカードにロードしたプログラムの正当性を検証する発明が特許文献1で開示されている。また,(2)に係る攻撃法に対する対策として,共通鍵暗号に係る情報の漏洩を防止することを目的とし,共通鍵暗号の演算時に生成される中間情報をマスクする発明が特許文献2で開示されている。
これらの攻撃法に加え,近年では,レーザ照射技術の発展に伴い,レーザを照射してセキュリティデバイスの誤動作を誘発させるレーザ攻撃法が考案されている。レーザ攻撃法に対する対策としては,セキュリティデバイスが処理を実行する際に,処理に用いるデータの正当性を検証する手法が一般的である。
例えば,特許文献3では,レーザ攻撃法に対する対策として,ICカードの状態を示すフラグを格納するビット列のデータ(例えば,セキュリティに係る処理の実行結果等を反映させるセキュリティステータス)が,予め,ICカードに記憶されている値以外の場合,このデータが異常であると判定することが記載されている。
特開2004−213478号公報 特開2002−366029号公報 特許第5019210号公報
しかしながら,レーザが照射される箇所は,セキュリティデバイスの処理に用いるデータ(例えば,セキュリティステータス)が格納されている箇所に限らず,セキュリティトークンに実装されたCPUが有するレジスタの一つで,次に実行する命令を示すプログラムカウンタ上にレーザが照射されることも想定できる。
プログラムカウンタ上にレーザが照射されてプログラムカウンタの値が変化すると,次に実行する命令が変わり,本来とは異なる手順で処理が実行されるため,プログラムカウンタ上にレーザが照射されるとセキュリティトークンは誤動作してしまう。例えば,プログラムカウンタ上にレーザが照射され,セキュリティトークンの内部状態をチェックする処理が実行されないと、セキュリティトークンの内部状態をチェックすることなく他の処理が実行されてしまう危険性がある。
そこで,本発明は,セキュリティトークンに実装されたCPUのプログラムカウンタ上にレーザが照射されても,セキュリティ的に問題となる誤動作を防止できるセキュリティトークン,および,セキュリティトークンに実装する処理ルーチンの実行方法を提供することを目的とする。
上述した課題を解決する第1の発明は,一連の処理を実行するコンピュータプログラムである処理ルーチンを実行開始すると,前記処理ルーチンに係る処理に要する時間をタイムアウト時間としてタイマーに設定し,タイマーを起動させた後,前記処理ルーチンに係る処理を実行し,前記処理ルーチンに係る全ての処理が終了するとタイマーを停止し,タイマー割り込みが発生すると,エラー処理を実行するように構成したことを特徴とするセキュリティトークンである。第1の発明によれば,前記処理ルーチンを実行開始してからの時間が前記処理ルーチンに係る処理に要する時間を超えても,前記処理ルーチンに係る全ての処理が終了しない場合,前記処理ルーチンに係る処理が正常な手順で実施されていないと判断できるため,前記処理ルーチンを実行開始してからの時間が前記処理ルーチンに係る処理に要する時間を超えた時に前記エラー処理を実行すれば,前記処理ルーチンに係る処理に要する時間を大幅に超えて前記セキュリティトークンは動作しないため,セキュリティ的に問題となる前記セキュリティトークンの誤動作を防止できる。
更に,第2の発明は,第1の発明に記載したセキュリティトークンにおいて,分岐命令を含む前記処理ルーチンの場合,前記処理ルーチンを実行開始すると,分岐前までの処理に要する時間をタイムアウト時間としてタイマーに設定し,分岐命令によって分岐すると,分岐後の処理に要する時をタイムアウト時間としてタイマーに再設定するように構成したことを特徴とする。分岐命令を含む前記処理ルーチンの場合,分岐命令によってその後の処理が変更になり,処理に要する時間も変更になるため,第2の発明のように,前記処理ルーチンを開始した時と分岐命令を用いて処理を分岐した時に,タイマーにタイムアウト時間を設定することが必要になる。
更に,第3の発明は,第1の発明または第2の発明に記載したセキュリティトークンにおいて,前記エラー処理はCPUを停止する処理であることを特徴とする。前記処理ルーチンを実行開始してからの時間が前記処理ルーチンに係る処理に要する時間を超えた時に実行する前記エラー処理としては,前記セキュリティトークンの動作が停止する処理が望ましく,この処理としては,前記セキュリティトークンのCPUを停止する処理が好適である。
更に,第4の発明は,一連の処理を実行するコンピュータプログラムである処理ルーチンの実行方法であって,セキュリティトークンが,前記処理ルーチンを開始すると,前記処理ルーチンに係る処理に要する時間をタイムアウト時間としてタイマーに設定し,タイマーを起動させた後,前記処理ルーチンに係る処理を実行し,前記処理ルーチンに係る全ての処理が終了するとタイマーを停止する処理ルーチン実行工程と,前記セキュリティトークンが,タイマー割り込みが発生すると,エラー処理を実行するタイマー割り込み工程を含むことを特徴とする。
更に,第5の発明は,第4の発明に記載した処理ルーチンの実行方法において,前記セキュリティトークンは,前記処理ルーチン実行工程において,分岐命令を含む前記処理ルーチンの場合,前記処理ルーチンを開始すると,分岐前までの処理に要する時間をタイムアウト時間としてタイマーに設定し,分岐命令によって分岐すると,分岐後の処理に要する時間をタイムアウト時間としてタイマーに再設定することを特徴とする。
更に,第6の発明は,第4の発明または第5の発明に記載した処理ルーチンの実行方法において,前記セキュリティトークンは,前記タイマー割り込み工程において,前記エラー処理としてCPUを停止する処理を実行することを特徴とする。
第4の発明から第6の発明によれば,第1の発明から第3の発明と同様の効果が得られる。
このように,本発明によれば,セキュリティトークンに実装されたCPUのプログラムカウンタ上にレーザが照射されても,セキュリティ的に問題となる誤動作を防止できるセキュリティトークンおよび処理モジュールの実行方法を提供できる。
本実施形態に係るセキュリティトークンの概略を示すブロック図。 セキュリティトークンの形態を説明する図。 分岐命令を含まない処理ルーチンの動作を説明する図。 タイマー割り込み処理ルーチンの動作を説明する図。 分岐命令を含む処理ルーチンの動作を説明する図。
ここから,本発明の好適な実施形態を記載する。なお,以下の記載は本発明の範囲を束縛するものでなく,理解を助けるために記述するものである。
図1は,本実施形態に係るセキュリティトークン1の概略を示すブロック図で,図2は,セキュリティトークン1の形態を説明する図である。
セキュリティトークン1は,電子マネーやIDカードなど,高いセキュリティが要求される用途で用いられる物理的なデバイスで,図1に図示したように,セキュリティトークン1は,セキュリティトークン1に対応した装置とのデータ通信に用いるインターフェース11とICチップ10を備えている。また,セキュリティトークン1が備えるICチップ10は,中央演算装置であるCPU100,揮発性のメモリであるRAM102,読み出し専用のメモリであるROM101,電気的に書き換え可能なNVM103(Non−volatile memory),時間を計測する回路であるタイマー104を有する。なお,セキュリティトークン1は,図1に図示した回路等以外に,ICチップ10が動作するために必要な回路(例えば,暗号などの特定の演算機能に特化したコプロセッサ,I/O回路など)を有している。
図2に図示したように,このような,セキュリティトークン1の形態としては,金融用途等で用いられる接触型ICカード2a(図2(a)),移動体通信端末に装着するUICC2b(図2(b)),パーソナルコンピュータと接続して利用するUSBキー2c(図2(c))などの形態が想定できる。
セキュリティトークン1に実装されるインターフェース11は,セキュリティトークン1の形態によって異なり,例えば,接触型ICカード2aやUICC2bは,インターフェース11としてコンタクト端子を備える。また,USBキー2cは,インターフェース11として雄型のUSBポートを備える。
また,セキュリティトークン1が備えるICチップ10のメモリ(ROM101やNVM103)には,セキュリティトークン1の用途に合わせたコンピュータプログラムが記憶され,このコンピュータプログラムには,一連の処理を実行することで所定の機能を提供する様々な処理ルーチン12が含まれる。
セキュリティトークン1において,処理ルーチン12が実行されている時に,ICチップ10のCPU100が有するプログラムカウンタにレーザが照射されると,プログラムカウンタの値が変化し,セキュリティトークン1が実行している処理ルーチン12の手順が不正に変更されてしまう危険性がある。
この問題を解決するため,セキュリティトークン1は,処理ルーチン12が本来行うべき処理を開始してからの時間が,処理ルーチン12が本来行うべき処理の実行時間を参考にして予め決定されたタイムアウト時間を超えると,正しい手順で処理ルーチン12が実行していないと判定し,エラー処理を実行するように構成されている。
具体的に,セキュリティトークン1では,処理ルーチン12が本来行うべき処理を開始してからの時間の計測にICチップ10のタイマー104を用い,処理ルーチン12が本来行うべき処理を開始してからの時間がタイムアウト時間を超えた否かの判定にタイマー104のタイマー割り込みを用い,タイマー割り込みが発生した時に実行するタイマー割り込み処理ルーチン13に異常時の処理を記述することで,上述の内容を実現している。
ここから,セキュリティトークン1に実装された処理ルーチン12の動作について説明する。図3は,分岐命令を含まない処理ルーチン12の動作を説明する図で,図3で図示した各ステップはICチップ10のCPU100が実行する処理である。
図3において,最初に実行されるステップS1は,処理ルーチン12に設定されているタイムアウト時間をタイマー104に設定する処理である。このステップS1において,タイマー104に設定するタイムアウト時間は,処理ルーチン12が本来行うべき処理の実行時間に基づく時間になり,処理ルーチン12が本来行うべき処理の実行時間はICチップ10のシミュレータを用いて予め計測することができる。なお,タイマー104に設定する値はタイムアウト時間そのものでなくともよい。例えば,カウントアップで割り込みがかかるタイマー104の場合,カウントアップまでの時間がタイムアウト時間になるように,タイマー104の値を設定することになる。
次に実行されるステップS2は,タイマー104を起動させる処理で,タイマー104は起動すると時間の計測を開始する。次に実行されるステップS3は,処理ルーチン12が本来行うべき処理である処理1になる。次に実行されるステップS4は,タイマー104を停止させた後,タイマー104を初期化する処理で,このステップS4が終了すると,図3で図示した手順は終了する。
図4は,タイマー割り込み処理ルーチン13の動作を説明する図で,図4で図示した各ステップはICチップ10のCPU100が実行する処理である。最初のステップS10は,タイマー104が起動してからの時間がタイムアウト時間を過ぎると,タイマー割り込みが発生して,タイマー割り込み処理ルーチン13が起動する処理である。次に実行されるステップS11はエラー処理で,エラー処理が実行すると,図4の手順は終了する。なお,エラー処理の内容は任意でよいが,セキュリティトークン1の動作を停止させる処理として,CPU100を停止させる処理が望ましい。
図5は,分岐命令を含む処理ルーチン12の動作を説明する図で,図5で図示した各ステップはICチップ10のCPU100が実行する処理である。
分岐命令を含む処理ルーチン12の場合,分岐命令によってその後の処理が変更になるため,処理ルーチン12を開始した時および分岐命令を用いて処理を分岐した時に,タイマー104にタイムアウト時間を設定する処理が必要になる。
図5において,最初に実行されるステップS20は,分岐前までに処理ルーチン12が本来行うべき処理に係るタイムアウト時間をICチップ10のタイマー104に設定する処理である。ここでは,分岐前までに処理ルーチン12が本来行うべき処理はS22の本処理10とS23の本処理11になり,このステップS20でタイマー104に設定するタイムアウト時間は,S22の本処理10とS23の本処理11に要する時間になる。
次に実行されるステップS21は,タイマー104を起動させる処理で,タイマー104は起動すると時間の計測を開始する。次に実行されるステップS22は,分岐前までに処理ルーチン12が本来行うべき処理の一つである本処理10になる。次に実行されるステップS23は,分岐前までに処理ルーチン12が本来行うべき処理の一つで,本処理10の結果に応じて処理を分岐させる本処理11になる。
本処理11でYESが選択される場合に実行されるステップ24aは,分岐後に処理ルーチン12が本来行うべき処理に係るタイムアウト時間をタイマー104に再設定する処理である。ここでは,分岐後に処理ルーチン12が本来行うべき処理はS26aの本処理12とS27aの本処理13になり,このステップS24aでタイマー104に設定するタイムアウト時間は,S26aの本処理12とS27aの本処理13に要する時間になる。
次に実行されるステップS25aは,セキュリティトークン1がタイマー104を起動させる処理で,タイマー104は起動すると時間の計測を開始する。
次に実行されるステップS26aは,本処理11でYESが選択された場合,処理ルーチン12が本来行うべき処理である処理12で,次に実行されるステップS27aは,本処理11でYESが選択された場合,処理ルーチン12が本来行うべき処理である処理13になる。
次に実行されるステップS28は,タイマー104を停止させ,タイマー104を初期化する処理で,このステップS28が終了すると,図5で図示した手順は終了する。
処理11でNOが選択される場合に実行されるステップS24bは,分岐後に処理ルーチン12が本来行うべき処理に係るタイムアウト時間をタイマー104に再設定する処理である。ここでは,分岐後に処理ルーチン12が本来行うべき処理はS26bの本処理14になり,このステップS24bでタイマー104に設定するタイムアウト時間は,S26bの本処理14に要する時間になる。
次に実行されるステップS25bは,セキュリティトークン1がタイマー104を起動させる処理で,タイマー104は起動すると時間の計測を開始する。
次に実行されるステップS26bは,本処理11でNOが選択された場合,処理ルーチン12が本来行うべき処理である本処理14になる。
タイマー割り込みが発生することなく本処理14が終了した場合に,次に実行されるステップは,タイマー104を停止させ,タイマー104を初期化する処理で,このステップが終了すると,図5で図示した手順は終了する。
なお,図5で図示した手順においてもタイマー割り込みが発生すると,タイマー割り込み処理ルーチン13が実行され,図4で説明した手順が実行されることになる。なお,図5では,ステップS20でタイマー104に設定したタイムアウト時間を過ぎても,S22の本処理10とS23の本処理11全てが終了しなかった場合,ステップS24aでタイマー104に設定したタイムアウト時間を過ぎても,S26aの本処理12とS27aの本処理13全てが終了しなかった場合,また,ステップS24bでタイマー104に設定したタイムアウト時間を過ぎても,S26bの本処理14全てが終了しなかった場合にタイマー割り込みが発生することになる。各本処理については、任意の処理が適用できるが鍵生成処理など高いセキュリティ性を求められる処理について適用すると、より有効である。
上述したように,第1の発明によれば,処理ルーチン12を実行開始してからの時間が処理ルーチン12に係る処理に要する時間を超え,タイマー104のタイマー割り込みが発生すると,エラー処理が実行されるため,処理ルーチン12に係る処理に要する時間を大幅に超えてセキュリティトークン1は動作せず,セキュリティ的に問題となるセキュリティトークン1の誤動作を防止できる。
1 セキュリティトークン
10 ICチップ
100 CPU
101 ROM
102 RAM
103 NVM
104 タイマー
11 インターフェース
12 処理ルーチン

Claims (6)

  1. 一連の処理を実行するコンピュータプログラムである処理ルーチンを実行開始すると,前記処理ルーチンに係る処理に要する時間をタイムアウト時間としてタイマーに設定し,タイマーを起動させた後,前記処理ルーチンに係る処理を実行し,前記処理ルーチンに係る全ての処理が終了するとタイマーを停止し,タイマー割り込みが発生すると,エラー処理を実行するように構成したことを特徴とするセキュリティトークン。
  2. 分岐命令を含む前記処理ルーチンの場合,前記処理ルーチンを実行開始すると,分岐前までの処理に要する時間をタイムアウト時間としてタイマーに設定し,分岐命令によって分岐すると,分岐後の処理に要する時をタイムアウト時間としてタイマーに再設定するように構成したことを特徴とする,請求項1に記載したセキュリティトークン。
  3. 前記エラー処理はCPUを停止する処理であることを特徴とする,請求項1または請求項2に記載したセキュリティトークン。
  4. セキュリティトークンが,一連の処理を実行するコンピュータプログラムである処理ルーチンを開始すると,前記処理ルーチンに係る処理に要する時間をタイムアウト時間としてタイマーに設定し,タイマーを起動させた後,前記処理ルーチンに係る処理を実行し,前記処理ルーチンに係る全ての処理が終了するとタイマーを停止する処理ルーチン実行工程と,前記セキュリティトークンが,タイマー割り込みが発生すると,エラー処理を実行するタイマー割り込み工程を含むことを特徴とする処理ルーチンの実行方法。
  5. 前記セキュリティトークンは,前記処理ルーチン実行工程において,分岐命令を含む前記処理ルーチンの場合,前記処理ルーチンを開始すると,分岐前までの処理に要する時間をタイムアウト時間としてタイマーに設定し,分岐命令によって分岐すると,分岐後の処理に要する時間をタイムアウト時間としてタイマーに再設定することを特徴とする,請求項4に記載した処理ルーチンの実行方法。
  6. 前記セキュリティトークンは,前記タイマー割り込み工程において,前記エラー処理としてCPUを停止する処理を実行することを特徴とする,請求項4または請求項5に記載した処理ルーチンの実行方法。
JP2013220254A 2013-10-23 2013-10-23 セキュリティトークンおよび処理ルーチンの実行方法 Pending JP2015082233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013220254A JP2015082233A (ja) 2013-10-23 2013-10-23 セキュリティトークンおよび処理ルーチンの実行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220254A JP2015082233A (ja) 2013-10-23 2013-10-23 セキュリティトークンおよび処理ルーチンの実行方法

Publications (1)

Publication Number Publication Date
JP2015082233A true JP2015082233A (ja) 2015-04-27

Family

ID=53012798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013220254A Pending JP2015082233A (ja) 2013-10-23 2013-10-23 セキュリティトークンおよび処理ルーチンの実行方法

Country Status (1)

Country Link
JP (1) JP2015082233A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022051084A1 (en) * 2020-09-03 2022-03-10 Mastercard International Incorporated Contactless payment relay attack protection

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224999A (ja) * 1991-03-15 1993-09-03 Olympus Optical Co Ltd 暴走処理装置
JPH06327831A (ja) * 1991-04-22 1994-11-29 L Ii Tec:Kk 遊技機用マイクロプロセッサー
JPH07121409A (ja) * 1993-10-28 1995-05-12 Fujitsu Ltd 性能評価装置
JPH10293159A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd Lsi検査装置
JP2008197810A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 情報処理装置およびicカード装置
JP2009288908A (ja) * 2008-05-28 2009-12-10 Dainippon Printing Co Ltd メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
JP2010039891A (ja) * 2008-08-07 2010-02-18 Nec Corp 情報処理装置、プログラム実行方法、プログラムおよび情報処理システム
JP2010044739A (ja) * 2008-07-17 2010-02-25 Rizon Kk 複合機能icカードおよび指先ガイド付きリーダ/ライタ装置
JP2012155601A (ja) * 2011-01-27 2012-08-16 Yokogawa Electric Corp 情報処理装置およびそのプログラム実行監視方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05224999A (ja) * 1991-03-15 1993-09-03 Olympus Optical Co Ltd 暴走処理装置
JPH06327831A (ja) * 1991-04-22 1994-11-29 L Ii Tec:Kk 遊技機用マイクロプロセッサー
JPH07121409A (ja) * 1993-10-28 1995-05-12 Fujitsu Ltd 性能評価装置
JPH10293159A (ja) * 1997-04-17 1998-11-04 Hitachi Ltd Lsi検査装置
JP2008197810A (ja) * 2007-02-09 2008-08-28 Toshiba Corp 情報処理装置およびicカード装置
JP2009288908A (ja) * 2008-05-28 2009-12-10 Dainippon Printing Co Ltd メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
JP2010044739A (ja) * 2008-07-17 2010-02-25 Rizon Kk 複合機能icカードおよび指先ガイド付きリーダ/ライタ装置
JP2010039891A (ja) * 2008-08-07 2010-02-18 Nec Corp 情報処理装置、プログラム実行方法、プログラムおよび情報処理システム
JP2012155601A (ja) * 2011-01-27 2012-08-16 Yokogawa Electric Corp 情報処理装置およびそのプログラム実行監視方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022051084A1 (en) * 2020-09-03 2022-03-10 Mastercard International Incorporated Contactless payment relay attack protection
US11704649B2 (en) 2020-09-03 2023-07-18 Mastercard International Incorporated Contactless payment relay attack protection

Similar Documents

Publication Publication Date Title
CN111095213B (zh) 嵌入式程序的安全引导方法、装置、设备及存储介质
JP5200664B2 (ja) メモリの内容を改竄する故障攻撃の検知方法、セキュリティデバイス及びコンピュータプログラム
EP3394788B1 (en) Method and system for enhancing the security of a transaction
US8621298B2 (en) Apparatus for protecting against external attack for processor based on arm core and method using the same
Ekberg Securing software architectures for trusted processor environments
US20060289656A1 (en) Portable electronic apparatus and data output method therefor
Urien Innovative countermeasures to defeat cyber attacks against blockchain wallets
CN104243457A (zh) 移动终端的可信性衡量方法及系统
JP2015082233A (ja) セキュリティトークンおよび処理ルーチンの実行方法
Markantonakis et al. Secure and trusted application execution on embedded devices
US20150333903A1 (en) Method for Operating a Portable Data Carrier, and Such a Portable Data Carrier
Bouffard et al. Evaluation of the ability to transform SIM applications into hostile applications
JP2015130181A5 (ja)
JP6828548B2 (ja) 電子情報記憶媒体、icカード、改竄チェック方法及び改竄チェック用プログラム
EP3460702A1 (en) Method to detect an attack by fault injection on a sensitive operation
Rowland et al. A Review of Technologies that can Provide a'Root of Trust'for Operational Technologies
Parno et al. Roots of Trust
JP6610002B2 (ja) 演算装置、演算方法、及び演算処理プログラム
Zhang et al. PA-Boot: A Formally Verified Authentication Protocol for Multiprocessor Secure Boot
WO2020240504A1 (en) System and method of operating a consumer device as a payment device
Novinsky et al. SLE66CLX320P/m1559-b19 SLE66CLX321P/m1359-b19
Novinsky et al. SLE66CLX640P/m1523-a11 SLE66CLX641P/m1522-a11
Shepherd et al. Isolated Hardware Execution Platforms
Chorko et al. Testing fault susceptibility of Java Cards
Novinsky et al. SLE66CL80P/m1457-a14 SLE66CL81P/m1436-a14

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306