JP4401468B2 - 遊技機制御用チップの監視システム - Google Patents

遊技機制御用チップの監視システム Download PDF

Info

Publication number
JP4401468B2
JP4401468B2 JP07629499A JP7629499A JP4401468B2 JP 4401468 B2 JP4401468 B2 JP 4401468B2 JP 07629499 A JP07629499 A JP 07629499A JP 7629499 A JP7629499 A JP 7629499A JP 4401468 B2 JP4401468 B2 JP 4401468B2
Authority
JP
Japan
Prior art keywords
gaming machine
control chip
circuit
game information
machine control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07629499A
Other languages
English (en)
Other versions
JP2000233057A5 (ja
JP2000233057A (ja
Inventor
信正 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
L E Tech CO Ltd
Original Assignee
L E Tech CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by L E Tech CO Ltd filed Critical L E Tech CO Ltd
Priority to JP07629499A priority Critical patent/JP4401468B2/ja
Publication of JP2000233057A publication Critical patent/JP2000233057A/ja
Publication of JP2000233057A5 publication Critical patent/JP2000233057A5/ja
Application granted granted Critical
Publication of JP4401468B2 publication Critical patent/JP4401468B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、パチンコ、回胴式遊技機等における遊技機の制御基板に組み込まれたアプリケーションプログラム及び該プログラムに基づき遊技機を制御するためのチップが正規のものであるか否について照合する機能を有する遊技機制御用チップに関して、自己診断だけではなく外部から遊技機が正規か否かを照合するための遊技機制御用チップ監視システムに関するものである。
【0002】
【従来の技術】
従来の遊技機制御用のチップに格納されたユーザープログラムのチェックは、型式試験申請された時点で第三者検査機関が様々な角度からその内容の検討が慎重に行われるが、試験合格後は検査機関による管理を離れ、型式試験合格の認定を受けたユーザープログラムを搭載した遊技機は遊技機メーカーが第三者監督機関に対して検定を申請し、この検定に合格した製品が遊技場に出荷されている。
そしてチップ内のROMに書き込まれたプログラムに更に特定の暗号化アルゴリズムにて暗号化した認証コードを付与し、該プログラム及び該認証コードとを比較し合致しているか否かをチップ内に設けた照合回路にてチェックできるようにしたものが知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、一般に遊技中は遊技動作に悪影響を与えないために外部からCPUに指令を出すことは容認されておらず、遊技終了時点しか遊技機に設置されたチップを照合することができない状況にあった。
そのため、遊技者の中には一時的に遊技機の電源を切断した後に正規チップと並列に改造チップを組み込み、電源投入時には正規チップを作動させセキュリティチェック後に改造チップを作動するように仕組む不正行為が行われるがかかる不正には対応できないという不都合がある。
これは自己診断システムそのものは優れていても、不正チップを並列に組み込まれることまで予想し得なかったためである。
そこで、本発明はかかる従来技術の欠点に鑑み、自己診断システムを有する遊技機制御用チップに隣接して遊技機監視用の回路を組み込み、外部からも不正をチェックできるように構成したものである。
【0004】
【課題を解決するための手段】
すなわち請求項の発明は、その内部に遊技機のアプリケーションプログラムが格納されたユーザメモリ、所定のアルゴリズムにより暗号化された遊技機毎の識別コードが書き込まれた固有コード格納メモリ、CPU、所定の暗号化アルゴリズムが格納されたセキュリティチェック回路、外部通信回路、暗号/復号回路及び遊技情報メモリとが各種バスを介して接続された遊技機制御用チップと、
前記遊技機制御用チップの外部通信回路と接続されたその内部にCPU、遊技情報メモリ、各遊技機の識別コードが格納された固有コード格納メモリ、外部通信回路、該外部通信回路で受信した一部情報を前記CPUの指示に基づき復号化すると共に外部に送信する情報を暗号化するための暗号/復号回路とがそれぞれ各種バスを介して接続された遊技機監視用回路を有するカードユニットとからなり、
前記カードユニットが、電源投入時およびカード挿入時に遊技機制御用チップの遊技情報メモリに格納された遊技情報を取り出し、前回の遊技情報に遊技情報出力回路から入手した積算遊技情報を加算したものと新たに取り出した遊技情報とを比較することにより遊技機制御用チップが正規のものか否かを判定するように構成された遊技機制御用チップ監視システムである。
また請求項4の発明は遊技機監視用回路において、遊技機監視用回路に予め各遊技機毎の識別コードを格納しておき、外部通信回路を介して遊技機制御用チップから入手した暗号化識別コード情報を復号化したものと比較することにより、遊技機制御用チップが正規のものか否かを照合できるようにも構成している。
【0005】
【作用】
すなわち本発明にかかるシステムでは、一般にパチンコ店などの遊技場では朝に各遊技機の電源を投入し、閉店後に電源を切断している。従って通常の場合には閉店時と電源投入時における各遊技機の遊技情報(出玉情報、大当たり情報及び図柄停止情報等)に関しては変化はなく、遊技機のチップを変更した場合に遊技情報が変更される。
また開店後に遊技機制御用チップを改造した遊技機制御用チップを装着した場合に遊技情報が変わるということに着目したもので、遊技機制御用チップ及び遊技機監視用回路内にそれぞれ遊技情報を格納するためのメモリを設置し、さらには遊技機監視用回路が遊技機制御用チップの遊技情報出力回路と接続されているので、前記メモリには最新の遊技情報が格納される。
【0006】
かかる状況において、電源切断時に予め遊技機監視用回路は遊技機制御用チップ内の遊技情報メモリから遊技情報を取り出して、その遊技情報を遊技情報メモリに格納しておく。そして開店前の遊技機への電源投入時に再度遊技機制御用チップ内に格納された遊技情報を取り出し、前夜の遊技情報との間に違い又は大きな差はないかを判定することにより、開店前における遊技機制御用チップの改造状況を監視する。
【0007】
また本発明にかかる装置では、カードユニットに遊技機監視用回路が組み込まれており、カードユニットにカードを挿入した時に、遊技機制御用チップ内の遊技情報を取り出す。そして、遊技者が遊技することにより遊技情報(出玉情報、大当たり情報及び図柄停止情報等)はどんどんメモリに加算され、最終的に次のカード挿入時又はカード取り出し時における遊技機制御用チップ内に格納された遊技情報との比較を行い、その差がある場合又は大きな差である時に遊技機制御用チップは改造されたと判断する。
その結果パチンコ店の開店中における不正行為も確認することが可能となる。さらに、本発明にかかる遊技機監視用回路では、遊技機制御用チップ内の識別コードもカード挿入時又はカード取り出し時にチェックするように構成されているために、遊技機制御用チップのチェックは二重に行われ、チェックの結果不正と判断した時には遊技機の電源を切断して遊技機を使用できない状態としたり、ホストコンピュータなどに送信して注意を促すことができる。
【0008】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。
図1に示すものは、本発明にかかる第1実施例を示すもので、パチンコ・回胴式遊技機の遊技機制御基板1には、ユーザープログラムが型式試験に合格したものか否かをチェックするセキュリティチェック回路を含む遊技機制御用チップ2が組み込まれている。3は遊技機に組み込まれた払出しユニットである。
前記遊技機制御用チップ2は外部通信回路を介して監視ユニット4と接続されており、本実施例ではさらに遊技機制御用チップ2に格納された遊技情報(出玉情報、大当たり情報及び図柄停止情報等)の遊技情報が監視ユニット4に送信されるように構成されている。遊技機制御用チップ2から監視ユニット4を介して払出しユニットに払出し要求を行うことにより、払出しユニット用の制御チップを省略している。
そしてより詳細なブロック図を示したものが図2である。
【0009】
図2において遊技機制御用チップ2は、リセット回路32と接続された各種演算・プログラムの実行処理を行う中央処理装置(以下CPUと呼ぶ。)21と、コンピュータ電源投入当初の初期化等を行うブートRAM22及びブートROM23と、ユーザープログラム用のワークRAM24と、遊技機の稼働状態で入手する遊技情報(出玉情報、大当たり情報及び図柄停止情報等)を逐一積算値として格納する遊技情報バックアップメモリ25と、各遊技機の識別コードを格納した固有コード格納メモリ26と、型式試験の結果合格したユーザープログラム及び認証コードなどが格納されたユーザROM27と、遊技機制御用チップ2内の各種情報を外部機器に対して送信するための外部通信回路28と、遊技機制御用チップ2内の遊技情報を外部機器に対して送信するための遊技情報出力回路29と、前記ユーザROM27に格納されたユーザープログラム及び認証コードに基づきユーザープログラムが正規のものか否かをチェックするセキュリティチェック回路30と、外部通信回路28の送受信に際して各種情報及びデータを所定のアルゴリズムに従い暗号化又は復号化するための暗号/復号回路31とからなる。各回路及びCPU21は内部バスを介して相互に接続されている。
【0010】
遊技機監視用回路4は、リセット回路42と接続された中央処理装置(以下サブCPU)41と、ワークRAM43と、監視プログラムなどが格納されたプログラムROM44と、前記遊技機制御用チップ内の外部通信回路28と結線された外部通信回路45と、前記遊技機制御用チップ内の遊技情報出力回路29と接続された遊技情報入力回路46を介して入力された遊技情報(出玉情報、大当たり情報及び図柄停止情報等)を格納するための遊技情報メモリ47と、外部通信回路45を介して遊技機制御用チップ2の固有コード格納メモリ26から送信されるべき識別コードと同じ遊技機固有の識別コードが格納された固有コード格納メモリ48と、外部通信回路45の送受信に際して各種データを所定のアルゴリズムで暗号化又は復号化するための暗号/復号回路49とからなり、サブCPU41及び回路は内部バスを介して相互に接続されている。尚、本実施例にかかる遊技機監視用回路4では、遊技機制御用チップ2又は遊技機1本体から得られる遊技情報(出玉情報、大当たり情報、図柄停止情報等)を常時受信し、電源投入時又は電源切断時に遊技機制御用チップ2の遊技情報格納メモリ25から送信された遊技情報に積算情報として加算するように構成されている。尚、本遊技機監視用回路は、監視ユニット4として構成されているが、監視用の機能の他に遊技機のカードユニットの機能を兼ねたもので構成しても良い。
カードユニットとして使用する場合は、カード挿入時及びカード取り出し時にカードリーダ(図示せず)からカード挿入時及び取り出し時に関する情報を受信するように構成されている。そして、本遊技機監視用回路4では、開店前の電源投入時、閉店後の電源切断時、遊技者による遊技機利用のためのカード挿入時又は遊技終了後のカード取り出し時に、遊技機制御用チップ内の固有コード格納メモリ26に格納された識別コードや遊技情報メモリに格納された遊技情報(出玉情報、図柄停止情報及び大当たり情報等)を読み取り、遊技機監視用回路4の固有コード格納メモリ48の識別コード、及び遊技情報メモリ47に格納されたる遊技情報との比較を行い、遊技機制御用チップ2が正規のものか否かのチェックを行い、もし正規でないと判断した場合には、遊技機の電源をリセット回路2を介して切断するように構成されている。
【0011】
図3に示すものは本発明にかかる第2実施例を示すもので前記第1実施例のものと遊技機監視用回路4のブロック構成は同一であるが、遊技機制御用チップ2のブロック構成が以下の点で異なる。
すなわち第1実施例における外部通信回路28及び暗号/復号回路31が一体化された常時通信回路28’として組み込まれ、該常時通信回路28’は遊技情報メモリ25と固有コード格納メモリ26の情報を常時暗号化して遊技機監視用回路4の外部通信回路45に送信すると共に、遊技機監視用回路4の外部通信回路45から送信された暗号化情報を常時復号化するように構成されている。
【0012】
図4に示すものは、本発明にかかるシステムの第3実施例を示すもので、前述第1実施例及び第2実施例とは遊技機監視用回路4のブロック構成が同一のため省略しているが、遊技機制御チップ2はリセット回路32と接続された中央処理装置のメインCPU21と、ブートRAM22、ユーザRAM24、ブートROM23、セキュリティチェック回路3、遊技情報メモリ25、固有コード格納メモリ26、ユーザROM27及び遊技情報出力回路29までは前記第1実施例のものと同一であるが、追加としてバス排他制御回路37が接続されている。さらに遊技機制御用チップ2内には前記リセット回路32のシステムリセット端子と接続された第2中央処理装置(以下第2CPUと呼ぶ。)38と、制御プログラム実行ROM34と、ワークRAM33と、外部通信回路35と、暗合/復号化回路36とからなり、前記遊技機制御用チップ2の内部バスは前記各回路と共に前記CPU21の遊技情報メモリ25、固有コード格納メモリ26及びバス排他制御回路37とも接続されている。この構成の結果第2CPU38はCPU21のバス排他制御回路37との関係でCPU21のプログラム実行に影響を与えない状態で遊技中を含む全ての状態において、図示しない遊技機監視用回路4に識別コード及び遊技情報を送信し続けることが可能なように構成されている。
【0013】
図5に示すものは、前記第1乃至第3実施例の遊技機監視用回路を各遊技機1〜1に隣接して監視ユニット4〜4の形でホールに設置した状態を示す概略図であり、該監視ユニット4〜4は店内LAN50、ターミナルコントローラ60、公衆ネットワーク70を介して監視センターコンピュータ80と接続されており、各種遊技機1〜1に設置された遊技機制御用チップが正規のものか否に関する情報が監視センターコンピュータ80の指示に基づき送信されるように構成したものである。
【0014】
図6に示すものは、前記図5に示す実施例において監視ユニット4〜4でチェックした遊技機制御用チップに関する情報が、監視センターコンピュータ80の指示ばかりでなく店内監視用コンピュータ90の指示にも基づき送信されるように構成したものである。
【0015】
以上述べた構成において本実施例にかかる図2のシステムでは、まず電源切断時に外部通信回路45を介して遊技機制御用チップ2内の遊技情報格納メモリ25に格納されている遊技情報(出玉情報、図柄停止情報、大当たり情報等)及び/又は固有コード格納メモリ26に格納されている識別コードを読み取りに行き、遊技機制御用チップ2の外部通信回路28を介して送信された暗号化された遊技情報及び暗号化識別コード情報を受け取る。受け取った情報はワークRAM43に格納し、まず受信した暗号化識別コード情報を暗合/復号回路49で復号化し、固有コード格納メモリ48に格納された識別コードとの比較を行い、遊技機に設置されている遊技機制御用チップ2が正規のものか否かのチェックを行う。次にワークRAM43に格納された遊技情報を同様に暗合/復号回路49で復号化し、遊技機監視用回路4の遊技情報メモリ47に格納された遊技情報との比較を行い、情報値に大きな差異がない場合にはこれを新たな遊技情報としてメモ47に格納した後に遊技機の電源を切断する。
そして識別コード及び遊技情報に大きな差が生じた場合には、チップは偽物であるとして、次回以降の遊技機の立ち上げを禁止した状態で遊技機の電源を切断する。
【0016】
次に開店前においては、カードユニット兼用の遊技機監視用回路4の電源を立ち上げた後に遊技機1の電源を投入し、前述同様に遊技機制御用チップ2の遊技情報メモリ25及び固有コード格納メモリ26に格納された遊技情報及び識別コードを読み取り、遊技機監視用回路4に格納された遊技情報及び識別コードとの比較を行い、閉店後において遊技機制御用チップ2が改造されたか、正規のチップと並列に不正のチップが設置されたか否について照合を行い、もし識別コード及び/又は遊技情報において齟齬が生じた場合には不正と判断し、遊技機の電源を切断する。
【0017】
次に開店後においては、カードユニット方式の遊技機では必ず遊技者は遊技の前に所定の金銭カードを挿入した後に遊技を開始する。この時点で、本実施例にかかる回路4では、固有コード格納メモリ26及び遊技情報メモリ25に格納された識別コード及び遊技情報を読み取り、遊技機監視用回路4内に格納された遊技情報メモリ47及び固有コード格納メモリ48に格納されたとの照合を行う。照合結果正規と判断した場合には遊技者に対して遊技機での遊技を許容する。すると何らかの形で遊技機において図柄停止が行われたり、大当たりがあったり、出玉が生じることになる。この遊技情報は、遊技機制御用チップ2において常時遊技情報メモリ25に積算値を加算した遊技情報として格納される。他方回路4においても遊技機制御用チップ2から送信される遊技情報及び又は遊技機1の情報端子(図示せず)から送信される情報を遊技情報メモリ47に積算された遊技情報として格納している。
【0018】
そして遊技者が遊技機1での遊技を終了した時点でカードに残額がある場合には、カード取り出しを行った時、また残額がない場合に取り出しは行われないので、次のカード挿入時において本実施例にかかるシステムでは、前述同様に遊技情報及び固有コード格納メモリ26内の識別コードの照合を行い、識別コードが正規のものか否かをチェックすると共に遊技情報の値に関して遊技機制御用チップ2と遊技機監視用回路4の情報が一致するか否についての照合を行う。
もし遊技者が遊技の途中で遊技機制御用チップ2を何らかの形で改造した場合、正規チップと並列に偽物チップを接続した場合において、固有コードの照合に際して正規チップとの通信を行わせていたとしても遊技情報に関しては積算情報として回路4自身が遊技情報をバックアップしているので、遊技情報に関して必ずデータが不一致の状態となる。そこで、かかる遊技中の不正行為をカード挿入時又はカード取り出し時にはチェックできることになる。
以上のように遊技者は必ず遊技の前にカードを挿入するので全ての不正行為を事後的にチェックすることが可能となる。そして不正が行われた遊技機については電源を切断し、以降使用できない状態にする。
【0019】
閉店後の電源切断前にチェックする方式では、開店前の遊技情報は、通常は遊技機制御用チップ2及び遊技機監視用回路4とも積算値として加算されている。そこで識別コードのチェックと共に遊技情報のチェックを行えば、遊技中は兎も角としてその日の内に遊技機1の遊技機制御用チップ2に対して何らかの不正行為が行われたか否かをチェックすることが可能となる。
尚、本実施例では各種情報を電源投入前、カード挿入時、カード取り出し時、さらには電源切断時においてチェックするように構成したがこれに限定されるものではなく、電源投入前とカード挿入時、カード挿入時とカード取り出し時、電源投入前と電源切断時、さらにはこれらを複合した組み合わせ時点でチェックするようにしても良いことはいうまでもない。
【0020】
図3に示す実施例のものは、遊技機制御用チップ2内に常時通信回路を設けており、固有コード格納メモリ26内の識別コード及び遊技情報メモリ25内の遊技情報は常時遊技機監視用回路4内の外部通信回路に対して送信するように構成されているために、営業中にチップ2に不正が行われれば識別コード又は遊技情報の値に違いがでるため、遊技者は遊技機制御用チップ2に対しての不正行為を行うことは不可能な状態となる。
【0021】
図4に示す実施例のものは、前記第2実施例と同様に常時識別コード及び遊技情報を遊技機監視用回路4に送信するように構成したものであるが、何らかの形で第1CPU21に対して影響を与えないように別個を通信専用の第2CPU38を設け、さらにはバス排他制御回路37を設置しているので、第1CPU21のプログラム実行に何等影響を与えることなく、識別コード及び遊技情報を送信することができる。また逆に不正のチップを組み込んだものでは遊技機監視用回路4からの通信により遊技動作に影響を受けるか、通信に対して反応しないことからも不正をチェックできることになる。
【0022】
【発明の効果】
以上述べたように本発明にかかる監視システムでは、遊技機制御用チップの自己セキュリティチェックの他に監視ユニットにより遊技機制御用チップが正規のものか否かをチェックするように構成したので、あらゆるチップへの不正行為に対してこれを検出することが可能となる。
また検出に際して、遊技情報を常時積算してバックアップする方式を採用していることから、正規チップと並列に不正チップを組み込んだような場合においても不正を発見することができる。
【図面の簡単な説明】
【図1】 本発明にかかるシステムの概略を示すブロック図である。
【図2】 本発明の第1実施例を示すシステムのブロック図である。
【図3】 本発明の第2実施例を示すシステムのブロック図である。
【図4】 本発明の第3実施例を示すシステムのブロック図である。
【図5】 本発明の第1から第3実施例のシステムを監視センターコンピュータにて監視できるように構成した概略ブロック図である。
【図6】 本発明の第1から第3実施例のシステムを店内監視用コンピュータ及び監視センターコンピュータにて監視できるように構成した概略ブロック図である。
【符号の説明】
1 遊技機制御基板
2 遊技機制御用チップ
3 払出しユニット
4 遊技機監視ユニット(回路)
21 中央処理装置
22 ブートRAM
23 ブートROM
24 ワークRAM
25 バックアップメモリ
26 固有コード格納メモリ
27 ユーザROM
28 外部通信回路
29 遊技情報出力回路
30 セキュリティチェック回路
31 暗合/復号回路
32 リセット回路
33 ワークRAM
34 制御プログラム実行ROM
35 外部通信回路
36 暗合/復号回路
37 バス排他制御回路
38 第2中央処理装置
41 サブCPU
42 リセット回路
43 ワークRAM
44 プログラムROM
45 外部通信回路
46 遊技情報入力回路
47 遊技情報メモリ
48 固有コード格納メモリ
49 暗合/復号回路
50 店内LAN
60 ターミナルコントローラ
70 公衆ネットワーク
80 監視センターコンピュータ
90 店内監視用コンピュータ

Claims (5)

  1. その内部に遊技機のアプリケーションプログラムが格納されたユーザメモリ、遊技機毎の識別コードが書き込まれた固有コード格納メモリ、CPU、所定の暗号化アルゴリズムが格納されたセキュリティチェック回路、外部通信回路、暗号/復号回路及び遊技情報メモリとが各種バスを介して接続された遊技機制御用チップと、
    前記遊技機制御用チップの外部通信回路と接続されたその内部にCPU、遊技情報メモリ、各遊技機の識別コードが格納された固有コード格納メモリ、外部通信回路、該外部通信回路で受信した一部情報を前記CPUの指示に基づき復号化すると共に外部に送信する情報を暗号化するための暗号/復号回路とがそれぞれ各種バスを介して接続された遊技機監視用回路を有するカードユニットとからなり、
    前記カードユニットが、電源投入時およびカード挿入時に遊技機制御用チップの遊技情報メモリに格納された積算遊技情報を取り出し、前回の遊技情報に遊技情報出力回路から入手した遊技情報を加算したものと新たに取り出した遊技情報とを比較することにより遊技機制御用チップが正規のものか否かを判定するように構成されていることを特徴とする遊技機制御用チップ監視システム。
  2. その内部に遊技機のアプリケーションプログラムが格納されたユーザメモリ、遊技機毎の識別コードが書き込まれた固有コード格納メモリ、CPU、所定の暗号化アルゴリズムが格納されたセキュリティチェック回路、外部通信回路、暗号/復号回路及び遊技情報メモリとが各種バスを介して接続された遊技機制御用チップと、
    前記遊技機制御用チップの外部通信回路と接続されたその内部にCPU、遊技情報メモリ、各遊技機の識別コードが格納された固有コード格納メモリ、外部通信回路、該外部通信回路で受信した一部情報を前記CPUの指示に基づき復号化すると共に外部に送信する情報を暗号化するための暗号/復号回路とがそれぞれ各種バスを介して接続された遊技機監視用回路を有するカードユニットとからなり、
    前記カードユニットが、カード挿入時およびカード取り出し又は次のカード挿入時に遊技機制御用チップの遊技情報メモリに格納された遊技情報を取り出し、前回の遊技情報に遊技情報出力回路から入手した積算遊技情報を加算したものと新たに取り出した遊技情報とを比較することにより遊技機制御用チップが正規のものか否かを判定するように構成されていることを特徴とする遊技機制御用チップ監視システム。
  3. その内部に遊技機のアプリケーションプログラムが格納されたユーザメモリ、遊技機毎の識別コードが書き込まれた固有コード格納メモリ、CPU、所定の暗号化アルゴリズムが格納されたセキュリティチェック回路、外部通信回路、暗号/復号回路及び遊技情報メモリとが各種バスを介して接続された遊技機制御用チップと、
    前記遊技機制御用チップの外部通信回路と接続されたその内部にCPU、遊技情報メモリ、各遊技機の識別コードが格納された固有コード格納メモリ、外部通信回路、該外部通信回路で受信した一部情報を前記CPUの指示に基づき復号化すると共に外部に送信する情報を暗号化するための暗号/復号回路とがそれぞれ各種バスを介して接続された遊技機監視用回路を有するカードユニットとからなり、
    前記カードユニットが、所定の間隔で遊技機制御用チップの遊技情報メモリに格納された遊技情報を取り出し、前回の遊技情報に遊技情報出力回路から入手した積算遊技情報を加算したものと新たに取り出した遊技情報とを比較することにより遊技機制御用チップが正規のものか否かを判定するように構成されていることを特徴とする遊技機制御用チップ監視システム。
  4. 前記遊技機監視用回路が遊技情報を取り出す際に、併せて遊技機制御用チップの固有コード格納メモリに格納された識別コードを取り出し、暗号/復号回路で復号化した情報と予め遊技機監視用回路の固有コード格納メモリに格納された識別コードとの照合も行うように構成されていることを特徴とする請求項1から3のいずれか1項記載の遊技機制御用チップ監視システム。
  5. 前記遊技機監視用回路の代わりに店内ネットワークシステムにて店内監視用コンピュータにその機能を持たせたことを特徴とする請求項1から4のいずれか一項記載の遊技機制御用チップ監視システム。
JP07629499A 1999-02-15 1999-02-15 遊技機制御用チップの監視システム Expired - Fee Related JP4401468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07629499A JP4401468B2 (ja) 1999-02-15 1999-02-15 遊技機制御用チップの監視システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07629499A JP4401468B2 (ja) 1999-02-15 1999-02-15 遊技機制御用チップの監視システム

Publications (3)

Publication Number Publication Date
JP2000233057A JP2000233057A (ja) 2000-08-29
JP2000233057A5 JP2000233057A5 (ja) 2006-04-13
JP4401468B2 true JP4401468B2 (ja) 2010-01-20

Family

ID=13601341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07629499A Expired - Fee Related JP4401468B2 (ja) 1999-02-15 1999-02-15 遊技機制御用チップの監視システム

Country Status (1)

Country Link
JP (1) JP4401468B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4679740B2 (ja) * 2001-03-02 2011-04-27 株式会社三共 遊技システムおよび記録媒体処理装置
JP4224972B2 (ja) * 2002-02-22 2009-02-18 豊丸産業株式会社 稼働情報収集システム
JP2004024450A (ja) * 2002-06-24 2004-01-29 Sankyo Kk 遊技機
JP2004024449A (ja) * 2002-06-24 2004-01-29 Sankyo Kk 遊技機
JP2004024547A (ja) * 2002-06-25 2004-01-29 Sankyo Kk 遊技機
JP2004024545A (ja) * 2002-06-25 2004-01-29 Sankyo Kk 遊技機
JP2004024585A (ja) * 2002-06-26 2004-01-29 Sankyo Kk 遊技機
JP2004024587A (ja) * 2002-06-26 2004-01-29 Sankyo Kk 遊技機
JP2004024588A (ja) * 2002-06-26 2004-01-29 Sankyo Kk 遊技機
JP2004024586A (ja) * 2002-06-26 2004-01-29 Sankyo Kk 遊技機
JP2004033639A (ja) * 2002-07-05 2004-02-05 Sankyo Kk 遊技機
JP5769370B2 (ja) * 2009-10-13 2015-08-26 グローリー株式会社 台間装置
JP5180980B2 (ja) * 2010-02-25 2013-04-10 株式会社ソフイア 遊技機
JP5085721B2 (ja) * 2010-12-13 2012-11-28 株式会社三共 遊技システムおよび記録媒体処理装置
JP6365749B2 (ja) * 2017-08-24 2018-08-01 株式会社三洋物産 遊技機

Also Published As

Publication number Publication date
JP2000233057A (ja) 2000-08-29

Similar Documents

Publication Publication Date Title
JP4401468B2 (ja) 遊技機制御用チップの監視システム
US7874916B2 (en) Security of gaming software
AU2009206188B2 (en) Pass-through live validation device and method
US9026802B2 (en) Gaming security system
EP1497006B1 (en) Authentication in a secure computerized gaming system
JP4942732B2 (ja) 遊技機
US20110078430A1 (en) Gaming machine having a secure boot chain and method of use
US20100203962A1 (en) Verification system and method
JPH0731737A (ja) 遊技機制御用マイクロコンピュータチップ及びその不正検出のための照合装置
JP2000233057A5 (ja)
JP2006227930A (ja) 遊技機用動作認証システムおよび遊技機
JP5839655B2 (ja) 遊技用システム及び遊技用装置
JP4215841B2 (ja) 遊技機監視装置
JPH10179894A (ja) 遊技用装置
JPH10211341A (ja) 遊技機
JP2620020B2 (ja) 遊技機用マイクロプロセッサー
JP4216910B2 (ja) 遊技機制御用チップのセキュリティシステム
JPH10108963A (ja) 遊技機制御基板の照合判定情報及び遊技機情報の暗号化通信システム
JP2003111954A (ja) 遊技機制御装置
AU2007203243A1 (en) Gaming security system
JP2004215715A (ja) 検査装置
EP1672600A1 (en) Smart card
JPH09262359A (ja) 遊技機用マイクロプロセッサー
JP2002000885A (ja) 遊技機制御用マイクロコンピュータチップ
JP2001252452A (ja) 遊技用演算処理装置および遊技システム

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151106

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees