JP4195056B2 - 多層印刷回路基板およびその製造方法 - Google Patents

多層印刷回路基板およびその製造方法 Download PDF

Info

Publication number
JP4195056B2
JP4195056B2 JP2006346159A JP2006346159A JP4195056B2 JP 4195056 B2 JP4195056 B2 JP 4195056B2 JP 2006346159 A JP2006346159 A JP 2006346159A JP 2006346159 A JP2006346159 A JP 2006346159A JP 4195056 B2 JP4195056 B2 JP 4195056B2
Authority
JP
Japan
Prior art keywords
substrate
microhole
sam
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006346159A
Other languages
English (en)
Other versions
JP2007184592A (ja
Inventor
ミン−フアン・ヤン
チュン−ウェイ・ワン
チア−チ・ウ
チャオ−カイ・チェン
ツジー−ジャン・ツェン
チャン−ミン・リー
チェン−ポ・ユ
チェン−フン・ユ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Original Assignee
Industrial Technology Research Institute ITRI
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI, Unimicron Technology Corp filed Critical Industrial Technology Research Institute ITRI
Publication of JP2007184592A publication Critical patent/JP2007184592A/ja
Application granted granted Critical
Publication of JP4195056B2 publication Critical patent/JP4195056B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0104Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013Inkjet printing, e.g. for printing insulating material or resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0565Resist used only for applying catalyst, not for plating itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0709Catalytic ink or adhesive for electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/389Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/422Plated through-holes or plated via connections characterised by electroless plating method; pretreatment therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、印刷回路基板に関し、特に、両面または多層の印刷回路基板(PCB)およびその製造方法に関する。
小型化した電子製品の急速な発展に伴い、高密度のパッケージ技術がこれらの要求を満たす必要がある。印刷回路基板(PCB)は、電子製品を搭載する主要なデバイスである。製造技術は、PCBを軽量薄型化して、微細なラインやミニホール、他の高密度設計を有する傾向にある。PCB配線基板を製造するための従来のプロセスは、金属膜を基板上に押圧して、スピンコートによってフォトレジスト層をコーティングして、マスク露光、現像、エッチング、孔加工、焼成、ラミネートおよびメッキ等の工程を実行する。全体の製造プロセスは、試験および修理の繰り返しを必要する。従って、従来のプロセスは、かなり複雑である。
米国特許第6195883号は、多層PCBの製造方法を記載しており、そこではフルアディティブ(fully-additive)法を利用して、高密度配線を持つ回路基板を製造している。銅クラッド基板は、孔加工してから、Pd/Sn触媒(catalyst)に浸漬される。その後、基板が一定の厚さになるまで、化学メッキまたは電気メッキが行われる。そして、フォトレジスト材料がコートされ、スルーホールおよび製造した回路パターンを保護する。エッチングプロセスが実行され、フォトレジストを除去する。
米国特許出願公開第2002/0083586号は、多層PCBの製造方法を記載しており、そこでは、銅箔が樹脂基板の両面に付着している。そして、その上に樹脂がコートされ、小さな孔がレーザ孔加工によって形成される。最も外側の孔のサイズは、隠れ(blind)ホールより大きい。この孔は、後段の化学メッキプロセスによってスルーホールとなる。
米国特許第5502893号は、スルーホールを金属板にコートする方法を記載していいる。具体的には、マイクロホールを持つ金属板の上に、電気メッキプロセスによって第1金属層がマイクロホールに形成される。そして、第2金属層が、電気メッキプロセスによって第1金属層の上に形成される。第2金属層は黒化処理(blacken)して、非導電性の有機材料層を第2金属層の上に形成する。最終的に、非導電性の有機材料の上に相互接続した回路が形成される。
触媒を印刷することによって化学メッキにより金属ラインを生成するプロセスは、最初に、1987年のE. I. DuPontによる特許に記載されている。化学メッキにより金属膜を基板上に成長させる際に知られている問題は、貧弱な金属接着性である。この問題は、物理的な研磨や化学エッチングにより基板の粗さを増加させることによって、解決することができる。しかしながら、これらのエッチングプロセスは、全てのタイプの基板に適しているものでない。
2000年には、ランバー(Rubner)は、自己組織(self-assembly)膜(SAM)からなる幾つかの層を基板上に成長させる方法を記載している。基板は、高分子電解質(polyelectrolyte)ポリマー溶液で噴射され、触媒溶液に浸漬される。噴射した材料と触媒の間の反応により、Pd錯体(complex)が生成され、そして、化学ニッケルメッキが行われる。2001年には、ヤンヤン(Yang Yang)は、文献「“Vertically Integrated Electronic Circuits via a Combination of Self-Assembled Polyelectrolytes, Ink-Jet Printing, and Electroless Metal Plating Processes” Langmuir 2002, Vol. 18, pp. 8142-8147」において、垂直多層集積回路を製造するための類似の方法を提供した。工業技術研究所の印刷科学部門のディスプレイ技術センター(Display Technology Center of Printable Science Department of Industrial Technology Research Institute)も、米国特許公開第2005/0120550号において改善した技術を開示しており、そこでは、幾つかのSAM層によって覆われた基板の上に、触媒回路が噴射、印刷される。触媒と膜の間でプロトン交換反応が発生し、これにより触媒活性を持つPd錯体を形成する。金属回路を持つ単層基板は、化学メッキにより形成される。
米国特許第6195883号 米国特許出願公開第2002/0083586号 米国特許第5502893号 米国特許出願公開第2005/0120550号 "Vertically Integrated Electronic Circuits via a Combination of Self-Assembled Polyelectrolytes, Ink-Jet Printing, and Electroless Metal Plating Processes" Langmuir 2002, Vol. 18, pp. 8142-8147
本発明の目的は、インクジェット印刷技術により、両面または多層の印刷回路基板(PCB)を製造する方法を提供することである。本発明は、製造コストを低減し、市場の多様な要求を満たすように、両面または多層のPCBを製造する方法を提供することである。
一実施形態では、インクジェット印刷によって両面または多層の印刷回路基板(PCB)を製造する方法であって、基板を用意すること、第1の自己組織膜(SAM)を基板の少なくとも一方の面に形成すること、非接着性の膜を第1のSAMの上に形成すること、少なくとも1つのマイクロホールを基板に形成すること、第2のSAMをマイクロホール表面に形成すること、触媒粒子を前記基板の少なくとも一方の面およびマイクロホール表面に供給すること、および触媒回路パターンを基板上に形成することを含む。
他の実施形態では、多層の印刷回路基板(PCB)を製造する方法であって、基板を用意すること、自己組織膜(SAM)を基板の各面に形成すること、非接着性の膜をSAMの上に形成すること、少なくとも1つのマイクロホールを基板に形成すること、SAMをマイクロホール表面に形成すること、触媒粒子を基板の少なくとも一方の面およびマイクロホール表面に塗布すること、触媒マイクロ供給および促進剤(accelerator)溶液浸漬によって、触媒回路パターンを基板上に形成すること、基板を電解液に浸漬して、金属回路を基板上に形成し、金属膜をマイクロホール内に形成することを含む。
さらに、両面印刷回路基板は、少なくとも1つのマイクロホールを規定する基板と、基板の少なくとも一方の面において、マイクロホール表面に形成された自己組織膜(SAM)と、マイクロホール表面に形成された触媒層と、触媒層とともにマイクロホール表面に形成された金属膜と、SAMの上に形成された第1回路とを含む。
他の実施形態に関して、多層印刷回路基板(PCB)は、少なくとも1つのマイクロホールを規定する第1基板と、第1基板の各面において、マイクロホール表面に形成された第1自己組織膜(SAM)と、マイクロホール表面に形成された第1触媒層と、介在した第1触媒層とともにマイクロホール表面に形成された第1金属膜と、介在した第1SAMとともに第1基板の一方の面に形成された第1回路と、介在した第1SAMとともに第1基板の他方の面に形成された第2回路とを含む。
本発明の更なる特徴および利点は、一部は下記詳細な説明に記載されており、一部は詳細な説明から自明であり、あるいは本発明の実用化によって知ることになろう。本発明の特徴および利点は、添付の請求項で特に指摘した要素および組合せにより、実現され達成されることになる。
上述の一般説明および下記の詳細な説明は、例示的で、説明だけのものであり、請求項のような本発明を制限するものでないと理解されるべきである。
添付図面は、本明細書の一部に組み込まれて、これを構成するものであり、本発明の一実施形態を図示し、詳細な説明とともに本発明の原理を説明するために機能する。
本発明の本実施形態を詳細に参照して、これらの例は添付図面に図示されている。可能な限り、同じ参照番号は、同じまたは同様な部分を参照するために、図面全体で使用している。
この詳細な説明において、説明の目的で、本発明の実施形態について完全な理解を提供するために、多くの特定の詳細を説明している。しかしながら、本発明の実施形態は、これらの特定の詳細無しで実用化できると当業者は理解するであろう。他の例では、構造および装置は、ブロック図の形式で示している。さらに、現存し実行される方法での特定の順序は例示的なものであって、この順序は変更可能であり、本発明の実施形態の精神および範囲内のままでもよいことは、当業者は容易に理解できる。
図1Aと図1Bは、発明の一実施形態に係る、インクジェット印刷によって両面印刷回路基板(PCB)を製造する方法の断面図である。図1Aを参照して、プラスチック基板、セラミック基板、金属プレート、紙ボード、ガラス基板、PET基板、FR−4基板、フレキシブルFR−4基板、ポリイミド基板、エポキシ樹脂またはこれらの何れかの組合せを含む既知の基板からなるグループから選択された基板100が、ステップ1において用意される。
ステップ2において、表面処理プロセスが用いられ、自己組織膜(SAM)103を、基板100の少なくとも1つの主面または側に形成する。表面処理プロセスは、基板100を、陰イオンまたは陽イオンの高分子電解質溶液に浸漬することを含む。そして、基板100は、前回の高分子電解質溶液とは反対の電荷を有する陰イオンまたは陽イオンの高分子電解質溶液に浸漬される。換言すると、最初に、基板100を陰イオンの高分子電解質溶液に浸漬した場合、次に、陽イオンの高分子電解質溶液に浸漬する。そして、逆も同様である。これらの2つのステップは、プロセスの最終的な要求に従って必要に応じて繰り返してもよい。そして、基板100は、表面処理プロセスの最初のステップと同じ電荷を有する高分子電解質溶液に浸漬される。本発明の表面処理プロセスで使用される陰イオンの高分子電解質溶液は、ポリアクリル酸(PAA)、ポリメタクリル酸(PMA)、ポリ(スチレンスルホナート)(PSS)、ポリ(3−チオフェン酢酸)(PTAA)またはこれらの何れかの組合せからなるグループから選択できる。陽イオンの高分子電解質溶液は、ポリアリルアミン塩酸塩(PAH)、ポリビニルアルコール(PVA)、ポリビニルイミダゾール(PVI)、ポリ(ビニルピロリドン)(PVP)、ポリアニリン(PAN)またはこれらの何れかの組合せからなるグループから選択できる。
図1Aを再び参照して、SAM103は多層膜構造であり、基板100の表面特性は、SAM103によって変化し得る。例えば、金属化学メッキした材料の接着性、材料の潤滑性および耐腐食性が改善できる。材料の電気および光学特性を増強したり、種々の光学および電気センサに適した電気活性層が形成可能である。分子の自己組織化は、特定の官能基(例えば、水素結合)または反対電荷の非イオンポリマー、または水溶液中の陽イオンや陰イオンポリマーが、自発層間(spontaneous layer-to-layer)式で材料表面に吸着することによって達成される。二層構造は、選択的に吸着されたポリマーによって形成され、これにより多層の自己組織構造を形成する。
陽イオンの高分子電解質ポリマー/陰イオンの高分子電解質ポリマーの多層膜は、SAMの好ましい実施形態であり、これは、通常の回路基板に用いられる多くの基板、例えば、ガラス基板、PET基板、BT基板、FR−4またはPI基板などに形成される。多層膜を製造する方法は、下記のとおりである。最初に、基板を陽イオンの高分子電解質ポリマー溶液に数分間浸漬して、クリーニングのために水中に浸漬する。そして、陰イオンの高分子電解質ポリマー溶液に数分間浸漬して、水で洗浄する。浸漬、吸着および洗浄のこれらのステップは、所望の層数が形成されるまで繰り返す。層は、陽イオンの高分子電解質ポリマーおよび陰イオンの高分子電解質ポリマーで形成される。最後に、多層膜は、例えば、エアガンなどで吹き付け乾燥すると、通常の環境に保管することができる。
SAM103を基板の各面に形成した後、非接着性の膜105を各SAM103の上に被せる。非接着膜105の材料は、静電吸着フィルム、疎水性吸着フィルム、ポリマー多層膜用の吸着フィルムまたはこれらの何れかの組合せからなるグループから選択できる。図1Aを再び参照して、ステップ3において、基板100は、孔加工して、少なくとも1つのマイクロホール107を形成する。基板上の飛沫は、必要に応じて、孔加工の際に除去することができる。ステップ4において、上述した表面処理プロセスが基板100に対して実施され、再びSAM103および非接着膜105をマイクロホール107の表面に形成する。
今度は、図1Bを参照して、ステップ5において、基板100を触媒(catalyst)溶液そして促進剤溶液の中に浸漬して、触媒粒子109を基板100の少なくとも一方の面およびマイクロホール107の表面に形成しする。触媒は、例えば、触媒含有金属塩である。触媒含有金属塩での塩は、例えば、パラジウム塩触媒またはプラチナ塩触媒である。パラジウム塩触媒は、例えば、水性のPd(NHCl溶液または水性のNaPdCl溶液である。促進剤溶液は、ジメチルアミンボラン(DMAB)およびホルムアルデヒドを含む。
ステップ6において、非接着膜105は、基板100の片面から剥離され、触媒粒子109だけがマイクロホール107の表面に残留する。ステップ7において、触媒は、マイクロ供給(dispensing)により基板100の上に噴射され、そして基板は、促進剤溶液に浸漬して、黒灰色の触媒回路パターン110を形成する。基板の両面が別々の触媒回路パターンを必要とする場合は、保護のために、静電吸着フィルム112が触媒回路パターン110に被せられる。
ステップ8において、同じステップで、触媒回路パターン120が基板の他方の面に形成される。マイクロホール107は、基板の上側で丸みを持つプロファイルを有してもよい。そして、ステップ9において、静電吸着フィルム112が剥離される。その際、基板100の両面には、2つの異なる触媒回路パターン110,120が設けられ、マイクロホール107の表面には触媒粒子109が設けられる。
ステップ10において、基板100は、電解質に浸漬されて、金属回路1101,1201を基板100に形成し、金属膜1091をマイクロホール107に形成する。従って、両面PCBが形成される。金属回路1101,1201のための材料は、Cu,Ni,Ag,Auまたはこれらの何れかの組合せからなるグループから選択できる。金属回路1101,1201の材料がCuである例では、使用する電解質は、化学銅メッキ溶液とすることができ、その調合は当業者に知られている。化学銅メッキ形成の更なる情報については、文献「F.A. Lowenheim, Modern Electroplating, 3rd ed., Wiley, New York,1974」、「N.V. Mandich, G.A. Krulik, Plating and Surface Finishing 80 (1993) 68」、「C.A. Deckert, Plating and Surface Finishing 82 (2) (1995) 48」、「Plating and Surface Finishing 82 (3) (1995) 58」から入手できる。
全ての試薬を脱イオン水に溶解して、数分間撹拌する。さらに、溶液の安定性を増強するために、バブル発生器をメッキ漕に設置して、空気中の酸素を用いてメッキ溶液での銅粒子の発生を回避することができる。こうしてメッキ溶液の不活性化を回避できる。
化学メッキ実験では、メッキ時間およびメッキ溶液の温度は両方とも、導電ラインの厚さを制御するために重要なファクタである。マイクロホールを高い均一性で得るために、撹拌が、メッキ溶液の濃度の均一性を増加させるのを支援する。空気撹拌は、メッキ溶液の安定性を促進するために設けることができる。
図2Aと図2Bは、本発明の他の実施形態に係る、インクジェット印刷によって多層PCBを製造する方法の断面図である。図2Aを参照して、ステップ21において、最初に両面PCB200を用意する。後で製造する多層PCBが、埋込みホールを必要とする場合は、既にマイクロホール207で孔加工した両面PCB200を用意する。ステップ22において、絶縁層240を両面PCB200の少なくとも一方の面に接着する。一実施形態では、絶縁層240は、両面PCB200の両主面に設けられる。絶縁層240は、プラスチック基板、セラミック基板、金属プレート、紙ボード、ガラス基板、PET基板、FR−4基板、フレキシブルFR−4基板、ポリイミド基板、エポキシ樹脂またはこれらの何れかの組合せからなるグループから選択できる。
両面PCBを形成するステップは、最初に表面処理プロセスが行われて、SAM203を各絶縁層240に形成するステップ23を含むように、少なくとも1回は繰り返される。非接着膜205をSAM203の上に被せる。両面PCB200は、ステップ24において、絶縁層240とともに孔加工され、マイクロホール206,208を形成する。
再び図2Bを参照して、ステップ25において、表面処理プロセスが両面PCB200に対して絶縁層240とともに行われ、SAM203をマイクロホール206,208の表面に形成する。両面PCB200は、絶縁層240とともに、触媒溶液の中、続いて促進剤溶液の中に浸漬して、触媒粒子209を生成する。ステップ26において、非接着膜205は剥離して、触媒粒子209だけがマイクロホール206,208の表面に残留する。触媒は、マイクロ供給(dispensing)により絶縁層240の上に噴射され、そして両面PCB200は、絶縁層240とともに、促進剤溶液に浸漬して、黒灰色の触媒回路パターン210を形成する。両面PCB200の両面にある絶縁層240が別々の触媒回路パターンを必要とする場合は、保護のために、静電吸着フィルム212が触媒回路パターン210に被せられる。
ステップ27において、同じステップで、触媒回路パターン220が両面PCB200の他方の面での絶縁層240の上に形成され、そして、静電吸着フィルム212が剥離される。両面PCB200の両面での絶縁層240には、2つの異なる触媒回路パターン210,220が設けられ、マイクロホール206,208の表面には触媒粒子209が設けられる。
ステップ28において、両面PCB200は、絶縁層240とともに電解質に浸漬されて、金属回路2101,2201を両面PCB200の両面での絶縁層240に形成し、金属膜2091をマイクロホール206,208に形成する。従って、隠れ(blind)ホール2061、埋込み(buried)ホール2071およびスルーホール2081を持つ多層PCBが形成される。多層PCBの埋込みホール、隠れホールまたはスルーホールとなるマイクロホールは、孔加工により決定される。
本発明によるインクジェット印刷によって両面または多層のPCBを製造する方法は、露光、フォトレジスト現像、エッチングまたはメッキという従来のステップまたは従来のプロセスに必要な高価な設備および装置を必要とない。従って、PCB製造プロセスの装置コストおよび製造時間は、著しく低減できる。さらに、本発明の孔加工ステップを用いて、マイクロホールが、多層PCBの埋込みホール、隠れホールまたはスルーホールになるか否かを必要に応じて決定できる。高価な触媒の消費、マスクプロセス、フォトレジストエッチング残渣の発生などは、本発明により、環境保護要求、費用対効果を満足しつつ、低減できる。
本発明の好ましい実施形態についての上記開示は、図示および説明の目的で提示したものである。網羅的なもの、または開示した正確な形態に本発明を限定することを意図していない。ここに説明した実施形態の多くの変形および変更は、上記開示の観点から当業者にとって明らかであろう。本発明の範囲は、ここに添付した請求項およびそれらの等価なものによってのみ規定されるべきである。
さらに、本発明の代表的な実施形態を説明する際、明細書は、本発明の方法及び/又はプロセスを特定のステップ順序として提示した。しかしながら、該方法/又はプロセスがここで説明した特定のステップ順序に依存しない範囲で、該方法/又はプロセスは、説明した特定のステップ順序に限定されるべきでない。当業者は、他のステップ順序も可能であることは理解するであろう。従って、明細書で説明した特定のステップ順序は、請求項への限定として解釈すべきでない。さらに、本発明の方法及び/又はプロセスに関する請求項は、記載した順序のステップの実施に限定されるべきでなく、そして、該順序は変更して、本発明の精神および範囲内に留まることは、当業者は容易に理解できる。
本発明の一実施形態に係る、インクジェット印刷によって両面印刷回路基板(PCB)を製造する方法の断面図である。 本発明の一実施形態に係る、インクジェット印刷によって両面印刷回路基板(PCB)を製造する方法の断面図である。 本発明の他の実施形態に係る、インクジェット印刷によって多層印刷回路基板(PCB)を製造する方法の断面図である。 本発明の他の実施形態に係る、インクジェット印刷によって多層印刷回路基板(PCB)を製造する方法の断面図である。
符号の説明
100 基板
103 自己組織膜(SAM)
105 非接着膜
107 マイクロホール
109 触媒粒子
110,120 触媒回路パターン
112 静電吸着フィルム
1091 金属膜
1101,1201 金属回路
200 両面PCB
203 自己組織膜(SAM)
205 非接着膜
206,207,208 マイクロホール
209 触媒粒子
210,220 触媒回路パターン
240 絶縁層
2061 隠れホール
2071 埋込みホール
2081 スルーホール
2101,2201 金属回路

Claims (25)

  1. 印刷回路基板(PCB)を製造する方法であって、
    基板を用意すること、
    第1の自己組織膜(SAM)を、基板の少なくとも一方の面に形成すること、
    非接着性の膜を、第1のSAMの上に形成すること、
    少なくとも1つのマイクロホールを基板に形成すること、
    第2のSAMをマイクロホール表面に形成すること、
    触媒粒子を、前記基板の少なくとも一方の面およびマイクロホール表面に供給すること、および
    触媒回路パターンを基板上に形成すること、を含む方法。
  2. 基板を電解質に浸漬して、金属回路を基板に形成し、金属膜をマイクロホールに形成すること、をさらに含む請求項1記載の方法。
  3. 基板を、促進剤溶液に浸漬することをさらに含む請求項1記載の方法。
  4. 基板を、第1の高分子電解質溶液の中に浸漬すること、
    基板を、第1の高分子電解質溶液とは反対の電荷を有する第2の高分子電解質溶液の中に浸漬すること、および
    基板を、第1の高分子電解質溶液とは同じ電荷を有する第3の高分子電解質溶液の中に浸漬すること、を含む請求項1記載の方法。
  5. マイクロホールを形成するステップは、基板を孔加工してマイクロホールを形成すること、を含む請求項1記載の方法。
  6. 多層の印刷回路基板(PCB)を製造する方法であって、
    基板を用意すること、
    自己組織膜(SAM)を基板の各面に形成すること、
    非接着性の膜をSAMの上に形成すること、
    少なくとも1つのマイクロホールを基板に形成すること、
    SAMをマイクロホール表面に形成すること、
    触媒粒子を、基板の少なくとも一方の面およびマイクロホール表面に塗布すること、
    触媒マイクロ供給および促進剤溶液浸漬によって、触媒回路パターンを基板上に形成すること、および
    基板を電解液に浸漬して、金属回路を基板上に形成し、金属膜をマイクロホール内に形成すること、を含む方法。
  7. 絶縁層を、両面PCBの少なくとも一方の面に接着すること、および
    両面PCBを形成するステップを1回繰り返して、多層PCBを形成すること、を含む請求項6記載の方法。
  8. マイクロホールを形成するステップは、基板を孔加工してマイクロホールを形成すること、を含む請求項6記載の方法。
  9. 孔加工ステップは、多層PCBの埋込みホール、隠れホールまたはスルーホールを形成する請求項8記載の方法。
  10. 自己組織膜(SAM)を形成するステップは、導電表面処理プロセスを含み、
    該プロセスは、基板を、第1の高分子電解質溶液の中に浸漬すること、
    基板を、第1の高分子電解質溶液とは反対の電荷を有する第2の高分子電解質溶液の中に浸漬すること、および
    基板を、第1の高分子電解質溶液とは同じ電荷を有する第3の高分子電解質溶液の中に浸漬すること、を含む請求項6記載の方法。
  11. 触媒は、パラジウム塩触媒またはプラチナ塩触媒を含む請求項6記載の方法。
  12. 少なくとも1つのマイクロホールを有する基板と、
    基板の少なくとも一方の面において、マイクロホール表面に形成された自己組織膜(SAM)と、
    マイクロホール表面に形成された触媒層と、
    触媒層とともに、マイクロホール表面に形成された金属膜と、
    SAMの上に形成された第1回路とを備える両面印刷回路基板。
  13. SAMは、陰イオンおよび陽イオンの高分子電解質溶液により形成された層をさらに含む請求項12記載の両面印刷回路基板。
  14. 陰イオンの高分子電解質溶液は、ポリアクリル酸(PAA)、ポリメタクリル酸(PMA)、ポリ(スチレンスルホナート)(PSS)、ポリ(3−チオフェン酢酸)(PTAA)またはこれらの何れかの組合せからなるグループから選択される請求項13記載の両面印刷回路基板。
  15. 陽イオンの高分子電解質溶液は、ポリアリルアミン塩酸塩(PAH)、ポリビニルアルコール(PVA)、ポリビニルイミダゾール(PVI)、ポリ(ビニルピロリドン)(PVP)、ポリアニリン(PAN)またはこれらの何れかの組合せからなるグループから選択される請求項13記載の両面印刷回路基板。
  16. 触媒は、触媒含有金属塩を含む請求項12記載の両面印刷回路基板。
  17. 第1回路の上に、静電吸着フィルムをさらに備える請求項12記載の両面印刷回路基板。
  18. 第1回路は、触媒回路を含む請求項12記載の両面印刷回路基板。
  19. 少なくとも1つのマイクロホールを有する第1基板と、
    第1基板の各面において、マイクロホール表面に形成された第1自己組織膜(SAM)と、
    マイクロホール表面に形成された第1触媒層と、
    介在した第1触媒層とともにマイクロホール表面に形成された第1金属膜と、
    介在した第1SAMとともに第1基板の一方の面に形成された第1回路と、
    介在した第1SAMとともに第1基板の他方の面に形成された第2回路とを備える多層印刷回路基板(PCB)。
  20. 第1基板の一方の面に接着し、少なくとも1つのマイクロホールを有する第2基板と、
    第2基板の一方の面において、マイクロホール表面に形成された第2自己組織膜(SAM)と、
    第2基板でのマイクロホール表面形成された第2触媒層と、
    第2基板でのマイクロホール表面形成された第2金属膜とをさらに備える請求項19記載の多層印刷回路基板。
  21. 介在した第2SAMとともに第2基板の面に形成された第3回路とをさらに備える請求項20記載の多層印刷回路基板。
  22. 各第1および第2SAMは、陰イオンおよび陽イオンの高分子電解質溶液で形成された層をさらに含む請求項20記載の多層印刷回路基板。
  23. マイクロホールは、埋込みホールである請求項19記載の多層印刷回路基板。
  24. マイクロホールは、隠れホールである請求項19記載の多層印刷回路基板。
  25. マイクロホールは、スルーホールである請求項19記載の多層印刷回路基板。
JP2006346159A 2005-12-30 2006-12-22 多層印刷回路基板およびその製造方法 Active JP4195056B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW94147547 2005-12-30

Publications (2)

Publication Number Publication Date
JP2007184592A JP2007184592A (ja) 2007-07-19
JP4195056B2 true JP4195056B2 (ja) 2008-12-10

Family

ID=38170087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346159A Active JP4195056B2 (ja) 2005-12-30 2006-12-22 多層印刷回路基板およびその製造方法

Country Status (5)

Country Link
US (2) US7834274B2 (ja)
JP (1) JP4195056B2 (ja)
KR (1) KR100885701B1 (ja)
DE (1) DE102006059159A1 (ja)
TW (1) TWI328416B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841170B1 (ko) * 2007-04-26 2008-06-24 삼성전자주식회사 저저항 금속 배선 형성방법, 금속 배선 구조 및 이를이용하는 표시장치
US8017022B2 (en) * 2007-12-28 2011-09-13 Intel Corporation Selective electroless plating for electronic substrates
KR20120003458A (ko) * 2009-04-24 2012-01-10 스미토모 덴키 고교 가부시키가이샤 프린트 배선판용 기판, 프린트 배선판, 및 그들의 제조방법
KR101474571B1 (ko) * 2009-05-13 2014-12-19 에스케이이노베이션 주식회사 고분자 전해질 다층박막 촉매 및 그 제조 방법
KR101377084B1 (ko) * 2009-11-24 2014-03-25 유니-픽셀 디스플레이스, 인코포레이티드 표면 에너지 수정에 의한 전기 도전성 패턴의 형성
US8587950B2 (en) * 2011-05-31 2013-11-19 Server Technology, Inc. Method and apparatus for multiple input power distribution to adjacent outputs
TWI498055B (zh) * 2012-04-17 2015-08-21 Adv Flexible Circuits Co Ltd The conductive through hole structure of the circuit board
US9204561B2 (en) * 2012-04-17 2015-12-01 Advanced Flexible Circuits Co., Ltd. Method of manufacturing a structure of via hole of electrical circuit board
USD771602S1 (en) * 2014-01-22 2016-11-15 Agc Automotive Americas R&D, Inc. Antenna
CN106134299B (zh) 2014-03-20 2018-10-23 住友电气工业株式会社 印刷线路板用基板、印刷线路板以及制造印刷线路板用基板的方法
US10237976B2 (en) 2014-03-27 2019-03-19 Sumitomo Electric Industries, Ltd. Substrate for printed circuit board, printed circuit board, and method for producing substrate for printed circuit board
KR102281459B1 (ko) * 2014-11-05 2021-07-27 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JPWO2016117575A1 (ja) 2015-01-22 2017-10-26 住友電気工業株式会社 プリント配線板用基材、プリント配線板及びプリント配線板の製造方法
WO2017134331A1 (en) * 2016-02-01 2017-08-10 Elcoflex Oy Method for the manufacture of an extremely thin flexible multilayer printed circuit board and a flexible multilayer printed circuit board
WO2018136036A1 (en) 2017-01-17 2018-07-26 Hewlett-Packard Development Company, L.P. Multi-layered printed circuit board
CN112970337B (zh) 2019-02-14 2022-05-24 奥宝科技有限公司 用于制备具有高度密集导体的pcb产品的方法及设备
WO2021184231A1 (zh) * 2020-03-18 2021-09-23 柏承科技(昆山)股份有限公司 低成本及高制程能力的印刷电路板制造方法
WO2024016346A1 (zh) * 2022-07-22 2024-01-25 深圳市创芯微电子有限公司 一种咪头电路板加工工艺、制品、咪头及电子产品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242369A (en) * 1977-06-07 1980-12-30 Whittaker Corporation Plating of substrates by jet printing
US4668533A (en) * 1985-05-10 1987-05-26 E. I. Du Pont De Nemours And Company Ink jet printing of printed circuit boards
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
JP2819523B2 (ja) * 1992-10-09 1998-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 印刷配線板及びその製造方法
US6195883B1 (en) * 1998-03-25 2001-03-06 International Business Machines Corporation Full additive process with filled plated through holes
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US20020083586A1 (en) * 1998-04-10 2002-07-04 Takahiro Iijima Process for producing multilayer circuit board
AU4108300A (en) * 1999-03-23 2000-10-09 Circuit Foil Luxembourg Trading S.A R.L. Method for manufacturing a multilayer printed circuit board and composite foil for use therein
KR100405974B1 (ko) 2001-06-15 2003-11-14 엘지전자 주식회사 카본나노튜브의 수평 성장 방법
JP4038641B2 (ja) 2000-12-04 2008-01-30 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
US20020120550A1 (en) * 2001-02-26 2002-08-29 Yang Chen-Shi Computer online trading method for integrating sale and purchase processes and a system for the same
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
JP3941573B2 (ja) * 2002-04-24 2007-07-04 宇部興産株式会社 フレキシブル両面基板の製造方法
JP3934025B2 (ja) 2002-10-16 2007-06-20 大日本印刷株式会社 多層配線基板
KR100445314B1 (ko) 2002-11-14 2004-08-18 삼성전자주식회사 유기금속 화합물에 의한 고전도 금속의 배선 형성방법
KR100908286B1 (ko) * 2002-12-09 2009-07-17 가부시키가이샤 노다스크린 프린트 배선기판의 제조 방법
KR101011923B1 (ko) * 2003-03-31 2011-02-01 스미토모덴키고교가부시키가이샤 이방성 도전막 및 그 제조방법
JP2004342741A (ja) 2003-05-14 2004-12-02 Seiko Epson Corp 膜形成方法、配線形成方法、電気光学装置の製造方法、電気光学装置、電子機器
JP2005057140A (ja) 2003-08-06 2005-03-03 Seiko Epson Corp 多層配線基板とその製造方法
TWI275333B (en) * 2003-12-05 2007-03-01 Ind Tech Res Inst Method for forming metal wire by microdispensing
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
DE102006059159A1 (de) 2007-07-12
JP2007184592A (ja) 2007-07-19
KR20070072361A (ko) 2007-07-04
TW200740337A (en) 2007-10-16
US7834274B2 (en) 2010-11-16
KR100885701B1 (ko) 2009-02-26
TWI328416B (en) 2010-08-01
US20070153488A1 (en) 2007-07-05
US20110023297A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
JP4195056B2 (ja) 多層印刷回路基板およびその製造方法
EP1995053B1 (en) Porous film and layered product including porous film
CN101919008B (zh) 表面处理促进金属镀覆的方法和形成的器件
US20080052904A1 (en) Method Of Manufacturing An Electronic Circuit Assembly
US20060121199A1 (en) Method of forming a metal thin film in a micro hole by ink-jet printing
JP2010528181A (ja) ポリマー被覆された金属ホイルの製造方法及びその使用方法
JP2011014916A (ja) 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法
JP2005347424A (ja) 多層配線板及びその製造方法
JP5584676B2 (ja) プラスチック金属化立体配線の製造方法
US7367118B2 (en) Method for forming metal wires by microdispensing pattern
KR101528786B1 (ko) 구멍이 형성된 적층체의 제조방법, 구멍이 형성된 적층체, 다층 기판의 제조방법, 하지층 형성용 조성물
CN100424226C (zh) 聚合物基质的无电金属喷镀的方法
US20050238812A1 (en) Method for electroless metalisation of polymer substrate
TW200407057A (en) Method for the manufacture of printed circuit boards with integral plated resistors
US7989029B1 (en) Reduced porosity copper deposition
CN100574573C (zh) 多层印刷电路板及其制造方法
JP2007242689A (ja) ポリイミド表面への金属パターン形成方法およびスルーホールを有するポリイミド配線基板の製造方法
JP4675144B2 (ja) 導体配線構造体の製造方法
CN100428871C (zh) 以喷墨法形成金属导线图案的方法
JP5083005B2 (ja) 表層に貴金属を固定させた樹脂基板、その製造方法、回路基板、及びその製造方法
JP2007077439A (ja) ポリイミド樹脂材の表面金属化方法
ITTO20060925A1 (it) Scheda a circuiti stampati multistrato e relativo procedimento di fabbricazione
CN100508694C (zh) 一种以喷墨法形成微孔金属薄膜的方法
Yang et al. Method for forming Cu metal wires by microdispensing pattern, Part I: self assembly treatment & the ink-jet process
JP2007520369A (ja) 基板上の固体層の形成

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080428

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080529

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080902

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080924

R150 Certificate of patent or registration of utility model

Ref document number: 4195056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250