JP4038641B2 - 強誘電体メモリ素子の製造方法 - Google Patents
強誘電体メモリ素子の製造方法 Download PDFInfo
- Publication number
- JP4038641B2 JP4038641B2 JP2000368750A JP2000368750A JP4038641B2 JP 4038641 B2 JP4038641 B2 JP 4038641B2 JP 2000368750 A JP2000368750 A JP 2000368750A JP 2000368750 A JP2000368750 A JP 2000368750A JP 4038641 B2 JP4038641 B2 JP 4038641B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- electrode
- forming
- ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、強誘電体メモリ素子の製造方法に関する。
【０００２】
【背景技術】
強誘電体メモリ（ＦｅＲＡＭ）は、キャパシタ部分に強誘電体層を用い、その自発分極によりデータを保持するものである。従来の強誘電体メモリの製造方法におけるキャパシタ部分の形成は、エッチングによって電極や強誘電体層を加工していたので、特に微細なパターンを形成する際にいくつかの欠点があった。
【０００３】
例えば、強誘電体層の形成で高温焼成が必要なときに、アルミニウムの電極では高温に耐えられないため、プラチナやイリジウムなどが使用される。これらの材料は反応性が低いため、化学的作用を強くしてエッチングを行う必要があるが、その場合、耐エッチングマスクとして有機物質のレジスト膜を用いることが困難である。一方、物理的作用を強くしてエッチングを行うことも考えられるが、エッチング除去された電極材料が再び電極部分に付着することがあり、微細パターンの形成が難しかった。また、強誘電体層をドライエッチングすると、その特性が劣化するという問題もあった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、精密な加工が可能であり、強誘電体層の劣化も生じない強誘電体メモリ素子の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
（Ａ）本発明の第１の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ａ）および（ｂ）を含む。
【０００６】
（ａ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第１の領域と、前記第１の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第２の領域と、を形成する工程であって、
前記第１の領域は、基材の表面または基材の上の層に電荷を帯びさせることによって形成され、および
（ｂ）前記基材に対して、前記第１電極を形成するための材料を付与し、前記第１の領域に該部材を選択的に形成する工程であって、前記第１の領域に対して反対の電荷を帯びた材料を付与し、前記第１の領域において第１電極が形成される。
【０００７】
本発明においては、第１の領域は、基材の表面または基材の上の層に電荷を帯びさせることによって形成され、かつ、第１の領域に対して反対の電荷を帯びた材料を付与することにより、第１の領域において第１電極が形成されている。このため、クーロン力により、第１電極が第１の領域に選択的に形成される。したがって、第１電極をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【０００８】
本発明は次のいずれかの態様をとることができる。
【０００９】
（１）前記工程（ａ）は、基材の上に第１の前駆体層を形成する工程（ａ−１）、前記第１の前駆体層に放射エネルギー線を照射することにより、少なくとも第１の前駆体層の一部に電荷を帯びさせる工程（ａ−２）を含む態様。
【００１０】
（２）前記工程（ａ）は、基材の表面に、電子またはイオンを注入して、前記第１の領域を形成する工程を含む態様。
【００１１】
（３）前記工程（ａ）は、基材の上に、電荷を保持することができる絶縁層を形成する工程（ａ−３）、前記絶縁層に、電子またはイオンを注入して、前記第１の領域を形成する工程（ａ−４）を含む態様。
【００１２】
また、本発明は、次のいずれかの態様をとることができる。
（１）前記工程（ｂ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｂ）は、プローブ探針を利用して行われる態様。
【００１３】
（Ｂ）本発明の第２の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｃ）および（ｄ）を含む。
【００１４】
（ｃ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第３の領域と、前記第３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第４の領域と、を形成する工程であって、
前記第３の領域は、前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせることによって形成され、
（ｄ）前記第２電極を形成するための材料を付与し、前記第３の領域に該部材を選択的に形成する工程であって、前記第３の領域に対して反対の電荷を帯びた材料を付与し、前記第３の領域において前記第２電極が形成される。
【００１５】
本発明においては、第３の領域は、強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせることによって形成され、かつ、第３の領域に対して反対の電荷を帯びた材料を付与することにより、第３の領域において第２電極が形成されている。このため、クーロン力により、第２電極が第３の領域に選択的に形成される。したがって、第２電極をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【００１６】
本発明は次のいずれかの態様をとることができる。
【００１７】
（１）前記工程（ｃ）は、前記強誘電体層の上に第２の前駆体層を形成する工程（ｃ−１）、前記第２の前駆体層に放射エネルギー線を照射することにより、少なくとも第２の前駆体層の一部に電荷を帯びさせる工程（ｃ−２）を含む態様。
【００１８】
（２）前記工程（ｃ）は、前記強誘電体層の表面に、電子またはイオンを注入して、前記第３の領域を形成する工程を含む態様。
【００１９】
（３）前記工程（ｃ）は、前記強誘電体層の上に、電荷を保持することができる絶縁層を形成する工程（ｃ−３）、前記絶縁層に、電子またはイオンを注入して、前記第３の領域を形成する工程（ｃ−４）を含む態様。
【００２０】
また、本発明は、次のいずれかの態様をとることができる。
（１）前記工程（ｄ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｄ）は、プローブ探針を利用して行われる態様。
【００２１】
（Ｃ）本発明の第３の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｅ）および（ｆ）を含む。
【００２２】
（ｅ）前記第１電極の表面または前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第５の領域と、前記第５の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第６の領域と、を形成する工程であって、
前記第５の領域は、前記第１の電極の表面または前記第１電極の上の層に電荷を帯びさせることによって形成され、および
（ｆ）前記強誘電体層を形成するための材料を付与し、前記第５の領域に該部材を選択的に形成する工程であって、
前記第５の領域に対して反対の電荷を帯びた材料を付与し、前記第５の領域において強誘電体層が形成される。
【００２３】
本発明においては、第５の領域は、第１電極の表面または前記第１電極の上の層に電荷を帯びさせることによって形成され、かつ、第５の領域に対して反対の電荷を帯びた材料を付与することにより、第５の領域において強誘電体層が形成されている。このため、クーロン力により、強誘電体層が第５の領域に選択的に形成される。したがって、強誘電体層をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【００２４】
本発明は次のいずれかの態様をとることができる。
【００２５】
（１）前記工程（ｅ）は、前記第１電極の上に第３の前駆体層を形成する工程（ｅ−１）、前記第３の前駆体層に放射エネルギー線を照射することにより、少なくとも第３の前駆体層の一部に電荷を帯びさせる工程（ｅ−２）を含む態様。
【００２６】
（２）前記工程（ｅ）は、前記第１電極の上に、電荷を保持することができる絶縁層を形成する工程（ｅ−３）、前記絶縁層に、電子またはイオンを注入して、前記第５の領域を形成する工程（ｅ−４）を含む態様。
【００２７】
本発明は次のいずれかの態様をとることができる。
（１）前記工程（ｆ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｆ）は、プローブ探針を利用して行われる態様。
【００２８】
（Ｄ）本発明の第４の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｇ）を含む。
【００２９】
（ｇ）前記キャパシタ部分を構成する少なくとも一つの部材が優先的に堆積される表面特性を有する第７の領域と、前記第７の領域に比較して前記キャパシタ部分を構成する少なくとも一つの部材が堆積され難い表面特性を有する第８の領域と、を形成する工程であって、
前記第８の領域となる部材の表面に電荷を帯びさせる工程（ｇ−１）、
前記第８の領域における電荷に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第８の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第７の領域に比べて、前記キャパシタ部分を構成する少なくとも一つの部材を形成するための材料との親和性が低い（ｇ−２）。
【００３０】
本発明においては、第８の領域に電荷を帯びさせ、第８の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与していることから、表面修飾層を選択的に形成することができる。
【００３１】
また、表面修飾層は、キャパシタ部分を構成する少なくとも一つの部材を形成するための材料との親和性が低いことから、第７の領域に該部材を選択的に形成することができる。
【００３２】
前記表面修飾層は、次のいずれかの態様をとることができる。
【００３３】
（１）前記第１の電極を形成する前に形成される態様。
【００３４】
（２）前記表面修飾層は、前記第１の電極を形成した後、前記強誘電体層を形成する前に形成される態様。
【００３５】
（３）前記表面修飾層は、前記強誘電体層を形成した後、前記第２電極を形成する前に形成される態様。
【００３６】
本発明は、前記工程（ｇ−２）は、プローブ探針を利用して行われることができる。
【００３７】
（Ｅ）本発明の第５の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｈ）を含む。
【００３８】
（ｈ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第９の領域と、前記第９の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第１０の領域と、を形成する工程であって、
前記第９の領域となる基材の表面または基材の上の層に電荷を帯びさせる工程（ｈ−１）、
前記第９の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第９の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１０の領域に比べて、前記第１電極を形成するための材料との親和性が高い（ｈ−２）。
【００３９】
本発明は、第９の領域に電荷を帯びさせ、かつ、第９の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１０の領域に比べて、前記第１電極を形成するための材料との親和性が高いことから、第１電極を選択的に形成することができる。
【００４０】
本発明において、前記工程（ｈ−２）は、プローブ探針を利用して行われることができる。
【００４１】
（Ｆ）本発明の第６の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｉ）を含む。
【００４２】
（ｉ）前記第１電極の表面または前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第１１の領域と、前記第１１の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第１２の領域と、を形成する工程であって、
前記第１１の領域となる前記第１電極の表面または前記第１電極の上の層に電荷を帯びさせる工程（ｉ−１）、
前記第１１の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１１の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１１の領域に比べて、前記強誘電体層を形成するための材料との親和性が高い（ｉ−２）。
【００４３】
本発明は、第１１の領域に電荷を帯びさせ、かつ、第１１の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１２の領域に比べて、前記強誘電体層を形成するための材料との親和性が高いことから、強誘電体層を選択的に形成することができる。
【００４４】
本発明において、前記工程（ｉ−２）は、プローブ探針を利用して行われることができる。
【００４５】
（Ｇ）本発明の第７の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｊ）を含む。
【００４６】
（ｊ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第１３の領域と、前記第１３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第１４の領域と、を形成する工程であって、 前記第１３の領域となる前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせる工程（ｊ−１）、前記第１３の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１３の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１４の領域に比べて、前記第２電極を形成するための材料との親和性が高い（ｊ−２）。
【００４７】
本発明は、第１３領域に電荷を帯びさせ、かつ、第１３の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１４の領域に比べて、前記第２電極を形成するための材料との親和性が高いことから、第２電極を選択的に形成することができる。
【００４８】
本発明において、前記工程（ｊ−２）は、プローブ探針を利用して行われることができる。
【００４９】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の好適な実施の形態について図面を参照して説明する。図１（Ａ）〜図４（Ｃ）は、本発明を適用した実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。強誘電体メモリ素子は、不揮発性半導体記憶装置である。情報の記憶の最小単位は、メモリセルであり、例えば一つのトランジスタと一つのキャパシタ部分が組み合わされてメモリセルが構成されている。このような複数のメモリセルが並べられてメモリアレイを構成することができる。この場合、複数のメモリセルは規則正しく、複数行複数列で並べることができる。
【００５０】
（トランジスタ形成工程）
図１（Ａ）に示すように、半導体ウエーハなどからなる基板１０に、強誘電体メモリ素子の制御を行うトランジスタ１２を形成する。この基板１０に、必要に応じてトランジスタのような機能デバイスを設けた構造物が基材に相当する。トランジスタ１２は、公知の構成を適用すればよく、薄膜トランジスタ（ＴＦＴ）であってもよい。ＭＯＳＦＥＴであれば、トランジスタ１２は、ドレイン及びソース１４、１６と、ゲート電極１８とを含む。ゲート電極１８は、ワード線５４４（図１５参照）に接続されることとなる。ドレイン及びソースの一方は、ビット線５４２（図１５参照）に接続されることとなる。なお、各メモリセルは、ＬＯＣＯＳ（Local Oxidation of Silicon）１７で分離され、トランジスタ１２上にはＳｉＯ2等からなる層間絶縁層１９が形成されている。
【００５１】
（第１および第２の領域形成）
まず、図１（Ｂ）に示すように、第１の層間絶縁層１９の上に、第１の前駆体層５０を形成する。第１の前駆体層５０は、所定の処理を施すことにより帯電するような材質からなることができ、たとえば、光（レーザ光を含む）などの放射エネルギー線を照射させることにより、帯電するような材質からなることができる。より具体的には、カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ、アミン基−ＮＨ2などの官能基が、放射エネルギー線を照射することにより形成される材質を挙げることができる。カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈを有する材質は、負に帯電した帯電層を形成することができる。アミン基−ＮＨ2を有する材質は、正に帯電した帯電層を形成することができる。第１の前駆体層５０は、１００〜４００ｎｍの波長を有する光により、帯電するような材質からなることが好ましい。この領域の光源としては、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）を挙げることができる。第１の前駆体層が１００ｎｍ未満の波長を有する光により帯電するような材質からなると、透過性が高くなり、かつ、エネルギー的に大きいため、基板内部のトランジスタへ悪影響を及ぼす。
【００５２】
具体的な第１の前駆体層５０の材質としては、光分解性物質、光により発生した酸により分解する物質、光により構造が変化する物質を挙げることができる。光分解性物質としては、ｏ−ナフトキノンジアジド−５−スルフォン酸エステル、ｏ−ナフトキノンジアジド−４−スルフォン酸エステルを挙げることができる。光により発生した酸により分解する物質としては、ｔ−ＢＯＣ−ポリヒドロキシスチレンを挙げることができる。光により発生した酸としては、光酸発生剤により発生した酸を挙げることができる。光酸発生剤としては、ジアゾニウム塩、ジアゾキノンスルホン酸アミド、ジアゾキノンスルホン酸エステル、ジアゾキノンスルホン酸塩、ニトロベンジルエステル、オニウム塩、ハロゲン化物、ハロゲン化イソシアネート、ハロゲン化トリアジン、ビスアリールスルホニルジアゾメタン、ジスルホンなどの光照射により分解し酸を発生する化合物を挙げることができる。また、光酸発生剤として、光分解性物質において挙げたｏ−ナフトキノンジアジド−５−スルフォン酸エステル、ｏ−ナフトキノンジアジド−４−スルフォン酸エステルを適用することもできる。
【００５３】
光により構造が変化する物質としては、ｏ−ニトロベンジル誘導体エステルを挙げることができる。ｏ−ニトロベンジル誘導体エステルは、紫外線照射により、分子内で加水分解反応を行いカルボン酸化合物を遊離する。
【００５４】
第１の前駆体層５０は、上記の材質を溶剤に溶かして、塗布することにより形成することができる。塗布法としては、たとえばスピンコート法、ロールコート法、スプレーコート法、ディッピング法を挙げることができる。第１の前駆体層５０の厚さは、たとえば１〜１００ｎｍである。
【００５５】
次に、図１（Ｃ）に示すように、第１の前駆体層５０を、リソグラフィ技術を利用して、選択的にエッチングする。第１の前駆体層５０は、第１電極３２を形成しようとする領域において残るようにエッチングされる。
【００５６】
次に、図２（Ａ）に示すように、第１の前駆体層５０に光を照射する。そして、光の照射によって生じた官能基が電荷を帯びるような処理（たとえばｐＨ処理）を施す。これにより、光が照射された領域において帯電した第１帯電層５２が形成される。ここで、第１帯電層５２が形成された領域は第１の領域５４となり、第１帯電層５２が形成されていない領域は第２の領域５６となる。第１帯電層５２は、正に帯電させてもよく、または、負に帯電させてもよい。第１帯電層５２が正または負のいずれかに帯電されるかは、第１の前駆体層５０の材質によって決まる。第１の前駆体層５０がｏ−ナフトキノンジアジド−５−スルフォン酸エステルまたはｏ−ナフトキノンジアジド−４−スルフォン酸エステルからなる場合には、４００ｎｍ程度の近紫外線を照射することにより、スルホン酸基が生じ、このスルホン酸基のプロトン（Ｈ+）が脱離するような条件にすることにより、負に帯電した第１帯電層５２を形成することができる。
【００５７】
（第１電極の形成）
次に、図２（Ｂ）に示すように、第１帯電層５２に対して反対の電荷を帯びた、第１電極３２のための材料を付与し、クーロン力を利用して第１帯電層５２の上に第１電極３２を選択的に形成する。具体的には、第１帯電層５２が正に帯電していた場合には、負に帯電した第１電極３２のための材料を付与し、逆に、第１帯電層５２が負に帯電していた場合には正に帯電した第１電極３２のための材料を付与する。第１電極３２の形成方法としては、ミストデポジション法、ＣＶＤ法（特にＭＯＣＶＤ法）、電気メッキ法、無電解メッキ法を挙げることができる。第１電極３２のための原材料は、カチオン性白金錯体、イリジウム錯体、ニッケル錯体、ルテニウム錯体などを挙げることができる。カチオン性白金錯体としては、［PtII(en)］2+、［PtIV(en)2Cl2］（en：エチレンジアミン）を挙げることができる。
【００５８】
帯電した第１電極のための材料の付与する方法を、ミストデポジション法を例にとり説明する。図５に示すように、材料は、材料供給源２１０からミスト発生器２２０を経ることにより、ミストが発生する。ミストの発生の際、摩擦により、正に帯電したミストと、負に帯電したミストとが生じる。電荷を帯びたミストをフィルタ２３０に導入して電場をかけてふるい分けることにより、正または負のいずれかに帯電したミストのみが選択される。その選択されたミストはチャンバ２４０内に導入されてシャワーヘッド２５０を介して基板１０上に供給される。そして、第１帯電層５２の上に付着しなかったミストは、排気口２６０を介して、排気される。なお、必要に応じて、基板１０は回転される。
【００５９】
なお、第１電極３２のための材料を帯電させる方法としては、ミストデポジション法を例にとると、図６に示すように、主管にキャリアガスを流し、枝管２２４から第１電極３２のための材料を主管２２２に導入することにより、ミストが発生し、それと同時に摩擦によりその材料が帯電する。
【００６０】
（強誘電体層の形成）
次に、図２（Ｃ）に示すように、全面に、強誘電体層３４を形成する。強誘電体層３４の形成方法としては、例えば気相法を挙げることができ、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することができる。
【００６１】
強誘電体層３４の材料としては、強誘電性を示してキャパシタ絶縁膜として使用できれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブやニッケル、マグネシウム等の金属元素を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ3）等を使用することができる。あるいは、あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。
【００６２】
（第３の領域および第４の領域の形成）
次に、図３（Ａ）に示すように、強誘電体層３４の上に、第２の前駆体層６０を形成する。第２の前駆体層６０は、第１の前駆体層５０と同様の構成（たとえば材質、厚さ）を適用することができる。第２の前駆体層６０の構成は、具体的には、第２の前駆体層６０は、第１の前駆体層６０と同様に、所定の処理を施すことにより帯電するような材質からなることができる。また、第２の前駆体層６０は、強誘電体層３４の特性に悪影響を及ぼさないような材質であれば特に限定されない。第２の前駆体層６０の厚さは、たとえば１〜１００ｎｍである。また、第２の前駆体層６０は、第１の前駆体層５０と同様の方法により形成されることができる。
【００６３】
次に、図３（Ｂ）に示すように、第２の前駆体層６０を、リソグラフィ技術を利用して、選択的にエッチングする。第２の前駆体層６０は、第２電極３６を形成しようとする領域において残るようにエッチングされる。
【００６４】
次に、図３（Ｃ）に示すように、第２の前駆体層６０に光を照射する。そして、光の照射によって生じた官能基が電荷を帯びるような処理（たとえばｐＨ処理）を施す。これにより、光が照射された領域において帯電した第２帯電層６２が形成される。ここで、第２帯電層６２が形成された領域は第３の領域６４となり、第２帯電層６２が形成されていない領域は第４の領域６６となる。第２帯電層６２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第２帯電層６２が正または負のどちらに帯電するかは、第２の前駆体層６０の材質により、決定される。
【００６５】
（第２電極の形成）
次に、図４（Ａ）に示すように、第２帯電層６２に対して反対の電荷を帯びた、第２電極３６のための材料を付与し、クーロン力を利用して第２帯電層６２の上に第２電極３６を選択的に形成する。具体的には、第２帯電層６２が正に帯電していた場合には、負に帯電した第２電極３６のための材料を付与し、逆に、第２帯電層６２が負に帯電していた場合には正に帯電した第２電極３６のための材料を付与する。第２電極３６の形成方法は、第１電極３２の形成方法と同様の方法を適用することができる。
【００６６】
次に、図４（Ｂ）に示すように、第２電極３６をマスクとして、強誘電体層３４を選択的にエッチングする。その後、図４（Ｃ）に示すように、全面に、第２の層間絶縁層７０を形成する。その後、第１〜第３のスルーホール７０ａ，７０ｂ，７０ｃを形成した後、第１〜第３のスルーホール７０ａ，７０ｂ，７０ｃ内において、第１〜第３のコンタクト層７２ａ，７２ｂ，７２ｃを形成する。次に、第２のコンタクト層７２ｂと第３のコンタクト層７２ｃとを電気的に接続するための配線層８０を形成する。
【００６７】
（変形例）
上記の実施の形態は、次の変形が可能である。
【００６８】
（１）上記の実施の形態においては、第１の前駆体層５０をパターニングした後、第１の前駆体層５０に光を照射して、第１帯電層５２を形成した。しかし、前駆体層をパターニングする前に、図７（Ａ）に示すように第１の前駆体層のすべてに光を照射して第１帯電層を形成し、図７（Ｂ）に示すように第１帯電層をパターニングしてもよい。この変形例は、第２帯電層６２にも適用可能である。また、この変形例は、以降の実施の形態においても適用可能である。
【００６９】
（２）上記の実施の形態においては、強誘電体層３４は、全面に堆積させ、その後強誘電体層３４をパターニングした。しかし、上記実施の形態における下部電極および上部電極の形成方法と同様にして、強誘電体層３４を選択的に形成してもよい。すなわち、図８（Ａ）に示すように、第１電極３２の上に第３帯電層９２を設け、第５の領域９４を設ける。なお、第３帯電層９２以外の領域は第６の領域９６となる。第３帯電層９２は、第１帯電層６２と同様に形成することができる。第３帯電層９２と反対の電荷をもった強誘電体層３４の材料を付与することにより、図８（Ｂ）に示すように、クーロン力利用して強誘電体層３４を選択的に形成してもよい。強誘電体層３４の材料を付与する方法としては、ミストデポジション法を挙げることができ、具体的には第１電極３２で説明した方法を挙げることができる。強誘電体層３４の材料に電荷を帯びさせる方法としては、上記の実施の形態における第１電極３２のための材料に電荷を帯びさせる方法と同様の方法を挙げることができる。
【００７０】
なお、強誘電体層３４の形成には、その材料の溶液を液相の状態で第１電極３２上にインクジェット法等で選択的に供給する方法を採用することもできる。
【００７１】
（３）上記の実施の形態においては、第１の前駆体層５０に光を照射することにより、第１帯電層５２を形成した。しかし、電子ビームやイオンビームを照射することにより第１帯電層５２を形成してもよい。この変形例は、第２帯電層６２にも適用可能である。また、この変形例は、以降の実施の形態においても適用可能である。
【００７２】
（４）第１帯電層５２は、必要に応じて、除去してもよい。また、同様に、第２帯電層６２も必要に応じて除去してもよい。また、この変形例は、以降の実施の形態においても適用可能である。
【００７３】
（５）図９（Ａ）に示すように、走査型のプローブ探針３００の先端と第１帯電層５２との間に、第１帯電層５２と反対の電荷を帯びた、第１電極３２のための材料３２ａを毛管凝集させて、その材料３２ａを第１帯電層５２上に輸送してもよい。走査型のプローブ探針としては、原子間力顕微鏡または走査型トンネル顕微鏡の探針などを挙げることができる。
【００７４】
また、プローブ探針を利用した場合、図９（Ｂ）に示すように、プローブ探針３００内に形成された導波路３１０を介して、光を第１前駆体層５０に照射させて、第１帯電層５２を形成してもよい。これら走査型のプローブ探針を用いた場合、第１帯電層５２の形成と、第１電極３２との形成とを同時に行うことができる。
【００７５】
この変形例は、第２電極３６を選択的に形成する場合にも適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００７６】
（６）第１帯電層５２は、自己組織化膜により構成してもよい。つまり、自己組織化膜を構成する分子の末端基において、アニオン性の官能基またはカチオン性の官能基を導入することにより、第１帯電層５２を形成してもよい。アニオン性の官能基としては、カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ等を挙げることができる。カチオン性の官能基としては、アミン基−ＮＨ2、ピリジウム基−Ｃ5Ｈ4Ｎ等を挙げることができる。また、自己組織化膜を形成する段階では、上記の官能基を保護するための保護基をつけておき、自己組織化膜を形成した後、光を照射して、上記の官能基を脱保護して形成してもよい。この変形例は、第２帯電層６２にも適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００７７】
（７）第１帯電層５２は、絶縁性を有し、電荷を保持できる膜において形成してもよい。具体的には、電荷を保持できる膜を形成し、その膜に電子ビームにより電子を注入し、負に帯電した帯電層を形成してもよい。また、電荷を保持できる膜に、正イオンまたは負イオンをイオン注入して、正または負に帯電した帯電層を形成してもよい。電荷を保持できる層としては、絶縁層や半導体層を挙げることができる。電荷を保持できる絶縁層の材質としては、たとえば、酸化シリコン、窒化シリコン、酸化アルミニウム、ポリイミド、酸化タンタルを挙げることができる。電荷を保持できる半導体層の材質としては、無機半導体（たとえばシリコン半導体）、化合物半導体、有機半導体（フタロシアニン、ポルフィリン、またはそれらの誘導体）を挙げることができる。
【００７８】
（８）図１０に示すように、第１の層間絶縁層１９にイオンまたは電子を注入することにより、第１の層間絶縁層１９において、第１帯電層５２を形成してもよい。また、この変形例は、以降の実施の形態においても適用可能である。
【００７９】
（９）上記の実施の形態は、第１の前駆体層５０はパターニングされてから帯電されている。しかし、これに限定されず、第１の前駆体層５０をパターニングせずに、局所的に帯電させてもよい。具体的には、マスクなどを用いて、第１の前駆体層５０に局所的に放射エネルギー線を照射させて帯電させてもよい。
【００８０】
また、第２の前駆体層６０についても、この変形例を適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００８１】
（１０）前駆体層５０，６０の帯電は、プラズマ処理を利用した方法により行うこともできる。また、この変形例は、以降の実施の形態においても適用可能である。
【００８２】
（１１）上記の変形例は、可能な範囲で組み合わせが可能である。
【００８３】
［第２の実施の形態］
以下、第２の実施の形態に係る強誘電体メモリ素子の製造方法について説明する。図１１（Ａ）〜図１２（Ｃ）は、第２の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【００８４】
まず、第１の実施の形態と同様にして、第１の層間絶縁層１９まで形成する。次に、図１１（Ａ）に示すように、第１の層間絶縁層１９において、スルーホール１７２ａを形成した後、スルーホール１７２ａ内にコンタクト層１７２を形成する。
【００８５】
次に、図１１（Ｂ）に示すように、第１の層間絶縁層１９の上に、前駆体層１５０を形成する。前駆体層は、第１の実施の形態と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【００８６】
次に、図１１（Ｃ）に示すように、前駆体層１５０を、リソグラフィ技術を利用して選択的にエッチングする。前駆体層１５０は、後の工程で形成される表面修飾層１６０を形成しようとする領域において残るようにエッチングされる。
【００８７】
次に、図１２（Ａ）に示すように、前駆体層１５０に光を照射し、帯電層１５２を形成する。帯電層１５２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、帯電層１５２が正または負のどちらに帯電されるかは、前駆体層１５０の材料によって異なる。
【００８８】
次に、図１２（Ｂ）に示すように、帯電層１５２と反対の電荷を帯びた、表面修飾層１６０のための材料を付与し、帯電層１５２の上に、クーロン力を利用して表面修飾層１６０を選択的に形成する。具体的には、帯電層１５２が正に帯電していた場合には、負に帯電した表面修飾層１６０のための材料を付与し、逆に、帯電層１５２が負に帯電していた場合には正に帯電した表面修飾層１６０のための材料を付与する。
【００８９】
表面修飾層１６０は、後に形成される第１電極３２、強誘電体層３４および第２電極３６の材質に対して、表面修飾層１６０が形成されていない領域に比べて、親和性を有するような材質からなる。表面修飾層１６０は、スパッタリング法やＣＶＤ法等の気相成長法によって形成してもよいし、インクジェット法、スピンコート法、ディップ法およびミストデポジション法等の液相を用いた方法によって形成してもよく、その場合には液体又は溶媒に溶かした物質を使用する。例えば、シランカップリング剤（有機ケイ素化合物）やチオール化合物を使用することができる。ここで、チオール化合物とは、メルカブト基（−ＳＨ）を持つ有機化合物（Ｒ1−ＳＨ；Ｒ1はアルキル基等の置換可能な炭化水素基）の総称をいう。このようなチオール化合物を、例えば、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液とする。
【００９０】
また、シランカップリング剤とは、Ｒ2 nＳｉＸ4-n（ｎは自然数、Ｒ2はＨ、アルキル基等の置換可能な炭化水素基）で表される化合物であり、Ｘは−ＯＲ3、−ＣＯＯＨ、−ＯＯＣＲ3、−ＮＨ3-nＲ3ｎ、−ＯＣＮ、ハロゲン等である（Ｒ3はアルキル基等の置換可能な炭化水素基）。これらシランカップリング剤及びチオール化合物の中で、特にＲ1やＲ3がＣnＦ2n+1ＣmＨ2m（ｎ、ｍは自然数）であるようなフッ素原子を有する化合物は表面自由エネルギーが低くなり他材料との親和性が小さくなるため、好適に用いられる。
【００９１】
また、シランカップリング剤やチオール化合物に電荷を持たせるためには、炭化水素基の末端を帯電可能な構造にすればよく、アニオン性の末端基を持った末端基は負に帯電し、カチオン性の末端基は正に帯電する。アニオン性の末端基を発生する末端基としてはカルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ等が挙げられ、このような末端基を有する分子は負の電荷を帯びやすく、好適に用いられる。カチオン性の末端基としてはアミン基−ＮＨ2、ピリジウム基−Ｃ5Ｈ4Ｎ等が挙げられ、このような末端基を有する分子は正の電荷を帯びやすく、好適に用いられる。
【００９２】
また、表面修飾層１６０の成膜を制御するために、基板１０に対して垂直に電場をかけることにより、成膜速度の安定化と高速化を図ることができる。また、表面修飾層１６０をミストデポジション法による行う際は、ミストの粒径は、０．１μｍ以上で有ることが好ましい。ミストの粒径が０．１μｍ未満であると、帯電量が小さくなるため、成膜速度が遅くなる傾向がある。以下では、表面修飾層１６０が形成されていない領域を第７の領域１６４といい、表面修飾層１６０が形成されている領域を第８の領域１６６という。第７の領域１６４には表面修飾層１６０が形成されていないため、第７の領域１６４は、表面修飾層１６０が形成されている第８の領域１６６に比べて、キャパシタを構成する第１電極３２、強誘電体層３４および第２電極３６に対して親和性を有する。
【００９３】
次に、図１２（Ｃ）に示すように、強誘電体メモリ素子のキャパシタ部分の下部電極となる第１電極３２を、第７の領域１６４に対応して形成する。ここで、第７の領域１６４に対応してとは、第１電極３２の平面形状とコンタクト層（プラグ）１７２の平面形状が完全に一致しなくてもよいという意味である。例えば、基板１０にトランジスタが形成された基材の表面の全体に対して、例えば気相法による成膜工程を行う。こうすることで、選択堆積プロセスが行われる。すなわち、第７の領域１６４では成膜がされ、第８の領域１６６では成膜がされにくいので、第７の領域１６４のみに第１電極３２が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）を適用することが好ましい。第８の領域１６６では、全く成膜されないことが好ましいが、第８の領域１６６での成膜よりも、成膜スピードにおいて２桁以上遅ければよい。
【００９４】
また、第１電極３２の形成には、その材料の溶液を液相の状態で第７の領域１６４に選択的に供給する方法、又はその材料の溶液を超音波等によりミスト化して第７の領域１６４に選択的に供給するミストデポジション法を採用することも好ましい。
【００９５】
第１電極３２を構成する材料としては、例えばＰｔ、Ｉｒ等を用いることができる。基材上に第７の領域１６６と、前述したような材料を含む表面修飾膜１６０（第８の領域１６６）とを形成し、表面特性の選択性を形成した場合、Ｐｔについては、例えば（Ｃ5Ｈ7Ｏ2）2Ｐｔ、（Ｃ5ＨＦＯ2）2Ｐｔ、（Ｃ3Ｈ5）（Ｃ5Ｈ5）Ｐｔを電極を形成するための材料として、Ｉｒについては、例えば（Ｃ3Ｈ5）3Ｉｒを電極を形成するための材料として用いて、選択的に堆積させることができる。
【００９６】
（強誘電体層形成工程）
次に、第１電極３２上に強誘電体層３４を形成する。詳しくは、全面に対して、例えば気相法による成膜工程を行う。こうすることで、第１電極３２上では成膜がされ、表面修飾層１６０上では成膜がされにくいので、第１電極３２上のみに強誘電体層３４が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することができる。
【００９７】
強誘電体層３４の形成には、その材料の溶液を液相の状態で第１電極３２上にインクジェット法等で選択的に供給する方法、又はその材料の溶液を超音波によりミスト化して第２の領域２６以外の部分に選択的に供給するミストデポジション法を採用することも好ましい。
【００９８】
強誘電体層３４の材料としては、強誘電性を示してキャパシタ絶縁膜として使用でき、ＣＶＤによる成膜が可能であれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブやニッケル、マグネシウム等の金属元素を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ3）等を使用することができる。あるいは、あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。
【００９９】
上述した強誘電体層３４の材料は、前述したような材料を含む表面修飾膜１６０（第８の領域１６６）を形成し、表面特性の選択性を形成した際に、例えばＰＺＴの場合、ＰｂについてはＰｂ（Ｃ2Ｈ5）4、（Ｃ2Ｈ5）3ＰｂＯＣＨ2Ｃ（ＣＨ3）3、Ｐｂ（Ｃ11Ｈ19Ｏ2）2等を、Ｚｒについては、Ｚｒ（ｎ−ＯＣ4Ｈ9）4、Ｚｒ（ｔ−ＯＣ4Ｈ9）4、Ｚｒ（Ｃ11Ｈ19Ｏ2）4、Ｚｒ（Ｃ11Ｈ19Ｏ2）4等を、ＴｉについてはＴｉ（ｉ−ＯＣ3Ｈ7）4等を夫々強誘電体層３４を形成するための材料として用い、ＳＴＢの場合、ＳｒについてはＳｒ（Ｃ11Ｈ10Ｏ2）2等を、ＢｉについてはＢｉ（Ｃ6Ｈ5）3等を、ＴａについてはＴａ（ＯＣ2Ｈ5）5等を夫々強誘電体層３４を形成するための材料として用い、選択的に堆積させることができる。
【０１００】
（第２電極形成工程）
次に、強誘電体層３４上に上部電極となる第２電極３６を形成する。詳しくは、全面に対して、例えば気相法による成膜工程を行うことが好ましい。こうすることで、選択堆積プロセスが行われる。すなわち、強誘電対膜３４上では成膜がされ、表面修飾層１６０上では成膜がされにくいので、強誘電対膜３４上のみに第２電極３６が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することが好ましい。
【０１０１】
次に、図１３に示すように、必要に応じて、表面修飾層１６０および帯電層１５２を除去する。
【０１０２】
（変形例）
第２の実施の形態は、次の変形が可能である。
【０１０３】
（１）表面修飾層１６０の形成法は、プローブを利用した方法であってもよい。すなわち、第１の実施の形態の変形例（５）で示した方法を適用することもできる。
【０１０４】
（２）上記の実施の形態においては、表面修飾層１６０は、第１電極３２を形成する前に形成した。しかし、表面修飾層１６０は、第１電極３２を形成した後、強誘電体層３４を形成する前に形成してもよい。すなわち、表面修飾層１６０は、強誘電体層３４および第２電極３６を選択的に形成するためのものとして機能させることができる。この場合は、第１電極３２は、公知の方法により形成されることができる。
【０１０５】
また、表面修飾層１６０は、強誘電体３４を形成した後、第２電極３６を形成する前に形成してもよい。すなわち、表面修飾層１６０は、第２電極３６を選択的に形成するためのものとして機能させることができる。この場合は、第１電極３２および強誘電体層３４は、公知の方法により形成されることができる。
【０１０６】
［第３の実施の形態］
第３の実施の形態に係る強誘電体メモリ素子の製造方法について説明する。図１６（Ａ）〜図２０は、第３の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【０１０７】
まず、図１６（Ａ）に示すように、第１の実施の形態と同様にして、第１の層間絶縁層１９まで形成する。
【０１０８】
次に、第１の層間絶縁層１９の上に、第１の前駆体層４５０を形成する。第１の前駆体層４５０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１０９】
次に、図１６（Ｂ）に示すように、第１の前駆体層４５０を、リソグラフィ技術を利用して選択的にエッチングする。第１の前駆体層４５０は、第１の表面修飾層４５８を形成しようとする領域において残るようにエッチングされる。
【０１１０】
次に、第１の前駆体層４５０に光を照射し、第１の帯電層４５２を形成する。第１の帯電層４５２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第１の帯電層２５２が正または負のどちらに帯電されるかは、第１の前駆体層４５０の材料によって異なる。
【０１１１】
次に、図１６（Ｃ）に示すように、第１の帯電層４５２と反対の電荷を帯びた、第１の表面修飾層４５８のための材料を付与し、第１の帯電層４５２の上に、クーロン力を利用して第１の表面修飾層４５８を選択的に形成する。具体的には、第１の帯電層４５２が正に帯電していた場合には、負に帯電した第１の表面修飾層４５８のための材料を付与し、逆に、第１の帯電層４５２が負に帯電していた場合には正に帯電した第１の表面修飾層４５８のための材料を付与する。第１の表面修飾層４５８は、第１の表面修飾層４５８が形成されていない領域に比べて、第１の電極３２を形成するための材料と親和性がある材質からなる。第１の表面修飾層４５８の材質は、たとえば、ホスホン酸チオール誘導体、カルボン酸チオール誘導体、ビスホスホン酸を挙げることができる。ホスホン酸チオール誘導体の分子構造は、一般式ＳＨ−（ＣＨ2）i−ＰＯ3Ｈ2で表される。ｉは負を含まない整数であって、１８以下が好ましい。カルボン酸チオール誘導体の分子構造の一般式は、ＳＨ−（ＣＨ2）x−ＣＯＯＨで表される。ｘは負を含まない整数であって、１８以下が好ましい。ビスホン酸誘導体の分子構造は一般式ＰＯ3Ｈ2−（ＣＨ2）y−ＰＯ3Ｈ2で表される。ｙは負を含まない整数であって、１８以下が好ましい。第１の表面修飾層４５８の厚さは、たとえば１〜５０ｎｍ、好ましくは１〜１０ｎｍである。
【０１１２】
第１の表面修飾層４５８は、スパッタリング法やＣＶＤ法等の気相成長法によって形成してもよいし、インクジェット法、スピンコート法、ディップ法およびミストデポジション法等の液相を用いた方法によって形成してもよく、その場合には液体又は溶媒に溶かした物質を使用する。第１の表面修飾層４５８の形成においては、可能な範囲で、第２の実施の形態における表面修飾層１６０の形成方法を適用することができる。以下、第１の表面修飾層４５８が形成されている領域を「第９の領域４５４」といい、第１の表面修飾層４５８が形成されていない領域を「第１０の領域４５６」という。第９の領域４５４は、第１の表面修飾層４５８が形成されているため、第１０の領域４５６に比べて第１電極３２を形成するための材料に対して親和性を有する。
【０１１３】
次に、図１７（Ａ）に示すように、第１の電極層３２のための材料を付与する。第９の領域４５４は、第１０の領域４５６に比べて、第１電極３２の材料に対して親和性を有する。このため、第９の領域４５４において、第１電極３２が選択的に形成される。たとえば、第１の表面修飾層４５８の末端基（チオール基やホスホン酸基）に対して、金属微粒子を反応させることにより、第１の表面修飾層４５８の上に、第１電極３２を選択的に形成することができる。第１電極３２の形成方法としては、インクジェット法、スピンコート法、ディップ法およびミストデポジション法、ＣＶＤ法などを挙げることができる。
【０１１４】
次に、図１７（Ｂ）に示すように、全面に、第２の前駆体層４６０を形成する。第２の前駆体層４６０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１１５】
次に、図１７（Ｃ）に示すように、第２の前駆体層４６０を、リソグラフィ技術を利用して選択的にエッチングする。第２の前駆体層４６０は、第２の表面修飾層４６８を形成しようとする領域において残るようにエッチングされる。
【０１１６】
次に、第２の前駆体層４６０に光を照射し、第２の帯電層４６２を形成する。第２の帯電層４６２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第２の帯電層４６２が正または負のどちらに帯電されるかは、第２の前駆体層４６０の材料によって異なる。
【０１１７】
次に、図１８（Ａ）に示すように、第２の帯電層４６２と反対の電荷を帯びた、第２の表面修飾層４６８のための材料を付与し、第２の帯電層４６２の上に、クーロン力を利用して第２の表面修飾層４６８を選択的に形成する。具体的には、第２の帯電層４６２が正に帯電していた場合には、負に帯電した第２の表面修飾層４６８のための材料を付与し、逆に、第２の帯電層４６２が負に帯電していた場合には正に帯電した第２の表面修飾層４６８のための材料を付与する。第２の表面修飾層４６８は、第２の表面修飾層４５８が形成されていない領域に比べて、強誘電体層３４を形成するための材料と親和性がある材質からなる。第２の表面修飾層４６８の材質および厚さは、第１の表面修飾層４６８と同様の材質および厚さを適用することができる。
【０１１８】
第２の表面修飾層４６８は、第１の表面修飾層４５８と同様の形成方法をとることができる。以下、第２の表面修飾層４６８が形成されている領域を「第１１の領域４６４」といい、第２の表面修飾層４６８が形成されていない領域を「第１２の領域４６６」という。第１１の領域４６４は、第２の表面修飾層４６８が形成されているため、第１２の領域４６６に比べて強誘電体層３４を形成するための材料に対して親和性を有する。
【０１１９】
次に、図１８（Ｂ）に示すように、強誘電体層３４のための材料を付与する。第１１の領域４６４は、第１２の領域４６６に比べて、強誘電体層３４の材料に対して親和性を有する。このため、第１１の領域４６４において、強誘電体層３４が選択的に形成される。強誘電体層３４の形成方法としては、インクジェット法、スピンコート法、ディップ法およびミストデポジション法、ＣＶＤ法を挙げることができる。
【０１２０】
次に、図１８（Ｃ）に示すように、全面に、第３の前駆体層４７０を形成する。第３の前駆体層４７０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１２１】
次に、図１９（Ａ）に示すように、第３の前駆体層４７０を、リソグラフィ技術を利用して選択的にエッチングする。第３の前駆体層４７０は、第３の表面修飾層４７８を形成しようとする領域において残るようにエッチングされる。
【０１２２】
次に、第３の前駆体層４７０に光を照射し、第３の帯電層４７２を形成する。第３の帯電層４７２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第３の帯電層４７２が正または負のどちらに帯電されるかは、第３の前駆体層４７０の材料によって異なる。
【０１２３】
次に、図１９（Ｂ）に示すように、第３の帯電層４７２と反対の電荷を帯びた、第３の表面修飾層４７８のための材料を付与し、第３の帯電層４７２の上に、クーロン力を利用して第３の表面修飾層４７８を選択的に形成する。具体的には、第３の帯電層４７２が正に帯電していた場合には、負に帯電した第３の表面修飾層４７８のための材料を付与し、逆に、第３の帯電層４７２が負に帯電していた場合には正に帯電した第３の表面修飾層４７８のための材料を付与する。第３の表面修飾層４７８は、第３の表面修飾層４７８が形成されていない領域に比べて、第２電極３６を形成するための材料と親和性がある材質からなる。第３の表面修飾層４７８の材質および厚さは、第１の表面修飾層４５８と同様の材質および厚さをとることができる。
【０１２４】
第３の表面修飾層４７８は、第１の表面修飾層４５８と同様の形成方法をとることができる。以下、第３の表面修飾層４７８が形成されている領域を「第１３の領域４７４」といい、第３の表面修飾層４７８が形成されていない領域を「第１４の領域４７６」という。第１３の領域４７４は、第３の表面修飾層４７８が形成されているため、第１４の領域４７６に比べて第２電極３６を形成するための材料に対して親和性を有する。
【０１２５】
次に、図１９（Ｃ）に示すように、第２電極３６のための材料を付与する。第１３の領域４７４は、第１４の領域４７６に比べて、第２電極３６を形成するための材料に対して親和性を有する。このため、第１３の領域４７４において、第２電極３６が選択的に形成される。第２電極３６の形成方法としては、たとえば第１電極３２と同様の方法を挙げることができる。
【０１２６】
次に、図２０に示すように、第１の層間絶縁層１９の上に、第２の層間絶縁層４８０を形成する。次に、第２の層間絶縁層４８０において、第１のスルーホール４８０ａと第２のスルーホール４８０ｂとを形成する。次に、第１および第２のスルーホール４８０ａ，４８０ｂにおいて、第１および第２のコンタクト層４８２ａ，４８２ｂを形成する。次に、第１のコンタクト層４８２ａと第２のコンタクト層４８２とを電気的に接続するための配線層４９０を形成する。
【０１２７】
（変形例）
第３の実施の形態は、次の変形が可能である。
【０１２８】
（１）表面修飾層４５８，４６８，４７８の形成法は、プローブを利用した方法であってもよい。すなわち、第１の実施の形態の変形例（５）で示した方法を適用することもできる。
【０１２９】
（２）第１の表面修飾層４５８の末端基（チオール基やホスホン酸基）に第１電極３２のための金属を結合させて、第１の表面修飾層４５８を形成してもよい。この変形例は、第２の表面修飾層４７８においても適用することができる。
【０１３０】
［強誘電体メモリ素子の構成］
図１４には、強誘電体メモリ素子の一例を示す平面図である。同図に示す強誘電体メモリ素子のセル構造は、２Ｔ・２Ｃ（２トランジスタ・２キャパシタ）型である。
【０１３１】
トランジスタ１２は、領域４０に形成されている。ドレイン及びソースの一方１４に接続された電極は、図１４に示すビット線４２に接続されている。ゲート電極１８は、図１４に示すワード線４４に接続されている。ドレイン及びソースの他方１６に接続された電極は、図１４に示すドライブ線４６に接続されている。電極の上に、第１電極３２を介して強誘電体層３４が形成されている。
【０１３２】
図１５は、本実施の形態に係る強誘電体メモリ素子の回路を示す図である。同図を参照して、強誘電体メモリ素子の作用を説明する。
【０１３３】
強誘電体メモリ素子にデータを書き込む場合は、アドレス端子５５１からアドレス信号が供給され、チップセレクト端子５５２からは選択信号が供給され、書込制御端子５５３から書込制御信号が供給される。複数（２つ）のビット線５４２の一方をオンにし、他方のビット線５４２をオフにした状態で、ワード線デコーダ及びドライバ５５０は指定されたワード線５４４をオンにする。ドライブ線デコーダ及びドライバ５６０は、指定されたドライブ線５４６に正のパルスを印加する。すると、強誘電体キャパシタには強誘電体層５３４のヒステリシス特性による残留分極が残るため、電源を切っても情報は保持される。
【０１３４】
強誘電体メモリ素子からデータを読み出す場合は、ビット線５４２をフローティング状態とした後、ワード線５４４をオンしてメモリセルを選択する。次に、ドライブ線５４６に正電圧を印加し、強誘電体キャパシタの分極反転による変位電流をセンスアンプ５７０で増幅する。センス・タイミング制御部８０は、センスタイミングを制御し、データをデータＩ／Ｏ５９０に供給する。データＩ／Ｏ５９０はＣＰＵや他のメモリ素子等の各種デバイス５９２に接続されており、データのやり取りを制御する。
【０１３５】
本発明は、上記の実施の形態に限定されず、本発明の要旨の範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図５】ミストデポジション法により第１電極を形成するための装置を模式的に示す図である。
【図６】ミスト発生装置の原理図を模式的に示す図である。
【図７】第１の実施の形態に係る変形例を示す製造工程図である。
【図８】第１の実施の形態に係る変形例を示す製造工程図である。
【図９】プローブ探針を利用した、第１電極の形成方法を模式的に示す図である。
【図１０】第１の実施の形態に係る変形例を示す製造工程図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１２】図１２（Ａ）〜図１２（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１３】図１３（Ａ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１４】図１４は、本発明の実施の形態に係る強誘電体メモリ素子を示す平面図である。
【図１５】図１５は、本発明の実施の形態に係る強誘電体メモリ素子の回路を示す図である。
【図１６】図１６（Ａ）〜図１６（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１７】図１７（Ａ）〜図１７（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１８】図１８（Ａ）〜図１８（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１９】図１９（Ａ）〜図１９（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図２０】図２０は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【符号の説明】
１０ 基板
３２ 第１電極
３４ 強誘電体層
３６ 第２電極
５０ 第１の前駆体層
５２ 第１帯電層
５４ 第１の領域
５６ 第２の領域
６０ 第２の前駆体層
６２ 第２帯電層
６４ 第３の領域
６６ 第４の領域
９２ 第３帯電層
９４ 第５の領域
９６ 第６の領域
１６０ 表面修飾層
１６４ 第７の領域
１６６ 第８の領域
３００ プローブ
４５０ 第１の前駆体層
４５２ 第１の帯電層
４５４ 第９の領域
４５６ 第１０の領域
４６０ 第２の前駆体層
４６２ 第２の帯電層
４６４ 第１１の領域
４６６ 第１２の領域
４７０ 第３の前駆体層
４７２ 第３の帯電層
４７４ 第１３の領域
４７６ 第１４の領域
【発明の属する技術分野】
本発明は、強誘電体メモリ素子の製造方法に関する。
【０００２】
【背景技術】
強誘電体メモリ（ＦｅＲＡＭ）は、キャパシタ部分に強誘電体層を用い、その自発分極によりデータを保持するものである。従来の強誘電体メモリの製造方法におけるキャパシタ部分の形成は、エッチングによって電極や強誘電体層を加工していたので、特に微細なパターンを形成する際にいくつかの欠点があった。
【０００３】
例えば、強誘電体層の形成で高温焼成が必要なときに、アルミニウムの電極では高温に耐えられないため、プラチナやイリジウムなどが使用される。これらの材料は反応性が低いため、化学的作用を強くしてエッチングを行う必要があるが、その場合、耐エッチングマスクとして有機物質のレジスト膜を用いることが困難である。一方、物理的作用を強くしてエッチングを行うことも考えられるが、エッチング除去された電極材料が再び電極部分に付着することがあり、微細パターンの形成が難しかった。また、強誘電体層をドライエッチングすると、その特性が劣化するという問題もあった。
【０００４】
本発明は、この問題点を解決するものであり、その目的は、精密な加工が可能であり、強誘電体層の劣化も生じない強誘電体メモリ素子の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
（Ａ）本発明の第１の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ａ）および（ｂ）を含む。
【０００６】
（ａ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第１の領域と、前記第１の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第２の領域と、を形成する工程であって、
前記第１の領域は、基材の表面または基材の上の層に電荷を帯びさせることによって形成され、および
（ｂ）前記基材に対して、前記第１電極を形成するための材料を付与し、前記第１の領域に該部材を選択的に形成する工程であって、前記第１の領域に対して反対の電荷を帯びた材料を付与し、前記第１の領域において第１電極が形成される。
【０００７】
本発明においては、第１の領域は、基材の表面または基材の上の層に電荷を帯びさせることによって形成され、かつ、第１の領域に対して反対の電荷を帯びた材料を付与することにより、第１の領域において第１電極が形成されている。このため、クーロン力により、第１電極が第１の領域に選択的に形成される。したがって、第１電極をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【０００８】
本発明は次のいずれかの態様をとることができる。
【０００９】
（１）前記工程（ａ）は、基材の上に第１の前駆体層を形成する工程（ａ−１）、前記第１の前駆体層に放射エネルギー線を照射することにより、少なくとも第１の前駆体層の一部に電荷を帯びさせる工程（ａ−２）を含む態様。
【００１０】
（２）前記工程（ａ）は、基材の表面に、電子またはイオンを注入して、前記第１の領域を形成する工程を含む態様。
【００１１】
（３）前記工程（ａ）は、基材の上に、電荷を保持することができる絶縁層を形成する工程（ａ−３）、前記絶縁層に、電子またはイオンを注入して、前記第１の領域を形成する工程（ａ−４）を含む態様。
【００１２】
また、本発明は、次のいずれかの態様をとることができる。
（１）前記工程（ｂ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｂ）は、プローブ探針を利用して行われる態様。
【００１３】
（Ｂ）本発明の第２の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｃ）および（ｄ）を含む。
【００１４】
（ｃ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第３の領域と、前記第３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第４の領域と、を形成する工程であって、
前記第３の領域は、前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせることによって形成され、
（ｄ）前記第２電極を形成するための材料を付与し、前記第３の領域に該部材を選択的に形成する工程であって、前記第３の領域に対して反対の電荷を帯びた材料を付与し、前記第３の領域において前記第２電極が形成される。
【００１５】
本発明においては、第３の領域は、強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせることによって形成され、かつ、第３の領域に対して反対の電荷を帯びた材料を付与することにより、第３の領域において第２電極が形成されている。このため、クーロン力により、第２電極が第３の領域に選択的に形成される。したがって、第２電極をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【００１６】
本発明は次のいずれかの態様をとることができる。
【００１７】
（１）前記工程（ｃ）は、前記強誘電体層の上に第２の前駆体層を形成する工程（ｃ−１）、前記第２の前駆体層に放射エネルギー線を照射することにより、少なくとも第２の前駆体層の一部に電荷を帯びさせる工程（ｃ−２）を含む態様。
【００１８】
（２）前記工程（ｃ）は、前記強誘電体層の表面に、電子またはイオンを注入して、前記第３の領域を形成する工程を含む態様。
【００１９】
（３）前記工程（ｃ）は、前記強誘電体層の上に、電荷を保持することができる絶縁層を形成する工程（ｃ−３）、前記絶縁層に、電子またはイオンを注入して、前記第３の領域を形成する工程（ｃ−４）を含む態様。
【００２０】
また、本発明は、次のいずれかの態様をとることができる。
（１）前記工程（ｄ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｄ）は、プローブ探針を利用して行われる態様。
【００２１】
（Ｃ）本発明の第３の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｅ）および（ｆ）を含む。
【００２２】
（ｅ）前記第１電極の表面または前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第５の領域と、前記第５の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第６の領域と、を形成する工程であって、
前記第５の領域は、前記第１の電極の表面または前記第１電極の上の層に電荷を帯びさせることによって形成され、および
（ｆ）前記強誘電体層を形成するための材料を付与し、前記第５の領域に該部材を選択的に形成する工程であって、
前記第５の領域に対して反対の電荷を帯びた材料を付与し、前記第５の領域において強誘電体層が形成される。
【００２３】
本発明においては、第５の領域は、第１電極の表面または前記第１電極の上の層に電荷を帯びさせることによって形成され、かつ、第５の領域に対して反対の電荷を帯びた材料を付与することにより、第５の領域において強誘電体層が形成されている。このため、クーロン力により、強誘電体層が第５の領域に選択的に形成される。したがって、強誘電体層をエッチングするための工程が不要となる。つまり、本発明は、微細加工に適している。
【００２４】
本発明は次のいずれかの態様をとることができる。
【００２５】
（１）前記工程（ｅ）は、前記第１電極の上に第３の前駆体層を形成する工程（ｅ−１）、前記第３の前駆体層に放射エネルギー線を照射することにより、少なくとも第３の前駆体層の一部に電荷を帯びさせる工程（ｅ−２）を含む態様。
【００２６】
（２）前記工程（ｅ）は、前記第１電極の上に、電荷を保持することができる絶縁層を形成する工程（ｅ−３）、前記絶縁層に、電子またはイオンを注入して、前記第５の領域を形成する工程（ｅ−４）を含む態様。
【００２７】
本発明は次のいずれかの態様をとることができる。
（１）前記工程（ｆ）は、ミストデポジション法により行われる態様。
（２）前記工程（ｆ）は、プローブ探針を利用して行われる態様。
【００２８】
（Ｄ）本発明の第４の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｇ）を含む。
【００２９】
（ｇ）前記キャパシタ部分を構成する少なくとも一つの部材が優先的に堆積される表面特性を有する第７の領域と、前記第７の領域に比較して前記キャパシタ部分を構成する少なくとも一つの部材が堆積され難い表面特性を有する第８の領域と、を形成する工程であって、
前記第８の領域となる部材の表面に電荷を帯びさせる工程（ｇ−１）、
前記第８の領域における電荷に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第８の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第７の領域に比べて、前記キャパシタ部分を構成する少なくとも一つの部材を形成するための材料との親和性が低い（ｇ−２）。
【００３０】
本発明においては、第８の領域に電荷を帯びさせ、第８の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与していることから、表面修飾層を選択的に形成することができる。
【００３１】
また、表面修飾層は、キャパシタ部分を構成する少なくとも一つの部材を形成するための材料との親和性が低いことから、第７の領域に該部材を選択的に形成することができる。
【００３２】
前記表面修飾層は、次のいずれかの態様をとることができる。
【００３３】
（１）前記第１の電極を形成する前に形成される態様。
【００３４】
（２）前記表面修飾層は、前記第１の電極を形成した後、前記強誘電体層を形成する前に形成される態様。
【００３５】
（３）前記表面修飾層は、前記強誘電体層を形成した後、前記第２電極を形成する前に形成される態様。
【００３６】
本発明は、前記工程（ｇ−２）は、プローブ探針を利用して行われることができる。
【００３７】
（Ｅ）本発明の第５の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｈ）を含む。
【００３８】
（ｈ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第９の領域と、前記第９の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第１０の領域と、を形成する工程であって、
前記第９の領域となる基材の表面または基材の上の層に電荷を帯びさせる工程（ｈ−１）、
前記第９の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第９の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１０の領域に比べて、前記第１電極を形成するための材料との親和性が高い（ｈ−２）。
【００３９】
本発明は、第９の領域に電荷を帯びさせ、かつ、第９の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１０の領域に比べて、前記第１電極を形成するための材料との親和性が高いことから、第１電極を選択的に形成することができる。
【００４０】
本発明において、前記工程（ｈ−２）は、プローブ探針を利用して行われることができる。
【００４１】
（Ｆ）本発明の第６の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｉ）を含む。
【００４２】
（ｉ）前記第１電極の表面または前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第１１の領域と、前記第１１の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第１２の領域と、を形成する工程であって、
前記第１１の領域となる前記第１電極の表面または前記第１電極の上の層に電荷を帯びさせる工程（ｉ−１）、
前記第１１の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１１の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１１の領域に比べて、前記強誘電体層を形成するための材料との親和性が高い（ｉ−２）。
【００４３】
本発明は、第１１の領域に電荷を帯びさせ、かつ、第１１の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１２の領域に比べて、前記強誘電体層を形成するための材料との親和性が高いことから、強誘電体層を選択的に形成することができる。
【００４４】
本発明において、前記工程（ｉ−２）は、プローブ探針を利用して行われることができる。
【００４５】
（Ｇ）本発明の第７の強誘電体メモリ素子の製造方法は、
基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｊ）を含む。
【００４６】
（ｊ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第１３の領域と、前記第１３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第１４の領域と、を形成する工程であって、 前記第１３の領域となる前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせる工程（ｊ−１）、前記第１３の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１３の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１４の領域に比べて、前記第２電極を形成するための材料との親和性が高い（ｊ−２）。
【００４７】
本発明は、第１３領域に電荷を帯びさせ、かつ、第１３の領域に対して反対の電荷を有する表面修飾層を形成するための材料を付与して、表面修飾層を形成している。このため、表面修飾層を選択的に形成することができる。また、表面修飾層は、前記第１４の領域に比べて、前記第２電極を形成するための材料との親和性が高いことから、第２電極を選択的に形成することができる。
【００４８】
本発明において、前記工程（ｊ−２）は、プローブ探針を利用して行われることができる。
【００４９】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の好適な実施の形態について図面を参照して説明する。図１（Ａ）〜図４（Ｃ）は、本発明を適用した実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。強誘電体メモリ素子は、不揮発性半導体記憶装置である。情報の記憶の最小単位は、メモリセルであり、例えば一つのトランジスタと一つのキャパシタ部分が組み合わされてメモリセルが構成されている。このような複数のメモリセルが並べられてメモリアレイを構成することができる。この場合、複数のメモリセルは規則正しく、複数行複数列で並べることができる。
【００５０】
（トランジスタ形成工程）
図１（Ａ）に示すように、半導体ウエーハなどからなる基板１０に、強誘電体メモリ素子の制御を行うトランジスタ１２を形成する。この基板１０に、必要に応じてトランジスタのような機能デバイスを設けた構造物が基材に相当する。トランジスタ１２は、公知の構成を適用すればよく、薄膜トランジスタ（ＴＦＴ）であってもよい。ＭＯＳＦＥＴであれば、トランジスタ１２は、ドレイン及びソース１４、１６と、ゲート電極１８とを含む。ゲート電極１８は、ワード線５４４（図１５参照）に接続されることとなる。ドレイン及びソースの一方は、ビット線５４２（図１５参照）に接続されることとなる。なお、各メモリセルは、ＬＯＣＯＳ（Local Oxidation of Silicon）１７で分離され、トランジスタ１２上にはＳｉＯ2等からなる層間絶縁層１９が形成されている。
【００５１】
（第１および第２の領域形成）
まず、図１（Ｂ）に示すように、第１の層間絶縁層１９の上に、第１の前駆体層５０を形成する。第１の前駆体層５０は、所定の処理を施すことにより帯電するような材質からなることができ、たとえば、光（レーザ光を含む）などの放射エネルギー線を照射させることにより、帯電するような材質からなることができる。より具体的には、カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ、アミン基−ＮＨ2などの官能基が、放射エネルギー線を照射することにより形成される材質を挙げることができる。カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈを有する材質は、負に帯電した帯電層を形成することができる。アミン基−ＮＨ2を有する材質は、正に帯電した帯電層を形成することができる。第１の前駆体層５０は、１００〜４００ｎｍの波長を有する光により、帯電するような材質からなることが好ましい。この領域の光源としては、ＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）を挙げることができる。第１の前駆体層が１００ｎｍ未満の波長を有する光により帯電するような材質からなると、透過性が高くなり、かつ、エネルギー的に大きいため、基板内部のトランジスタへ悪影響を及ぼす。
【００５２】
具体的な第１の前駆体層５０の材質としては、光分解性物質、光により発生した酸により分解する物質、光により構造が変化する物質を挙げることができる。光分解性物質としては、ｏ−ナフトキノンジアジド−５−スルフォン酸エステル、ｏ−ナフトキノンジアジド−４−スルフォン酸エステルを挙げることができる。光により発生した酸により分解する物質としては、ｔ−ＢＯＣ−ポリヒドロキシスチレンを挙げることができる。光により発生した酸としては、光酸発生剤により発生した酸を挙げることができる。光酸発生剤としては、ジアゾニウム塩、ジアゾキノンスルホン酸アミド、ジアゾキノンスルホン酸エステル、ジアゾキノンスルホン酸塩、ニトロベンジルエステル、オニウム塩、ハロゲン化物、ハロゲン化イソシアネート、ハロゲン化トリアジン、ビスアリールスルホニルジアゾメタン、ジスルホンなどの光照射により分解し酸を発生する化合物を挙げることができる。また、光酸発生剤として、光分解性物質において挙げたｏ−ナフトキノンジアジド−５−スルフォン酸エステル、ｏ−ナフトキノンジアジド−４−スルフォン酸エステルを適用することもできる。
【００５３】
光により構造が変化する物質としては、ｏ−ニトロベンジル誘導体エステルを挙げることができる。ｏ−ニトロベンジル誘導体エステルは、紫外線照射により、分子内で加水分解反応を行いカルボン酸化合物を遊離する。
【００５４】
第１の前駆体層５０は、上記の材質を溶剤に溶かして、塗布することにより形成することができる。塗布法としては、たとえばスピンコート法、ロールコート法、スプレーコート法、ディッピング法を挙げることができる。第１の前駆体層５０の厚さは、たとえば１〜１００ｎｍである。
【００５５】
次に、図１（Ｃ）に示すように、第１の前駆体層５０を、リソグラフィ技術を利用して、選択的にエッチングする。第１の前駆体層５０は、第１電極３２を形成しようとする領域において残るようにエッチングされる。
【００５６】
次に、図２（Ａ）に示すように、第１の前駆体層５０に光を照射する。そして、光の照射によって生じた官能基が電荷を帯びるような処理（たとえばｐＨ処理）を施す。これにより、光が照射された領域において帯電した第１帯電層５２が形成される。ここで、第１帯電層５２が形成された領域は第１の領域５４となり、第１帯電層５２が形成されていない領域は第２の領域５６となる。第１帯電層５２は、正に帯電させてもよく、または、負に帯電させてもよい。第１帯電層５２が正または負のいずれかに帯電されるかは、第１の前駆体層５０の材質によって決まる。第１の前駆体層５０がｏ−ナフトキノンジアジド−５−スルフォン酸エステルまたはｏ−ナフトキノンジアジド−４−スルフォン酸エステルからなる場合には、４００ｎｍ程度の近紫外線を照射することにより、スルホン酸基が生じ、このスルホン酸基のプロトン（Ｈ+）が脱離するような条件にすることにより、負に帯電した第１帯電層５２を形成することができる。
【００５７】
（第１電極の形成）
次に、図２（Ｂ）に示すように、第１帯電層５２に対して反対の電荷を帯びた、第１電極３２のための材料を付与し、クーロン力を利用して第１帯電層５２の上に第１電極３２を選択的に形成する。具体的には、第１帯電層５２が正に帯電していた場合には、負に帯電した第１電極３２のための材料を付与し、逆に、第１帯電層５２が負に帯電していた場合には正に帯電した第１電極３２のための材料を付与する。第１電極３２の形成方法としては、ミストデポジション法、ＣＶＤ法（特にＭＯＣＶＤ法）、電気メッキ法、無電解メッキ法を挙げることができる。第１電極３２のための原材料は、カチオン性白金錯体、イリジウム錯体、ニッケル錯体、ルテニウム錯体などを挙げることができる。カチオン性白金錯体としては、［PtII(en)］2+、［PtIV(en)2Cl2］（en：エチレンジアミン）を挙げることができる。
【００５８】
帯電した第１電極のための材料の付与する方法を、ミストデポジション法を例にとり説明する。図５に示すように、材料は、材料供給源２１０からミスト発生器２２０を経ることにより、ミストが発生する。ミストの発生の際、摩擦により、正に帯電したミストと、負に帯電したミストとが生じる。電荷を帯びたミストをフィルタ２３０に導入して電場をかけてふるい分けることにより、正または負のいずれかに帯電したミストのみが選択される。その選択されたミストはチャンバ２４０内に導入されてシャワーヘッド２５０を介して基板１０上に供給される。そして、第１帯電層５２の上に付着しなかったミストは、排気口２６０を介して、排気される。なお、必要に応じて、基板１０は回転される。
【００５９】
なお、第１電極３２のための材料を帯電させる方法としては、ミストデポジション法を例にとると、図６に示すように、主管にキャリアガスを流し、枝管２２４から第１電極３２のための材料を主管２２２に導入することにより、ミストが発生し、それと同時に摩擦によりその材料が帯電する。
【００６０】
（強誘電体層の形成）
次に、図２（Ｃ）に示すように、全面に、強誘電体層３４を形成する。強誘電体層３４の形成方法としては、例えば気相法を挙げることができ、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することができる。
【００６１】
強誘電体層３４の材料としては、強誘電性を示してキャパシタ絶縁膜として使用できれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブやニッケル、マグネシウム等の金属元素を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ3）等を使用することができる。あるいは、あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。
【００６２】
（第３の領域および第４の領域の形成）
次に、図３（Ａ）に示すように、強誘電体層３４の上に、第２の前駆体層６０を形成する。第２の前駆体層６０は、第１の前駆体層５０と同様の構成（たとえば材質、厚さ）を適用することができる。第２の前駆体層６０の構成は、具体的には、第２の前駆体層６０は、第１の前駆体層６０と同様に、所定の処理を施すことにより帯電するような材質からなることができる。また、第２の前駆体層６０は、強誘電体層３４の特性に悪影響を及ぼさないような材質であれば特に限定されない。第２の前駆体層６０の厚さは、たとえば１〜１００ｎｍである。また、第２の前駆体層６０は、第１の前駆体層５０と同様の方法により形成されることができる。
【００６３】
次に、図３（Ｂ）に示すように、第２の前駆体層６０を、リソグラフィ技術を利用して、選択的にエッチングする。第２の前駆体層６０は、第２電極３６を形成しようとする領域において残るようにエッチングされる。
【００６４】
次に、図３（Ｃ）に示すように、第２の前駆体層６０に光を照射する。そして、光の照射によって生じた官能基が電荷を帯びるような処理（たとえばｐＨ処理）を施す。これにより、光が照射された領域において帯電した第２帯電層６２が形成される。ここで、第２帯電層６２が形成された領域は第３の領域６４となり、第２帯電層６２が形成されていない領域は第４の領域６６となる。第２帯電層６２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第２帯電層６２が正または負のどちらに帯電するかは、第２の前駆体層６０の材質により、決定される。
【００６５】
（第２電極の形成）
次に、図４（Ａ）に示すように、第２帯電層６２に対して反対の電荷を帯びた、第２電極３６のための材料を付与し、クーロン力を利用して第２帯電層６２の上に第２電極３６を選択的に形成する。具体的には、第２帯電層６２が正に帯電していた場合には、負に帯電した第２電極３６のための材料を付与し、逆に、第２帯電層６２が負に帯電していた場合には正に帯電した第２電極３６のための材料を付与する。第２電極３６の形成方法は、第１電極３２の形成方法と同様の方法を適用することができる。
【００６６】
次に、図４（Ｂ）に示すように、第２電極３６をマスクとして、強誘電体層３４を選択的にエッチングする。その後、図４（Ｃ）に示すように、全面に、第２の層間絶縁層７０を形成する。その後、第１〜第３のスルーホール７０ａ，７０ｂ，７０ｃを形成した後、第１〜第３のスルーホール７０ａ，７０ｂ，７０ｃ内において、第１〜第３のコンタクト層７２ａ，７２ｂ，７２ｃを形成する。次に、第２のコンタクト層７２ｂと第３のコンタクト層７２ｃとを電気的に接続するための配線層８０を形成する。
【００６７】
（変形例）
上記の実施の形態は、次の変形が可能である。
【００６８】
（１）上記の実施の形態においては、第１の前駆体層５０をパターニングした後、第１の前駆体層５０に光を照射して、第１帯電層５２を形成した。しかし、前駆体層をパターニングする前に、図７（Ａ）に示すように第１の前駆体層のすべてに光を照射して第１帯電層を形成し、図７（Ｂ）に示すように第１帯電層をパターニングしてもよい。この変形例は、第２帯電層６２にも適用可能である。また、この変形例は、以降の実施の形態においても適用可能である。
【００６９】
（２）上記の実施の形態においては、強誘電体層３４は、全面に堆積させ、その後強誘電体層３４をパターニングした。しかし、上記実施の形態における下部電極および上部電極の形成方法と同様にして、強誘電体層３４を選択的に形成してもよい。すなわち、図８（Ａ）に示すように、第１電極３２の上に第３帯電層９２を設け、第５の領域９４を設ける。なお、第３帯電層９２以外の領域は第６の領域９６となる。第３帯電層９２は、第１帯電層６２と同様に形成することができる。第３帯電層９２と反対の電荷をもった強誘電体層３４の材料を付与することにより、図８（Ｂ）に示すように、クーロン力利用して強誘電体層３４を選択的に形成してもよい。強誘電体層３４の材料を付与する方法としては、ミストデポジション法を挙げることができ、具体的には第１電極３２で説明した方法を挙げることができる。強誘電体層３４の材料に電荷を帯びさせる方法としては、上記の実施の形態における第１電極３２のための材料に電荷を帯びさせる方法と同様の方法を挙げることができる。
【００７０】
なお、強誘電体層３４の形成には、その材料の溶液を液相の状態で第１電極３２上にインクジェット法等で選択的に供給する方法を採用することもできる。
【００７１】
（３）上記の実施の形態においては、第１の前駆体層５０に光を照射することにより、第１帯電層５２を形成した。しかし、電子ビームやイオンビームを照射することにより第１帯電層５２を形成してもよい。この変形例は、第２帯電層６２にも適用可能である。また、この変形例は、以降の実施の形態においても適用可能である。
【００７２】
（４）第１帯電層５２は、必要に応じて、除去してもよい。また、同様に、第２帯電層６２も必要に応じて除去してもよい。また、この変形例は、以降の実施の形態においても適用可能である。
【００７３】
（５）図９（Ａ）に示すように、走査型のプローブ探針３００の先端と第１帯電層５２との間に、第１帯電層５２と反対の電荷を帯びた、第１電極３２のための材料３２ａを毛管凝集させて、その材料３２ａを第１帯電層５２上に輸送してもよい。走査型のプローブ探針としては、原子間力顕微鏡または走査型トンネル顕微鏡の探針などを挙げることができる。
【００７４】
また、プローブ探針を利用した場合、図９（Ｂ）に示すように、プローブ探針３００内に形成された導波路３１０を介して、光を第１前駆体層５０に照射させて、第１帯電層５２を形成してもよい。これら走査型のプローブ探針を用いた場合、第１帯電層５２の形成と、第１電極３２との形成とを同時に行うことができる。
【００７５】
この変形例は、第２電極３６を選択的に形成する場合にも適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００７６】
（６）第１帯電層５２は、自己組織化膜により構成してもよい。つまり、自己組織化膜を構成する分子の末端基において、アニオン性の官能基またはカチオン性の官能基を導入することにより、第１帯電層５２を形成してもよい。アニオン性の官能基としては、カルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ等を挙げることができる。カチオン性の官能基としては、アミン基−ＮＨ2、ピリジウム基−Ｃ5Ｈ4Ｎ等を挙げることができる。また、自己組織化膜を形成する段階では、上記の官能基を保護するための保護基をつけておき、自己組織化膜を形成した後、光を照射して、上記の官能基を脱保護して形成してもよい。この変形例は、第２帯電層６２にも適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００７７】
（７）第１帯電層５２は、絶縁性を有し、電荷を保持できる膜において形成してもよい。具体的には、電荷を保持できる膜を形成し、その膜に電子ビームにより電子を注入し、負に帯電した帯電層を形成してもよい。また、電荷を保持できる膜に、正イオンまたは負イオンをイオン注入して、正または負に帯電した帯電層を形成してもよい。電荷を保持できる層としては、絶縁層や半導体層を挙げることができる。電荷を保持できる絶縁層の材質としては、たとえば、酸化シリコン、窒化シリコン、酸化アルミニウム、ポリイミド、酸化タンタルを挙げることができる。電荷を保持できる半導体層の材質としては、無機半導体（たとえばシリコン半導体）、化合物半導体、有機半導体（フタロシアニン、ポルフィリン、またはそれらの誘導体）を挙げることができる。
【００７８】
（８）図１０に示すように、第１の層間絶縁層１９にイオンまたは電子を注入することにより、第１の層間絶縁層１９において、第１帯電層５２を形成してもよい。また、この変形例は、以降の実施の形態においても適用可能である。
【００７９】
（９）上記の実施の形態は、第１の前駆体層５０はパターニングされてから帯電されている。しかし、これに限定されず、第１の前駆体層５０をパターニングせずに、局所的に帯電させてもよい。具体的には、マスクなどを用いて、第１の前駆体層５０に局所的に放射エネルギー線を照射させて帯電させてもよい。
【００８０】
また、第２の前駆体層６０についても、この変形例を適用することができる。また、この変形例は、以降の実施の形態においても適用可能である。
【００８１】
（１０）前駆体層５０，６０の帯電は、プラズマ処理を利用した方法により行うこともできる。また、この変形例は、以降の実施の形態においても適用可能である。
【００８２】
（１１）上記の変形例は、可能な範囲で組み合わせが可能である。
【００８３】
［第２の実施の形態］
以下、第２の実施の形態に係る強誘電体メモリ素子の製造方法について説明する。図１１（Ａ）〜図１２（Ｃ）は、第２の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【００８４】
まず、第１の実施の形態と同様にして、第１の層間絶縁層１９まで形成する。次に、図１１（Ａ）に示すように、第１の層間絶縁層１９において、スルーホール１７２ａを形成した後、スルーホール１７２ａ内にコンタクト層１７２を形成する。
【００８５】
次に、図１１（Ｂ）に示すように、第１の層間絶縁層１９の上に、前駆体層１５０を形成する。前駆体層は、第１の実施の形態と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【００８６】
次に、図１１（Ｃ）に示すように、前駆体層１５０を、リソグラフィ技術を利用して選択的にエッチングする。前駆体層１５０は、後の工程で形成される表面修飾層１６０を形成しようとする領域において残るようにエッチングされる。
【００８７】
次に、図１２（Ａ）に示すように、前駆体層１５０に光を照射し、帯電層１５２を形成する。帯電層１５２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、帯電層１５２が正または負のどちらに帯電されるかは、前駆体層１５０の材料によって異なる。
【００８８】
次に、図１２（Ｂ）に示すように、帯電層１５２と反対の電荷を帯びた、表面修飾層１６０のための材料を付与し、帯電層１５２の上に、クーロン力を利用して表面修飾層１６０を選択的に形成する。具体的には、帯電層１５２が正に帯電していた場合には、負に帯電した表面修飾層１６０のための材料を付与し、逆に、帯電層１５２が負に帯電していた場合には正に帯電した表面修飾層１６０のための材料を付与する。
【００８９】
表面修飾層１６０は、後に形成される第１電極３２、強誘電体層３４および第２電極３６の材質に対して、表面修飾層１６０が形成されていない領域に比べて、親和性を有するような材質からなる。表面修飾層１６０は、スパッタリング法やＣＶＤ法等の気相成長法によって形成してもよいし、インクジェット法、スピンコート法、ディップ法およびミストデポジション法等の液相を用いた方法によって形成してもよく、その場合には液体又は溶媒に溶かした物質を使用する。例えば、シランカップリング剤（有機ケイ素化合物）やチオール化合物を使用することができる。ここで、チオール化合物とは、メルカブト基（−ＳＨ）を持つ有機化合物（Ｒ1−ＳＨ；Ｒ1はアルキル基等の置換可能な炭化水素基）の総称をいう。このようなチオール化合物を、例えば、ジクロロメタン、トリクロロメタン等の有機溶剤に溶かして０．１〜１０ｍＭ程度の溶液とする。
【００９０】
また、シランカップリング剤とは、Ｒ2 nＳｉＸ4-n（ｎは自然数、Ｒ2はＨ、アルキル基等の置換可能な炭化水素基）で表される化合物であり、Ｘは−ＯＲ3、−ＣＯＯＨ、−ＯＯＣＲ3、−ＮＨ3-nＲ3ｎ、−ＯＣＮ、ハロゲン等である（Ｒ3はアルキル基等の置換可能な炭化水素基）。これらシランカップリング剤及びチオール化合物の中で、特にＲ1やＲ3がＣnＦ2n+1ＣmＨ2m（ｎ、ｍは自然数）であるようなフッ素原子を有する化合物は表面自由エネルギーが低くなり他材料との親和性が小さくなるため、好適に用いられる。
【００９１】
また、シランカップリング剤やチオール化合物に電荷を持たせるためには、炭化水素基の末端を帯電可能な構造にすればよく、アニオン性の末端基を持った末端基は負に帯電し、カチオン性の末端基は正に帯電する。アニオン性の末端基を発生する末端基としてはカルボン酸基−ＣＯＯＨ、水酸基−ＯＨ、スルホン酸基−ＳＯ3Ｈ、ホスホン酸基−ＰＯ3Ｈ等が挙げられ、このような末端基を有する分子は負の電荷を帯びやすく、好適に用いられる。カチオン性の末端基としてはアミン基−ＮＨ2、ピリジウム基−Ｃ5Ｈ4Ｎ等が挙げられ、このような末端基を有する分子は正の電荷を帯びやすく、好適に用いられる。
【００９２】
また、表面修飾層１６０の成膜を制御するために、基板１０に対して垂直に電場をかけることにより、成膜速度の安定化と高速化を図ることができる。また、表面修飾層１６０をミストデポジション法による行う際は、ミストの粒径は、０．１μｍ以上で有ることが好ましい。ミストの粒径が０．１μｍ未満であると、帯電量が小さくなるため、成膜速度が遅くなる傾向がある。以下では、表面修飾層１６０が形成されていない領域を第７の領域１６４といい、表面修飾層１６０が形成されている領域を第８の領域１６６という。第７の領域１６４には表面修飾層１６０が形成されていないため、第７の領域１６４は、表面修飾層１６０が形成されている第８の領域１６６に比べて、キャパシタを構成する第１電極３２、強誘電体層３４および第２電極３６に対して親和性を有する。
【００９３】
次に、図１２（Ｃ）に示すように、強誘電体メモリ素子のキャパシタ部分の下部電極となる第１電極３２を、第７の領域１６４に対応して形成する。ここで、第７の領域１６４に対応してとは、第１電極３２の平面形状とコンタクト層（プラグ）１７２の平面形状が完全に一致しなくてもよいという意味である。例えば、基板１０にトランジスタが形成された基材の表面の全体に対して、例えば気相法による成膜工程を行う。こうすることで、選択堆積プロセスが行われる。すなわち、第７の領域１６４では成膜がされ、第８の領域１６６では成膜がされにくいので、第７の領域１６４のみに第１電極３２が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）を適用することが好ましい。第８の領域１６６では、全く成膜されないことが好ましいが、第８の領域１６６での成膜よりも、成膜スピードにおいて２桁以上遅ければよい。
【００９４】
また、第１電極３２の形成には、その材料の溶液を液相の状態で第７の領域１６４に選択的に供給する方法、又はその材料の溶液を超音波等によりミスト化して第７の領域１６４に選択的に供給するミストデポジション法を採用することも好ましい。
【００９５】
第１電極３２を構成する材料としては、例えばＰｔ、Ｉｒ等を用いることができる。基材上に第７の領域１６６と、前述したような材料を含む表面修飾膜１６０（第８の領域１６６）とを形成し、表面特性の選択性を形成した場合、Ｐｔについては、例えば（Ｃ5Ｈ7Ｏ2）2Ｐｔ、（Ｃ5ＨＦＯ2）2Ｐｔ、（Ｃ3Ｈ5）（Ｃ5Ｈ5）Ｐｔを電極を形成するための材料として、Ｉｒについては、例えば（Ｃ3Ｈ5）3Ｉｒを電極を形成するための材料として用いて、選択的に堆積させることができる。
【００９６】
（強誘電体層形成工程）
次に、第１電極３２上に強誘電体層３４を形成する。詳しくは、全面に対して、例えば気相法による成膜工程を行う。こうすることで、第１電極３２上では成膜がされ、表面修飾層１６０上では成膜がされにくいので、第１電極３２上のみに強誘電体層３４が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することができる。
【００９７】
強誘電体層３４の形成には、その材料の溶液を液相の状態で第１電極３２上にインクジェット法等で選択的に供給する方法、又はその材料の溶液を超音波によりミスト化して第２の領域２６以外の部分に選択的に供給するミストデポジション法を採用することも好ましい。
【００９８】
強誘電体層３４の材料としては、強誘電性を示してキャパシタ絶縁膜として使用でき、ＣＶＤによる成膜が可能であれば、その組成は任意のものを適用することができる。例えば、ＰＺＴ系圧電材料の他、ニオブやニッケル、マグネシウム等の金属元素を添加したもの等が適用できる。具体的には、チタン酸鉛（ＰｂＴｉＯ3）、ジルコン酸チタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3）、ジルコン酸鉛（ＰｂＺｒＯ3）、チタン酸鉛ランタン（（Ｐｂ，Ｌａ），ＴｉＯ3）、ジルコン酸チタン酸鉛ランタン（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）又はマグネシウムニオブ酸ジルコニウムチタン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）（Ｍｇ，Ｎｂ）Ｏ3）等を使用することができる。あるいは、あるいは、Ｓｒ、Ｂｉ、Ｔａを構成元素として有するＳＢＴを使用することもできる。
【００９９】
上述した強誘電体層３４の材料は、前述したような材料を含む表面修飾膜１６０（第８の領域１６６）を形成し、表面特性の選択性を形成した際に、例えばＰＺＴの場合、ＰｂについてはＰｂ（Ｃ2Ｈ5）4、（Ｃ2Ｈ5）3ＰｂＯＣＨ2Ｃ（ＣＨ3）3、Ｐｂ（Ｃ11Ｈ19Ｏ2）2等を、Ｚｒについては、Ｚｒ（ｎ−ＯＣ4Ｈ9）4、Ｚｒ（ｔ−ＯＣ4Ｈ9）4、Ｚｒ（Ｃ11Ｈ19Ｏ2）4、Ｚｒ（Ｃ11Ｈ19Ｏ2）4等を、ＴｉについてはＴｉ（ｉ−ＯＣ3Ｈ7）4等を夫々強誘電体層３４を形成するための材料として用い、ＳＴＢの場合、ＳｒについてはＳｒ（Ｃ11Ｈ10Ｏ2）2等を、ＢｉについてはＢｉ（Ｃ6Ｈ5）3等を、ＴａについてはＴａ（ＯＣ2Ｈ5）5等を夫々強誘電体層３４を形成するための材料として用い、選択的に堆積させることができる。
【０１００】
（第２電極形成工程）
次に、強誘電体層３４上に上部電極となる第２電極３６を形成する。詳しくは、全面に対して、例えば気相法による成膜工程を行うことが好ましい。こうすることで、選択堆積プロセスが行われる。すなわち、強誘電対膜３４上では成膜がされ、表面修飾層１６０上では成膜がされにくいので、強誘電対膜３４上のみに第２電極３６が形成される。ここで、気相法としてＣＶＤ、特にＭＯＣＶＤを適用することが好ましい。
【０１０１】
次に、図１３に示すように、必要に応じて、表面修飾層１６０および帯電層１５２を除去する。
【０１０２】
（変形例）
第２の実施の形態は、次の変形が可能である。
【０１０３】
（１）表面修飾層１６０の形成法は、プローブを利用した方法であってもよい。すなわち、第１の実施の形態の変形例（５）で示した方法を適用することもできる。
【０１０４】
（２）上記の実施の形態においては、表面修飾層１６０は、第１電極３２を形成する前に形成した。しかし、表面修飾層１６０は、第１電極３２を形成した後、強誘電体層３４を形成する前に形成してもよい。すなわち、表面修飾層１６０は、強誘電体層３４および第２電極３６を選択的に形成するためのものとして機能させることができる。この場合は、第１電極３２は、公知の方法により形成されることができる。
【０１０５】
また、表面修飾層１６０は、強誘電体３４を形成した後、第２電極３６を形成する前に形成してもよい。すなわち、表面修飾層１６０は、第２電極３６を選択的に形成するためのものとして機能させることができる。この場合は、第１電極３２および強誘電体層３４は、公知の方法により形成されることができる。
【０１０６】
［第３の実施の形態］
第３の実施の形態に係る強誘電体メモリ素子の製造方法について説明する。図１６（Ａ）〜図２０は、第３の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【０１０７】
まず、図１６（Ａ）に示すように、第１の実施の形態と同様にして、第１の層間絶縁層１９まで形成する。
【０１０８】
次に、第１の層間絶縁層１９の上に、第１の前駆体層４５０を形成する。第１の前駆体層４５０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１０９】
次に、図１６（Ｂ）に示すように、第１の前駆体層４５０を、リソグラフィ技術を利用して選択的にエッチングする。第１の前駆体層４５０は、第１の表面修飾層４５８を形成しようとする領域において残るようにエッチングされる。
【０１１０】
次に、第１の前駆体層４５０に光を照射し、第１の帯電層４５２を形成する。第１の帯電層４５２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第１の帯電層２５２が正または負のどちらに帯電されるかは、第１の前駆体層４５０の材料によって異なる。
【０１１１】
次に、図１６（Ｃ）に示すように、第１の帯電層４５２と反対の電荷を帯びた、第１の表面修飾層４５８のための材料を付与し、第１の帯電層４５２の上に、クーロン力を利用して第１の表面修飾層４５８を選択的に形成する。具体的には、第１の帯電層４５２が正に帯電していた場合には、負に帯電した第１の表面修飾層４５８のための材料を付与し、逆に、第１の帯電層４５２が負に帯電していた場合には正に帯電した第１の表面修飾層４５８のための材料を付与する。第１の表面修飾層４５８は、第１の表面修飾層４５８が形成されていない領域に比べて、第１の電極３２を形成するための材料と親和性がある材質からなる。第１の表面修飾層４５８の材質は、たとえば、ホスホン酸チオール誘導体、カルボン酸チオール誘導体、ビスホスホン酸を挙げることができる。ホスホン酸チオール誘導体の分子構造は、一般式ＳＨ−（ＣＨ2）i−ＰＯ3Ｈ2で表される。ｉは負を含まない整数であって、１８以下が好ましい。カルボン酸チオール誘導体の分子構造の一般式は、ＳＨ−（ＣＨ2）x−ＣＯＯＨで表される。ｘは負を含まない整数であって、１８以下が好ましい。ビスホン酸誘導体の分子構造は一般式ＰＯ3Ｈ2−（ＣＨ2）y−ＰＯ3Ｈ2で表される。ｙは負を含まない整数であって、１８以下が好ましい。第１の表面修飾層４５８の厚さは、たとえば１〜５０ｎｍ、好ましくは１〜１０ｎｍである。
【０１１２】
第１の表面修飾層４５８は、スパッタリング法やＣＶＤ法等の気相成長法によって形成してもよいし、インクジェット法、スピンコート法、ディップ法およびミストデポジション法等の液相を用いた方法によって形成してもよく、その場合には液体又は溶媒に溶かした物質を使用する。第１の表面修飾層４５８の形成においては、可能な範囲で、第２の実施の形態における表面修飾層１６０の形成方法を適用することができる。以下、第１の表面修飾層４５８が形成されている領域を「第９の領域４５４」といい、第１の表面修飾層４５８が形成されていない領域を「第１０の領域４５６」という。第９の領域４５４は、第１の表面修飾層４５８が形成されているため、第１０の領域４５６に比べて第１電極３２を形成するための材料に対して親和性を有する。
【０１１３】
次に、図１７（Ａ）に示すように、第１の電極層３２のための材料を付与する。第９の領域４５４は、第１０の領域４５６に比べて、第１電極３２の材料に対して親和性を有する。このため、第９の領域４５４において、第１電極３２が選択的に形成される。たとえば、第１の表面修飾層４５８の末端基（チオール基やホスホン酸基）に対して、金属微粒子を反応させることにより、第１の表面修飾層４５８の上に、第１電極３２を選択的に形成することができる。第１電極３２の形成方法としては、インクジェット法、スピンコート法、ディップ法およびミストデポジション法、ＣＶＤ法などを挙げることができる。
【０１１４】
次に、図１７（Ｂ）に示すように、全面に、第２の前駆体層４６０を形成する。第２の前駆体層４６０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１１５】
次に、図１７（Ｃ）に示すように、第２の前駆体層４６０を、リソグラフィ技術を利用して選択的にエッチングする。第２の前駆体層４６０は、第２の表面修飾層４６８を形成しようとする領域において残るようにエッチングされる。
【０１１６】
次に、第２の前駆体層４６０に光を照射し、第２の帯電層４６２を形成する。第２の帯電層４６２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第２の帯電層４６２が正または負のどちらに帯電されるかは、第２の前駆体層４６０の材料によって異なる。
【０１１７】
次に、図１８（Ａ）に示すように、第２の帯電層４６２と反対の電荷を帯びた、第２の表面修飾層４６８のための材料を付与し、第２の帯電層４６２の上に、クーロン力を利用して第２の表面修飾層４６８を選択的に形成する。具体的には、第２の帯電層４６２が正に帯電していた場合には、負に帯電した第２の表面修飾層４６８のための材料を付与し、逆に、第２の帯電層４６２が負に帯電していた場合には正に帯電した第２の表面修飾層４６８のための材料を付与する。第２の表面修飾層４６８は、第２の表面修飾層４５８が形成されていない領域に比べて、強誘電体層３４を形成するための材料と親和性がある材質からなる。第２の表面修飾層４６８の材質および厚さは、第１の表面修飾層４６８と同様の材質および厚さを適用することができる。
【０１１８】
第２の表面修飾層４６８は、第１の表面修飾層４５８と同様の形成方法をとることができる。以下、第２の表面修飾層４６８が形成されている領域を「第１１の領域４６４」といい、第２の表面修飾層４６８が形成されていない領域を「第１２の領域４６６」という。第１１の領域４６４は、第２の表面修飾層４６８が形成されているため、第１２の領域４６６に比べて強誘電体層３４を形成するための材料に対して親和性を有する。
【０１１９】
次に、図１８（Ｂ）に示すように、強誘電体層３４のための材料を付与する。第１１の領域４６４は、第１２の領域４６６に比べて、強誘電体層３４の材料に対して親和性を有する。このため、第１１の領域４６４において、強誘電体層３４が選択的に形成される。強誘電体層３４の形成方法としては、インクジェット法、スピンコート法、ディップ法およびミストデポジション法、ＣＶＤ法を挙げることができる。
【０１２０】
次に、図１８（Ｃ）に示すように、全面に、第３の前駆体層４７０を形成する。第３の前駆体層４７０は、第１の実施の形態の前駆体層と同様の方法で形成することができ、第１の実施の形態と同様の構成（たとえば材質、厚さ）をとることができる。
【０１２１】
次に、図１９（Ａ）に示すように、第３の前駆体層４７０を、リソグラフィ技術を利用して選択的にエッチングする。第３の前駆体層４７０は、第３の表面修飾層４７８を形成しようとする領域において残るようにエッチングされる。
【０１２２】
次に、第３の前駆体層４７０に光を照射し、第３の帯電層４７２を形成する。第３の帯電層４７２は、正に帯電させてもよく、または、負に帯電させてもよい。つまり、第３の帯電層４７２が正または負のどちらに帯電されるかは、第３の前駆体層４７０の材料によって異なる。
【０１２３】
次に、図１９（Ｂ）に示すように、第３の帯電層４７２と反対の電荷を帯びた、第３の表面修飾層４７８のための材料を付与し、第３の帯電層４７２の上に、クーロン力を利用して第３の表面修飾層４７８を選択的に形成する。具体的には、第３の帯電層４７２が正に帯電していた場合には、負に帯電した第３の表面修飾層４７８のための材料を付与し、逆に、第３の帯電層４７２が負に帯電していた場合には正に帯電した第３の表面修飾層４７８のための材料を付与する。第３の表面修飾層４７８は、第３の表面修飾層４７８が形成されていない領域に比べて、第２電極３６を形成するための材料と親和性がある材質からなる。第３の表面修飾層４７８の材質および厚さは、第１の表面修飾層４５８と同様の材質および厚さをとることができる。
【０１２４】
第３の表面修飾層４７８は、第１の表面修飾層４５８と同様の形成方法をとることができる。以下、第３の表面修飾層４７８が形成されている領域を「第１３の領域４７４」といい、第３の表面修飾層４７８が形成されていない領域を「第１４の領域４７６」という。第１３の領域４７４は、第３の表面修飾層４７８が形成されているため、第１４の領域４７６に比べて第２電極３６を形成するための材料に対して親和性を有する。
【０１２５】
次に、図１９（Ｃ）に示すように、第２電極３６のための材料を付与する。第１３の領域４７４は、第１４の領域４７６に比べて、第２電極３６を形成するための材料に対して親和性を有する。このため、第１３の領域４７４において、第２電極３６が選択的に形成される。第２電極３６の形成方法としては、たとえば第１電極３２と同様の方法を挙げることができる。
【０１２６】
次に、図２０に示すように、第１の層間絶縁層１９の上に、第２の層間絶縁層４８０を形成する。次に、第２の層間絶縁層４８０において、第１のスルーホール４８０ａと第２のスルーホール４８０ｂとを形成する。次に、第１および第２のスルーホール４８０ａ，４８０ｂにおいて、第１および第２のコンタクト層４８２ａ，４８２ｂを形成する。次に、第１のコンタクト層４８２ａと第２のコンタクト層４８２とを電気的に接続するための配線層４９０を形成する。
【０１２７】
（変形例）
第３の実施の形態は、次の変形が可能である。
【０１２８】
（１）表面修飾層４５８，４６８，４７８の形成法は、プローブを利用した方法であってもよい。すなわち、第１の実施の形態の変形例（５）で示した方法を適用することもできる。
【０１２９】
（２）第１の表面修飾層４５８の末端基（チオール基やホスホン酸基）に第１電極３２のための金属を結合させて、第１の表面修飾層４５８を形成してもよい。この変形例は、第２の表面修飾層４７８においても適用することができる。
【０１３０】
［強誘電体メモリ素子の構成］
図１４には、強誘電体メモリ素子の一例を示す平面図である。同図に示す強誘電体メモリ素子のセル構造は、２Ｔ・２Ｃ（２トランジスタ・２キャパシタ）型である。
【０１３１】
トランジスタ１２は、領域４０に形成されている。ドレイン及びソースの一方１４に接続された電極は、図１４に示すビット線４２に接続されている。ゲート電極１８は、図１４に示すワード線４４に接続されている。ドレイン及びソースの他方１６に接続された電極は、図１４に示すドライブ線４６に接続されている。電極の上に、第１電極３２を介して強誘電体層３４が形成されている。
【０１３２】
図１５は、本実施の形態に係る強誘電体メモリ素子の回路を示す図である。同図を参照して、強誘電体メモリ素子の作用を説明する。
【０１３３】
強誘電体メモリ素子にデータを書き込む場合は、アドレス端子５５１からアドレス信号が供給され、チップセレクト端子５５２からは選択信号が供給され、書込制御端子５５３から書込制御信号が供給される。複数（２つ）のビット線５４２の一方をオンにし、他方のビット線５４２をオフにした状態で、ワード線デコーダ及びドライバ５５０は指定されたワード線５４４をオンにする。ドライブ線デコーダ及びドライバ５６０は、指定されたドライブ線５４６に正のパルスを印加する。すると、強誘電体キャパシタには強誘電体層５３４のヒステリシス特性による残留分極が残るため、電源を切っても情報は保持される。
【０１３４】
強誘電体メモリ素子からデータを読み出す場合は、ビット線５４２をフローティング状態とした後、ワード線５４４をオンしてメモリセルを選択する。次に、ドライブ線５４６に正電圧を印加し、強誘電体キャパシタの分極反転による変位電流をセンスアンプ５７０で増幅する。センス・タイミング制御部８０は、センスタイミングを制御し、データをデータＩ／Ｏ５９０に供給する。データＩ／Ｏ５９０はＣＰＵや他のメモリ素子等の各種デバイス５９２に接続されており、データのやり取りを制御する。
【０１３５】
本発明は、上記の実施の形態に限定されず、本発明の要旨の範囲で種々の変更が可能である。
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図３】図３（Ａ）〜図３（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図４】図４（Ａ）〜図４（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図５】ミストデポジション法により第１電極を形成するための装置を模式的に示す図である。
【図６】ミスト発生装置の原理図を模式的に示す図である。
【図７】第１の実施の形態に係る変形例を示す製造工程図である。
【図８】第１の実施の形態に係る変形例を示す製造工程図である。
【図９】プローブ探針を利用した、第１電極の形成方法を模式的に示す図である。
【図１０】第１の実施の形態に係る変形例を示す製造工程図である。
【図１１】図１１（Ａ）〜図１１（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１２】図１２（Ａ）〜図１２（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１３】図１３（Ａ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１４】図１４は、本発明の実施の形態に係る強誘電体メモリ素子を示す平面図である。
【図１５】図１５は、本発明の実施の形態に係る強誘電体メモリ素子の回路を示す図である。
【図１６】図１６（Ａ）〜図１６（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１７】図１７（Ａ）〜図１７（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１８】図１８（Ａ）〜図１８（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図１９】図１９（Ａ）〜図１９（Ｃ）は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【図２０】図２０は、本発明の実施の形態に係る強誘電体メモリ素子の製造方法を示す図である。
【符号の説明】
１０ 基板
３２ 第１電極
３４ 強誘電体層
３６ 第２電極
５０ 第１の前駆体層
５２ 第１帯電層
５４ 第１の領域
５６ 第２の領域
６０ 第２の前駆体層
６２ 第２帯電層
６４ 第３の領域
６６ 第４の領域
９２ 第３帯電層
９４ 第５の領域
９６ 第６の領域
１６０ 表面修飾層
１６４ 第７の領域
１６６ 第８の領域
３００ プローブ
４５０ 第１の前駆体層
４５２ 第１の帯電層
４５４ 第９の領域
４５６ 第１０の領域
４６０ 第２の前駆体層
４６２ 第２の帯電層
４６４ 第１１の領域
４６６ 第１２の領域
４７０ 第３の前駆体層
４７２ 第３の帯電層
４７４ 第１３の領域
４７６ 第１４の領域
Claims (27)
- 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ａ）および（ｂ）を含む、強誘電体メモリ素子の製造方法。
（ａ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第１の領域と、前記第１の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第２の領域と、を形成する工程であって、
前記第１の領域は、基材の表面または基材の上の層に電荷を帯びさせることによって形成され、および
（ｂ）前記基材に対して、前記第１電極を形成するための材料を付与し、前記第１の領域に該部材を選択的に形成する工程であって、
前記第１の領域に対して反対の電荷を帯びた材料を付与し、前記第１の領域において第１電極が形成される。 - 請求項１において、
前記工程（ａ）は、基材の上に第１の前駆体層を形成する工程（ａ−１）、
前記第１の前駆体層に放射エネルギー線を照射することにより、少なくとも第１の前駆体層の一部に電荷を帯びさせる工程（ａ−２）を含む、強誘電体メモリ素子の製造方法。 - 請求項１において、
前記工程（ａ）は、基材の表面に、電子またはイオンを注入して、前記第１の領域を形成する工程を含む、強誘電体メモリ素子の製造方法。 - 請求項１において、
前記工程（ａ）は、基材の上に、電荷を保持することができる絶縁層を形成する工程（ａ−３）、
前記絶縁層に、電子またはイオンを注入して、前記第１の領域を形成する工程（ａ−４）を含む、強誘電体メモリ素子の製造方法。 - 請求項１〜４のいずれかにおいて、
前記工程（ｂ）は、ミストデポジション法により行われる、強誘電体メモリ素子の製造方法。 - 請求項１〜４のいずれかにおいて、
前記工程（ｂ）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｃ）および（ｄ）を含む、強誘電体メモリ素子の製造方法。
（ｃ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第３の領域と、前記第３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第４の領域と、を形成する工程であって、
前記第３の領域は、前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせることによって形成され、
（ｄ）前記第２電極を形成するための材料を付与し、前記第３の領域に該部材を選択的に形成する工程であって、
前記第３の領域に対して反対の電荷を帯びた材料を付与し、前記第３の領域において前記第２電極が形成される。 - 請求項７において、
前記工程（ｃ）は、前記強誘電体層の上に第２の前駆体層を形成する工程（ｃ−１）、
前記第２の前駆体層に放射エネルギー線を照射することにより、少なくとも第２の前駆体層の一部に電荷を帯びさせる工程（ｃ−２）を含む、強誘電体メモリ素子の製造方法。 - 請求項７において、
前記工程（ｃ）は、前記強誘電体層の表面に、電子またはイオンを注入して、前記第３の領域を形成する工程を含む、強誘電体メモリ素子の製造方法。 - 請求項７において、
前記工程（ｃ）は、前記強誘電体層の上に、電荷を保持することができる絶縁層を形成する工程（ｃ−３）、
前記絶縁層に、電子またはイオンを注入して、前記第３の領域を形成する工程（ｃ−４）を含む、強誘電体メモリ素子の製造方法。 - 請求項７〜１０のいずれかにおいて、
前記工程（ｄ）は、ミストデポジション法により行われる、強誘電体メモリ素子の製造方法。 - 請求項７〜１０のいずれかにおいて、
前記工程（ｄ）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｅ）および（ｆ）を含む、強誘電体メモリ素子の製造方法。
（ｅ）前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第５の領域と、前記第５の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第６の領域と、を形成する工程であって、
該工程（ｅ）は、前記第１電極の上に第３の前駆体層を形成する工程（ｅ−１）と、
前記第３の前駆体層に放射エネルギー線を照射して、少なくとも第３の前駆体層の一部に電荷を帯びさせることにより、前記第５の領域を形成する工程（ｅ−２）とを含み、および
（ｆ）前記強誘電体層を形成するための材料を付与し、前記第５の領域に該部材を選択的に形成する工程であって、
前記第５の領域に対して反対の電荷を帯びた材料を付与し、前記第５の領域において強誘電体層が形成される。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｅ）および（ｆ）を含む、強誘電体メモリ素子の製造方法。
（ｅ）前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第５の領域と、前記第５の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第６の領域と、を形成する工程であって、
該工程（ｅ）は、前記第１電極の上に、電荷を保持することができる絶縁層を形成する工程（ｅ−３）と、
前記絶縁層に、電子またはイオンを注入して電荷を帯びさせることにより、前記第５の領域を形成する工程（ｅ−４）とを含み、および
（ｆ）前記強誘電体層を形成するための材料を付与し、前記第５の領域に該部材を選択的に形成する工程であって、
前記第５の領域に対して反対の電荷を帯びた材料を付与し、前記第５の領域において強誘電体層が形成される。 - 請求項１３または１４において、
前記工程（ｆ）は、ミストデポジション法により行われる、強誘電体メモリ素子の製造方法。 - 請求項１３または１４において、
前記工程（ｆ）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｇ）を含む、強誘電体メモリ素子の製造方法。
（ｇ）前記キャパシタ部分を構成する少なくとも一つの部材が優先的に堆積される表面特性を有する第７の領域と、前記第７の領域に比較して前記キャパシタ部分を構成する少なくとも一つの部材が堆積され難い表面特性を有する第８の領域と、を形成する工程であって、
前記第８の領域となる部材の表面または該部材の上の層に電荷を帯びさせる工程（ｇ−１）、
前記第８の領域における電荷に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第８の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第７の領域に比べて、前記キャパシタ部分を構成する少なくとも一つの部材を形成するための材料との親和性が低い（ｇ−２）。 - 請求項１７において、
前記表面修飾層は、前記第１の電極を形成する前に形成される、強誘電体メモリ素子の製造方法。 - 請求項１７において、
前記表面修飾層は、前記第１の電極を形成した後、前記強誘電体層を形成する前に形成される、強誘電体メモリ素子の製造方法。 - 請求項１７において、
前記表面修飾層は、前記強誘電体層を形成した後、前記第２電極を形成する前に形成される、強誘電体メモリ素子の製造方法。 - 請求項１７〜２０のいずれかにおいて、
前記工程（ｇ−２）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｈ）を含む、強誘電体メモリ素子の製造方法。
（ｈ）基材の表面または基材の上の層に、前記第１電極を形成するための材料が優先的に堆積される表面特性を有する第９の領域と、前記第９の領域に比較して前記第１電極を形成するための材料が堆積され難い表面特性を有する第１０の領域と、を形成する工程であって、
前記第９の領域となる基材の表面または基材の上の層に電荷を帯びさせる工程（ｈ−１）、
前記第９の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第９の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１０の領域に比べて、前記第１電極を形成するための材料との親和性が高い（ｈ−２）。 - 請求項２２において、
前記工程（ｈ−２）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｉ）を含む、強誘電体メモリ素子の製造方法。
（ｉ）前記第１電極の表面または前記第１電極の上の層に、前記強誘電体層を形成するための材料が優先的に堆積される表面特性を有する第１１の領域と、前記第１１の領域に比較して前記強誘電体層を形成するための材料が堆積され難い表面特性を有する第１２の領域と、を形成する工程であって、
前記第１１の領域となる前記第１電極の表面または前記第１電極の上の層に電荷を帯びさせる工程（ｉ−１）、
前記第１１の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１１の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１１の領域に比べて、前記強誘電体層を形成するための材料との親和性が高い（ｉ−２）。 - 請求項２４において、
前記工程（ｉ−２）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。 - 基材に第１電極、強誘電体層及び第２電極の積層構造を有するキャパシタ部分を備えた強誘電体メモリ素子の製造方法であって、以下の工程（ｊ）を含む、強誘電体メモリ素子の製造方法。
（ｊ）前記強誘電体層の表面または前記強誘電体層の上の層に、前記第２電極を形成するための材料が優先的に堆積される表面特性を有する第１３の領域と、前記第１３の領域に比較して前記第２電極を形成するための材料が堆積され難い表面特性を有する第１４の領域と、を形成する工程であって、
前記第１３の領域となる前記強誘電体層の表面または前記強誘電体層の上の層に電荷を帯びさせる工程（ｊ−１）、
前記第１３の領域に対して反対の電荷を帯びた、表面修飾層を形成するための材料を付与して、該第１３の領域において、表面修飾層を形成する工程であって、前記表面修飾層は、前記第１４の領域に比べて、前記第２電極を形成するための材料との親和性が高い（ｊ−２）。 - 請求項２６において、
前記工程（ｊ−２）は、プローブ探針を利用して行われる、強誘電体メモリ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368750A JP4038641B2 (ja) | 2000-12-04 | 2000-12-04 | 強誘電体メモリ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000368750A JP4038641B2 (ja) | 2000-12-04 | 2000-12-04 | 強誘電体メモリ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002170936A JP2002170936A (ja) | 2002-06-14 |
| JP4038641B2 true JP4038641B2 (ja) | 2008-01-30 |
Family
ID=18838908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000368750A Expired - Fee Related JP4038641B2 (ja) | 2000-12-04 | 2000-12-04 | 強誘電体メモリ素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4038641B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2381476B1 (en) | 2004-11-11 | 2017-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for the manufacture of a semiconductor device |
| TWI467702B (zh) * | 2005-03-28 | 2015-01-01 | Semiconductor Energy Lab | 記憶裝置和其製造方法 |
| US7834274B2 (en) | 2005-12-30 | 2010-11-16 | Industrial Technology Research Institute | Multi-layer printed circuit board and method for fabricating the same |
-
2000
- 2000-12-04 JP JP2000368750A patent/JP4038641B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002170936A (ja) | 2002-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4045406B2 (ja) | 強誘電体メモリ素子及びその製造方法 | |
| EP1263048B1 (en) | Ferroelectric memory device and its manufacturing method, and hybrid device | |
| JP4590854B2 (ja) | 圧電体デバイスの製造方法 | |
| US6913937B2 (en) | Memory cell array having ferroelectric capacity, method of manufacturing the same and ferroelectric memory device | |
| JP3622598B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| JP2005327920A (ja) | デバイスの製造方法及びデバイス、電気光学素子 | |
| JP4038641B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP4031619B2 (ja) | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
| JP2005327919A (ja) | デバイスの製造方法及びデバイス、電気光学素子、プリンタ | |
| JP4466876B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP2005135975A (ja) | 電極の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器 | |
| JP4400750B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP3998916B2 (ja) | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリ装置および強誘電体メモリ装置の製造方法 | |
| JP4400749B2 (ja) | 強誘電体メモリ素子の製造方法 | |
| JP2005135974A (ja) | 絶縁膜の形成方法、並びに圧電体デバイス、強誘電体デバイス、及び電子機器 | |
| JP2005072473A (ja) | 圧電体パターンの形成方法、圧電体パターン、圧電体素子、液滴吐出ヘッド、センサ、及びデバイス | |
| JP3894275B2 (ja) | 強誘電体メモリ装置およびその製造方法 | |
| JP2003282829A (ja) | 強誘電体メモリ素子、その製造方法およびその製造装置 | |
| JP2007096346A (ja) | 強誘電体キャパシタおよびその製造方法 | |
| JP2004288997A (ja) | 強誘電体装置の製造方法、強誘電体装置、強誘電体メモリ、及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071010 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |