JP4188502B2 - 反応チャンバ及びこれを用いた誘電膜の形成方法 - Google Patents

反応チャンバ及びこれを用いた誘電膜の形成方法 Download PDF

Info

Publication number
JP4188502B2
JP4188502B2 JP18898299A JP18898299A JP4188502B2 JP 4188502 B2 JP4188502 B2 JP 4188502B2 JP 18898299 A JP18898299 A JP 18898299A JP 18898299 A JP18898299 A JP 18898299A JP 4188502 B2 JP4188502 B2 JP 4188502B2
Authority
JP
Japan
Prior art keywords
dielectric film
semiconductor substrate
forming
gas
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18898299A
Other languages
English (en)
Other versions
JP2000077397A (ja
Inventor
皙俊 元
泳旭 朴
庸宇 ▲形▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000077397A publication Critical patent/JP2000077397A/ja
Application granted granted Critical
Publication of JP4188502B2 publication Critical patent/JP4188502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/405Oxides of refractory metals or yttrium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造装置に関し、特に共同ガス供給ラインが備えられた反応チャンバ及びこれを用いた誘電膜の形成方法に関する。
【0002】
【従来の技術】
キャパシタの静電容量(C)は次の数学式から分かるように電極の面積(A)と電極間の誘電物質の誘電率(ε)に比例し、前記電極間の間隔(d)に反比例する。
C=ε(A/d)
【0003】
従って、キャパシタの静電容量(C)を増加させる方法としては、電極の面積(A)を広げる方法、誘電率(ε)の大きな誘電膜を使用する方法及び電極間の間隔(d)を狭める方法がある。
【0004】
半導体装置の高集積化につれ、半導体装置内におけるキャパシタの形成領域が非常に狭くなっている。かかる状況において、電極の面積(A)を広げようとする場合、狭い領域で電極を3次元的に形成する必要があるので物理的に多くの制約が伴う。また、半導体装置の継続的な高集積化を保障しにくい。そして、前記電極間の間隔(d)を狭める方法は漏れ電流を増加させる。従って、半導体装置の高集積化に適しながらもキャパシタの静電容量(C)を増加させるため、誘電率(ε)の高い誘電膜を使用する方法が望ましい。また、このような薄膜を薄膜化すれば、キャパシタの静電容量をさらに増加させることができる。
【0005】
現在、誘電率(ε)の高い薄膜として脚光を浴びている誘電物質中の一つがタンタル酸化膜(Ta2O5)である。タンタル酸化膜も薄膜化される場合、漏れ電流が増加する問題点がある。タンタル酸化膜において、漏れ電流は蒸着不均一によるタンタル酸化膜内の脆弱部分、酸素空洞(vacancy)または炭素のような不純物などが原因であると知られている。タンタル酸化膜のかかる問題点を解消するために多様な方法が提示されている。
【0006】
例えば、タンタル酸化膜をドライ−酸素(dry-O2)アニーリングする方法や、低温(500℃以下)で紫外線−オゾン(UV-O3)アニーリングを実施してドライ−酸素アニーリングを実施する方法(IEEE Transactions on Electron Devices,Vol 38,No.3,March 1991,"UV-O3 and Dry-O2:Two-Step Annealed Chemical Vapor Deposited Ta2O5 Films for Storage Dielectrics of 64-Mb DRAM’s"、by Shinriki and Masayuki Makata)などが提示されている。
【0007】
従来の技術によるタンタル酸化膜の形成及び紫外線オゾンアニーリングは各々図1及び図2に示されたように別のチャンバで進行される。
図1を参照すれば、タンタル酸化膜が形成されるチャンバはタンタル酸化膜が均一に形成されるようにチャンバ8の上部にシャワーヘッド10が備えられている。そして、シャワーヘッド10にタンタル酸化膜のソースガスのペンタエトキシタンタル(Penta Ethoxy Tantalum)を供給する第1ガス供給ライン12と反応ガスの酸素ガス(O2)を供給する第2ガス供給ライン14が備えられている。第1ガス供給ライン12及び第2ガス供給ライン14に各々第1弁12a及び第2弁14aが設けられている。チャンバ8の底にサセプタ16が置かれ、その上にウェーハ18が載せられている。チャンバ8の底にはポンピングライン20が連結されている。前記ポンピングライン20にはポンプ22が連結されている。
【0008】
図1に示されたチャンバ8でタンタル酸化膜が形成された後、図2に示されたアニーリングチャンバでタンタル酸化膜の紫外線−オゾンアニーリングが進行される。
図2を参照すれば、紫外線−オゾンアニーリングが進行されるチャンバ9は天井に石英ウィンドウ(quartz window)11が備えられている。その上にチャンバ9と別に紫外線が発生される紫外線ランプハウス(UV lamp house)13が備えられており、紫外線ランプハウス13の底に紫外線ランプ15が設けられてチャンバ9内部に紫外線が照射される。そして、チャンバ9内に酸素ガスとオゾンガスとの混合ガス(O2+O3)により酸化膜の厚さを均一に形成させるために、チャンバ9内に紫外線を均一に調査させるために石英ウィンドウ11の下部に石英よりなるシャワーヘッド17が備えられている。シャワーヘッド17はチャンバ9の外に設けられたオゾン発生器19と連結されている。チャンバ9のシャワーヘッド17の直下の底にサセプタ21が置かれ、その上にタンタル酸化膜の形成されたウェーハ23が置かれている。チャンバ9の下にオゾン分解器25がポンプライン27を通して連結されており、ここにポンプ29が連結されている。
【0009】
このように、従来の技術はタンタル酸化膜を形成した後、タンタル酸化膜内の欠陥を治して膜の漏れ電流特性を改善するために別のアニーリングチャンバを用いて紫外線オゾンアニーリングを実施する。
【0010】
【発明が解決しようとする課題】
本発明が解決しようとする技術的課題はアニール工程を含む誘電膜の形成工程を単純化して半導体装置の生産性を向上させ、誘電膜の電気的特性を改善させうる反応チャンバを提供することにある。
本発明が解決しようとする他の技術的課題は前記反応チャンバを用いた誘電膜の形成方法を提供することにある。
【0011】
【課題を解決するための手段】
前記技術的課題を達成するため本発明は、天井にシャワーヘッドが備えられ、シャワーヘッドの下の底上に半導体基板がローディングされる半導体基板装着台が備えられて半導体基板上に誘電膜を形成しうる反応チャンバにおいて、シャワーヘッドに第1及び第2ガス供給ラインが連結されており、第1ガス供給ラインは誘電膜のソースガスが供給されるラインであり、第2ガス供給ラインは誘電膜の反応ガス及び誘電膜のアニールガスが供給される少なくとも二種のガス供給に共同で使用されるラインであることを特徴とする反応チャンバを提供する。
【0012】
ここで、アニールガスはオゾンである。
誘電膜が複合誘電膜である場合、第1ガス供給ラインは複合誘電膜のソースガス別に構成されうる。この際、第1ガス供給ラインは複数本のガス供給ラインで構成される。
第2ガス供給ラインに並列にオゾン発生器が連結されている。
シャワーヘッドとオゾン発生器との間に反応ガス及びアニールガス専用供給ラインが別に備えられる。
【0013】
第2ガス供給ラインのオゾン発生器が連結される地点の前に反応チャンバ及びガス供給ラインのパージ(purge)のために窒素ガスまたはアルゴンガス(Ar)などが流入される不活性ガス供給ラインが連結されている。
第2ガス供給ライン及び不活性ガス供給ラインに各々流量調節器(Mass Flow Controller、以下MFCと称する)が備えられている。
反応チャンバの下にオゾン分解器が設けられ、オゾン分解器と反応チャンバの底との間にポンピングラインが設けられ、オゾン分解器にポンプが連結されている。
【0014】
本発明の実施例によれば、反応チャンバの下にオゾン分解器を迂回してポンピングラインとポンプとを連結する第2のポンピングラインがさらに備えられている。第2ポンピングラインにより、誘電膜の蒸着時排出されるガスにより誘発される不純物の積層によりオゾン分解器が異質物に汚染されることを防止しうる。
【0015】
オゾン分解器とオゾン発生器はオゾン浄化ラインに連結されている。
第2のポンピングラインがポンピングラインと連結される部分に制御弁が備えられている。制御弁は反応チャンバから来るガスが第2のポンピングラインまたはポンピングラインに選択的に流れるように制御する。
【0016】
本発明の他の実施例によれば、反応チャンバ内に複数個の半導体基板装着台、例えば第1乃至第5半導体基板装着台が備えられている。各半導体基板装着台上に各装着台と一対一に対応するシャワーヘッドが備えられ、第2乃至第5半導体基板装着台と一対一に対応するシャワーヘッドの周りに不活性ガスのエアカーテンを構成しうるガス噴射手段が備えられている。
【0017】
他の技術的課題を達成するため本発明は、半導体基板上に薄膜を形成する第1段階と、薄膜上に誘電膜を形成する第2段階と、誘電膜を結晶化温度より低い温度に第1熱処理する第3段階と、誘電膜を結晶化温度より高い温度に第2熱処理する第4段階とを含む薄膜形成方法において、第2段階と第3段階は同一なチャンバでインサイチュ(in-situ)で進行することを特徴とする誘電膜の形成方法を提供する。
【0018】
誘電膜がタンタル酸化膜の時、第1熱処理は略450℃の温度にオゾン雰囲気または酸素雰囲気下で実施することが望ましい。
また、誘電膜がタンタル酸化膜である際、第2熱処理は酸素雰囲気下で実施する熱処理である。
第2熱処理は乾式酸素(dry-O2)または湿式酸素(wet-O2)雰囲気下で実施する熱処理である。
【0019】
第2段階及び第3段階は、天井にシャワーヘッドが備えられ、底にウェーハを加熱させるのに用いられるサセプタを具備する誘電膜形成用反応チャンバにおいて、シャワーヘッドに誘電膜形成用ソースガスを供給するための第1ガス供給ライン及び誘電膜形成用反応ガスの供給とアニーリングのためのガスの供給に共用される第2ガス供給ラインが連結されていることを特徴とする反応チャンバにおいてインサイチュで実施される。
【0020】
本発明の実施例によれば、同一反応チャンバで誘電膜上に第2の誘電膜をさらに形成し、形成された第2の誘電膜に対する第2のアニーリングもインサイチュでさらに実施しうる。
【0021】
第2段階及び第3段階において半導体基板は抵抗加熱方式またはランプ加熱方式で加熱されることが望ましい。
ソースガスは金属酸化膜系のガス、例えばタンタル酸化膜系(ペンタエトキシタンタル(Ta(OC2H5)5))、チタン酸化膜系またはアルミニウム酸化膜系のガスである。
反応ガス及びアニーリングガスとしてはソースガスがタンタル酸化膜系ガスの場合、各々酸素ガス(O2)及びオゾンガス(O3)を使用する。
【0022】
第2段階は第1ガス供給ラインを通して誘電膜形成用ソースガスを供給し、第2ガス供給ラインを通して誘電膜の形成に必要な反応ガスを供給する段階である。
第2段階から第3段階に進行するとき、圧力変化が激しい場合、ターボモレキュラーポンプ(Turbo Molecular Pump、以下TMPと称する)を使用することによって、第2及び第3段階の間の圧力変換にかかる時間を短縮しうる。
【0023】
一方、第2段階及び第3段階は第1乃至第5半導体基板装着台が備えられた反応チャンバにおいてインサイチュで進行される。この際、第2及び第3段階は同じ半導体基板装着台で進行される。
【0024】
即ち、第2段階及び第3段階は第1半導体基板装着台で薄膜が形成された半導体基板を予熱する段階と、予熱された半導体基板を第2乃至第5半導体基板装着台上に順次に移動させながら予熱された半導体基板上に第1乃至第4厚さの誘電膜を形成してアニールする段階とをさらに含む。
逆に、第2及び第3段階は各々第1乃至第5半導体基板装着台のうち、相異なる半導体基板装着台で進行されうる。
【0025】
即ち、第2段階及び第3段階は第1半導体基板装着台で薄膜が形成された半導体基板を予熱する段階と、第2または第4半導体基板装着台で予熱された半導体基板上に誘電膜を形成する段階と、第3または第5半導体基板装着台で誘電膜をアニールする段階とを含む。
【0031】
【発明の実施の形態】
以下、本発明の実施例に係る誘電膜形成用反応チャンバ及びこれを用いた誘電膜の形成方法を添付された図面に基づき詳しく説明する。
ただし、本発明の実施例は多様な変形が可能であり、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。図面において層や領域の厚さは明細書の明確性のために誇張されたものである。図面において、同じ番号は同じ要素を示す。また、何れかの層が他層または基板の「上部」にあると記載された場合、何れかの層が他層または基板の上部に直接存在したり、または第3の層が介在することもある。
【0032】
本発明に係る誘電膜形成用反応チャンバ及びこれを用いた誘電膜の形成方法を説明する前に、アニール方式に応じて誘電膜、例えばタンタル酸化膜の漏れ電流の密度の変化を先に説明する。
<実験例>
半導体基板上に略90Åの厚さにタンタル酸化膜を形成した。タンタル酸化膜に対する漏れ電流の密度は次の4つの方式で測定した。
【0033】
第1の方式は、前処理のみ実施し、熱処理を実施しない状態のタンタル酸化膜の漏れ電流の密度を測定した。第2の方式は、略800℃のドライ−酸素で熱処理を実施したタンタル酸化膜の漏れ電流の密度を測定した。第3の方式は、略450℃の紫外線−オゾン−オゾン(UV-O3)熱処理を行った後、800℃のドライ−酸素熱処理を実施したタンタル酸化膜の漏れ電流の密度を測定した。第4の方式は、450℃のオゾン熱処理を実施した後、800℃のドライ−酸素熱処理したタンタル酸化膜の漏れ電流の密度を測定した。この結果は図3に示されている。図3を参照すれば、第1乃至第4グラフG1、G2、G3、G4は各々4つの方式に対する薄膜の漏れ電流密度の変化を示したグラフである。第1乃至第4グラフG1、G2、G3、G4を参照すれば、薄膜を形成した後に熱処理を行わない方式(G1)に比べ、薄膜を形成した後に熱処理行う方式(G2、G3、G4)が漏れ電流の密度が低かった。
【0034】
反面、薄膜の漏れ電流の密度は、薄膜を形成した後、800℃のドライ−酸素熱処理のみ実施すること(G2)より紫外線−オゾン熱処理(G3)またはオゾン熱処理(G4)をドライ−酸素熱処理と共に実施することが余程低いことが分かる。
【0035】
しかし、第3及び第4グラフG3、G4を参照すれば、薄膜を2つの熱処理方式で連続的に処理する場合、初期の熱処理方式が異なっても薄膜の漏れ電流の密度は同一なのが分かる。即ち、薄膜を初期に紫外線−オゾン方式で熱処理しても、或いはオゾンのみを用いた方式で熱処理してもその結果は同一であった。このように、オゾンを用いて薄膜を熱処理する過程において紫外線を使用せずにオゾンのみを使用しても、紫外線−オゾンを使用して熱処理したものとその効果は同一なので、薄膜を紫外線無しにオゾンのみで熱処理しうることが分かった。
【0036】
実験の結果から判断すれば、薄膜の形成と形成した薄膜に対する熱処理を同一チャンバでインサイチュで実施しうる反応チャンバがあり、これを用いると、薄膜の形成工程を単純にし、現場で装置が占める体積も縮小することができる。
【0037】
このような実験の結果に基づき本発明は次のような第1乃至第4実施例に係る誘電膜の形成方法を提示する。しかし、本発明に係る誘電膜の形成方法は第1乃至第5実施例にのみ限定されるものではない。
【0038】
<第1実施例>
図4は本発明の第1実施例に係る誘電膜の形成方法を段階別に示す工程図である。
図4を参照すれば、第1段階70は誘電膜の形成段階である。具体的には、半導体基板上に薄膜、例えばキャパシタの下部電極を形成する。薄膜上に誘電膜を形成する。誘電膜はTa2O5、TiO2、Al2O3、イトリウム酸化膜、バナジウム酸化膜及びニオビウム酸化膜よりなる群から選択された何れか一つで形成する。
【0039】
第2段階72は誘電膜を第1アニールする段階である。第2段階は誘電膜を形成した反応チャンバでインサイチュで行われる。第1アニールは誘電膜、例えばタンタル酸化膜の結晶化温度より低い温度で実施される。例えば、誘電膜がタンタル酸化膜の場合、第1アニールは200〜700℃、望ましくは略450℃で実施される。そして、第1アニールはO3雰囲気下または酸素雰囲気下で実施される。第1アニールが酸素雰囲気下で実施される場合に対しては後述する第3実施例において詳しく説明する。
【0040】
第1及び第2段階70、72が同一の反応チャンバでインサイチュで実施されるために各段階毎に反応チャンバの出入口を開閉し、基板を移動するのにかかる時間を短縮して半導体装置の生産性を向上させるとと共に、半導体基板の大気中への露出による汚染が防止できるので、半導体装置の収率も改善することができる。
【0041】
第3段階74は誘電膜を第2アニールする段階である。第2アニールは誘電膜の結晶化温度より高い温度及び酸素雰囲気下で実施される。即ち、第2アニールは高温酸素雰囲気下で実施される。この際、高温酸素雰囲気は乾式酸素または湿式酸素雰囲気である。従って、第2アニールの温度は誘電膜に応じて変わる。例えば、誘電膜がタンタル酸化膜の場合、第2アニールは700℃〜900℃、望ましくは800℃で実施される。第2アニールは第1段階70または第2段階72に比べて高温で進行されるので炉またはRTP設備を用いて進行する。
【0042】
<第2実施例>
図5は本発明の第2実施例に係る誘電膜の形成方法を段階別に示す工程図である。
図5を参照すれば、第2実施例に係る誘電膜の形成方法は第1実施例と同様に第1乃至第3段階170、172、174に進行される。しかし、第2実施例は第3段階174を進行する前に、第1及び第2段階170、172をN回さらに反復する。ここで、Nは2と同一であるか、2以上である。この際、N回の第1及び第2段階170、172はインサイチュで進行される。第1及び第2段階170、172が進行される過程から見ると、進行回数(N)は誘電膜が繰返して積層される回数であり、第1アニールが実施される回数である。つまり、第2実施例は所定厚さの誘電膜を数回に亙って形成して毎度第1アニールを実施する誘電膜の形成方法に関する。
【0043】
例えば、第1段階170が実施される度に略25Åの誘電膜が形成されると仮定すれば、100Å程度の厚さの誘電膜を形成するために、第1段階170は4回実施されるべきである。また、毎度第1アニールが実施されるべきなので、第2段階172も4回実施されるべきである。以降、第1実施例の第2アニールが実施される。
【0044】
<第3実施例>
図6は本発明の第3実施例に係る誘電膜の形成方法を段階別に示す工程図である。
図6を参照すれば、第2段階272の第1アニールは酸素雰囲気下で実施される。第3実施例が第1実施例または第2実施例と異なる点は第1及び第2段階270、272がインサイチュで実施されない点である。その代わりに、第1アニールが実施される第2段階272と第2アニールが実施される第3段階274がインサイチュで実施される。この際、第1及び第2アニールは全て酸素雰囲気下で実施される。前述したように、第2アニールは誘電膜の結晶化温度以上で実施される高温酸素アニール工程である。従って、第2アニールは誘電膜が形成される反応チャンバで実施されずに、炉またはRTP設備で実施される。第2及び第3段階272、274はインサイチュで実施されるので、第1段階270で誘電膜を形成した後の後続工程は炉またはRTP設備で実施される。
【0045】
誘電膜がタンタル酸化膜の場合、第3実施例に係る誘電膜の形成方法は次のように進行しうる。半導体基板上に形成された薄膜上にタンタル酸化膜を所定の厚さに形成する。タンタル酸化膜を炉またはRTP設備を用いて第1アニールする。この際、第1アニールはタンタル酸化膜の結晶化温度より低い500℃〜700℃、望ましくは600℃で実施する。次いで、同一の炉または同一のRTP設備でインサイチュでタンタル酸化膜を第2アニールする。この際、第2アニールはタンタル酸化膜の結晶化温度より高い温度の700℃〜900℃、望ましくは800℃にインサイチュで実施する。これにより、タンタル酸化膜内の欠陥、例えば酸素空洞や不純物が除去され、タンタル酸化膜が結晶化される。
【0046】
<第4実施例>
一方、誘電膜の結晶化は誘電膜の誘電率を高める利点はあるが、誘電膜の漏れ電流が増加される短所もあると知られている。従って、誘電膜の結晶化が必ずしも必要なものでなければ、誘電膜は次のような方法で形成しうる。つまり、本発明の第4実施例に係る誘電膜の形成方法は誘電膜の非結晶質を前提とした誘電膜の形成方法である。
【0047】
図7は本発明の第4実施例に係る誘電膜の形成方法を段階別に示す工程図である。
図7を参照すれば、第4実施例に係る誘電膜の形成方法は第1及び第2段階370、376で進行される。第1段階370は半導体基板上に薄膜、例えば下部電極を形成した後、薄膜上に誘電膜を形成する段階である。そして、第2段階376は誘電膜をアニールする段階である。この際、第2段階376の誘電膜アニールは第1乃至第3実施例による誘電膜の形成方法で提示した誘電膜のアニールとは異なる。第1乃至第3実施例において、誘電膜のアニールは誘電膜の結晶化温度を基準として2回進行される反面、第4実施例では誘電膜の結晶化温度より低い温度に一回のみ進行される。
【0048】
例えば、誘電膜がタンタル酸化膜の場合、前提したように、タンタル酸化膜の結晶化が不要な場合、タンタル酸化膜のアニールはその物質の結晶化温度より低い500℃〜700℃、望ましくは600℃で1回のみ実施される。ここで、タンタル酸化膜はオゾンと酸素との混合ガス雰囲気下でアニールし、酸素ガスとオゾンガスの含有比率を略9:1にすることが望ましい。これによりタンタル酸化膜をその物質の結晶化温度より高い温度、即ち700℃〜900℃、望ましくは800℃に酸素雰囲気下で熱処理した効果と類似した効果が得られる。
【0049】
<第5実施例>
図8を参照すれば、第1段階(470)は半導体基板上に薄膜、例えば下部電極を形成した後、薄膜上に誘電膜を形成する段階である。第2段階(472)は誘電膜を第1アニーリングする段階である。第3段階(474)は誘電膜を第2アニーリングする段階である。第1乃至第3段階(470、472、474)は酸素雰囲気に保たれるチャンバ内でインサイチュで進行する。第2段階(472)は誘電膜の結晶化温度より低温に実施する。一方、第3段階(474)は誘電膜の結晶化温度より高温に実施する。誘電膜がタンタル酸化膜の場合、第2段階(472)は500℃〜700℃、望ましくは600℃に実施する。また第3段階(474)は700℃〜900℃、望ましくは800度に実施する。
【0050】
引続き、前述した第1乃至第5実施例に係る誘電膜の形成方法で言及したように、誘電膜の形成と形成された誘電膜のアニールをインサイチュで実施しうる誘電膜形成用第1乃至第3実施例に係る反応チャンバを詳しく説明する。
【0051】
<第1実施例>
図9は本発明の第1実施例に係る薄膜形成用反応チャンバの部分断面図である。
図9を参照すれば、チャンバ40の天井に石英シャワーヘッド42が設けられている。
【0052】
チャンバ40の石英シャワーヘッド42の下の底部に半導体基板を工程温度まで加熱させるサセプタ44が置かれている。そして、サセプタ44上に半導体基板46が置かれている。反応チャンバ40の底部にポンピングライン48が連結されている。ポンピングライン48はオゾン分解器50と連結されている。オゾン分解器50にはポンプ52が連結されている。ポンプ52にはTMP(図示せず)が連結されることがある。従って、チャンバ40内に大きな圧力変化を起こす必要があるとき、TMPが使われる。石英シャワーヘッド42に第1ガス供給ライン56が連結されている。そして、第1ガス供給ライン56と無関係に第2ガス供給ライン58が石英シャワーヘッド42の別所に連結されている。第1ガス供給ライン56を通じてチャンバ40内に薄膜形成用ソースガスが注入される。ソースガスは金属酸化膜系のガス、例えばタンタル酸化膜系(ペンタエトキシタンタル(Ta(OC2H5)5))、チタン酸化膜系またはアルミニウム酸化膜系のガスである。第2ガス供給ライン58を通じて薄膜形成用ソースガスでない少なくとも2種のガス、例えば薄膜形成に必要な反応ガスと薄膜をアニールする過程に必要なアニールガスが供給される。ソースガスがタンタル酸化膜系ガス、特にタンタル酸化膜ガスの場合、反応ガスと熱処理ガスは各々O2及びO3である。従って、第2ガス供給ライン58は共同ガス供給ラインとして使われる。
【0053】
一方、シャワーヘッド42と第2ガス供給ライン58に並列に連結されたオゾン発生器60間に反応ガス及びアニールガス専用供給ライン(図示せず)が別に備えられることがある。この場合、第2ガス供給ライン58は複数本のガス供給ラインから構成される。
【0054】
第2ガス供給ライン58及びオゾン発生器60が連結される地点の前に反応チャンバ40及びガス供給ライン等のパージのために窒素ガスまたはアルゴンガスなどが流入する不活性ガス供給ライン58aが連結されている。そして、第2ガス供給ライン58及び不活性ガス供給ライン58aに第1及び第2流量調節器58b、58cが備えられている。オゾン発生器60とオゾン分解器50との間にオゾン浄化ライン54が連結されている。オゾン浄化ライン54の一端はオゾン発生器60の出力端60bに連結され、他端はオゾン分解器50に連結されている。
【0055】
一方、第2ガス供給ライン58に第1乃至第3弁V1、V2、V3が設けられている。そして、オゾン浄化ライン54に第4弁V4が設けられている。また、第1ガス供給ライン56には第5弁V5が設けられている。オゾン発生器60の両端は第2ガス供給ライン58に設けられた第1及び第2弁V1、V2に各々連結されている。即ち、オゾン発生器60の入力端60aは第1弁V1に連結され、出力端60bは第2弁V2に連結されている。
【0056】
<第2実施例>
図10は本発明の第2実施例に係る薄膜形成用反応チャンバの部分断面図である。
図10を参照すれば、第1実施例のオゾン分解器50を迂回してポンピングライン48とポンプ52との間に第2のポンプライン48aが備えられている。第2のポンプライン48aを通すとチャンバ40はオゾン分解器50を経ずにポンプ52に直接連結される。従って、チャンバ40とオゾン浄化ライン54にオゾンが供給されない時、第2のポンプライン48aを通してチャンバ40をポンピングすることにより、ポンプ52のポンピング効率が改善できるだけでなく、誘電膜の蒸着時排出されるガスによるオゾン分解器50内への異物の積層を防止しうるのでオゾン分解器50の寿命が延びる。
【0057】
第2のポンピングライン48aはポンプ52と第6弁V6との間に連結されている。第6弁V6は制御弁であって、チャンバ40からのガスの流れ方向を制御する。即ち、第6弁V6を操作することによってガスをポンピングライン48のオゾン分解器50が連結されている方向に流すか、または第2のポンピングライン48aに流すかが決定される。
【0058】
一方、半導体基板46上に複合誘電膜を形成するため、反応チャンバ40のシャワーヘッド42に複合誘電膜ソースガスを供給するための複数本のガス供給ライン、例えば第3及び第4ガス供給ライン56a、56bが連結されている。第3及び第4ガス供給ライン56a、56bには各々第6及び第7弁V6、V7が設けられている。複合誘電膜に応じてシャワーヘッド42に連結されるソースガス供給ラインは2本以上備えられることがある。
【0059】
反応チャンバ40に供給されるソースガスが2種以上の場合、第2実施例とは異なって第1ガス供給ライン56の前にガス混合器(図示せず)を備え、ガス混合器でソースガスを混合した後、第1実施例の第1ガス供給ライン58を通じて反応チャンバ40に供給してもよい。
【0060】
次いで、このような構成要素を有する反応チャンバにおいて誘電膜の形成工程と誘電膜のアニール工程がどのように進行されるかを図9及び図12を参照して詳しく説明する。
【0061】
一般に、半導体基板上に薄膜を形成する前にトランジスタのような半導体素子が先に形成される。従って、薄膜の形成前に半導体基板上に形成されている素子が薄膜の形成過程で影響を受けないように半導体基板を薄膜形成温度で安定化させる必要がある。
【0062】
これにより、反応チャンバ40のサセプタ44上に半導体基板46をローディングした後、半導体基板46を第2温度T2の窒素雰囲気下で第1時間t1アニーリングする。第2温度T2は略400℃〜600℃であり、望ましくは略480℃である。
【0063】
第2温度T2で半導体基板46を安定化させた後、半導体基板46上に薄膜を形成する。薄膜は金属酸化膜、例えばタンタル酸化膜系、アルミニウム酸化膜系またはチタン酸化膜系である。望ましくは薄膜はタンタル酸化膜系である。この際、薄膜は略480℃〜500℃の温度と0.3torrの圧力で形成することが望ましい。
【0064】
薄膜を形成するため、図9の第1ガス供給ライン56の第5弁V5を開放してチャンバ40に薄膜のソースガスのPETを供給すると同時に、第2ガス供給ライン58の第1乃至第3弁V1、V2、V3を開放してチャンバ40に反応ガス、例えばO2を供給する。この際、第1及び第2弁V1、V2はオゾン発生器60に向かって閉まった状態になるべきである。そして、チャンバ40は所定の圧力、例えば0.3torr程度の圧力に保たれ、半導体基板46は、図12に示されたように、第2温度T2に保たれる。
【0065】
また、第1及び第2弁V1、V2に各々オゾン発生器60の入力端60aと出力端60bが連結されているので、酸素ガスがオゾン発生器60に流入されないように第1及び第2弁V1、V2を操作する。このような条件下で薄膜形成工程は第2時間t2の間続けられる。第2時間t2は形成しようとする薄膜の厚さに応じて変わる。
【0066】
薄膜形成工程が終了するところで第1弁V1を開放して酸素ガスをオゾン発生器60に供給する。この際、第2弁V2は相変らず閉められた状態に保たれる。そして、第4弁V4は開放された状態に保たれる。こうして初期にオゾン発生器60から発生するオゾンをオゾン浄化ライン54を通じてチャンバの外に排出させる。このように、薄膜形成工程が完全に終了されない状況でオゾン発生器60からオゾンを発生させることは薄膜形成工程が完了次第、チャンバ40にオゾンを供給するためである。オゾン発生器60から発生したオゾンは薄膜を形成した後、チャンバ40内に残っているソースガス及び反応副産物がチャンバ40から完全に排出されるまで出力端60bに残留することになる。第5弁V5を閉じてソースガスの供給を遮断した状態でチャンバ40内の残留ソースガス及び反応副産物をチャンバ40の外に排出させる第3時間t3の間、半導体基板46の温度は第1温度T1まで低められる。第1温度T1は200℃〜700℃程度であり、望ましくは450℃程度である。
【0067】
半導体基板46が第1温度T1まで低められ、チャンバ40内に残っているソースガス及び反応副産物がチャンバ40から排出された後、第4弁V4は閉じ、第2弁V2は開放してチャンバ40にオゾンと酸素ガスが含まれた混合ガス(O2+O3)を供給して薄膜をオゾン熱処理する。この際、酸素ガスとオゾンとの比率は9:1程度が望ましい。オゾン熱処理は第4時間t4実施する。薄膜のオゾン熱処理は200℃〜700℃、望ましくは略450℃で実施する。この際、圧力は30torr程度に保つ。このような状態でオゾン熱処理は2分間実施する。
【0068】
薄膜のオゾン熱処理が終了された後、第2ガス供給ライン58とオゾン発生器60の入力端60a及び出力端60bに残留するオゾンをチャンバ40の外に排出させる。このため、第2弁V2を操作してチャンバ40に向かって開放し、オゾン発生器60側に閉じる。そして、第4弁V4を開放する。この状態で、第2ガス供給ライン58に窒素ガス(N2)(または酸素ガス)を供給してチャンバ40及び第2ガス供給ライン58に残っているオゾンをチャンバ40の外に排出させる。
【0069】
一方、オゾン発生器60の出力端60bに連結されているオゾン浄化ライン54を通してオゾン発生器60の出力端60bに残っているオゾンをオゾン分解器50を通して外に排出させる。
【0070】
図12に示されたように、誘電膜の形成温度と誘電膜の熱処理温度が異なる場合、半導体基板46は抵抗加熱方式よりランプ加熱方式を使用して加熱する方が生産性の向上のために望ましい。しかし、薄膜形成温度と薄膜熱処理温度が類似しており、オゾン熱処理温度に応じる薄膜の電気的特性値の許容範囲が広い場合、抵抗加熱方式を使用して半導体基板46を加熱することが望ましい。
【0071】
また、誘電膜のような薄膜形成工程の圧力と薄膜を熱処理する工程の圧力との差が大きい場合、薄膜形成工程から薄膜を熱処理する工程に移動するのに長時間を要する恐れがある。この場合、ターボモレキュラーポンプを使用することによって、薄膜形成工程から薄膜熱処理工程への移動時間を短縮することができる。
【0072】
次いで、第1または第2実施例に係る反応チャンバを用いて多段階方式で誘電膜を形成してアニールする工程を図9及び図13に基づき詳しく説明する。
具体的には、図13を参照すれば、半導体基板上に薄膜を形成する前に半導体基板を第2温度T2’に第1時間t1’熱処理して安定化させる。第2温度T2’は第1実施例に係る誘電膜の形成方法と同じ温度であることが望ましい。引続き、第2温度T2’に第2時間t2’半導体基板上に第1薄膜を形成する。第3時間t3’半導体基板の温度を第2温度T2’から第1温度T1’に下げる。第1薄膜を第4時間t4’オゾンを含む雰囲気下で第1熱処理する。第5時間t5’の間にチャンバ内のオゾンを浄化し、半導体基板の温度を再び第1温度T1’から第2温度T2’に上げる。第6時間t6’の間第1薄膜上に第1薄膜と同一の第2薄膜を形成する。第7時間t7’の間半導体基板の温度を第2温度T2’から第1温度T1’まで下げる。第2薄膜をオゾンを含む雰囲気下で第8時間t8’第2熱処理する。以降、チャンバ内の残留オゾンをチャンバの外に排出する。
【0073】
第1及び第2薄膜は第1実施例の薄膜形成工程と同一の工程によって形成される。また、第1及び第2熱処理は全て本発明の実施例によるチャンバを用いてインサイチュで進行される。
【0074】
<第3実施例>
図11は本発明の第3実施例に係る反応チャンバの部分平面図である。
図11を参照すれば、第3実施例に係る反応チャンバ62は第1及び第2実施例に係る反応チャンバと同一の機能を有しているが、内部構造において多少の差がある。
【0075】
即ち、第1実施例または第2実施例に係る反応チャンバ40は、図9または図10に示されたように、反応チャンバ40の内部に1つのサセプタ44が設けられており、サセプタ44に半導体基板が1枚ずつローディングされる。従って、一回に1枚の半導体基板しか処理できない。
【0076】
反面、第3実施例に係る反応チャンバ62は、図11に示されたように、チャンバ内に複数個の半導体基板装着台が備えられている。即ち、第1乃至第5半導体基板装着台A1、A2、A3、A4、A5が反応チャンバ62内に備えられている。
【0077】
第1半導体基板装着台A1上に半導体基板がローディングされる。ローディングされた半導体基板を安定化させるためにローディングされた半導体基板を予熱する。第2乃至第5半導体基板装着台A2、A3、A4、A5上で予熱された半導体基板上に誘電膜を形成する工程(以下、第1工程と称する)と誘電膜のアニール工程(以下、第2工程と称する)がインサイチュで進行される。即ち、第1乃至第5半導体基板装着台上で第1工程及び第2工程がインサイチュで連続的に進行される。第1工程で形成される誘電膜はTa2O5、チタン酸化膜TiO2、Al2O3、イトリウム酸化膜、バナジウム酸化膜及びニオビウム酸化膜よりなる群から選択された何れか一つである。
【0078】
第1乃至第5半導体基板装着台A1、A2、A3、A4、A5の間の半導体基板の移動は第1乃至第5半導体基板装着台A1、A2、A3、A4、A5の中心にあるフォークアセンブリ(fork assembly)64により同時に行われる。図11において矢印は半導体基板の移動方向を示す。
【0079】
第2乃至第5半導体基板装着台A2、A3、A4、A5上に各半導体基板装着台と一対一にマッチングされるシャワーヘッド(図示せず)が設けられている。また、第1半導体基板装着台A1直上にトランスファモジュールがある。トランスファモジュールはアラインステージとクーリングステージとの2層構造からなっている。半導体基板が第1半導体基板装着台A1にローディングされる際、アラインステージでアラインされてからローディングされる。また、誘電膜の形成工程及びアニール工程の終了後、半導体基板が反応チャンバ62の外に移動される際、半導体基板を第1半導体基板装着台A1からクーリングステージに移動する。
【0080】
シャワーヘッドは第1実施例または第2実施例に係る反応チャンバに設けられたシャワーヘッドと同一のものが望ましい。従って、シャワーヘッドを通じて各半導体基板装着台上にオゾンまたは酸素ガスが供給されうる。
【0081】
一方、シャワーヘッドの周りに独立的に窒素のような不活性ガスをフローさせうる噴射手段(図示せず)が備えられている。噴射手段を用いることにより、各半導体基板装着台の周りにエアカーテンが形成されて各半導体基板装着台の独立性が保たれる。従って、第3実施例に係る反応チャンバ62は第1乃至第5半導体基板装着台A1、A2、A3、A4、A5をサセプタとする五つの第1実施例または第2実施例に係る反応チャンバを独立して含んでいる反応チャンバと同一である。
【0082】
第3実施例に係る反応チャンバが誘電膜の形成方法にどのように利用されるかを調べるため、100Åの厚さの誘電膜、例えばタンタル酸化膜を形成してインサイチュでアニールする過程を第3実施例に係る反応チャンバを使用して実施する。
【0083】
具体的に、第1半導体基板をトランスファモジュールのアラインステージから第1半導体基板装着台A1にローディングする。第1半導体基板を予熱した後、第2半導体基板装着台A2に移動させる。そして、空いている第1半導体基板装着台A1上に第2半導体基板をローディングして予熱する。
【0084】
一方、第2半導体基板装着台A2に移送された第1半導体基板上に略25Åの厚さにタンタル酸化膜を形成する。次いで、タンタル酸化膜を結晶化温度より低い温度(望ましくは略450℃)に第1アニールする。第1及び第2半導体基板装着台A1、A2上にある第2及び第1半導体基板を各々同時に第2及び第3半導体基板装着台A2、A3に移送する。その結果、空となる第1半導体基板装着台A1上に第3半導体基板をローディングする。第3半導体基板を予熱すると同時に第1及び第2半導体基板上に略25Åの厚さにタンタル酸化膜を形成して第1アニールと同一にアニールする。その結果、第3半導体基板装着台A3上にある第1半導体基板上に略50Åのタンタル酸化膜が形成され、第2半導体基板装着台A2上に移動されている第2半導体基板上に略25Åのタンタル酸化膜が形成される。引続き、第1乃至第3半導体基板を各々同時に第4、第3及び第2半導体基板装着台A4、A3、A2に移送する。そして、空となる第1半導体基板装着台A1上に第4半導体基板をローディングする。第4半導体基板を予熱すると共に、第1乃至第3半導体基板上にタンタル酸化膜を略25Åの厚さに形成すると同時に、その結果物を第1アニールと同様にアニールする。その結果、第1乃至第3半導体基板上に各々75Å、50Å、25Å程度のタンタル酸化膜が形成される。第1乃至第4半導体基板を各々第5、第4、第3及び第2半導体基板装着台A5、A4、A3、A2に移送する。再び第1半導体基板装着台A1は空となり、ここに第5半導体基板がローディングされる。第5半導体基板が予熱されると同時に第1乃至第4半導体基板上に略25Åの厚さにタンタル酸化膜が形成され、その結果物が第1アニールと同様にアニールされる。その結果、第1乃至第4半導体基板上に各々100Å、75Å、50Å及び25Å程度のタンタル酸化膜が形成される。再び第1乃至第5半導体基板が各々第1、第5、第4、第3及び第2半導体基板装着台A1、A5、A4、A3及びA2に移送される。ところが、第1半導体基板装着台A1に移送された第1半導体基板上に略100Åのタンタル酸化膜が形成されているので、第1半導体基板はクーリングステージに移送されて冷却される。第1半導体基板がクーリングステージに移送されることにより第1半導体基板装着台A1は空となり、ここに第6半導体基板がローディングされる。以降、第2乃至第6半導体基板は前述したような過程を経る。
【0085】
このように、第3実施例に係る反応チャンバは複数個の半導体基板装着台を具備するため、複数個の半導体基板上に誘電膜の形成工程と形成された誘電膜のアニール工程とをインサイチュで同時に実施しうる反応チャンバである。
【0086】
第3実施例に係る反応チャンバは変形がありうる。ここで、変形とは、第3実施例に係る反応チャンバの構造的な変形ではなく、機能的な変形を意味する。即ち、第3実施例に係る反応チャンバにおいて第1半導体基板装着台A1を除いた第2乃至第5半導体基板装着台A2、A3、A4、A5は各装着台で誘電膜の形成及び形成された誘電膜のアニールが全て実施される装着台である。また、第3実施例に係る反応チャンバは誘電膜の形成工程と誘電膜のアニール工程の中から選択された何れか1つの工程のみ実施される機能を有する第2乃至第5半導体基板装着台を具備することもある。
【0087】
このような反応チャンバにおいて、誘電膜の形成工程及び誘電膜のアニール工程は相異なる半導体基板装着台で実施されるので誘電膜の形成工程及び誘電膜のアニール工程が一回実施されるために基本的に2つの半導体基板装着台が必要である。従って、第3実施例に係る反応チャンバに第1半導体基板装着台A1を含めて少なくとも3つ以上の複数個の半導体基板装着台が設けられるべきである。複数個の半導体基板装着台が前述したような変形された機能を有する場合、第3実施例に係る反応チャンバに半導体基板装着台を具備するためには、各々誘電膜の形成とアニーリングのために2つを1セットとして半導体基板装着台を設置すべきである。従って、第3実施例に係る反応チャンバで誘電膜の形成及び形成された誘電膜のアニールに用いられる半導体基板装着台は偶数個となる。
【0088】
以下、第2乃至第5半導体基板装着台A2’、A3’、A4’、A5’機能が変形された反応チャンバで誘電膜が形成され、誘電膜がアニールされる過程を説明する。
具体的には、まず、トランスファモジュールのアラインステージから第1半導体基板装着台A1にローディングされた半導体基板が予熱される。次いで、半導体基板は第2半導体基板装着台A2'に移送される。第2半導体基板装着台A2'上に第1または第2実施例に係る反応チャンバに備えられたものと同一のシャワーヘッドが備えられている。従って、シャワーヘッドを通じて誘電膜形成用ソースガスが第2半導体基板装着台A2'に供給され、半導体基板上に誘電膜が形成される。以降、半導体基板は第3半導体基板装着台A3'に移送され、ここで誘電膜は酸素またはオゾンアニールされる。第4及び第5半導体基板装着台A4'、A5'を経ながら半導体基板上に誘電膜がさらに厚く形成されてアニールされる。このような多段階方式により半導体基板上に酸素またはオゾンアニールされた誘電膜が形成される。
【0089】
第2または第4半導体基板装着台A2'またはA4'に誘電膜形成用ガスのみを供給するために、その上に設けられたシャワーヘッドに連結された弁設備を操作する。例えば、第2半導体基板装着台A2'上に設けられているシャワーヘッドは第1または第2実施例に係る反応チャンバ(図9または図10参照)に備えられたシャワーヘッドと同一であり、第1または第2実施例に係る反応チャンバに備えられたシャワーヘッドに連結された弁設備と同一の弁設備に連結されている。従って、シャワーヘッドに連結されている弁設備において第1及び第2弁(図9または図10のV1、V2)をオゾン発生器60側には閉じ、反応チャンバ40側には開放させる。こうすれば、タンタル酸化膜のソースガスとその反応ガスの酸素ガスのみがシャワーヘッドを通じて供給されるため、第2半導体基板装着台A2’はタンタル酸化膜が形成される装着台となる。
【0090】
第3半導体基板装着台A3や第5半導体基板装着台A5の場合もシャワーヘッドに連結されている弁設備を操作して誘電膜のアニールに必要なガスのみを流入させることができる。
【0091】
即ち、第3実施例に係る反応チャンバは誘電膜の形成工程及び誘電膜のアニール工程が同一な半導体基板装着台で実施される反応チャンバではなく、相異なる半導体基板装着台で順次に実施される反応チャンバでありうる。この場合、誘電膜の形成工程時間と誘電膜のアニール工程時間とを略等しく保つべきである。そして、二つの工程の圧力条件も略同一にすべきであり、かつ温度も隣接した他の半導体基板装着台の温度条件に影響を与えてはいけない。
【0092】
一方、第2乃至第5半導体基板装着台A2、A3、A4、A5上に各々第1乃至第4半導体基板がローディングされた後、各半導体基板上に同時に誘電膜が形成され、同時に酸素またはオゾンアニールが進行されうる。この際、誘電膜は数回に亙って形成でき、その間々に酸素またはオゾンアニールを実施することができる。
このように、第3実施例に係る反応チャンバは多様な方式で誘電膜の形成及びアニール工程を行うことができる。
【0093】
本発明の他の実施例に係る薄膜形成用チャンバは複数個のソースガス供給ラインがシャワーヘッドに連結されうる。この場合、薄膜形成用ソースガスを構成する種々のガスが各々相異なるガス供給ラインを通じてチャンバに供給される。また、第2ガス供給ライン58に設けられた第1弁V1の代わりに第1弁V1が設けられた前方及び後方に各々1つずつ、そしてオゾン発生器60の入力端60a側に1つの弁を具備しうる。
【0094】
さらに、第1乃至第3実施例に係る反応チャンバは誘電膜の形成及びアニールにのみ使用することではなく、一般の物質膜、例えば絶縁膜や導電膜の形成にも使用しうる。従って、前述した第1乃至第4実施例に係るチャンバ及びこれを用いた誘電膜の形成方法は誘電膜の形成にのみ限定されることではなく、一般の物質膜の形成にも適用しうる。また、第1乃至第3実施例に係る反応チャンバ以外に当業者によって1本の第2ガス供給ライン(図9の58参照)が2本のガス供給ライン、例えば反応ガス供給ライン及びアニールガス供給ラインで構成されたり、第2弁V2の代わりに第2弁V2に連結されるラインの各々に別の弁が備えられたり、複合誘電膜を形成する場合にソースガスが供給される第1ガス供給ライン56が2本以上のガス供給ラインで構成される変形された実施例等がありうる。
【0095】
【発明の効果】
本発明は誘電膜の形成とオゾンまたは酸素ガスのみを使用して形成された誘電膜をインサイチュでアニールしうる反応チャンバを提供する。かかる反応チャンバを用いることによって誘電膜の形成と形成された誘電膜をアニールするのに要する時間を短縮して半導体装置の生産性を向上させることができる。また、工程がインサイチュで進行されるため、誘電膜が不純物に汚染されることを防止することができる。しかも、誘電膜形成用反応チャンバと誘電膜をアニールするための反応チャンバとを一体化しうるため、誘電膜の形成及びアニーリングに関連した装備の単純化及び体積の減少効果が得られる。
このように、本発明は実施例に限定されず、多くの変形が本発明の技術的思想内で当業者によって実施可能なのは明白である。
【図面の簡単な説明】
【図1】従来の技術に係る誘電膜形成用反応チャンバの部分断面図である。
【図2】従来の技術に係る紫外線−オゾンアニーリングチャンバの部分断面図である。
【図3】タンタル酸化膜の形成後処理に伴う漏れ電流の密度の変化を示すグラフである。
【図4】本発明の第1実施例に係る薄膜の形成方法を段階別に示す工程図である。
【図5】本発明の第2実施例に係る薄膜の形成方法を段階的に示す工程図である。
【図6】本発明の第3実施例に係る薄膜の形成方法を段階的に示す工程図である。
【図7】本発明の第4実施例に係る薄膜の形成方法を段階的に示す工程図である。
【図8】本発明の第5実施例による薄膜形成方法を段階的に示す行程図である。
【図9】本発明の第1実施例に係る薄膜形成用反応チャンバの部分断面図である。
【図10】本発明の第2実施例に係る薄膜形成用反応チャンバの部分断面図である。
【図11】本発明の第3実施例に係る薄膜形成用反応チャンバの部分平面図である。
【図12】 本発明の第1実施例に係る薄膜形成方法の工程レシピーを示すグラフである。
【図13】本発明の第2実施例に係る薄膜形成方法の工程レシピーを示すグラフである。
【符号の説明】
40 チャンバ
42 シャワーヘッド
44 サセプタ
46 半導体基板
48 ポンピングライン
50 オゾン分解器
52 ポンプ
56 第1ガス供給ライン
58 第2ガス供給ライン

Claims (20)

  1. 天井にシャワーヘッドが備えられ、底上の前記シャワーヘッドの下に半導体基板がローディングされる半導体基板装着台が備えられ、前記半導体基板上に誘電膜を形成する反応チャンバにおいて、
    前記シャワーヘッドに第1ガス供給ライン及び第2ガス供給ラインが連結されており、前記第1ガス供給ラインは前記誘電膜のソースガスが供給されるラインであり、前記第2ガス供給ラインは前記誘電膜の反応ガスO2及び前記誘電膜のアニールガスO3が供給される少なくとも二種のガス供給に共同で使用されるラインで、
    前記第1及び第2ガス供給ラインは前記シャワーヘッドの相異なる位置に連結され、
    前記第2ガス供給ラインにオゾン発生器が並列に連結され、
    前記底の下にオゾン分解器が設けられ、
    前記オゾン分解器と前記底との間にポンピングラインが連結され、前記オゾン分解器にポンプが連結され、前記ポンピングラインと前記ポンプとの間に前記オゾン分解器を迂回する第2のポンピングラインがさらに備えられていることを特徴とする反応チャンバ。
  2. 前記オゾン分解器と前記オゾン発生器との間にオゾン浄化ラインがさらに備えられていることを特徴とする請求項1に記載の反応チャンバ。
  3. 前記第2ガス供給ラインに第1弁、第2弁、及び第3弁が設けられ、前記オゾン浄化ラインに第4弁が設けられ、前記第1ガス供給ラインに第5弁が設けられていることを特徴とする請求項2に記載の反応チャンバ。
  4. 前記第1弁と第2弁との間に前記オゾン発生器の入力端及び出力端が並列に連結されていることを特徴とする請求項3に記載の反応チャンバ。
  5. 前記オゾン浄化ラインは前記オゾン発生器の出力端に連結されていることを特徴とする請求項4に記載の反応チャンバ。
  6. 前記半導体基板装着台は第1乃至第5半導体基板装着台を含む複数個の装着台からなることを特徴とする請求項1に記載の反応チャンバ。
  7. 前記シャワーヘッドは前記第2乃至第5半導体基板装着台に一対一で対応する複数個のシャワーヘッドからなることを特徴とする請求項6に記載の反応チャンバ。
  8. 前記第2乃至第5半導体基板装着台に一対一で対応するシャワーヘッドの周りに不活性ガスのエアカーテンを形成可能なガス噴射手段が備えられていることを特徴とする請求項7に記載の反応チャンバ。
  9. 半導体基板上に薄膜を形成する第1段階と、
    前記薄膜上に誘電膜を形成する第2段階と、
    前記誘電膜を結晶化温度より低温で第1アニールする第3段階と、
    前記誘電膜を結晶化温度より高温で第2アニールする第4段階とを含む誘電膜の形成方法において、
    前記第2段階及び前記第3段階は同一の第1乃至第5半導体基板装着台が備えられた反応チャンバ内でインサイチュで進行され、前記第1半導体基板装着台で前記薄膜が形成された半導体基板を予熱する段階と、前記予熱された半導体基板を前記第2乃至第5半導体基板装着台上に順次に移動させながら前記予熱された半導体基板上に第1乃至第4の厚さの誘電膜を形成してアニールする段階とを含むものである
    ことを特徴とする誘電膜の形成方法。
  10. 前記誘電膜はタンタル酸化膜、チタン酸化膜、アルミニウム酸化膜、イトリウム酸化膜、バナジウム酸化膜及びニオビウム酸化膜よりなる群から選択された何れか一つからなることを特徴とする請求項9に記載の誘電膜の形成方法。
  11. 前記タンタル酸化膜は200〜700℃のオゾン雰囲気または酸素雰囲気下で第1アニールされることを特徴とする請求項10に記載の誘電膜の形成方法。
  12. 前記タンタル酸化膜は700℃〜900℃の乾式酸素または湿式酸素雰囲気下で第2アニールされることを特徴とする請求項10に記載の誘電膜の形成方法。
  13. 前記第2段階及び前記第3段階は、天井にシャワーヘッドが備えられ、底にウェーハの加熱に用いられるサセプタを具備する薄膜形成用反応チャンバにおいて、前記シャワーヘッドに前記誘電膜形成用ソースガスを供給するための第1ガス供給ライン及び前記誘電膜形成用反応ガスの供給とアニーリングのためのガスの供給に共同で用いられる第2ガス供給ラインが連結されている反応チャンバを用いてインサイチュで実施されることを特徴とする請求項9に記載の誘電膜の形成方法。
  14. 前記第2段階及び第3段階において前記半導体基板はランプ加熱方式で加熱されることを特徴とする請求項9に記載の誘電膜の形成方法。
  15. 前記第2段階から前記第3段階に進むとき、前記両段階の間の圧力差が大きい場合にはターボモレキュラーポンプを使用することを特徴とする請求項9に記載の誘電膜の形成方法。
  16. 前記第2段階及び第3段階は各々前記第1乃至第5半導体基板装着台のうち、相異なる半導体基板装着台で進行されることを特徴とする請求項9に記載の誘電膜の形成方法。
  17. 前記第2段階及び第3段階は、
    前記第1半導体基板装着台で前記薄膜が形成された半導体基板を予熱する段階と、
    前記第2半導体基板装着台で前記予熱された半導体基板上に誘電膜を形成する段階と、
    前記第3半導体基板装着台で誘電膜をアニールする段階とをさらに含むことを特徴とする請求項9に記載の誘電膜の形成方法。
  18. 前記ソースガスはタンタル酸化膜系、チタン酸化膜系またはアルミニウム酸化膜系のガスよりなる群から選択された何れか一つであることを特徴とする請求項13に記載の誘電膜の形成方法。
  19. 前記反応ガス及びアニーリングガスは各々酸素ガス及びオゾンと酸素ガスとの混合ガスであることを特徴とする請求項13に記載の誘電膜の形成方法。
  20. 前記混合ガスにおける前記酸素ガスと前記オゾンとの比率は略9:1であることを特徴とする請求項19に記載の誘電膜の形成方法。
JP18898299A 1998-07-09 1999-07-02 反応チャンバ及びこれを用いた誘電膜の形成方法 Expired - Fee Related JP4188502B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980027663A KR100343134B1 (ko) 1998-07-09 1998-07-09 유전막형성방법
KR1998P27663 1998-07-09

Publications (2)

Publication Number Publication Date
JP2000077397A JP2000077397A (ja) 2000-03-14
JP4188502B2 true JP4188502B2 (ja) 2008-11-26

Family

ID=19543597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18898299A Expired - Fee Related JP4188502B2 (ja) 1998-07-09 1999-07-02 反応チャンバ及びこれを用いた誘電膜の形成方法

Country Status (3)

Country Link
US (2) US6416584B1 (ja)
JP (1) JP4188502B2 (ja)
KR (1) KR100343134B1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555394B2 (en) * 1995-11-28 2003-04-29 Samsung Electronics Co., Ltd. Methods of fabricating capacitors including Ta2O5 layers in a chamber including changing a Ta2O5 layer to heater separation or chamber pressure
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
KR100547248B1 (ko) * 1999-11-12 2006-02-01 주식회사 하이닉스반도체 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
US6846509B2 (en) * 2000-11-22 2005-01-25 Massachusetts Institute Of Technology Room temperature luminescent Erbium Oxide thin films for photonics
JP4765169B2 (ja) * 2001-01-22 2011-09-07 東京エレクトロン株式会社 熱処理装置と熱処理方法
US6461436B1 (en) * 2001-10-15 2002-10-08 Micron Technology, Inc. Apparatus and process of improving atomic layer deposition chamber performance
KR100447826B1 (ko) * 2001-11-19 2004-09-08 주성엔지니어링(주) 탄탈륨산화막 형성방법 및 그에 사용되는 장치
KR100464650B1 (ko) * 2002-04-23 2005-01-03 주식회사 하이닉스반도체 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100505679B1 (ko) * 2003-03-19 2005-08-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7790633B1 (en) * 2004-10-26 2010-09-07 Novellus Systems, Inc. Sequential deposition/anneal film densification method
JP4445403B2 (ja) * 2005-01-24 2010-04-07 株式会社東芝 半導体装置の製造方法
US7510982B1 (en) 2005-01-31 2009-03-31 Novellus Systems, Inc. Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8282768B1 (en) 2005-04-26 2012-10-09 Novellus Systems, Inc. Purging of porogen from UV cure chamber
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8137465B1 (en) 2005-04-26 2012-03-20 Novellus Systems, Inc. Single-chamber sequential curing of semiconductor wafers
US7722966B1 (en) * 2005-05-11 2010-05-25 Alliance For Sustainable Energy, Llc Nano-composite materials
KR100799735B1 (ko) * 2006-07-10 2008-02-01 삼성전자주식회사 금속 산화물 형성 방법 및 이를 수행하기 위한 장치
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US7851232B2 (en) * 2006-10-30 2010-12-14 Novellus Systems, Inc. UV treatment for carbon-containing low-k dielectric repair in semiconductor processing
US7906174B1 (en) 2006-12-07 2011-03-15 Novellus Systems, Inc. PECVD methods for producing ultra low-k dielectric films using UV treatment
US7993457B1 (en) 2007-01-23 2011-08-09 Novellus Systems, Inc. Deposition sub-chamber with variable flow
US8242028B1 (en) 2007-04-03 2012-08-14 Novellus Systems, Inc. UV treatment of etch stop and hard mask films for selectivity and hermeticity enhancement
US7622162B1 (en) 2007-06-07 2009-11-24 Novellus Systems, Inc. UV treatment of STI films for increasing tensile stress
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US7816278B2 (en) * 2008-03-28 2010-10-19 Tokyo Electron Limited In-situ hybrid deposition of high dielectric constant films using atomic layer deposition and chemical vapor deposition
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
KR101559425B1 (ko) * 2009-01-16 2015-10-13 삼성전자주식회사 반도체 소자의 제조 방법
KR101380509B1 (ko) * 2011-08-12 2014-04-01 (주)엘지하우시스 저온 금속 증착공정을 적용한 열변색성 유리의 제조방법 및 이에 의한 열변색성 유리
US9353439B2 (en) 2013-04-05 2016-05-31 Lam Research Corporation Cascade design showerhead for transient uniformity
DE102013109357A1 (de) * 2013-08-29 2015-03-05 Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG Ionensensitive Schichtstruktur für einen ionensensitiven Sensor und Verfahren zur Herstellung derselben
JP5692337B2 (ja) * 2013-11-25 2015-04-01 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR102653233B1 (ko) * 2016-10-25 2024-03-29 삼성전자주식회사 증착 장치 및 이를 이용한 비휘발성 메모리 장치의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3464797A (en) * 1966-10-26 1969-09-02 Cabot Corp Instrument for determining ozone
EP0134249A4 (en) * 1983-01-31 1987-06-29 Nippon Soda Co PROCESS FOR PRODUCING A THIN FILM DIELECTRIC.
JPH02296793A (ja) * 1989-05-11 1990-12-07 Nec Corp 多成長室反応管
US5091217A (en) * 1989-05-22 1992-02-25 Advanced Semiconductor Materials, Inc. Method for processing wafers in a multi station common chamber reactor
US5213670A (en) * 1989-06-30 1993-05-25 Siemens Aktiengesellschaft Method for manufacturing a polycrystalline layer on a substrate
KR960015581B1 (ko) 1993-12-24 1996-11-18 신동섭 오프너
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
KR0121131B1 (ko) 1994-10-13 1997-11-10 문정환 반도체 메모리장치의 구동회로
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5728603A (en) * 1994-11-28 1998-03-17 Northern Telecom Limited Method of forming a crystalline ferroelectric dielectric material for an integrated circuit
KR0165484B1 (ko) * 1995-11-28 1999-02-01 김광호 탄탈륨산화막 증착 형성방법 및 그 장치
JP3768575B2 (ja) * 1995-11-28 2006-04-19 アプライド マテリアルズ インコーポレイテッド Cvd装置及びチャンバ内のクリーニングの方法
KR100272160B1 (ko) * 1996-05-11 2000-11-15 윤종용 반도체 장치의 커패시터 제조방법
JP2962250B2 (ja) * 1996-11-12 1999-10-12 日本電気株式会社 半導体記憶装置の製造方法
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
JPH10200060A (ja) * 1997-01-14 1998-07-31 Sony Corp 強誘電体キャパシタの製造方法
US6461982B2 (en) * 1997-02-27 2002-10-08 Micron Technology, Inc. Methods for forming a dielectric film
US5872065A (en) * 1997-04-02 1999-02-16 Applied Materials Inc. Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
KR100291482B1 (ko) * 1997-06-24 2001-06-01 시부키 유키오 이산화티탄 결정배향막을 갖는 재료 및 그 제조방법
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW429478B (en) * 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11220095A (ja) * 1998-01-30 1999-08-10 Sony Corp 誘電体キャパシタの製造方法
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US6204203B1 (en) * 1998-10-14 2001-03-20 Applied Materials, Inc. Post deposition treatment of dielectric films for interface control
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
KR20000008020A (ko) 2000-02-07
US7481882B2 (en) 2009-01-27
KR100343134B1 (ko) 2002-10-25
JP2000077397A (ja) 2000-03-14
US20020115306A1 (en) 2002-08-22
US6416584B1 (en) 2002-07-09

Similar Documents

Publication Publication Date Title
JP4188502B2 (ja) 反応チャンバ及びこれを用いた誘電膜の形成方法
JP4449226B2 (ja) 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JP5097554B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
US20200013629A1 (en) Semiconductor processing apparatus
US6426308B1 (en) Methods for forming films having high dielectric constants
US6576063B2 (en) Apparatus and method for use in manufacturing a semiconductor device
JP2001148377A (ja) 薄膜形成装置及びこれを用いた半導体素子のキャパシタ形成方法
WO2006057202A1 (ja) エッチング方法及びエッチング装置
KR100269315B1 (ko) 램프가열방식의매엽식장비를이용한반도체장치의제조방법
US7217669B2 (en) Method of forming a metal oxide film
JP2001177057A (ja) アナログ回路用キャパシタ及びその製造方法
JP4564310B2 (ja) 半導体装置の製造方法
KR100284745B1 (ko) 반응 챔버
JP3209965B2 (ja) 金属酸化膜の形成方法
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JP3667535B2 (ja) 成膜方法
JP3531672B2 (ja) 金属酸化膜の形成方法
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
KR20010110063A (ko) 유전체 박막의 제조 방법 및 그 제조 장치
JP3181570B2 (ja) 金属酸化膜の形成方法
JP2000188287A (ja) 成膜方法および成膜装置
JPH06112137A (ja) 半導体製造装置
KR20020088775A (ko) 디램의 커패시터 제조용 설비 및 이를 이용한 디램의커패시터 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071101

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080626

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080911

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130919

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees