KR101559425B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR101559425B1
KR101559425B1 KR1020090003558A KR20090003558A KR101559425B1 KR 101559425 B1 KR101559425 B1 KR 101559425B1 KR 1020090003558 A KR1020090003558 A KR 1020090003558A KR 20090003558 A KR20090003558 A KR 20090003558A KR 101559425 B1 KR101559425 B1 KR 101559425B1
Authority
KR
South Korea
Prior art keywords
pressure
processing unit
substrate
unit
metal film
Prior art date
Application number
KR1020090003558A
Other languages
English (en)
Other versions
KR20100084207A (ko
Inventor
박진호
최길현
박병률
이종명
최중선
정혜경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090003558A priority Critical patent/KR101559425B1/ko
Priority to US12/687,987 priority patent/US8696921B2/en
Publication of KR20100084207A publication Critical patent/KR20100084207A/ko
Application granted granted Critical
Publication of KR101559425B1 publication Critical patent/KR101559425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

반도체 소자를 제조하는 방법에 있어서, 다수의 처리유닛을 구비하는 단일한 공정 챔버로 반도체 기판을 공급(loading)하고, 처리유닛을 따라 순차적으로 기판을 이송하면서 각 처리유닛에서 서로 독립적으로 다수의 단위공정을 수행한다. 이어서, 기판이 처리유닛 사이에서 이송되는 동안 각 처리유닛의 내부에 대하여 정화공정을 수행하여 각 처리유닛으로부터 잔류물질을 제거한다. 각 처리유닛에서의 후속 공정시 공정불량을 저하시킴으로써 설비의 가동주기를 증가할 수 있다.

Description

반도체 소자의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 멀티히터를 구비하는 단일 챔버를 이용하여 반도체 소자를 제조하는 방법에 관한 것이다.
최근 반도체 소자가 고집적화 되면서 트랜지스터의 소스/드레인 사이즈 및 게이트 전극의 선폭과 배선의 선폭이 급격히 축소되고 있으며, 이에 따라 다수의 배선들을 수직방향으로 적층하고 플러그와 같은 접속체(interconnections)에 의해 전기적으로 연결하는 다층배선이 반도체 소자의 배선 구조물로 널리 이용되고 있다.
일반적으로, 하부에 형성된 트랜지스터 등과 같은 도전성 구조물과 전기적 신호를 주고받는 도전성 라인인 배선은 층간 절연막에 의해 전기적으로 단절되고 상기 층간절연막을 부분적으로 관통하는 접속체를 통하여 전기적으로 연결된다. 이때, 상기 접속체나 배선은 최근 반도체 소자의 고집적화 경향에 따라 알루미늄, 구리 및 텅스텐 등과 같은 전기저항이 작은 금속물질을 사용하여 형성되고 있다. 특히, 텅스텐은 다른 금속물질과 비교하여 스텝 커버리지 특성이 우수하고 건식 식각 공정을 통해 쉽게 패터닝이 가능하기 때문에 최근의 반도체 소자의 고집적화 경향에 따라 그 사용빈도가 증가하고 있다.
일반적으로 금속물질들은 증착 공정을 통하여 배선구조물로 형성되며 증착공정은 높은 온도에서의 화학반응을 통하여 수행된다. 따라서, 배선 구조물을 형성하기 위한 증착공정이 수행되는 동안 층간절연막 및 상기 층간 절연막의 하부에 배치된 도전성 구조물이 손상되는 것을 방지하기 위하여 배선구조물과의 경계면에 다양한 장벽층을 형성한다.
특히, 콘택 플러그로 가장 널리 이용되고 있는 텅스텐은 산화막으로 구성된 절연막에 대하여 접착성이 떨어지고 증착공정의 텅스텐 소스가스에 의해 콘택 홀이나 비아 홀의 측벽이 쉽게 손상되는 단점이 있다. 이를 방지하기 위하여, 상기 절연막과의 접착성을 보장하기 위한 접착층(glue layer) 및 텅스텐 소스가스의 반응 부산물인 불소이온(F-)의 확산을 방지하기 위한 확산 방지막을 구비하는 장벽층을 형성한다. 상기 장벽층으로서는 Ti/TiN, W/WN 또는 Ta/TaN 등을 선택적으로 사용할 수 있으며, 최근에는 텅스텐 플러그를 형성하기 위한 공정과 공정의 연속성을 확보하고 접촉저항을 낮추기 위해 텅스텐/텅스텐 질화물(W/WN)이 널리 이용되고 있다. 이때, 충분한 스텝 커버리지를 갖고 콘택 홀 또는 비아 홀의 프로파일을 따라 텅스텐 질화막을 형성하기 위하여 소스물질의 화학반응을 이용하는 다양한 증착공정이 이용되고 있다.
최근에는 상기 장벽층을 형성하기 위한 단위공정을 별개의 공정챔버가 아니 라 다수의 히터를 구비하는 단일 챔버에서 수행함으로써 공정챔버의 교체로 인한 단위공정 사이의 진공 단절을 방지하고 증착되는 박막의 품질을 제고하고 있다.
예를 들면, 오믹층으로 기능하는 상기 접착층은 공정챔버의 제1 처리유닛에서 형성하고, 상기 확산 방지막은 동일한 공정챔버의 제2 처리유닛에서 형성하며 상기 장벽층을 완성한 후, 상기 공정챔버의 제3 처리유닛에서 콘택 플러그용 금속막을 증착하여 반도체 소자용 배선 구조물을 완성한다.
그러나, 단일한 공정 챔버에서 서로 다른 공정을 수행함으로써 각 단위공정을 수행하기 위한 소스가스가 원활하게 배출되지 않아 증착되는 박막의 표면저항이 증가하고 및 두께 균일도가 저하되는 등 공정 안정성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 단일한 공정챔버에서도 공정 안정성이 향상된 반도체 소자의 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 다수의 히터를 구비하는 단일한 공정챔버에서 반도체 소자를 제조하는 방법이 개시된다. 다수의 처리유닛을 구비하는 단일한 공정 챔버로 반도체 기판을 공급(loading)하고, 상기 처리유닛을 따라 순차적으로 상기 기판을 이송하면서 상기 각 처리유닛에서 서로 독립적으로 다수의 단위공정을 수행한다. 이때, 상기 기판이 상기 처리유닛 사이에서 이송되는 동안 상기 각 처리유닛의 내부에 대하여 정화공정을 수행한다.
일실시예로서, 상기 각 처리유닛에서 수행되는 각 공정은 각 공정압력에서 수행되며, 상기 정화공정을 수행하는 단계는 상기 각 처리유닛의 내부압력을 상기 각 공정압력보다 낮은 배출압력으로 감압하는 단계 및 상기 각 처리유닛으로부터 상기 각 단위공정의 부산물 및 잔류물질을 제거하는 단계를 포함한다. 이때, 상기 공정압력은 0.1Torr 내지 350Torr의 범위를 갖고 상기 배출압력은 0.01mTorr 내지 3mTorr의 범위를 갖는다.
일실시예로서, 상기 배출압력으로 감압하는 단계는 상기 공정압력으로부터 상기 배출압력보다 높은 버퍼압력으로 저하시키는 제1 감압단계 및 상기 버퍼압력으로부터 상기 배출압력으로 저하시키는 제2 감압단계를 포함하며, 상기 버퍼압력은 0.5mTorr 내지 200Torr의 범위를 갖는다. 상기 처리유닛 내부의 공정압력, 버퍼압력 및 배출압력은 상기 각 처리유닛과 연결된 펌프 시스템에 의해 부가될 수 있다.
일실시예로서, 상기 반도체 기판은 다수의 도전성 구조물, 상기 도전성 구조물을 덮는 층간절연막 및 상기 층간절연막을 관통하여 상기 도전성 구조물을 부분적으로 노출하는 콘택 홀을 포함한다. 이때, 상기 다수의 단위공정을 수행하는 단계는 상기 공정챔버의 제1 처리유닛에서 제1 공정압력으로 제1 공정을 수행하여 상기 콘택 홀의 내측면 및 상기 층간 절연막의 표면을 따라 제1 금속막을 형성하는 단계, 상기 공정챔버의 제2 처리유닛에서 제2 공정압력으로 제2 공정을 수행하여 상기 제1 금속막을 가공하는 단계, 상기 공정챔버의 제3 처리유닛에서 제3 공정압력으로 제3 공정을 수행하여 상기 개질된 제1 금속막의 상면에 금속 질화막을 형성 하는 단계, 및 상기 공정챔버의 제4 처리유닛에서 제4 공정압력으로 제4 공정을 수행하여 상기 금속 질화막의 상면에 상기 개구를 매립하는 제2 금속막을 형성하는 단계를 포함한다. 상기 제2 공정은 상기 제1 금속막에 대한 부분질화 공정 및 상기 제1 금속막에 대한 부분식각 공정을 포함한다.
일실시예로서, 상기 정화공정을 수행하는 단계는 상기 제1 공정이 완료된 기판이 상기 제2 처리유닛으로 이송하는 동안 상기 제1 처리유닛의 내부압력을 상기 제1 공정압력으로부터 제1 배출압력까지 감압하는 단계, 상기 제2 공정이 완료된 기판이 상기 제3 처리유닛으로 이송하는 동안 상기 제2 처리유닛의 내부압력을 상기 제2 공정압력으로부터 제2 배출압력까지 감압하는 단계, 상기 제3 공정이 완료된 기판이 상기 제4 처리유닛으로 이송하는 동안 상기 제3 처리유닛의 내부압력을 상기 제3 공정압력으로부터 제3 배출압력까지 감압하는 단계 및 상기 제4 공정이 완료된 기판이 상기 공정 챔버로부터 제거(unloading)되는 동안 상기 제4 처리유닛의 내부압력을 상기 제4 공정압력으로부터 제4 배출압력까지 감압하는 단계를 포함한다. 상기 제1 내지 제4 배출압력은 서로 동일하며, 상기 제1 내지 제4 처리유닛의 내부압력 감소는 동시에 수행될 수 있다.
상술한 것과 같이 본 발명에 의하면, 동일한 공정챔버에서 서로 독립적이며 순차적으로 수행되는 다수의 공정을 수행하는 경우에 상기 공정을 수행하기 위한 각 처리유닛 사이를 기판이 이동하는 동안 각 처리유닛의 내부에 개별적인 정화공정을 수행함으로써 각 처리유닛에서 수행되는 공정의 불량을 감소할 수 있다. 이에 따라, 반도체 소자 제조설비의 가동주기를 증가할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또 는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일실시예에 의한 반도체 소자의 제조방법을 나타내는 공정 흐름도이며, 도 2는 도 1에 도시된 정화공정을 나타내는 공정 흐름도이다.
도 1을 참조하면, 다수의 처리유닛을 구비하는 단일한 공정 챔버로 기판을 공급한다(단계 S100).
일실시예로서, 상기 공정 챔버의 내부 공간은 상기 다수의 처리유닛으로 구분되며 상기 각 처리유닛은 상기 기판을 지지할 수 있는 지지대 및 상기 지지대를 가열할 수 있는 히터를 포함한다. 상기 다수의 히터 및 지지대는 서로 독립적으로 동작하여 상기 각 처리유닛은 서로 독립적으로 공정을 수행할 수 있다.
예를 들면, 상기 공정챔버는 상기 기판 상에 박막을 형성하기 위한 증착챔버를 포함하며 상기 다수의 처리유닛은 서로 다른 공정조건에서 상기 기판에 대하여 증착공정을 수행한다. 따라서, 단일한 공정챔버에서 수행되는 증착공정을 통하여 상기 기판 상에 서로 다른 종류의 박막이 다층으로 형성될 수 있다.
상기 기판은 디램 메모리 소자 또는 플래시 소자와 같은 반도체 소자를 제조하기 위한 반도체 웨이퍼를 포함한다.
이어서, 상기 처리유닛을 따라 순차적으로 상기 기판을 이송하면서 상기 각 처리유닛에서 서로 독립적으로 단위공정을 수행한다(단계 S200).
상기 공정 챔버로 공급된 기판은 상기 각 처리유닛을 순차적으로 이동하며 각 처리유닛은 상기 기판에 대하여 미리 설정된 고유한 공정조건으로 소정의 공정을 수행한다.
일실시예로서, 상기 기판은 상기 각 처리유닛을 순차적으로 이동하면서 각 처리유닛에 고유하게 설정된 공정조건으로 가공된다. 예를 들면, 상기 공정챔버는 제1 공정압력으로 제1 단위공정을 수행하는 제1 처리유닛, 제2 공정압력으로 제2 단위공정을 수행하는 제2 처리유닛, 제3 공정압력으로 제3 단위공정을 수행하는 제3 처리유닛 및 제4 공정압력으로 제4 단위공정을 수행하는 제4 처리유닛을 포함하며, 상기 기판 상에는 상기 제1 내지 제4 처리유닛을 순차적으로 이동하면서 각 처리유닛에서 독립적으로 수행된 제1 내지 제4 단위공정에 의해 형성된 서로 다른 종류의 박막이 형성된다.
이어서, 각 처리유닛에서 공정이 완료되면 다음 단계의 처리유닛으로 상기 기판이 이송되며 상기 기판이 이송되는 동안 각 처리유닛의 내부에 대하여 정화공정이 수행된다(단계 S300).
일실시예로서, 상기 제1 내지 제4 처리유닛의 내부압력을 각 공정압력보다 현저히 낮은 압력으로 감압시켜 상기 각 처리유닛의 내부에 잔존하는 잔류물질을 제거한다. 상기 잔류물질은 상기 각 단위공정의 반응 부산물 및 공정에 참여하지 않은 미반응 소스가스 등을 포함한다.
예를 들면, 상기 제1 내지 제4 처리유닛과 개별적으로 연결된 펌프 시스템을 구동하여 상기 각 처리유닛의 내부 압력을 상기 공정압력보다 현저히 낮은 배출압력으로 감압한다. 이때, 상기 처리유닛 사이에서의 상기 기판의 이송을 원활하게 하기 위해 상기 공정압력과 상기 배출압력 사이의 임의의 압력인 버퍼압력으로 1차 감압하고(단계 S310), 이어서 상기 버퍼압력으로부터 상기 배출압력까지 2차 감압한다(단계 S320). 상기 처리유닛의 내부압력이 배출압력에 도달하면 상기 각 처리유닛으로부터 잔류물질을 제거한다(단계 S330).
일실시예로서, 상기 공정압력은 약 0.1Torr 내지 약 350Torr의 범위를 갖고, 상기 배출압력은 약 0.01mTorr 내지 약 3mTorr의 범위를 갖는다. 이때, 상기 버퍼압력은 약 0.5mTorr 내지 약 200Torr의 범위를 가질 수 있다. 본 실시예에서의 잔류물질 배출은 상기 공정챔버의 주위에 형성되는 주변압력과 상기 배출압력의 차이를 크게 형성하여 압력 차이를 이용하고 있다. 따라서, 상기 배출압력은 상기 주변압력과의 차이가 클수록 잔류물질의 배출에는 유리하다. 그러나, 상기 배출압력이 작으면 작을수록 상기 공정압력과의 차이가 커지게 되고 이는 상기 기판의 이송에 충격요인으로 기능한다.
이에 따라, 상기 공정압력과 상기 배출압력의 차이가 커지 않으면 상기 버퍼압력의 설정은 불필요하며 상기 공정압력과 배출압력의 차이가 커서 상기 기판의 이송에 충격을 줄 정도이면 공정압력과 배출압력 사이에 상기 버퍼압력을 설정할 수 있다. 따라서, 상기 각 처리유닛의 내부압력 감소는 상기 공정압력과 배출압력의 차이에 따라 1단으로 수행될 수도 있고 상기 버퍼압력을 매개압력으로 이용할 수 있는 2단으로 수행될 수도 있다.
본 실시예에서는 공정압력과의 압력차이를 이용하여 상기 잔류물질을 제거하는 과정을 개시하고 있지만, 잔류물질과의 화학반응과 같은 당업자에게 자명한 대체수단을 이용하여 수행될 수도 있음은 자명하다.
이하에서는 상기한 바와 같은 반도체 소자의 제조방법을 반도체 소자의 배선구조물을 구성하는 금속 플러그에 대하여 예시적으로 설명한다.
도 3a는 단일한 챔버에서 다수의 상이한 공정을 수행할 수 있는 반도체 소자 제조설비의 개략적인 구성을 나타내는 단면도이다. 도 3b는 도 3a에 도시된 반도체 소자 제조설비의 하부를 나타내는 평면도이며, 도 3c는 도 3a에 도시된 반도체 소자 제조설비의 상부를 나타내는 평면도이다.
도3a 내지 도 3c에 도시된 반도체 소자용 제조설비는 본원발명에 의한 반도체 소자의 제조방법을 수행하기 위한 예시적인 제조설비에 불과하며 상기 제조설비를 이용한 제조공정에 본원발명의 범위가 한정되지 않음은 자명하다. 또한, 도 3a 내지 도 3c에 예시된 제조설비는 다수의 멀티히터를 구비하는 단일한 공정 챔버를 도시하고 있지만, 단일한 공정 챔버에서 서로 상이한 공정을 수행할 수 있기만 하다면 본원발명에 의한 반도체 제조공정이 수행될 수 있음은 자명하다.
도 3a 내지 도 3c를 참조하면, 반도체 소자 제조설비(1000)는 하나 이상의 패턴을 갖는 반도체 기판(S)에 대한 서로 다른 다수의 공정을 수행하기 위한 공정챔버(600), 상기 각 공정을 수행하기 위한 소스가스를 상기 공정챔버의 내부로 독립적으로 제공하는 가스 공급부(710), 상기 가스공급부(710)와 연결되며 상기 공정챔버(600)의 상부에 배치되는 다수의 상부전극 및 상기 각 상부전극과 일대일로 대응하도록 상기 공정챔버의 하부에 배치되며 상면에 상기 기판이 탑재되는 다수의 하부전극 및 상기 상부 및 하부 전극으로 전원을 공급하는 제1 전원 및 제2 전원을 구비하는 전원 공급부를 포함한다.
일실시예로서, 상기 가스 공급부는 상기 상부전극과 일대일로 대응하여 다수 배치되며, 각 가스 공급부는 서로 일대일로 대응되는 상기 상부전극과 하부전극 사이에서 독립적으로 수행되는 각 공정에 적합한 공정가스를 공급한다. 이때, 서로 일대일로 대응하는 상기 각 상부전극 및 하부전극 사이의 공간은 독립적인 공정 처 리유닛(700)을 형성하며, 상기 다수의 공정 처리유닛(700)은 가변성 장벽(780)에 의해 상기 공정 챔버(600)의 내부공간에서 서로 개별적으로 구분되어 상기 다수의 공정이 상기 각 처리유닛(700)의 내부에서 독립적으로 수행될 수 있다.
예를 들면, 상기 공정 처리유닛(700)은 제1 공정을 처리하기 위한 제1 처리 유닛(700a), 제2 공정을 처리하기 위한 제2 처리유닛(700b), 제3 공정을 처리하기 위한 제3 처리유닛(700c) 및 제4 공정을 처리하기 위한 제4 처리유닛(700d)을 포함한다.
상기 처리유닛(700)의 각각은 상기 공정챔버(600)의 내부로 공정가스를 공급하기 위한 가스 공급부(710), 상기 가스 공급부(710)와 연결되며 상기 공정 챔버(600)의 상부에 배치되는 상부전극(720), 상기 상부전극(720)과 대향하게 배치되며 상기 기판(S)이 위치하는 하부전극(730) 및 상기 상부전극(720)과 하부전극(730)으로 전원을 공급하는 전원 공급부(740)를 포함한다.
상기 공정챔버(600)는 외부로부터 밀폐된 내부공간을 포함하며, 상기 내부 공간에서 기판(S)의 표면에 서로 다른 다수의 공정이 수행된다. 일 실시예로서, 상기 공정챔버(600)는 공정가스가 공급되어 반도체 기판(S)이 가공되는 상부공간(602)과 상기 기판의 가공공정에 사용된 공정가스와 상기 공정 수행도중 발생하는 반응부산물을 배출하기 위한 하부공간(604)을 구비한다. 상기 하부공간(604)은 공정챔버(600) 내부에 진공을 형성하기 위한 펌프 시스템(620)과 연결된다.
상기 펌프 시스템은 다른 공정을 수행하기 위한 상기 처리유닛의 각각에 대응하여 다수 배치될 수 있다. 즉, 상기 제1 내지 제4 처리유닛에 대응하는 공정챔 버(600)의 내부에 진공을 형성하기 위한 제1 내지 제4 펌프 시스템(620a 내지 620d)이 배치된다. 따라서, 상기 제1 내지 제4 처리유닛에 대응하는 상기 공정챔버(600)의 내부공간은 상기 각 펌프 시스템(620a 내지 620d)에 의해 진공으로 유지될 수 있다. 또한, 상기 펌프 시스템은 상기 공정챔버(600)의 전체 내부 공간에 적용되는 단일한 펌프 시스템으로 구성될 수도 있다. 본실시예에서는 각 처리유닛에 대응하는 다수의 펌프 시스템이 구비된다.
상기 각 펌프 시스템(620)은 공정 챔버(600)의 내부에 잔존하는 물질을 외부로 제거하기 위한 동력을 제공하는 진공 펌프(622), 상기 진공펌프와 상기 배출공간을 연결하는 진공 배관(624) 및 상기 공정챔버(600)의 내부 압력을 검출하여 제어하기 위한 진공압 조절밸브(626)를 포함한다. 상기 펌프 시스템(620)은 각 처리유닛(700)에 대응하는 공정챔버 내부에서의 독립적으로 가동되어 상기 처리유닛(700)의 내부에 개별적으로 일정한 진공을 유지시킨다.
특히, 상기 기판(S)이 각 처리유닛으로 이동하는 동안 상기 처리유닛의 내부를 저압상태로 유지하여 공정의 결과물 및 잔류 공정가스를 제거한다. 예를 들면, 상기 각 처리유닛(700)의 내부를 약 0.01mTorr 내지 약 3mTorr 수준의 저압이 되도록 낮게 유지한다. 따라서, 공정이 완료되고 다음 처리유닛으로 상기 기판(S)을 이동할 때 마다 각 처리유닛으로부터 잔류 가스를 제거함으로써 당해 처리유닛의 후속하는 공정에서의 공정안정성을 제고할 수 있다. 이에 따라, 반도체 소자의 수율을 향상하고 상기 제조설비의 가동주기를 증가할 수 있다.
상기 가스 공급부(710)는 서로 다른 종류의 공정을 수행하기 위한 공정가스 를 상기 공정챔버(600) 내부의 각 처리유닛(700a 내지 700d)으로 공급한다. 본 실시예는 각 처리유닛과 일대일로 대응되어 서로 독립적으로 배치되는 제1 내지 제4 가스 공급부(710a 내지 710d)를 개시한다. 일실시예로서, 상기 가스 공급부(710)는 대응하는 처리유닛에서 수행될 공정의 소스가스를 개별적으로 저장하는 다수의 가스저장 유닛(712), 상기 가스저장 유닛의 각각을 개별적으로 제어하여 각 공정가스의 흐름을 제어하는 유량 제어밸브(714) 및 상기 유량 제어밸브(714)를 통하여 공급되는 공정가스를 각 처리유닛에 대응하는 상기 공정챔버(600)의 내부로 유도하기 위한 공급배관(716)을 포함한다. 이때, 각 가스 공급부(710a 내지 710d)는 각 처리유닛에서 수행될 공정의 종류에 따라 서로 다른 공정가스를 요구하므로 수행될 공정에 따라 서로 상이한 구조를 갖는다.
예를 들면, 상기 가공대상 기판(S)은 소정의 도전성 구조물이 배치된 층간 절연막에 형성된 콘택 홀을 구비하며, 상기 제1 처리유닛(700a)에서 상기 콘택 홀의 프로파일을 따라 제1 금속막을 증착하는 공정이 수행된다. 상기 제2 처리유닛(700b)에서는 상기 콘택 홀의 상부와 인접하는 금속막을 부분적으로 질화시키기 위한 질화공정이 수행되며, 상기 제3 처리유닛(700c)에서는 부분적으로 질화된 상기 금속막의 상부에 상기 콘택홀의 프로파일을 따라 금속 질화막을 형성하기 위한 증착공정이 수행된다. 마지막으로, 제4 처리유닛(700d)에서는 상기 콘택홀의 내부를 매립하는 제2 금속막 증착공정이 수행된다. 이때, 공정에 의해 필요한 경우 상기 제2 처리유닛(700b)에서는 상기 제1 금속막 또는 상기 금속 질화막 증착 공정이 수행될 수도 있다.
상기 제1 처리유닛(700a)에서 상기 금속막을 형성하기 위한 원자층 증착공정이 수행되는 경우에는 상기 제1 가스공급부(710a)는 원자층 증착공정을 수행하기 위한 금속소스, 수소소스 및 퍼지가스를 저장하기 위하여 상기 가스 저장유닛(712)을 다수 포함할 수 있다. 다른 실시예로서, 상기 금속막이 금속 플라즈마 공정이나 PNL 공정으로 형성되는 경우에는 상기 가스 저장유닛(712)은 플라즈마 소스나 핵막소스를 저장하기 위한 단일한 가스 저장유닛을 구비할 수 있음은 자명하다. 또한, 상기 제2 처리유닛(700b)에서 질화공정이 수행되는 경우에는 상기 제2 가스 공급부(710b)는 질소소스를 저장할 수 있는 단일한 가스 저장유닛(712b)을 포함할 수 있으며, 상기 제3 처리유닛(700c)에서 상기 금속 질화막을 형성하기 위한 원자층 증착공정이 수행되는 경우에는 상기 제3 가스 공급부(710c)금속소스, 질소소스, 수소소스 및 퍼지가스를 저장하기 위한 다수의 가스 저장유닛(712c)을 구비할 수 있다. 상기 제4 처리유닛에서 금속 플러그를 형성하기 위한 화학기상 증착공정이 수행되는 경우, 상기 제4 가스 공급부(710d)는 금속 소스가스와 캐리어 가스를 저장하는 다수의 가스 저장유닛(712d)을 구비할 수 있다.
상기 제1 내지 제4 가스 공급부(710a,710b,710c,710d)의 각 가스 저장유닛(712a,712b,712c,712d)은 상기 공정가스를 각 처리유닛과 연결된 공급배관(718)으로 운반하기 위한 배출라인(716)과 연결되며, 상기 배출라인(716)에는 상기 공정가스의 유량을 조절하는 유량 조절밸브(714)가 각각 배치된다.
이때, 상기 제1 가스공급부(710a)는 다수의 가스 저장유닛(712a)과 각각 연결된 다수의 배출라인(716a) 및 상기 이송배관의 각각에 설치된 다수의 유량 조절 밸브(714a)를 포함한다. 상기 제2 가스 공급부(710b)는 단일한 가스 저장유닛(712b) 및 배출라인(716b)과 상기 배출라인(712b) 상에 설치된 단일한 유량 조절밸브(714b)를 구비한다. 제3 내지 제4 가스 공급부도 다수의 가스 저장유닛(712c,712d) 및 다수의 배출라인(716c,716d) 및 상기 다수의 배출라인의 각각에 배치된 다수의 유량 조절밸브(714c,714d)를 각각 포함한다.
상기 각 공급배관(718a,718b,718c,718d)은 각 처리유닛(700)과 일대일로 대응하도록 배치되며, 각 저장유닛으로부터 독립적으로 상기 공정가스를 각 처리유닛(700)의 내부공간으로 공급한다. 이때, 상기 유량 제어밸브(714)는 각 저장유닛(712)으로부터 배출되는 각 공정가스의 공급유량을 개별적으로 조절한다.
각 제어밸브(714)는 중앙 제어유닛(central control unit, CCU)에 의해 제어되어 상기 공정챔버(600) 내부에서 진행되는 공정의 진행 순서에 맞게 개폐가 조절될 수 있다.
상기 공정챔버(600)의 상부에는 상기 가스 공급부(710)와 연결되는 상부전극(720)이 다수 배치되고 상기 상부전극(720)과 일대일로 대향하는 하부전극(730)이 상기 공정챔버(600)의 바닥부에 배치된다. 이때, 상기 기판(S)은 상기 하부전극(730)의 상면에 배치된다. 따라서, 상기 상부전극(720)과 일대일로 연결되는 가스 공급부(710) 및 상기 상부전극(720)과 일대일로 대향하여 위치하는 하부전극(730)이 하나의 처리유닛(700)을 구성하며 상기 공정챔버(600)의 내부공간을 부분적으로 분할하여 점유한다.
일실시예로서, 상기 상부전극(720)은 디스크 형상을 가지며 상기 공정 챔 버(600)의 상부에 배치되어 소스 전원이 인가되는 제1 전극(721), 상기 제1 전극과 대응하는 디스크 형상을 갖고 제1 전극(721)의 하면에 결합되어 상기 상부 공간(602)과 인접하는 제2 전극(722)을 포함한다. 상기 상부전극(720)은 제1 스위치(Sw1)를 통하여 소스 전원(742)과 전기적으로 연결된다.
상기 제1 전극(721)의 중앙 부위에는 공정 가스 또는 퍼지 가스를 상기 공정 챔버(600)의 내부로 공급하기 위한 공급배관(718)과 연결되는 제1 관통공(H1)이 배치되며, 상기 제1전극(721)과 제2전극(722) 사이에는 상기 공정 가스 또는 퍼지 가스를 수용하기 위한 버퍼 공간(723)이 형성된다.
상기 제2 전극(722)은 상기 버퍼 공간(723)으로부터 공정 가스 또는 퍼지 가스를 공정 챔버(600) 내부로 균일하게 공급하기 위한 다수의 제2 관통공(H2)을 가지며, 제2 전극(722)의 상부면에는 상기 버퍼 공간(723)을 형성하기 위한 홈이 형성되어 있다. 상부전극은 디스크 형상 또는 코일 형상을 가질 수 있다.
상기 하부 전극(730)은 공정 챔버(600)의 바닥면에 지지되며, 상기 상부전극(720)과 대응하는 상면에 상기 기판(S)이 배치되어 진공 또는 정전기력에 의해 고정된다. 따라서, 상기 상부전극(720)의 하면과 상기 하부전극(730)의 상면 사이의 공간에서 상기 플라즈마 공간(602)이 정의되며, 상기 공정챔버(600)의 바닥면과 상기 하부전극(7300)의 상면 사이의 공간에서 상기 배출 공간(604)이 정의된다. 상기 기판(S)과 상기 하부전극(730)의 상면 사이에 상기 기판(S)을 가열할 수 있는 열원을 더 포함할 수 있다. 이에 따라, 상기 각 처리유닛(700)에서 수행되는 공정의 종류에 따라 상기 기판(S)의 온도를 각기 다르게 설정할 수 있다. 예를 들면, 상기 열원은 전기에너지를 열에너지로 변환할 수 있는 전열장치를 포함한다.
상기 하부전극(730)을 상기 공정챔버(600)의 내부에서 수직방향으로 이동하기 위한 구동유닛(750)이 상기 하부전극(730)의 바닥면과 연결된다. 일실시예로서, 상기 구동유닛(750)은 상기 하부전극(730)과 연결되는 제1 구동축(752) 및 상기 제1 구동축(752)과 전기적으로 연결되어 상기 제1 구동축(752)을 회전시키기 위한 동력을 공급하는 동력원(754)을 포함한다. 이때, 상기 제1 구동축(752)은 상기 하부전극(730)을 지지하는 축부와 동력을 전달하기 위한 베어링 및 기어로 이루어지는 동력전달부로 이루어지며, 상기 동력원(754)은 상기 동력전달부로 전달되는 전동력을 생성하는 모터를 포함한다.
상기 제1 처리유닛(700a)의 제1 구동축(752a)에 의해 상기 제1 하부전극(730a)이 상기 제1 상부전극(720a) 방향으로 이동하면, 제1 플라즈마 공간(602a)의 사이즈가 축소된다. 따라서, 인접하는 제2 내지 제4 처리유닛(700b,700c,700d)에서 서로 다른 공정이 수행된다 할지라도 제2 내지 제4 플라즈마 공간(602b,602c,603d)에 위치하는 공정가스 또는 공정 플라즈마에 의해 상기 제1 처리유닛(700a)에 배치된 기판(S)이 영향을 받는 것을 최소화 할 수 있다.
각 처리유닛(700)에 배치되는 상부전극(720) 및 하부전극(730)에는 전원 공급부(740)에 의해 개별적으로 전원이 공급된다. 예를 들면, 소스전원(742)은 상기 제1 스위치(Sw1)를 통하여 상기 상부전극(720)의 제1전극(721)과 전기적으로 연결되며, 바이어스 전원(744)은 제2 스위치(Sw2)를 통하여 상기 하부전극(730)과 전기적으로 연결된다. 따라서, 상기 소스전원(742) 및 바이어스 전원(744)은 상기 각 처리유닛(700)에서 수행되는 공정의 종류에 따라 소스전원 및 바이어스 전원을 선택적으로 인가할 수 있다.
상기 각 처리유닛의 하부전극(730a 내지 730d) 사이에는 상기 하부전극 상에 배치된 기판(S)을 이송하기 위한 이송유닛이 배치된다. 일실시예로서, 상기 이송유닛은 상기 하부전극 사이를 연결하는 컨베이어 시스템(732,734,736,738)을 포함한다. 따라서, 각 처리유닛에서 공정이 완료된 기판(S)은 상기 컨베이어 시스템을 경유하여 다음 처리유닛으로 이송된다.
예를 들면, 상기 기판(S)은 상기 공정챔버(600) 내부에서 제1 하부전극(730a), 제2 하부전극(730b),제3 하부전극(730c),제4 하부전극(730d)의 순서대로 진행되며 일련의 공정이 수행될 수 있다. 반도체 소자의 배선 구조물을 형성하는 경우에는 상기 제1 내지 제4 처리유닛에서 각각 제1 금속막 증착공정, 금속질화막 증착공정 및 제2 금속막 증착공정을 순차적으로 수행할 수 있다. 이때, 상기 제1 내지 제4 처리유닛의 각각은 서로 구분되어 공정이 진행되는 동안 공정가스가 섞이는 것을 방지할 수 있다. 예를 들면, 상기 각 처리유닛 사이에는 에어 커튼(air curtain)이나 아르곤 커튼(argon curtain)과 같은 가변성 장벽(variable barrier, 780) 형성되어 각 처리유닛에서 공정이 진행도는 동안 공정가스의 혼합 및 공정조건의 섞임을 방지할 수 있다.
특히, 상기 제1 처리유닛 내지 제4 처리유닛 사이를 기판이 이동하는 동안 상기 펌프 시스템에 의해 각 처리유닛의 내부를 저압상태로 형성하여 공정 잔류물을 제거하는 유닛 정화공정을 수행한다. 이에 따라, 각 처리유닛에 수행되는 공정 의 안정성을 향상시키고 상기 제조설비의 가동주기를 증가할 수 있다.
도 4는 본 발명의 일실시예에 따라 도 3a 내지 도 3c에 도시된 설비를 이용하여 도 1에 도시된 기판에 대하여 다수의 단위공정을 수행하는 단계를 나타내는 공정 흐름도이며, 도 5는 본 발명의 일실시예에 따라 도 3a 내지 도 3c에 도시된 설비를 이용하여 도 1에 나타난 정화공정을 수행하는 단계를 나타내는 공정 흐름도이다.
도 3a 내지 도 3c 및 도 4 내지 도 5를 참조하면, 증착대상 기판(S)을 상기 공정챔버(600)로 공급한다(단계 S410). 예를 들면, 상기기판은 상기 제1 처리유닛(700a)으로 로딩되어 제1 하부전극(730a)의 상면에 고정한다.
상기 기판(S)에는 하나 이상의 패턴이 형성되며, 상기 패턴은 상기 기판 상에 형성된 다수의 도전성 구조물을 덮는 층간절연막 및 상기 층간절연막을 관통하여 상기 도전성 구조물을 부분적으로 노출하는 콘택 홀을 포함한다. 상기 기판(S)은 진공압이나 정전 척(electrostatic chuck)에 의해 상기 제1 하부전극(730a)의 상면에 고정된다.
이어서, 상기 처리유닛(700a) 내부의 온도와 압력을 조절하여 적정 공정조건으로 제어한다. 먼저, 상기 제1 펌프 시스템(620a)을 가동시켜 공정챔버 내부의 잔류물질을 제거하여 제1 공정에 적정한 제1 공정압력을 형성한다. 본 실시예에서, 상기 제1 처리유닛(700a)에서의 공정을 수행하기 위한 상기 제1 공정압력은 약 0.1Torr 내지 약 350Torr의 범위로 조절된다.
이어서, 상기 제1 하부전극(700a)의 내부에 배치된 히터를 가동하여 상기 기 판(S)을 제1 온도까지 가열한다. 본 실시예의 경우, 상기 제1 온도는 약 250℃ 내지 약 350℃까지 가열한다. 이어서, 상기 기판(S)에 대한 제1 공정으로서 제1 금속막 증착공정을 수행한다. 본 실시예의 경우, 상기 제1 금속막은 원자층 증착공정에 의해 형성되는 텅스텐(W)막을 포함한다. 상기 제1 가스 공급부(710a)를 통하여 원자층 증착공정에 필요한 금속소스, 수소소스 및 퍼지가스 등을 공급한다. 상기 금속소스는 텅스텐 전구체를 포함하는 물질로서, WF6, WCl5, WBr6, WCo6, W(C2H2)6, W(PF3)6, W(allyl)4, (C2H5)WH2, [CH3(C5H4)2]2WH2, (C5H5)W(Co)3(CH3), W(butadiene)3, W(methylvinyl-ketone)3, (C5H5)HW(Co)3, (C7H8)W(Co)3 및 이들의 화합물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하며, 상기 퍼지 가스는 화학적으로 안정된 비활성 가스를 이용하며, He, Ne, Ar, Xe, N2로 구성되는 그룹으로부터 선택되는 어느 하나를 포함한다. 환원성 가스를 제공하기 위한 상기 수소소스는 H2, Si2H6, B2H6, PH3, SiH4 및 이들의 화합물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함한다. 금속소스의 공급과 상기 퍼지가스의 공급 및 수소소스의 공급 및 상기 퍼지가스의 공급을 주기적으로 반복함으로써 상기 기판(S)의 표면에 필요한 두께를 갖는 금속막을 증착할 수 있다.
본 실시예의 경우에는 원자층 증착공정을 이용하여 상기 제1 금속막을 형성하였지만, 상기 제1 금속막은 금속 플라즈마 공정 또는 펄스 막질 핵(pulsed layer nucleation, PNL) 증착공정을 이용하여 형성될 수 있음은 자명하다. 상기 금속 플라즈마 공정이 이용되는 경우에는 상기 소스전원(742)을 이용하여 상기 금속소스를 금속 플라즈마로 형성하고 상기 바이어스 전원(744)에 의해 상기 기판(W)이 위치한 하부전극으로 바이어스 전원을 인가함으로써 상기 기판(W)의 표면으로 상기 금속 플라즈마를 가속할 수 있다. 따라서, 콘택 홀을 구비하는 상기 기판(W)의 표면에 상기 콘택홀의 프로파일을 따라 제1 금속막을 균일하게 형성할 수 있다.
상기 제1 공정이 완료되면 상기 이송유닛(780)은 제1 금속막이 증착된 상기 기판(S)을 인접한 제2 처리유닛(700b)의 제2 하부전극(730b)으로 이송한다. 상기 제1 공정이 완료된 기판이 상기 제2 처리유닛(700b)으로 이송하는 동안 상기 제1 처리유닛의 내부압력을 상기 제1 공정압력으로부터 제1 배출압력까지 감압하여(단계 S510), 상기 제1 처리유닛(700a)의 내부에 잔류하는 제1 잔류물을 제거한다. 이에 따라, 상기 제1 처리유닛(700a)에 대한 제1 유닛 정화공정이 수행된다.
일실시예로서, 상기 이송유닛(780)에 의해 상기 제1 공정이 완료된 기판이 상기 제1 처리유닛(700a)으로부터 제거되면 상기 제1 펌프 시스템(620a)을 이용하여 상기 제1 처리유닛(700a)의 내부에 잔존하는 미반응 공정가스 및 반응 부산물과 같은 제1 잔류물질을 제거한다. 이에 따라, 상기 제1 처리유닛(700a)에서의 후속 공정을 수행하기 위한 제1 정화공정이 완료된다. 예를 들면, 상기 기판이 상기 제2 처리유닛(700b)으로 이송되는 동안 상기 제1 펌프 시스템(620a)은 상기 제1 처리유닛(700a)의 내부압력을 상기 제1 공정압력으로부터 약 0.01mTorr 내지 약 3mTorr의 범위를 갖는 제1 배출압력으로 감압시켜 상기 제1 처리유닛(700a) 내부의 제1 잔류물질을 제거한다.
바람직하게는, 상기 제1 공정압력과 상기 제1 배출압력 사이에 소정의 버퍼압력을 형성하여 상기 제1 처리유닛(700a) 내부에서의 급격한 압력감소를 방지할 수 있다.
상기 제2 처리유닛(700b)에서 제2 공정압력으로 제2 공정을 수행하여 상기 제1 금속막을 가공한다(단계 S430).
예를 들면, 상기 제2 공정은 상기 제1 공정과 동일한 금속막 형성, 금속막에 대한 개질공정 또는 금속막에 대한 부분 식각공정 등을 포함할 수 있다. 본 실시예의 경우, 상기 제2 공정은 상기 제1 금속막에 대한 부분 질화공정을 포함한다. 제2 공정이 제1 공정과 동일한 경우에는 상기 제1 처리유닛(700a)의 공정조건과 동일한 조건으로 설정되므로 더 이상의 상세한 설명은 생략한다. 이하에서는, 상기 제2 공정으로서 상기 금속막에 대한 개질공정으로서 질화공정이 수행되는 것을 예시적으로 설명한다.
일실시예로서, 질화공정을 수행하기 위한 상기 제2 처리유닛(700b)의 내부는 약 0.1Torr 내지 약 10Torr의 범위를 갖는 제2 공정압력으로 설정되며, 상기 기판(S)은 약 300℃ 내지 약 700℃의 온도까지 가열된다. 이어서, 상기 제2 가스 공급부를 구동하여 상기 제2 처리유닛(700b)의 제2 플라즈마 공간(602b)으로 상기 질소 소스를 공급하고, 상기 제2 소스전원(742b)를 구동하여 상기 질소소스를 질소 플라즈마로 형성한다. 예를 들면, 약 1.3MeV의 소스전원이 상기 제2 상부전극(721b)으로 제공되며, 상기 질소소스로서 질소가스 또는 암모니아 가스가 이용된다. 이때, 상기 제1 금속막이 형성된 기판(S)이 배치된 제2 하부전극(730b)을 상기 제2 상부전극(720b) 방향으로 상승시켜 상기 제2 플라즈마 공간(602b)의 용적을 축소시킬 수 있다. 이에 따라, 상기 기판(S)의 표면 근방에 형성된 플라즈마 쉬 스(plasma sheath)는 인접한 다른 처리유닛에 영향을 주지 않으면서 상기 제2 하부전극(730b)의 상면에 배치된 기판(S)의 표면과 접촉한다. 특히, 상기 제2 하부전극(730b)에 대한 상기 바이어스 전원(744b)의 인가여부를 조정함으로써 상기 금속막에 대한 부분적인 질화공정을 수행할 수 있다.
본 실시예의 경우, 상기 금속막에 대한 질화 공정은 질소 플라즈마를 이용한 플라즈마 공정에 의해 수행되는 것을 개시하고 있지만, 상기 질소소스를 공급한 후 상기 기판(S)에 대한 추가적인 열처리에 의해 수행될 수도 있다. 예를 들면, 상기 기판(S)을 상기 질소소스 분위기에서 약 300℃ 내지 약 950℃의 온도로 가열함으로써 상기 금속막의 일부 또는 전부에 대한 질화공정을 수행할 수 있다.
상기 제2 공정이 완료되면 상기 이송유닛(780)은 상기 제2 공정이 완료된 상기 기판(S)을 인접한 제3 처리유닛(700c)의 제3 하부전극(730c)으로 이송한다. 상기 제2 공정이 완료된 기판이 상기 제3 처리유닛(700c)으로 이송하는 동안 상기 제2 처리유닛의 내부압력을 상기 제2 공정압력으로부터 제2 배출압력까지 감압하여(단계 S520), 상기 제2 처리유닛(700b)의 내부에 잔류하는 제2 잔류물을 제거한다. 이에 따라, 상기 제2 처리유닛(700b)에 대한 제2 유닛 정화공정이 수행된다.
일실시예로서, 상기 이송유닛(780)에 의해 상기 제2 공정이 완료된 기판이 상기 제2 처리유닛(700b)으로부터 제거되면 상기 제2 펌프 시스템(620b)을 이용하여 상기 제2 처리유닛(700b)의 내부에 잔존하는 미반응 공정가스 및 반응 부산물과 같은 제2 잔류물질을 제거한다. 이에 따라, 상기 제2 처리유닛(700b)에서의 후속 공정을 수행하기 위한 제2 정화공정이 완료된다. 예를 들면, 상기 기판이 상기 제3 처리유닛(700c)으로 이송되는 동안 상기 제2 펌프 시스템(620b)은 상기 제2 처리유닛(700b)의 내부압력을 상기 제2 공정압력으로부터 약 0.01mTorr 내지 약 3mTorr의 범위를 갖는 제2 배출압력으로 감압시켜 내부의 제2 잔류물질을 제거한다.
바람직하게는, 상기 제2 공정압력과 상기 제2 배출압력 사이에 소정의 버퍼압력을 형성하여 상기 제2 처리유닛(700b) 내부에서의 급격한 압력감소를 방지할 수 있다.
상기 제3 처리유닛(700c)에서 제3 공정압력 하에 제3 공정을 수행하여 상기 제1 금속막 상에 금속 질화막을 형성한다(단계 S440).
예를 들면, 상기 금속 질화막을 형성하는 상기 제3 공정은 상기 제1 금속막 상에 상기 금속 질화막을 형성하기 위한 공정 또는 개질된 상기 제1 금속막 상에 상기 금속 질화막을 형성하기 위한 공정을 포함한다. 본 실시예의 경우, 상기 제3 공정으로서 상기 금속막의 상면에 금속 질화막을 형성하는 공정을 예시적으로 설명한다.
예를 들면, 상기 금속 질화막은 원자층 증착공정에 의해 형성되는 텅스텐 질화막을 포함하며, 상기 제3 처리유닛(700c)의 내부는 약 3Torr 내지 약 350Torr의 범위를 갖는 상기 제3 공정압력으로 설정되며, 상기 기판(S)은 약 250℃ 내지 약 550℃의 온도까지 가열된다.
이어서, 상기 제3 가스 공급부(720c)를 이용하여 금속소스, 퍼지가스, 수소소스 및 질소소스를 차례대로 상기 제3 처리유닛(700c)의 내부로 공급한다. 텅스텐 질화막을 형성하기 위한 상기 금속 소스는 WF6, WCl5, WBr6, WCo6, W(C2H2)6, W(PF3)6, W(allyl)4, (C2H5)WH2, [CH3(C5H4)2]2WH2, (C5H5)W(Co)3(CH3), W(butadiene)3, W(methylvinyl-ketone)3, (C5H5)HW(Co)3, (C7H8)W(Co)3 및 이들의 화합물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함하며, 환원성 가스를 제공하기 위한 상기 수소소스는 H2, Si2H6, B2H6, PH3, SiH4 및 이들의 화합물로 구성되는 그룹으로부터 선택되는 어느 하나를 포함한다. 상기 질소소스는 질소 또는 암모니아 가스를 포함한다.
이에 따라, 원자층 증착공정에 의해 상기 금속막의 상부에 콘택 홀의 프로파일을 따라 텅스텐 질화막이 형성된다. 이때, 상기 텅스텐 질화막은 원자층 증착공정 뿐 아니라, 금속 플라즈마 공정이나 PNL 공정 또는 사이클릭 화학기상증착(cyclic CVD) 공정 등에 의해 형성될 수도 있다.
상기 제3 공정이 완료되면 상기 이송유닛(780)은 상기 기판(S)을 인접한 제4 처리유닛(700d)의 제4 하부전극(730d)으로 이송한다. 상기 제3 공정이 완료된 기판이 상기 제4 처리유닛(700b)으로 이송하는 동안 상기 제3 처리유닛(700c)의 내부압력을 상기 제3 공정압력으로부터 제3 배출압력까지 감압하여(단계 S530), 상기 제3 처리유닛(700c)의 내부에 잔류하는 제3 잔류물을 제거한다. 이에 따라, 상기 제3 처리유닛(700c)에 대한 제3 유닛 정화공정이 수행된다.
일실시예로서, 상기 이송유닛(780)에 의해 상기 제3 공정이 완료된 기판이 상기 제3 처리유닛(700c)으로부터 제거되면 상기 제3 펌프 시스템(620c)을 이용하여 상기 제3 처리유닛(700c)의 내부에 잔존하는 미반응 공정가스 및 반응 부산물과 같은 제3 잔류물질을 제거한다. 이에 따라, 상기 제3 처리유닛(700c)에서의 후속 공정을 수행하기 위한 제3 유닛 정화공정이 완료된다. 예를 들면, 상기 기판이 상기 제4 처리유닛(700d)으로 이송되는 동안 상기 제3 펌프 시스템(620c)은 상기 제3 처리유닛(700c)의 내부압력을 상기 제3 공정압력으로부터 약 0.01mTorr 내지 약 3mTorr의 범위를 갖는 제3 배출압력으로 감압시켜 상기 제3 처리유닛(700c) 내부의 제3 잔류물질을 제거한다.
바람직하게는, 상기 제3 공정압력과 상기 제3 배출압력 사이에 소정의 버퍼압력을 형성하여 상기 제3 처리유닛(700c) 내부에서의 급격한 압력감소를 방지할 수 있다.
상기 제4 처리유닛(700d)에서 제4 공정압력으로 제4 공정을 수행하여 상기 금속 질화막 상에 제2 금속막을 형성한다(단계 S450). 상기 제2 금속막은 상기 금속 질화막 상에 플러그용 금속패턴을 형성하기 위한 금속막을 포함한다.
상기 제4 처리유닛(700d)의 내부는 약 10Torr 내지 약 350Torr의 범위를 갖는 상기 제4 공정압력으로 제어되며, 상기 기판(S)은 약 250℃ 내지 약 550℃의 온도까지 가열된다. 상기 금속막은 원자층 증착공정, 메탈 플라즈마 공정, PNL 공정 또는 화학기상증착 공정에 의해 형성되는 텅스텐막을 포함한다.
예를 들면, 상기 제4 가스 공급부(720d)를 이용하여 금속 소스가스, 환원성 가스 및 캐리어 가스를 상기 제4 처리유닛(700d)의 내부로 공급하여 화학기상 증착 공정에 의해 상기 텅스텐 질화막의 상면에 텅스텐 막을 형성한다. 이때, 상기 텅스텐 질화막이 형성된 상기 콘택 홀을 매립하기에 충분한 두께를 갖도록 형성한다.
상기 제4 공정이 완료되면 상기 이송유닛(780)은 상기 기판(S)을 상기 공정 챔버(600)로부터 제거하여 평탄화 공정을 수행하기 위한 인접 공정챔버(미도시)로 이송한다. 상기 제4 공정이 완료된 기판이 상기 공정챔버(600)로부터 제거되는 동안 상기 제4 처리유닛의 내부압력을 상기 제4 공정압력으로부터 제4 배출압력까지 감압하여(단계 S540), 상기 제4 처리유닛(700d)의 내부에 잔류하는 제4 잔류물질을 제거한다. 이에 따라, 상기 제4 처리유닛(700d)에 대한 제4 유닛 정화공정이 수행된다.
일실시예로서, 상기 이송유닛(780)에 의해 상기 제4 공정이 완료된 기판이 상기 제4 처리유닛(700d)으로부터 제거되면 상기 제4 펌프 시스템(620d)을 이용하여 상기 제4 처리유닛(700d)의 내부에 잔존하는 미반응 공정가스 및 반응 부산물과 같은 제4 잔류물질을 제거한다. 이에 따라, 상기 제4 처리유닛(700d)에서의 후속 공정을 수행하기 위한 제4 유닛 정화공정이 완료된다. 예를 들면, 상기 기판이 인접한 공정챔버로 이송되는 동안 상기 제4 펌프 시스템(620d)은 상기 제4 처리유닛(700d)의 내부압력을 상기 제4 공정압력으로부터 약 0.01mTorr 내지 약 3mTorr의 범위를 갖는 제4 배출압력으로 감압시켜 상기 제4 처리유닛(700d) 내부의 제4 잔류물질을 제거한다.
바람직하게는, 상기 제4 공정압력과 상기 제4 배출압력 사이에 소정의 버퍼압력을 형성하여 상기 제4 처리유닛(700d) 내부에서의 급격한 압력감소를 방지할 수 있다.
상술한 바와 같은 반도체 소자의 제조공정은 동일한 기판에 대하여 상기 제1 처리유닛 내지 제4 처리유닛을 따라 시간 순서대로 수행되는 것을 예시적으로 개시 하고 있다. 그러나, 상기 제1 처리유닛 내지 제4 처리유닛은 각자 독립적으로 제1 공정 내지 제4 공정을 각각 수행하고 있으므로, 상기 공정챔버(100)의 내부에서는 동시에 서로 다른 4개의 공정이 동시에 수행된다. 따라서, 상기 제1 유닛 정화공정 내지 제4 유닛 정화공정도 상기 각 처리유닛 사이를 기판이 이동하는 동안 동시에 수행된다.
이때, 서로 상이한 공정이 수행된 기판의 처리유닛 이송주기를 일치시키기 위해 상기 다수의 처리유닛 중 일부는 버퍼유닛으로 이용할 수 있다. 예를 들면, 상기 금속 질화막을 형성하는 공정의 공정시간이 상기 금속막을 형성하는 공정시간 보다 약 2배가 소요되는 경우에는 상기 제1 처리유닛에서 상기 금속막을 형성한 후 제2 처리유닛 및 제3 처리유닛을 모두 금속 질화막 형성공정을 위해 사용될 수 있다. 따라서, 각 처리유닛에서의 기판 이송 시점은 동일하게 유지하고 상기 금속 질화막 형성공정은 2개의 처리유닛을 통하여 수행함으로써 상기 단일한 공정챔버 내에서 기판 이송시기 및 각 유닛 정화공정 시기를 일치시킬 수 있다.
본 실시예에서는 상기 제1 내지 제4 배출압력은 서로 동일하거나 상이하게 형성될 수 있다. 그러나, 공정조건 및 공정환경에 따라 서로 다르게 형성될 수 있으며 이에 따라 각 처리 유닛에서의 버퍼압력도 서로 상이하게 설정될 수 있음은 자명하다. 특히, 상기 펌프 시스템이 공정챔버(600) 전체 내부공간을 가압할 수 있는 단일한 시스템이라면 상기 제1 내지 제4 배출압력은 동일하게 설정되며, 상기 제1 내지 제4 공정압력과의 개별적인 차이에 의한 기판에 대한 충격은 상기 버퍼압력의 조절을 통하여 감소시킬 수 있다.
본 실시예는 서로 다른 4개의 공정을 동시에 수행할 수 있도록 제1 처리유닛 내지 제4 처리유닛을 구비하는 단일한 공정챔버를 예시적으로 개시하고 있지만, 수행될 서로 다른 공정의 수 및 이를 수행하기 위한 처리유닛의 개수는 공정조건 및 상기 버퍼 유닛의 필요에 따라 상이할 수 있음은 자명하다.
따라서, 동일한 공정챔버에서 장벽층 및 금속 플러그를 형성함으로써 진공손상과 같은 공정불량 요인을 미리 제거할 수 있을 뿐 아니라, 동일 공정챔버 내부의 각 처리유닛에 대한 공정이 수행되기 전에 정화공정을 수행함으로써 내부의 잔류물질을 제거할 수 있다. 이에 따라, 멀티 히터를 구비하는 증착장비의 가동 주기를 증가할 수 있는 장점이 있다.
본 발명의 일실시예에 의한 반도체 소자의 제조방법에 의하면, 동일한 공정챔버에서 서로 독립적이며 순차적으로 수행되는 다수의 공정을 수행하는 경우에 상기 공정을 수행하기 위한 각 처리유닛 사이를 기판이 이동하는 동안 각 처리유닛의 내부에 개별적인 정화공정을 수행함으로써 각 처리유닛에서 수행되는 공정의 불량을 감소할 수 있다. 이에 따라, 반도체 소자 제조설비의 가동주기를 증가할 수 있는 장점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명했지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 소자의 제조방법을 나타내는 공정 흐름도이다.
도 2는 도 1에 도시된 정화공정을 나타내는 공정 흐름도이다.
도 3a는 단일한 챔버에서 다수의 상이한 공정을 수행할 수 있는 반도체 소자 제조설비의 개략적인 구성을 나타내는 단면도이다.
도 3b는 도 3a에 도시된 반도체 소자 제조설비의 하부를 나타내는 평면도이다.
도 3c는 도 3a에 도시된 반도체 소자 제조설비의 상부를 나타내는 평면도이다.
도 4는 본 발명의 일실시예에 따라 도 3a 내지 도 3c에 도시된 설비를 이용하여 도 1에 도시된 기판에 대하여 다수의 단위공정을 수행하는 단계를 나타내는 공정 흐름도이다.
도 5는 본 발명의 일실시예에 따라 도 3a 내지 도 3c에 도시된 설비를 이용하여 도 1에 나타난 정화공정을 수행하는 단계를 나타내는 공정 흐름도이다.

Claims (11)

  1. 다수의 처리유닛을 구비하는 단일한 공정 챔버로 반도체 기판을 공급(loading)하는 단계;
    상기 처리유닛을 따라 순차적으로 상기 기판을 이송하면서 상기 각 처리유닛에서 플라즈마 쉬스(plasma sheath)가 상기 기판과 접촉하도록 플라즈마 공간을 축소시키고 서로 독립적으로 다수의 단위공정을 수행하는 단계; 및
    상기 기판이 상기 처리유닛 사이에서 이송되는 동안 상기 각 처리유닛의 내부에 대하여 정화공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 각 처리유닛에서 수행되는 각 공정은 각 공정압력에서 수행되며, 상기 정화공정을 수행하는 단계는
    상기 각 처리유닛의 내부압력을 상기 각 공정압력보다 낮은 배출압력으로 감압하는 단계; 및
    상기 각 처리유닛으로부터 상기 각 단위공정의 부산물 및 잔류물질을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서, 상기 공정압력은 0.1Torr 내지 350Torr의 범위를 갖고 상기 배출압력은 0.01mTorr 내지 3mTorr의 범위를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제2항에 있어서, 상기 배출압력으로 감압하는 단계는
    상기 공정압력으로부터 상기 배출압력보다 높은 버퍼압력으로 저하시키는 제1 감압단계; 및
    상기 버퍼압력으로부터 상기 배출압력으로 저하시키는 제2 감압단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제4항에 있어서, 상기 처리유닛 내부의 공정압력, 버퍼압력 및 배출압력은 상기 각 처리유닛과 연결된 펌프 시스템에 의해 부가되는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제5항에 있어서, 상기 버퍼압력은 0.5mTorr 내지 200Torr의 범위를 갖는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제1항에 있어서, 상기 반도체 기판은 다수의 도전성 구조물, 상기 도전성 구조물을 덮는 층간절연막 및 상기 층간절연막을 관통하여 상기 도전성 구조물을 부분적으로 노출하는 콘택 홀을 포함하며,
    상기 다수의 단위공정을 수행하는 단계는
    상기 공정챔버의 제1 처리유닛에서 제1 공정압력으로 제1 공정을 수행하여 상기 콘택 홀의 내측면 및 상기 층간 절연막의 표면을 따라 제1 금속막을 형성하는 단계;
    상기 공정챔버의 제2 처리유닛에서 제2 공정압력으로 제2 공정을 수행하여 상기 제1 금속막을 가공하는 단계;
    상기 공정챔버의 제3 처리유닛에서 제3 공정압력으로 제3 공정을 수행하여 상기 개질된 제1 금속막의 상면에 금속 질화막을 형성하는 단계; 및
    상기 공정챔버의 제4 처리유닛에서 제4 공정압력으로 제4 공정을 수행하여 상기 금속 질화막의 상면에 상기 콘택 홀을 매립하는 제2 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제7항에 있어서, 상기 제2 공정은 상기 제1 금속막에 대한 부분질화 공정 및 상기 제1 금속막에 대한 부분식각 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제7항에 있어서, 상기 정화공정을 수행하는 단계는
    상기 제1 공정이 완료된 기판이 상기 제2 처리유닛으로 이송하는 동안 상기 제1 처리유닛의 내부압력을 상기 제1 공정압력으로부터 제1 배출압력까지 감압하는 단계;
    상기 제2 공정이 완료된 기판이 상기 제3 처리유닛으로 이송하는 동안 상기 제2 처리유닛의 내부압력을 상기 제2 공정압력으로부터 제2 배출압력까지 감압하는 단계;
    상기 제3 공정이 완료된 기판이 상기 제4 처리유닛으로 이송하는 동안 상기 제3 처리유닛의 내부압력을 상기 제3 공정압력으로부터 제3 배출압력까지 감압하는 단계; 및
    상기 제4 공정이 완료된 기판이 상기 공정 챔버로부터 제거(unloading)되는 동안 상기 제4 처리유닛의 내부압력을 상기 제4 공정압력으로부터 제4 배출압력까지 감압하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  10. 제9항에 있어서, 상기 제1 내지 제4 배출압력은 서로 동일하며, 상기 제1 내지 제4 처리유닛의 내부압력 감소는 동시에 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제1항에 있어서, 상기 각 처리유닛은 상기 기판이 위치하는 하부전극과 상기 하부전극에 대응하는 상부전극을 구비하고, 상기 플라즈마 공간의 축소는 상기 각 처리유닛의 내부에서 상기 하부전극을 상기 상부전극으로 이동함으로써 수행되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020090003558A 2009-01-16 2009-01-16 반도체 소자의 제조 방법 KR101559425B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090003558A KR101559425B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조 방법
US12/687,987 US8696921B2 (en) 2009-01-16 2010-01-15 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090003558A KR101559425B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100084207A KR20100084207A (ko) 2010-07-26
KR101559425B1 true KR101559425B1 (ko) 2015-10-13

Family

ID=42337310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090003558A KR101559425B1 (ko) 2009-01-16 2009-01-16 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US8696921B2 (ko)
KR (1) KR101559425B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130116099A (ko) * 2012-04-13 2013-10-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11043386B2 (en) 2012-10-26 2021-06-22 Applied Materials, Inc. Enhanced spatial ALD of metals through controlled precursor mixing
US9230815B2 (en) 2012-10-26 2016-01-05 Appled Materials, Inc. Methods for depositing fluorine/carbon-free conformal tungsten
KR101996433B1 (ko) * 2012-11-13 2019-07-05 삼성디스플레이 주식회사 박막 형성 장치 및 그것을 이용한 박막 형성 방법
US9595470B2 (en) 2014-05-09 2017-03-14 Lam Research Corporation Methods of preparing tungsten and tungsten nitride thin films using tungsten chloride precursor
US9520295B2 (en) 2015-02-03 2016-12-13 Lam Research Corporation Metal doping of amorphous carbon and silicon films used as hardmasks in substrate processing systems
US9928994B2 (en) 2015-02-03 2018-03-27 Lam Research Corporation Methods for decreasing carbon-hydrogen content of amorphous carbon hardmask films
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9875890B2 (en) 2015-03-24 2018-01-23 Lam Research Corporation Deposition of metal dielectric film for hardmasks
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US10121671B2 (en) * 2015-08-28 2018-11-06 Applied Materials, Inc. Methods of depositing metal films using metal oxyhalide precursors

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184706A (ja) * 2000-12-19 2002-06-28 Ulvac Japan Ltd 真空処理装置
KR100782529B1 (ko) 2001-11-08 2007-12-06 에이에스엠지니텍코리아 주식회사 증착 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3309416B2 (ja) * 1992-02-13 2002-07-29 松下電器産業株式会社 連結式クリーン空間装置
US5747113A (en) 1996-07-29 1998-05-05 Tsai; Charles Su-Chang Method of chemical vapor deposition for producing layer variation by planetary susceptor rotation
US6274058B1 (en) * 1997-07-11 2001-08-14 Applied Materials, Inc. Remote plasma cleaning method for processing chambers
KR19990076407A (ko) * 1998-03-31 1999-10-15 윤종용 반도체장치의 제조공정에 있어서의 박막 형성방법
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
KR100422396B1 (ko) 2001-06-29 2004-03-12 주식회사 하이닉스반도체 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법
US6869641B2 (en) * 2002-07-03 2005-03-22 Unaxis Balzers Ltd. Method and apparatus for ALD on a rotary susceptor
KR100447284B1 (ko) * 2002-07-19 2004-09-07 삼성전자주식회사 화학기상증착 챔버의 세정 방법
DE10319540A1 (de) * 2003-04-30 2004-11-25 Infineon Technologies Ag Verfahren zur ALD-Beschichtung von Substraten sowie eine zur Durchführung des Verfahrens geeignete Vorrichtung
JP4781049B2 (ja) * 2005-08-30 2011-09-28 キヤノン株式会社 露光装置およびデバイス製造方法
US7897008B2 (en) * 2006-10-27 2011-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for regional plasma control
KR20090013286A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 반도체 소자 제조설비

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184706A (ja) * 2000-12-19 2002-06-28 Ulvac Japan Ltd 真空処理装置
KR100782529B1 (ko) 2001-11-08 2007-12-06 에이에스엠지니텍코리아 주식회사 증착 장치

Also Published As

Publication number Publication date
US20100184294A1 (en) 2010-07-22
US8696921B2 (en) 2014-04-15
KR20100084207A (ko) 2010-07-26

Similar Documents

Publication Publication Date Title
KR101559425B1 (ko) 반도체 소자의 제조 방법
US11901227B2 (en) Feature fill with nucleation inhibition
KR102584552B1 (ko) 금속 산화물 환원을 특징으로 하는 방법 및 장치
US10916434B2 (en) Feature fill with multi-stage nucleation inhibition
JP2009038380A (ja) 単一チャンバーで半導体素子を製造する装置及び方法
TWI618811B (zh) 三元鎢硼氮化物膜及其形成方法
US10381266B2 (en) Tungsten feature fill with nucleation inhibition
US8329576B2 (en) Method for improving uniformity and adhesion of low resistivity tungsten film
US8853080B2 (en) Method for depositing tungsten film with low roughness and low resistivity
US11437269B2 (en) Tungsten feature fill with nucleation inhibition
CN101346802B (zh) 成膜方法和基板处理装置
US20170309490A1 (en) Method of manufacturing semiconductor device
JP6785130B2 (ja) ルテニウム配線およびその製造方法
US10490443B2 (en) Selective film forming method and method of manufacturing semiconductor device
JP2016151025A (ja) ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法
US7524766B2 (en) Method for manufacturing semiconductor device and substrate processing apparatus
US20180012844A1 (en) Ruthenium wiring and manufacturing method thereof
US9275884B2 (en) Systems and methods for inhibiting oxide growth in substrate handler vacuum chambers
WO2011055671A1 (ja) 成膜方法およびキャパシタの形成方法
WO2013086087A1 (en) Chemical vapor deposition (cvd) of ruthenium films and applications for same
JP4911583B2 (ja) Ｃｖｄ装置
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
KR20210148279A (ko) 성막 방법, 반도체 장치의 제조 방법, 성막 장치 및 반도체 장치를 제조하는 시스템
TW202309974A (zh) 高深寬比3d nand架構中的鎢字元線填充
CN116926495A (zh) 一种半导体设备及其基片处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 4