JP4180266B2 - エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法 - Google Patents

エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法 Download PDF

Info

Publication number
JP4180266B2
JP4180266B2 JP2001336639A JP2001336639A JP4180266B2 JP 4180266 B2 JP4180266 B2 JP 4180266B2 JP 2001336639 A JP2001336639 A JP 2001336639A JP 2001336639 A JP2001336639 A JP 2001336639A JP 4180266 B2 JP4180266 B2 JP 4180266B2
Authority
JP
Japan
Prior art keywords
copper
etching
thin film
substrate
agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001336639A
Other languages
English (en)
Other versions
JP2002241968A (ja
Inventor
スン チェ ジー
チュル ジョー ギョー
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2002241968A publication Critical patent/JP2002241968A/ja
Application granted granted Critical
Publication of JP4180266B2 publication Critical patent/JP4180266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Liquid Crystal (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子機器に関し、特に、電子機器用素子材料の銅又は銅/チタン(Cu/Ti)などの銅蒸着膜(Cu deposition film)を時間の経過や処理量に無関係に一定にエッチングされるようにするエッチング剤(etchant)及びこのエッチング剤を用いた電子機器用基板の製造方法に関する。
【0002】
【従来の技術】
一般に、電子機器用基板は、例えば、薄膜トランジスタ型液晶表示装置、太陽電池、エレクトロルミネッセンス表示装置、タッチパネルなど、多様な電子機器に適用可能である。
その電子機器用基板は、素子を駆動させるために、多様なパターンの配線及び電極などを含んでおり、配線及び電極の材料として優れた低抵抗特性を有している銅又は銅/チタン(Cu/Ti)などの銅蒸着膜を主に用いている。
銅又は銅/チタンなどの配線用物質を用いて所望のパターンの配線及び電極に形成するには、フォトリソグラフィ工程とエッチング工程とを行う必要がある。
【0003】
以下、添付図面を参照して従来技術によるエッチング剤及びこのエッチング剤を用いた電子機器の製造方法を説明する。
図1は一般的な薄膜トランジスタ基板の平面図であり、そして、図2は従来技術によるエッチング率の変化を示すグラフである。
薄膜トランジスタ基板は、電子機器用基板の一例であり、例えば、薄膜トランジスタ液晶表示素子(TFT−LCD:Thin Film Transistor Liquid Crystal Display)の構成要素である。
ここで、薄膜トランジスタ基板は、図1に示されているように、マトリックスの形態に配列されている単位画素を区切るゲート配線1及びデータ配線2と、これらの配線の交差部位に形成されている薄膜トランジスタと、この薄膜トランジスタと電気的に接続されている画素電極9とからなっている。
【0004】
この場合、薄膜トランジスタは、ゲート電極4、半導体層5、ソース/ドレイン電極6,7の蒸着膜からなっており、走査されるゲート電圧によってデータ信号を選択的にオン/オフするスイッチング素子としての役割を果たしている。
各パターンを形成するためには、フォトリソグラフィ工程及びエッチング工程を行う必要がある。
このうち、フォトリソグラフィ工程は、ある特定のフォトレジストが光を受けると化学反応を起こして性質が変化する原理を用いたもので、獲得しようとするパターンが焼き付けられているマスクを用いて光を選択的に照射することにより、マスクのパターンと同一なパターンを形成する工程である。
【0005】
エッチング工程は、フォトリソグラフィ工程が完了した後、物理的及び化学的な方法を用いてフォトレジストに形成されているパターンのまま薄膜を選択的に取り除き、実際の薄膜パターンを具現化する工程である。
【0006】
エッチング工程は、大きく、ガスが用いられるドライエッチングと酸溶液などのエッチング剤が用いられるウェット(湿式)エッチングとに分けられ、銅又は銅/チタンなどの銅蒸着膜をエッチングする時には、ウェットエッチングが採用される。
従って、ゲート配線、ゲート電極、データ配線及びソース/ドレイン電極を銅又は銅/チタンなどの銅蒸着膜で形成する時には、エッチング剤を用いたウェットエッチングが採用され、それらのエッチング剤としては、KHSOを含んでいる銅エッチング剤、HF、KF及びKHSOを含んでいる銅/チタンエッチング剤、又は銅/タンタルエッチング剤などがある。
【0007】
銅のエッチング反応は、KHSOの加水分解、即ち、KHSO+HO==>KHSO+Hに基づいており、下記式1及び式2の通りである。
Cu+KHSO==>CuO+KHSO (1)
Cu+KHSO==>CuSO+2KSO+2HO+O (2)
しかしながら、銅単一層に対するウェットエッチングの場合、図2のように、銅単一層を含んでいる基板の処理枚数により、銅のエッチング率(Etch Rate)は、一定ではなく、増加の後減少するような経時変化を示している。
ここで、エッチング率が増加する理由は、銅の膜をエッチングすることにより、前記式2のように、反応生成物のCuSOの濃度が、増加することになり、生成されたCuSOが、銅のエッチング率を増加させる役割を果たしているからである。
【0008】
下記の表1は、HF、KF、オキソン(oxone)が0.1%、0.2%、2%の割合で混合されているエッチング剤を用いて銅/チタン銅蒸着膜をエッチングするとき、その銅蒸着膜を含む基板のエッチング処理枚数による銅/チタン(1500Å/300Å)蒸着膜のCD―損失(critical dimension loss)及びΔLを示している。
ここで、上記オキソンは、2KHSO、KHSO及びKSOの混合物であり、上記CD−損失は、所望のパターンの長さと、実際にその所望のパターンより更にエッチングされたパターンの長さとの差を示したものであり、上記ΔLは、対応する基板処理枚数のCD−損失から初期CD−損失を引いた数値である。
【0009】
【表1】
Figure 0004180266
【0010】
上記の表1も、図2と同様に、基板処理枚数が増加することによってエッチング率が変化することを示している。
このようなエッチング率の経時変化は、銅プロファイル(profile)を均一に管理するのを難しくし、これにより、歩留りが、低下する。
【0011】
もし、従来のエッチング剤を用いて均一な銅パターンのプロファイルを得ようとすると、450枚の基板処理の後、エッチング剤を交換しなければならず、このため、工程が煩わしくなり、エッチング剤の消費が増大することにより、製造コストが増加することになる。
【0012】
【発明が解決しようとする課題】
以下のように、従来のエッチング剤及びそのエッチング剤を用いた電子機器用基板の製造方法には、次のような問題があった。
第一に、銅又は銅/チタンの蒸着膜を従来のエッチング剤でエッチングした場合、エッチング率の経時変化によってパターンプロファイルを均一に管理するのが難しくなるので、高精細性が求められる素子に不良が生じるおそれがある。
第二に、エッチング剤の交換周期が短くなるため、製造コストが増える。
本発明は、上記の従来技術の問題点を解決するためのもので、銅又は銅/チタンなどの銅蒸着膜のエッチング剤に経時変化防止用添加剤を添加してエッチング率の不安定性を解決したエッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法を提供することを目的としている。
【0013】
【課題を解決するための手段】
上記目的を達成するための本発明のエッチング剤は、銅のエッチング率の経時変化を抑制するための経時変化防止用添加剤が添加されていることを特徴としている。
【0014】
また、本発明のエッチング剤を用いた電子機器用基板の製造方法は、基板上に銅を含む金属薄膜を形成する工程と、前記金属薄膜を選択的に露光する工程と、露光された部位又は露光されない部位を経時変化防止用添加剤が添加されたエッチング剤でエッチングして所望のパターンを形成する工程とを具備していることを特徴としている。
【0015】
本発明に関係する電子機器用基板の配線層は、銅単一膜又は胴/チタン及び銅/タンタル二重膜であることを特徴としている。
【0016】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
下記の電子機器用基板は、薄膜トランジスタ基板に関するものである。しかしながら、本発明に係る電子機器用基板は、薄膜トランジスタ基板に限定されるものではない。
【0017】
図3A〜図3Fは、薄膜トランジスタ基板の製造方法を説明するための工程図であり、図4は本発明の第1実施形態によるエッチング率の変化を示しているグラフであり、図5は本発明の第2実施形態によるエッチング率の変化を示しているグラフであり、図6は本発明の第3実施形態によるエッチング率の変化を示しているグラフである。
【0018】
通常、薄膜トランジスタ基板は、垂直に交差してマトリックス構造の画素領域を画成しているゲート配線及びデータ配線と、これらの配線の交差部位に配置されている薄膜トランジスタと、この記薄膜トランジスタに電気的に接続されている画素電極とを具備している。
この時、薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層、ソース/ドレイン電極蒸着膜からなっており、ゲート電圧によってデータ信号を選択的にオン/オフするスイッチング素子としての役割を果たす。
【0019】
第1実施形態
薄膜トランジスタ基板を製造するためには、まず図3Aのように、基板11を用意し、この基板11上に銅、銅/チタン、銅/タンタル、銅/モリブデン及び銅/クロムのうちのいずれか一つを材料として、金属薄膜13を形成する。
【0020】
次に、図3B及び図3Cのように、金属薄膜13上にフォトレジスト15を形成し、その後、フォトレジスト15上部をマスク17で覆い、光を照射してマスク17に焼き付けたパターンと同様のパターンを前記フォトレジスト15上に形成させる。その後、現像液及びエッチング剤を用いて光に晒された部分のフォトレジストを現像して取り除く。
フォトレジストの特性によっては、光に晒されていない部分が取り除かれてパターニングされることもある。
【0021】
フォトレジスト15をパターニングした後、フォトレジストの無い部分の銅又は銅/チタンなどの銅蒸着膜をウェットエッチングし、図3Dに示されているような形態のゲート電極13a及びゲート配線13bを形成する。
本発明によるエッチング剤は、銅エッチング率の経時変化を抑制するための添加剤を添加されている。エッチングによって生成された銅イオンがエッチング反応に干渉できないようにするキレート剤である添加剤には、(COOH)(シュウ酸)、エチレンジアミン四酢酸(EDTA:Ethylene Diamine Tetra Acetic Acid)又はクエン酸(C)など含まれ、これらの添加剤により、0.01〜10%の少量の添加だけでも、安定されたエッチング率が得られる。
【0022】
キレート剤は、カルボキシル基(−COOH)を含んでいる有機酸であり、次のようにして銅イオンを囲むことによって銅イオンの活性を防止する特徴を有している。
【0023】
【化1】
Figure 0004180266
【0024】
また、図4は、オキソン1.5%に経時変化防止用添加剤の(COOH)を0.1%添加したエッチング剤を用いたときの、銅の単一膜を含んでいる基板の処理枚数に対する銅のエッチング率の変化を示しており、この図4のグラフから、経時変化が殆ど起こらなかったことが分かる。
【0025】
図3Eに示されているように、ゲート電極13a及びゲート配線13bを含んでいる全面にゲート絶縁膜21を形成し、ゲート電極13aの上部に半導体層22を形成し、半導体層22上にソース電極23及びドレイン電極24を形成する。また、ソース/ドレイン電極23、24の形成と同時に、ゲート配線と交差するようにデータ配線(図示せず)を形成する。
この時、ゲート電極13a、半導体層22及びソース/ドレイン電極23、24の蒸着膜が、薄膜トランジスタを形成している。
【0026】
なお、ソース電極23、ドレイン電極24及びデータ配線をも銅又は銅/チタン又は銅/タンタルで形成する場合にも、(COOH)(シュウ酸)、エチレンジアミン四酢酸(EDTA)又はクエン酸(C)などのようなキレート剤が添加されたエッチング剤を用いて、銅膜のエッチング率の経時変化を抑制できるようにする。
なお、図3Fに示されているように、薄膜トランジスタを含んでいる全面に保護膜25を形成し、この保護膜25の一部を除去してドレイン電極24に接続される画素電極26を形成することにより、所定の薄膜トランジスタ基板が完成する。
【0027】
第2実施形態
本発明の第2実施形態による薄膜トランジスタ基板は、基板上にマトリックス構造の画素領域が画成されるようにゲート配線及びデータ配線を形成し、ゲート配線及びデータ配線の交差部位に薄膜トランジスタを形成し、薄膜トランジスタに電気的に接続されるように画素電極を形成することにより、形成されるが、その薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層及びソース/ドレイン電極の順に蒸着して形成される。
【0028】
この時、ゲート電極はゲート配線と同時に形成され、そして、ソース/ドレイン電極は前記データ配線と同時に形成される。
ここで、ゲート配線、ゲート電極、ソース電極、ドレイン電極及びデータ配線の材料に銅又は銅/チタンの蒸着膜を用いた場合、エッチングによって生成されたCuSOの銅イオン(Cu2+)は、不安定化し、下記式3のように電子を得て(Cu1+)となる。即ち、Cu2+が、酸化剤として作用し、これは、時間が経過することにより、即ち、基板処理枚数が増加することにより、銅のエッチング率を増加させる。
【0029】
Cu2++e==>Cu1+ (3)
本発明では、銅膜のエッチング率が増加するのを抑制するために、最初からエッチング剤内にCuSO又はCuFなどのような銅イオン含有物を添加して銅膜をエッチングする。
【0030】
図5は、オキソン2%にCuSO0.1%を添加したエッチング剤を用いたときの、銅膜を含む基板処理枚数に対する銅膜のエッチング率の変化を示したものであり、この図5のグラフから、エッチング率の変化が殆ど起こらなかったことが分かる。
【0031】
第3実施形態
本発明の第3実施形態による薄膜トランジスタ基板は、絶縁特性を有している基板上に複数の画素領域を画成するようにゲート配線及びデータ配線を交差して形成し、これらの配線の交差部位に薄膜トランジスタを形成し、この薄膜トランジスタに電気的に接続されるように画素電極を形成することにより、完成するが、その薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層及びソース/ドレイン電極を蒸着して形成される。
この時、ゲート電極はゲート配線と同時に形成され、そして、ソース/ドレイン電極はデータ配線と同時に形成される。
ここで、ゲート配線、ゲート電極、ソース電極、ドレイン電極及びデータ配線の材料に銅又は銅/チタン又は銅/タンタルの蒸着膜を使用すると、エッチング工程時に、銅膜とエッチング剤との化学反応によって生成されたCuSOの銅イオン(Cu2+)は、不安定になって前記式3のようにCu1+に還元される。即ち、Cu2+は、酸化剤として作用してエッチング率を増加させる。
【0032】
また、本発明では、銅膜のエッチング率が増加することを抑制するために、銅又は銅/チタンをエッチングするための従来のエッチング剤に二硫酸塩、チオ硫酸塩、二チオン酸塩などのような硫黄(S)を含有した還元剤を添加する。即ち、これは、酸化剤として作用するCu2+に還元剤を添加してその酸化剤としての役割を相殺させるものである。
【0033】
還元剤には、MSO又はMHSOの化学式で表される亜硫酸塩と、M’の化学式で表されるチオ硫酸塩と、M”の化学式で表される亜ジチオン酸塩がある。
【0034】
ここに、上記のxは1〜4の整数であり、Mはカリウム(K)、アンモニウム(NH)、ナトリウム(Na)、カルシウム(Ca)、バリウム(Ba)、カドミウム(Cd)、鉄(Fe)、鉛(Pb)、銀(Ag)、ストロンチウム(Sr)及びチタン(Ti)のうちのいずれか一つであり、M’はカリウム、アンモニウム、ナトリウム、カルシウム、リチウム、マンガン、ストロンチウム、鉄、マグネシウム、コバルト及びニッケルのうちのいずれか一つであり、M”はカリウム、アンモニウム、ナトリウム、カルシウム及び亜鉛のうちのいずれか一つである。
【0035】
図6は、オキソン2%にKS00.2%を添加したエッチング剤を使用した時の、銅膜を含む基板処理枚数に対する銅膜エッチング率変化を示したものであり、この図6のグラフから、エッチング率の変化がないことが分かる。
【0036】
【発明の効果】
以上説明したように、本発明のエッチング剤及びこれを用いた電子機器用基板によると、次のような効果がある。
【0037】
第一に、従来の銅の単一膜のエッチング剤と銅/チタン、銅/タンタルなどの銅の蒸着膜のエッチング剤に所定の経時変化防止用添加剤を添加することにより、基板処理枚数の増加による銅のエッチング率の不安定性が解決できる。
従って、エッチングされた銅のプロファイルが改善されて電子機器の性能及び歩留まりが向上する。
第二に、エッチング剤の経時変化が抑制されるので、エッチング剤の交換時期が延長され、これによりエッチング剤の交換頻度が下がり、もって、工程単価を安価にすることができる。
【図面の簡単な説明】
【図1】一般的な薄膜トランジスタ基板の平面図である。
【図2】従来技術によるエッチング率の変化を示したグラフである。
【図3A】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図3B】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図3C】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図3D】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図3E】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図3F】薄膜トランジスタ基板の製造方法を説明するための工程図である。
【図4】本発明の第1実施形態によるエッチング率の変化を示したグラフ図である。
【図5】本発明の第2実施形態によるエッチング率の変化を示したグラフ図である。
【図6】本発明の第3実施形態によるエッチング率の変化を示したグラフ図である。
【符号の説明】
11 基板
13a ゲート電極
13b ゲート配線
15 フォトレジスト
17 マスク
21 ゲート絶縁膜
22 半導体層
23 ソース電極
24 ドレイン電極
25 保護膜
26 画素電極

Claims (9)

  1. 銅を含む複数の金属薄膜を順次形成する際に、前記銅のエッチング率の経時変化を抑制するために、−COOH基を含んでいるキレート(chelate)剤、CuF、及び亜硫酸塩又は亜ジチオン酸塩を含んだ還元剤のうちのいずれか一つである経時変化防止用添加剤が添加されているエッチング剤。
  2. 前記キレート剤が、(COOH)(シュウ酸)、エチレンジアミン四酢酸(EDTA:Ethylene Diamine Tetra Acetic Acid)、及びクエン酸(C)のうちの少なくともいずれか一つを含んでいる請求項1に記載のエッチング剤。
  3. 前記キレート剤が、0.01〜10%添加されている請求項1に記載のエッチング剤。
  4. 前記亜硫酸塩が、MSO又はMHSOの化学式で表される化合物であって、式中、前記xは1〜4の整数であり、前記Mはカリウム(K)、アンモニウム(NH)、ナトリウム、カルシウム、バリウム、カドミウム、鉄、鉛、銀、ストロンチウム(Sr)、及びチタン(Ti)のうちの少なくともいずれか一つを含む化合物である請求項1に記載のエッチング剤。
  5. 前記亜ジチオン酸塩が、M” で表される化合物であって、式中、前記xは1〜4の整数であり、前記M”はカリウム(K)、アンモニウム(NH)、ナトリウム、カルシウム、及び亜鉛のうちの少なくともいずれか一つを含む化合物である請求項1に記載のエッチング剤。
  6. 基板上に銅を含む金属薄膜を形成する工程と、
    前記金属薄膜を選択的に露光する工程と、
    露光された部位又は露光されない部位を、順次形成される複数の前記金属薄膜に対して、前記銅のエッチング率の経時変化を抑制するために、経時変化防止用添加剤が添加されたエッチング剤でエッチングして所望のパターンを形成する工程とを含み、
    前記添加剤が−COOH基を含んでいるキレート(chelate)剤、CuF、及び亜硫酸塩又は亜ジチオン酸塩を含んだ還元剤のうちのいずれか一つであることを特徴とする電子機器用基板の製造方法。
  7. 前記金属薄膜が、銅単一膜である請求項6に記載の電子機器用基板の製造方法。
  8. 前記金属薄膜が、銅合金である請求項6に記載の電子機器用基板の製造方法。
  9. 前記銅合金が、銅/チタン、銅/タンタル、銅/モリブデン、及び銅/クロムのうちのいずれか一つである請求項8に記載の電子機器用基板の製造方法。
JP2001336639A 2000-11-01 2001-11-01 エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法 Expired - Fee Related JP4180266B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2000-64526 2000-11-01
KR10-2000-0064526A KR100396695B1 (ko) 2000-11-01 2000-11-01 에천트 및 이를 이용한 전자기기용 기판의 제조방법

Publications (2)

Publication Number Publication Date
JP2002241968A JP2002241968A (ja) 2002-08-28
JP4180266B2 true JP4180266B2 (ja) 2008-11-12

Family

ID=19696585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001336639A Expired - Fee Related JP4180266B2 (ja) 2000-11-01 2001-11-01 エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法

Country Status (3)

Country Link
US (1) US6727188B2 (ja)
JP (1) JP4180266B2 (ja)
KR (1) KR100396695B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100456373B1 (ko) * 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
US7129182B2 (en) * 2003-11-06 2006-10-31 Intel Corporation Method for etching a thin metal layer
CN101019028B (zh) * 2004-09-10 2013-05-01 皇家飞利浦电子股份有限公司 用于组合的光学-超声成像的化合物和方法
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
CN101199043B (zh) * 2005-06-24 2010-05-19 三菱瓦斯化学株式会社 腐蚀剂组合物及使用该组合物的半导体装置的制备方法
TWI378989B (en) * 2006-09-01 2012-12-11 Taiwan Tft Lcd Ass Etchant for patterning composite layer and method of fabricating thin film transistor using the same
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
US20090075034A1 (en) * 2007-09-19 2009-03-19 Nobuhiro Nishita Patterning method and display device
TWI348766B (en) * 2007-10-04 2011-09-11 Taiwan Tft Lcd Ass Method of fabricating thin film transistor
FR2929609B1 (fr) * 2008-04-07 2010-05-28 Seppic Sa Composition de depolissage de verre exempte d'ions ammonium et d'ions bifluorure
TWI480360B (zh) * 2009-04-03 2015-04-11 Du Pont 蝕刻劑組成物及方法
US20100252530A1 (en) * 2009-04-03 2010-10-07 E. I. Du Pont De Nemours And Company Etchant composition and method
CN106340542A (zh) 2010-02-26 2017-01-18 株式会社半导体能源研究所 制造半导体装置的方法
KR101825493B1 (ko) * 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
CN102985596B (zh) * 2010-06-18 2016-08-10 三菱瓦斯化学株式会社 用于包含铜层和钼层的多层结构膜的蚀刻液
JP6101421B2 (ja) 2010-08-16 2017-03-22 インテグリス・インコーポレーテッド 銅または銅合金用エッチング液
KR101778296B1 (ko) 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법
JP5933950B2 (ja) * 2011-09-30 2016-06-15 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド 銅または銅合金用エッチング液
JP5799791B2 (ja) * 2011-12-16 2015-10-28 三菱瓦斯化学株式会社 銅及びモリブデンを含む多層膜用エッチング液
WO2013136624A1 (ja) * 2012-03-13 2013-09-19 株式会社Adeka エッチング液組成物及びエッチング方法
KR20150124540A (ko) * 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
WO2016042667A1 (ja) 2014-09-19 2016-03-24 三菱電機株式会社 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734259A (en) * 1985-11-22 1988-03-29 Dowell Schlumberger Incorporated Mixtures of α,β-unsaturated aldehides and surface active agents used as corrosion inhibitors in aqueous fluids
JPS63143348A (ja) 1986-12-08 1988-06-15 Toyota Motor Corp 燃料噴射制御装置
US5431776A (en) * 1993-09-08 1995-07-11 Phibro-Tech, Inc. Copper etchant solution additives
US5567224A (en) * 1995-06-06 1996-10-22 Armco Inc. Method of reducing metal oxide in a rotary hearth furnace heated by an oxidizing flame
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate

Also Published As

Publication number Publication date
US6727188B2 (en) 2004-04-27
KR20020034339A (ko) 2002-05-09
US20020076930A1 (en) 2002-06-20
JP2002241968A (ja) 2002-08-28
KR100396695B1 (ko) 2003-09-02

Similar Documents

Publication Publication Date Title
JP4180266B2 (ja) エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法
JP4282927B2 (ja) エッチング溶液及びエッチング溶液でパターン形成された銅配線を有する電子機器用アレー基板
KR101348751B1 (ko) 인듐 산화막의 식각액 조성물
JP5687685B2 (ja) エッチャント組成物および方法
KR101897273B1 (ko) 식각액 조성물 및 방법
JP2005023340A (ja) プリント配線板のエッチング方法及びエッチング液
CN101307444A (zh) 蚀刻剂和利用其制造包括薄膜晶体管的电子装置的方法
KR101453088B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
JP2005163070A (ja) エッチング液およびエッチング方法
KR102293559B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR100708970B1 (ko) 구리 몰리브덴 배선용 식각 용액 조성물
KR20160107761A (ko) 인듐 산화막의 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
US7358195B2 (en) Method for fabricating liquid crystal display device
JP2004172427A (ja) エッチング液およびエッチング方法
KR101151952B1 (ko) 인듐산화막의 식각용액 및 그 식각방법
KR100766317B1 (ko) 액정표시장치용 에천트 조성물 및 저저항 배선 제조방법
JPH05299810A (ja) 配線パターン形成用エッチング溶液
KR20110114216A (ko) 금속배선막 식각 조성물 및 이를 이용한 금속배선막의 패터닝 방법
JPH10107015A (ja) パターン形成方法
KR20090082626A (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
TWI665289B (zh) 用於銦氧化物層的蝕刻劑組合物、製作用於液晶顯示裝置的陣列基板的方法、用於液晶顯示裝置的陣列基板和導線
KR100325665B1 (ko) 게이트 또는 소스/드레인 전극 패턴시 사용되는 6에이족 금속식각액
CN114944361A (zh) 阵列基板制备方法、阵列基板和显示面板
JPH02130551A (ja) 薄膜パターンとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
KR20010003400A (ko) 게이트 또는 소스/드레인의 전극 패턴 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040604

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070306

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070531

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080827

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4180266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110905

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130905

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees