KR20020034339A - 에천트 및 이를 이용한 전자기기용 기판의 제조방법 - Google Patents

에천트 및 이를 이용한 전자기기용 기판의 제조방법 Download PDF

Info

Publication number
KR20020034339A
KR20020034339A KR1020000064526A KR20000064526A KR20020034339A KR 20020034339 A KR20020034339 A KR 20020034339A KR 1020000064526 A KR1020000064526 A KR 1020000064526A KR 20000064526 A KR20000064526 A KR 20000064526A KR 20020034339 A KR20020034339 A KR 20020034339A
Authority
KR
South Korea
Prior art keywords
copper
etchant
thin film
substrate
etching
Prior art date
Application number
KR1020000064526A
Other languages
English (en)
Other versions
KR100396695B1 (ko
Inventor
조규철
채기성
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR10-2000-0064526A priority Critical patent/KR100396695B1/ko
Priority to US09/983,733 priority patent/US6727188B2/en
Priority to JP2001336639A priority patent/JP4180266B2/ja
Publication of KR20020034339A publication Critical patent/KR20020034339A/ko
Application granted granted Critical
Publication of KR100396695B1 publication Critical patent/KR100396695B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/10Etching compositions
    • C23F1/14Aqueous compositions
    • C23F1/16Acidic compositions
    • C23F1/18Acidic compositions for etching copper or alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Weting (AREA)
  • Liquid Crystal (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 전자기기용 소자재료인 구리 또는 구리/티타늄 등의 구리적층막 에천트에 경시변화 방지용 첨가제를 첨가시켜 에칭율의 불안정성을 해결한 에천트 및 이를 이용한 전자기기용 기판의 제조방법에 관한 것으로서, 기판 상에 구리를 포함하는 금속박막을 형성하는 공정과, 상기 금속박막을 선택적으로 노광하는 공정과 그리고, 노광된 부위 또는 노광되지 않은 부위를 경시변화방지용 첨가제가 첨가된 에천트로 에칭하여 원하는 패턴을 형성하는 공정을 포함하여 형성하는 것을 특징으로 한다.

Description

에천트 및 이를 이용한 전자기기용 기판의 제조방법 {Etchant and Method for fabricating the Substrate of the Electronic Device with it}
본 발명은 전자기기에 관한 것으로, 특히 전자기기용 소자재료인 구리 또는 구리/티타늄(Cu/Ti) 등의 구리적층막을 시간의 경과와 처리량에 관계없이 일정하게 에칭되게 하는 에천트(etchant) 및 상기 에천트를 이용한 전자기기용 기판의 제조방법에 관한 것이다.
전자기기용 기판은 실례로 박막트랜지스터형 액정표시장치, 태양전지, 일렉트로루미네센스(electroluminescence) 장치, 터치패널 등 다양한 전자기기에 적용할 수 있다.
그리고 상기 전자기기용 기판에 있어서, 구리 또는 구리/티타늄 등의 구리적층막은 저저항 특성 때문에 기판 상의 배선 또는 전극으로 많이 이용되고 있다.
상기 구리 및 구리/티타늄을 원하는 패턴의 전극 또는 배선으로 형성하기 위해서는 사진공정(photolithography)과 에칭공정을 통해서 가능하다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 에천트 및 이를 이용한 전자기기의 제조방법을 설명하면 다음과 같다.
도 1은 일반적인 박막트랜지스터 기판의 평면도이고, 도 2는 종래 기술에 따른 에칭율의 변화를 나타낸 그래프이다.
상기 박막트랜지스터 기판은 전자기기용 기판의 한 예로서, 일반적인 박막트랜지스터 액정표시소자(TFT-LCD;Thin Film Transistor Liquid Crystal Display)의 한 구성부분이다.
여기서 상기 박막트랜지스터 기판은 도 1에서와 같이, 매트릭스 형태로 배열되어 단위 화소를 구분짓는 게이트 배선(1) 및 데이터 배선(2)과, 상기 두 배선의 교차 부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터와 전기적으로 연결된 화소전극(9)으로 구성된다.
이 때, 상기 박막트랜지스터는 게이트전극(4), 반도체층(5), 소스/드레인전극(6/7)의 적층막으로 구성되며 주사되는 게이트 전압에 따라 데이터 신호를 선택적으로 온/오프(on/off)하는 스위칭 소자로서의 역할을 한다.
여기서 상기 각 패턴들을 형성하려면 사진공정 및 에칭공정을 거쳐야 한다. 상기 사진공정은 어떤 특정한 포토레지스트(photoresist)가 빛을 받으면 화학반응을 일으켜서 성질이 변화하는 원리를 이용한 것인데, 얻고자 하는 패턴의 마스크를 사용하여 빛을 선택적으로 조사하여 마스크의 패턴과 동일한 패턴을 형성시키는 공정이다.
또한 상기 에칭공정은 사진공정이 완료된 후 패턴을 형성시키기 위해 물리적, 화학적인 반응을 이용하여 포토레지스트에 형성된 패턴대로 박막을 선택적으로 제거하여 실제 박막 패턴을 구현하는 공정이다.
상기 식각 공정에는 가스가 사용되는 건식 에칭과 산(acid) 용액 등의 에천트를 이용하는 습식 에칭이 있는데, 구리 및 구리/티타늄 등의 구리적층막을 식각할 때에는 습식 에칭으로 한다.
특히, 상기 게이트 배선, 게이트 전극, 데이터 배선 및 소스/드레인 전극을 구리 또는 구리/티타늄 등의 구리적층막으로 형성할 때에는 에천트를 이용한 습식식각을 하는데, 상기 에천트로는 KHSO5를 함유한 구리 에천트, HF 와 KHSO5를 함유한 구리/티타늄 또는 구리/탄탈륨 에천트, HF 와 KF 와 KHSO5를 함유한 구리/티타늄 또는 구리/탄탈륨 에천트가 있다.
구리의 에칭반응은 KHSO5의 가수분해 즉 KHSO5+H2O=KHSO4+H2O2에 기인하여 하기 반응식 1 및 반응식 2와 같이 된다.
Cu + KHSO5==> CuO + KHSO4
Cu + KHSO5==> CuSO4+ 2K2SO4+ 2H2O + O2
하지만, 도 2에서 보는 바와 같이 구리 단층에 대해서 에천트를 사용하여 에칭할 때, 구리 단층을 포함한 기판 처리 매수에 따라 구리의 에칭율(Etch Rate)이 변화함을 알수 있다.
이와 같이 에칭율이 증가하는 원인은 구리막을 에칭함에 따라 상기 반응식 2 에서와 같이, 반응생성물인 CuSO4의 농도가 증가하게 되고, 생성된 상기 CuSO4가 구리의 에칭율을 증가시키는 역할을 하기 때문이다.
하기 표1은 HF, KF, 옥손(oxone)을 0.1%, 0.2%, 2%의 비로 혼합된 에천트를 사용하여 구리/티타늄 구리적층막을 에칭할 때, 상기 구리적층막을 포함하는 기판의 에칭처리 매수에 따른 구리/티타늄(1500Å/300Å) 적층막의 CD-손실(criticaldimension loss) 및 △L을 나타낸 것이다.
여기서, 상기 옥손은 2KHSO5, KHSO4및 K2SO4의 혼합물이고, 상기 CD-손실은 원하는 패턴의 길이와 실제로 상기 패턴보다 더욱 에칭된 패턴의 길이차를 나타내는 것이며 상기 △L은 상응하는 기판처리 매수의 CD-손실에서 초기 CD-손실을 뺀 수치이다.
CD-손실(Å) △L(Å)
초기 3000-3500
450매처리 4600-7700 1600-4200
800매처리 6400-7700 3400-4200
1200매처리 5400-6100 2400-2600
1600매처리 1500-1700 1500-1800
1800매처리 - -
상기 표1에서도 도2에서와 같이 기판처리 매수가 증가함에 따라 에칭율이 변화한다는 것을 알 수 있다.
이와같은 에칭율의 경시변화는 구리 프로파일(profile)을 균일하게 관리하는 것을 어렵게 하고, 그에 따른 수율 저하를 가져온다. 또한 균일한 구리 패턴의 프로파일을 위해서 450매의 기판처리 후 에천트를 교환해주어야 하므로 제조비용을 증가시키는 원인이 되고 있다.
그러나, 상기와 같은 종래의 에천트 및 이를 이용한 전자기기용 기판의 제조방법은 다음과 같은 문제점이 있다.
첫째, 구리 및 구리/티타늄 적층막을 종래의 에천트로 에칭했을 때, 에칭율의 경시변화에 의해 패턴 프로파일의 균일한 관리가 어려우므로 정밀을 요하는 소자에 불량을 초래한다.
둘째, 에천트 교환주기가 빨라져 제조비용을 증가시키는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 구리 또는 구리/티타늄 등의 구리적층막 에천트에 경시변화 방지용 첨가제를 첨가시켜 에칭율의 불안정성을 해결한 에천트 및 이를 이용한 전자기기용 기판의 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 박막트랜지스터 기판의 평면도.
도 2는 종래 기술에 따른 에칭율의 변화를 나타낸 그래프.
도 3a 내지 3f는 박막트랜지스터 기판의 제조방법을 설명하기 위한 공정도.
도 4는 본 발명의 제 1 실시예에 따른 에칭율의 변화를 나타낸 그래프.
도 5는 본 발명의 제 2 실시예에 따른 에칭율의 변화를 나타낸 그래프.
도 6은 본 발명의 제 3 실시예에 따른 에칭율의 변화를 나타낸 그래프.
*도면의 주요 부분에 대한 부호설명
11 : 기판 13a : 게이트 전극
13b : 게이트 배선 15 : 포토레지스트
17 : 마스크 21 : 게이트 절연막
22 : 반도체층 23 : 소스 전극
24 : 드레인 전극 25 : 보호막
26 : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명의 에천트 및 이를 이용한 전자기기용 기판의 제조방법은 기판 상에 구리를 포함하는 금속박막을 형성하는 공정과, 상기 금속박막을 선택적으로 노광하는 공정과 그리고, 노광된 부위 또는 노광되지 않은 부위를 경시변화방지용 첨가제가 첨가된 에천트로 에칭하여 원하는 패턴을 형성하는 공정을 포함하여 형성하는 것을 특징으로 한다.
본 발명에 관한 전자기기용 기판은 배선층으로 구리 또는 구리/티타늄 구리/탄탈륨 적층막으로 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기 전자기기용 기판 중 박막트랜지스터 기판을 예로 들어, 본 발명에 의한 에천트 및 이를 이용한 전자기기용 기판의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 3f는 박막트랜지스터 기판의 제조방법을 설명하기 위한 공정도이고, 도 4는 본 발명의 제 1 실시예에 따른 에칭율의 변화를 나타낸 그래프이고,도 5는 본 발명의 제 2 실시예에 따른 에칭율의 변화를 나타낸 그래프이며, 도 6은 본발명의 제 3 실시예에 따른 에칭율의 변화를 나타낸 그래프이다.
박막트랜지스터 기판은 매트릭스 구조로 배열되는 게이트 배선 및 데이터 배선과, 상기 게이트 배선 및 데이터 배선의 교차부위에 형성된 박막트랜지스터와, 상기 박막트랜지스터에 전기적으로 연결되어 형성된 화소전극으로 구성된다.
이 때, 상기 박막트랜지스터는 게이트 전극, 반도체층, 소스/드레인 전극의 적층막으로 구성되며 게이트 전압에 따라 데이터 신호를 선택적으로 온/오프(on/off)하는 스위칭 소자로서의 역할을 한다.
제 1 실시예
상기 박막트랜지스터 기판을 제조하기 위해서는 먼저 도 3a에서와 같이, 기판(11)을 준비하고 상기 기판(11)상에 구리, 구리/티타늄, 구리/탄탈륨, 구리/몰리브덴, 또는 구리/크롬 중 어느 하나를 재료로 하여 금속박막(13)을 형성한다.
다음 도 3b 및 도 3c에서와 같이. 형성된 금속박막(13) 상에 포토레지스트(photoresist)(15)를 형성한 후, 상기 포토레지스트(15) 상부에 빛을 선택적으로 조사하여 마스크(17)의 패턴과 동일한 패턴을 상기 포토레지스트(15) 상에 형성시킨다. 다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 패터닝한다.
상기 포토공정을 완료한 후에는, 도 3d에서와 같이 상기 포토레지스트가 없는 부분의 구리 또는 구리/티타늄 등의 구리적층막을 에천트를 이용하여 에칭하여 원하는 게이트 전극(13a) 및 게이트 배선(13b)을 얻는다.
본발명에 의한 에천트에는 구리의 에칭율 증가를 억제하기 위해 첨가제를 첨가하는데, 상기 첨가제는 에칭에 의해 생성된 구리이온을 에칭반응에 관여하지 못하게 하는 킬레이트제로서, (COOH)2(Oxylic acid), 에틸렌디아민테트라아세테틱산(EDTA;Ethylenediaminetetraacetatic acid) 또는 구연산(C6H8O7) 등이 있으며 상기 킬레이트제는 0.01 내지 10%의 소량첨가로도 안정된 에칭율을 얻을 수 있다.
상기 킬레이트제의 특징으로는 카르복실기(-COOH)를 함유한 유기산으로 다음과 같이 구리이온을 둘러쌈으로써 구리이온의 활성을 방지한다.
그리고, 도 4는 옥손(Oxone) 1.5%에 경시변화 방지용 첨가제인 (COOH)2 를 0.1% 첨가한 에천트를 사용했을 때, 구리 단층막을 포함한 기판처리매수에대한 구리 에칭율 변화를 나타낸 것으로 경시변화가 거의 없음을 알 수 있다.
다음, 도 3e에서와 같이 상기 게이트 전극(13a) 및 게이트 배선(13b)을 포함한 전면에 게이트 절연막(21)을 형성하고 상기 게이트 전극(13a) 상부에 반도체층(22)을 형성하며, 상기 반도체층(22) 상에 소스 전극(23) 및 드레인 전극(24)을 형성한다. 그리고 상기 소스/드레인 전극(23/24)과 동시에 상기 게이트 배선과 교차하도록 데이터 배선을 형성한다.
이때, 상기 게이트전극(13a), 반도체층(22) 및 소스/드레인 전극(23/24)의적층막이 박막트랜지스터를 이룬다.
한편, 상기 소스 전극(23), 드레인 전극(24) 및 데이터 배선도 구리 또는 구리/티타늄 또는 구리/탄탈륨 으로 형성했을 경우엔 에칭액으로 (COOH)2(Oxylic acid), 에틸렌디아민테트라아세테틱산(EDTA) 또는 구연산(C6H8O7) 등과 같은 킬레이트제가 첨가된 에천트를 사용하여 구리막 에칭율의 경시변화를 억제하도록 한다.
마지막으로, 도 3f에서와 같이 상기 박막트랜지스터를 포함한 전면에 보호막(25)을 형성하고, 상기 보호막(25)의 일부를 제거하여 상기 드레인 전극(24)과 연결되는 화소전극(26)을 형성하여 소정의 박막트랜지스터 기판을 완성한다.
제 2 실시예
본 발명의 제 2 실시례에 의한 박막트랜지스터 기판은 매트릭스 구조로 배열되는 게이트 배선 및 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차부위에 박막트랜지스터를 형성하고, 상기 박막트랜지스터에 전기적으로 연결되도록 화소전극을 형성하여 완성하는데, 그 중 상기 박막트랜지스터는 게이트 전극, 반도체층 및 소스/드레인 전극 순으로 형성한다.
이 때, 상기 게이트 전극은 상기 게이트 배선과 동시에 형성하고, 상기 소스/드레인 전극은 상기 데이터 배선과 동시에 형성한다.
여기서 상기 게이트 배선, 게이트 전극, 소스 전극, 드레인 전극 및 데이터 배선으로 구리 또는 구리/티타늄 적층막을 재료로 사용할 때, 종래에는 에칭에 의해 생성된 CuSO4의 구리 이온이 불안정하여 하기 반응식 3에서와 같이 Cu1+이 되면서산화제로 작용하여 시간이 경과함에 따라 즉, 기판처리 매수가 증가함에 따라 구리의 에칭율이 증가하였다.
Cu2++ e-==> Cu1+
그래서, 본 발명에서는 구리막의 에칭율이 증가하는 것을 억제하기 위해 CuSO4또는 CuF2등과 같은 구리 이온 함유물을 에천트 내에 처음부터 첨가하여 구리막을 에칭한다.
도 5는 옥손 2%에 CuSO40.1%을 첨가한 에천트를 사용했을 때, 구리막을 포함하는 기판처리매수에대한 구리막 에칭율 변화를 나타낸 것으로 에칭율 변화가 거의 없음을 알 수 있다.
제 3 실시예
본 발명의 제 3 실시예에 의한 박막트랜지스터 기판은 매트릭스 구조로 배열되는 게이트 배선 및 데이터 배선을 형성하고, 상기 게이트 배선 및 데이터 배선의 교차부위에 박막트랜지스터를 형성하고, 상기 박막트랜지스터에 전기적으로 연결되도록 화소전극을 형성하여 완성하는데, 그 중 상기 박막트랜지스터는 게이트 전극, 반도체층 및 소스/드레인 전극 순으로 형성한다.
이 때, 상기 게이트 전극은 상기 게이트 배선과 동시에 형성하고, 상기 소스/드레인 전극은 상기 데이터 배선과 동시에 형성한다.
여기서 상기 게이트 배선, 게이트 전극, 소스 전극, 드레인 전극 및 데이터배선으로 구리 또는 구리/티타늄 또는 구리/탄탈륨 적층막을 재료로 사용할 때, 종래에는 에칭에 의해 생성된 CuSO4의 구리 이온이 불안정하여 상기 반응식 3에서와 같이 Cu1+이 되면서 산화제로 작용하여 에칭율이 증가하였다.
그래서, 본 발명에서는 구리막의 에칭율이 증가하는 것을 억제하기 위해 이황산염, 티오황산염, 디티온산염 등과 같은 황(S)을 함유한 환원제를 종래의 구리 또는 구리/티타늄 에천트에 첨가한다.
즉, 산화제로 작용하는 2가 구리이온(Cu2+)에 환원제를 첨가하여 그 역할을 상쇄시키는 것이다.
상기 환원제로는 MxSO3또는 MHSO3의 화학식으로 표시되는 아황산염, M'xS2O3의 화학식으로 표시되는 티오황산염 및 M''xS2O4의 화학식으로 표시되는 디티온산염이 있다.
이 때, 상기 x는 1 내지 4의 정수이며 상기 M은 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 바륨(Ba), 카드뮴(Cd), 철(Fe), 납(Pb), 은(Ag), 스트론튬(Sr), 티타늄(Ti) 중 어느 하나이고, 상기 M'는 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 리튬(Li), 망간(Mn), 스트론튬(Sr), 철(Fe), 마그네슘(Mg), 코발트(Co), 니켈(Ni) 주 어느 하나이고, 상기 M''는 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 아연(Zn) 중 어느 하나이다.
도 6은 옥손 2%에 K2SO30.2%을 첨가한 에천트를 사용했을 때, 구리막을 포함하는 기판처리 매수에대한 구리막 에칭율 변화를 나타낸 것으로 에칭율 변화가 거의 없음을 알 수 있다.
상기와 같은 본 발명의 에천트 및 이를 이용한 전자기기용 기판은 다음과 같은 효과가 있다.
즉, 종래의 구리 에천트 또는 구리/티타늄 또는 구리/탄탈륨 등의 구리적층막 에천트에 소정의 경시변화 방지용 첨가제를 첨가함으로써 기판처리매수 증가에 따른 구리 에칭율의 불안정성을 해결하게 된다. 또한, 에칭된 구리의 프로파일이 개선되어 전자기기의 성능 및 수율이 향상됨은 물론, 에천트 교환시기가 연장되어 공정단가도 낮추어진다.

Claims (11)

  1. 구리의 에칭율의 경시변화를 억제하기 위해 경시변화방지용 첨가제를 첨가한 것을 특징으로 하는 에천트.
  2. 제 1 항에 있어서, 상기 첨가제는 구리이온의 활성을 방지하는 -COOH기를 포함하는 킬레이트제, 구리 이온이 함유된 화합물 또는 황(S)을 함유한 환원제 중 어느 하나인 것을 특징으로 하는 에천트
  3. 제 2항에 있어서, 상기 킬레이트제는 (COOH)2(Oxylic acid), 에틸렌디아민테트라아세테틱산(EDTA;Ethylenediaminetetraacetatic acid) 또는 구연산(C6H8O7) 중 최소한 어느 하나를 포함하는 것을 특징으로 하는 에천트.
  4. 제 2 항에 있어서, 상기 킬레이트제는 0.01 내지 10% 첨가하는 것을 특징으로 하는 에천트.
  5. 제 2항에 있어서, 상기 구리 이온이 함유된 화합물은 CuSO4또는 CuF2중 최소한 어느 하나를 포함하는 것을 특징으로 하는 에천트.
  6. 제 2 항에 있어서, 상기 황(S)을 함유한 환원제는 이황산염, 티오황산염 또는 디티온산염 중 최소한 어느 하나를 포함하는 것을 특징으로 하는 에천트.
  7. 제 6 항에 있어서, 상기 이황산염은 MxSO3또는 MHSO3의 화학식으로 표시되는 화합물인 것을 특징으로 하는 에천트.
    식중, 상기 x는 1 내지 4의 정수이며,
    상기 M은 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 바륨(Ba), 카드뮴(Cd), 철(Fe), 납(Pb), 은(Ag), 스트론튬(Sr), 티타늄(Ti) 중 최소한 어느 하나를 포함하는 것이다.
  8. 제 6 항에 있어서, 상기 티오황산염은 M'xS2O3의 화학식으로 표시되는 화합물인 것을 특징으로 하는 에천트.
    식중, 상기 x는 1 내지 4의 정수이며,
    상기 M'는 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 리튬(Li), 망간(Mn), 스트론튬(Sr), 철(Fe), 마그네슘(Mg), 코발트(Co), 니켈(Ni) 중 최소한 어느 하나를 포함하는. 것이다.
  9. 제 6 항에 있어서, 상기 디티온산염은 M''xS2O4의 화학식으로 표시되는 화합물인 것을 특징으로 하는 에천트.
    식중, 상기 x는 1 내지 4의 정수이며,
    상기 M''는 칼륨(K), 암모늄(NH4), 나트륨(Na), 칼슘(Ca), 아연(Zn) 중 최소한 어느 하나를 포함하는. 것이다.
  10. 기판 상에 구리를 포함하는 금속박막을 형성하는 공정;
    상기 금속박막을 선택적으로 노광하는 공정;
    노광된 부위 또는 노광되지 않은 부위를 경시변화방지용 첨가제가 첨가된 에천트로 에칭하여 원하는 패턴을 형성하는 공정을 포함하여 형성하는 것을 특징으로 하는 전자기기용 기판 제조방법.
  11. 제 10항에 있어서, 상기 금속박막은 구리, 구리/티타늄, 구리/탄탈륨, 구리/몰리브덴, 구리/크롬 중 최소한 어느 하나로 형성하는 것을 특징으로 하는 전자기기용 기판 제조방법.
KR10-2000-0064526A 2000-11-01 2000-11-01 에천트 및 이를 이용한 전자기기용 기판의 제조방법 KR100396695B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0064526A KR100396695B1 (ko) 2000-11-01 2000-11-01 에천트 및 이를 이용한 전자기기용 기판의 제조방법
US09/983,733 US6727188B2 (en) 2000-11-01 2001-10-25 Etchant and method for fabricating a substrate for an electronic device using the same wherein the substrate includes a copper or copper alloy film
JP2001336639A JP4180266B2 (ja) 2000-11-01 2001-11-01 エッチング剤及びこのエッチング剤を用いた電子機器用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0064526A KR100396695B1 (ko) 2000-11-01 2000-11-01 에천트 및 이를 이용한 전자기기용 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20020034339A true KR20020034339A (ko) 2002-05-09
KR100396695B1 KR100396695B1 (ko) 2003-09-02

Family

ID=19696585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0064526A KR100396695B1 (ko) 2000-11-01 2000-11-01 에천트 및 이를 이용한 전자기기용 기판의 제조방법

Country Status (3)

Country Link
US (1) US6727188B2 (ko)
JP (1) JP4180266B2 (ko)
KR (1) KR100396695B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR20100110745A (ko) * 2009-04-03 2010-10-13 동우 화인켐 주식회사 식각액 조성물 및 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100456373B1 (ko) * 2001-12-31 2004-11-09 엘지.필립스 엘시디 주식회사 구리 또는 구리/티타늄 식각액
US7129182B2 (en) * 2003-11-06 2006-10-31 Intel Corporation Method for etching a thin metal layer
US20080077002A1 (en) * 2004-09-10 2008-03-27 Koninklijke Philips Electronics, N.V. Compounds and Methods for Combined Optical-Ultrasound Imaging
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
CN101199043B (zh) * 2005-06-24 2010-05-19 三菱瓦斯化学株式会社 腐蚀剂组合物及使用该组合物的半导体装置的制备方法
TWI378989B (en) * 2006-09-01 2012-12-11 Taiwan Tft Lcd Ass Etchant for patterning composite layer and method of fabricating thin film transistor using the same
CN100466182C (zh) * 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
US20090075034A1 (en) * 2007-09-19 2009-03-19 Nobuhiro Nishita Patterning method and display device
TWI348766B (en) * 2007-10-04 2011-09-11 Taiwan Tft Lcd Ass Method of fabricating thin film transistor
FR2929609B1 (fr) * 2008-04-07 2010-05-28 Seppic Sa Composition de depolissage de verre exempte d'ions ammonium et d'ions bifluorure
TWI480360B (zh) * 2009-04-03 2015-04-11 Du Pont 蝕刻劑組成物及方法
KR102480055B1 (ko) 2010-02-26 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR101825493B1 (ko) * 2010-04-20 2018-02-06 삼성디스플레이 주식회사 금속 배선용 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
WO2011158634A1 (ja) * 2010-06-18 2011-12-22 三菱瓦斯化学株式会社 銅層及びモリブデン層を含む多層構造膜用エッチング液
JP6101421B2 (ja) * 2010-08-16 2017-03-22 インテグリス・インコーポレーテッド 銅または銅合金用エッチング液
KR101778296B1 (ko) 2011-04-01 2017-09-14 삼성디스플레이 주식회사 식각액, 이를 이용한 표시 장치의 제조 방법
JP5933950B2 (ja) * 2011-09-30 2016-06-15 アドバンスド テクノロジー マテリアルズ,インコーポレイテッド 銅または銅合金用エッチング液
JP5799791B2 (ja) * 2011-12-16 2015-10-28 三菱瓦斯化学株式会社 銅及びモリブデンを含む多層膜用エッチング液
EP2827363A4 (en) * 2012-03-13 2015-11-11 Adeka Corp ACTION COMPOSITION AND METHODS OF PROCESSING
KR20150124540A (ko) * 2014-04-28 2015-11-06 삼성디스플레이 주식회사 식각액 및 이를 이용한 표시 장치의 제조 방법
US9881818B2 (en) 2014-09-19 2018-01-30 Mitsubishi Electric Corporation Method for manufacturing semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734259A (en) * 1985-11-22 1988-03-29 Dowell Schlumberger Incorporated Mixtures of α,β-unsaturated aldehides and surface active agents used as corrosion inhibitors in aqueous fluids
JPS63143348A (ja) * 1986-12-08 1988-06-15 Toyota Motor Corp 燃料噴射制御装置
US5431776A (en) * 1993-09-08 1995-07-11 Phibro-Tech, Inc. Copper etchant solution additives
US5567224A (en) * 1995-06-06 1996-10-22 Armco Inc. Method of reducing metal oxide in a rotary hearth furnace heated by an oxidizing flame
US5753976A (en) * 1996-06-14 1998-05-19 Minnesota Mining And Manufacturing Company Multi-layer circuit having a via matrix interlayer connection
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480797B1 (ko) * 2002-07-26 2005-04-07 엘지.필립스 엘시디 주식회사 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR20100110745A (ko) * 2009-04-03 2010-10-13 동우 화인켐 주식회사 식각액 조성물 및 방법

Also Published As

Publication number Publication date
KR100396695B1 (ko) 2003-09-02
US20020076930A1 (en) 2002-06-20
US6727188B2 (en) 2004-04-27
JP2002241968A (ja) 2002-08-28
JP4180266B2 (ja) 2008-11-12

Similar Documents

Publication Publication Date Title
KR100396695B1 (ko) 에천트 및 이를 이용한 전자기기용 기판의 제조방법
KR100505328B1 (ko) 구리 몰리브덴막에서 몰리브덴 잔사를 제거할 수 있는식각용액 및 그 식각 방법
DE10162576B4 (de) Ätzmittel und Verfahren zum Bilden eines Matrixsubstrats für Flüssigkristallanzeigevorrichtungen
EP1992720B1 (en) Etchant and method for fabricating electric device including thin film transistor using the same
KR100480797B1 (ko) 구리 몰리브덴막의 식각속도를 개선한 식각용액 및 그식각방법
KR20010029930A (ko) 전자 부품용 금속 재료, 전자 부품, 전자 장치, 및 금속재료의 처리 방법
JP2005277402A (ja) 反射電極膜を含む積層膜のエッチング組成物および積層配線構造の形成方法
DE10356654A1 (de) Reinigungslösung und Verfahren zum selektiven Entfernen von Schichten in einem Silidationsverfahren
KR100708970B1 (ko) 구리 몰리브덴 배선용 식각 용액 조성물
JP2005163070A (ja) エッチング液およびエッチング方法
KR20030084397A (ko) 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
KR20160107761A (ko) 인듐 산화막의 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
KR100813005B1 (ko) 몰리브덴을 배리어층으로 가지는 구리/몰리브덴 배선의일괄식각방법
KR101151952B1 (ko) 인듐산화막의 식각용액 및 그 식각방법
DE102006004826B4 (de) Metall- und Cyanid-Ionen-freie Ätzlösung zur nasschemischen Strukturierung von Metallschichten in der Halbleiterindustrie und deren Verwendung in einem Ätzverfahren
KR100441839B1 (ko) Tft기판
KR102260189B1 (ko) 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR100766317B1 (ko) 액정표시장치용 에천트 조성물 및 저저항 배선 제조방법
JPH05299810A (ja) 配線パターン形成用エッチング溶液
KR100325666B1 (ko) 게이트 또는 소스/드레인의 전극 패턴 제조 방법
KR101406671B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
KR102459686B1 (ko) 식각액 조성물 및 이를 이용한 표시 장치용 어레이 기판의 제조방법
KR100325665B1 (ko) 게이트 또는 소스/드레인 전극 패턴시 사용되는 6에이족 금속식각액
DE10255865A1 (de) Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
KR20200114899A (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 15