DE10255865A1 - Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser - Google Patents

Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser Download PDF

Info

Publication number
DE10255865A1
DE10255865A1 DE10255865A DE10255865A DE10255865A1 DE 10255865 A1 DE10255865 A1 DE 10255865A1 DE 10255865 A DE10255865 A DE 10255865A DE 10255865 A DE10255865 A DE 10255865A DE 10255865 A1 DE10255865 A1 DE 10255865A1
Authority
DE
Germany
Prior art keywords
layer
dielectric layer
resist mask
gas
hydrofluoric acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10255865A
Other languages
English (en)
Other versions
DE10255865B4 (de
Inventor
Grit Schwalbe
Thomas Ruder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10255865A priority Critical patent/DE10255865B4/de
Priority to US10/724,141 priority patent/US7199060B2/en
Publication of DE10255865A1 publication Critical patent/DE10255865A1/de
Application granted granted Critical
Publication of DE10255865B4 publication Critical patent/DE10255865B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Strukturieren dielektrischer Schichten. Auf die dielektrische Schicht wird zunächst eine Fotoresistschicht aufgebracht und strukturiert. Anschließend wird die durch die Resistmaske vorgegebene Struktur in die dielektrische Schicht übertragen. Die Veraschung der Resistmaske wird bei einer Temperatur von 50 DEG C bis 200 DEG C durchgeführt, wobei das Sauerstoffplasma aus einem Gas erzeugt wird, das einen Sauerstoffgehalt von 40 bis 60 Vol.-% aufweist. Bei einer anschließenden Reinigung der strukturierten dielektrischen Schicht mit verdünnter Flusssäure wird eine deutlich geringere Aufweitung der in die dielektrische Schicht eingebrachten Gräben beobachtet als nach einer Veraschung unter den bisher üblichen Bedingungen.

Description

  • Die Erfindung betrifft ein Verfahren zum Strukturieren dielektrischer Schichten auf Halbleitersubstraten.
  • Um eine weitere Leistungssteigerung von Mikroprozessoren und Speicherchips zu erreichen, ist es erforderlich, die Abmessungen der einzelnen mikroelektronischen Bauelemente wie Kondensatoren oder Transistoren ständig weiter zu verringern. Dies ermöglicht eine höhere Integrationsdichte auf einer gegebenen Chipfläche sowie eine Verkürzung der pro Zeiteinheit durchgeführten Operationen. Um die Integrationsdichte weiter erhöhen zu können, werden zunehmend verschiedene mikroelektronische Bauelemente in Schichten übereinander gestapelt. Um die einzelnen mikroelektronischen Bauelemente jeweils gezielt ansteuern zu können, sind daher mehrere, übereinander angeordnete Leiterbahnebenen erforderlich, die jeweils durch isolierende dielektrische Schichten voneinander getrennt werden. Bei der Herstellung eines Mikrochips werden die Strukturen der einzelnen Bauelemente im Allgemeinen durch eine sequentielle Abscheidung von Schichten verschiedener Materialien erzeugt. Um gezielt Abschnitte dieser Schichten bearbeiten zu können, werden Masken aus einen fotoempfindlichen Resist hergestellt, welcher sich durch lithografische Verfahren strukturieren lässt. Nach einer Entwicklung des belichteten Fotoresists, bei welcher selektiv bestimmte Abschnitte einer Schicht des Fotoresists entfernt werden, werden Abschnitte der unter der Resistmaske angeordneten Schicht freigelegt, welche dann selektiv bearbeitet werden können. Nach der Bearbeitung wird die Resistmaske wieder entfernt. Dazu kann die Resistmaske beispielsweise mit einem geeigneten Lösungsmittel abgelöst werden oder in einem Sauerstoffplasma verascht werden. Anschließend erfolgt meist eine nasschemi sche Reinigung, um auf der Oberfläche verbliebene Reste organischer Materialien sowie Oxidschichten, welche sich im Sauerstoffplasma gebildet haben, zu entfernen. Bei der Herstellung eines Kontaktlochs, durch welches eine leitende Verbindung zwischen einem in einer unteren Ebene angeordneten elektronischen Bauelement, beispielsweise dem Sourcekontakt eines Transistors, und einer in einer höheren Ebene angeordneten Leiterbahn hergestellt werden soll, wird bisher in der Weise vorgegangen, dass im einfachsten Fall auf der Ebene, welche den Kontakt eines elektronischen Bauelements umfasst, zu welchem eine leitende Verbindung hergestellt werden soll, eine isolierende dielektrische Schicht abgeschieden wird. Auf dieser dielektrischen Schicht wird eine Schicht aus einem fotoempfindlichen Resist abgeschieden und die Resistschicht anschließend abschnittsweise belichtet und in üblicher Weise entwickelt, so dass die dielektrische Schicht in dem Abschnitt, in welchem das Kontaktloch eingebracht werden soll, freigelegt wird. Mit einem geeigneten Plasma, beispielsweise einem fluorhaltigen Plasma, wird anschließend das Kontaktloch in die dielektrische Schicht geätzt, so dass am Grund des Kontaktlochs der Kontakt zum mikroelektronischen Bauelement freigelegt ist. Anschließend wird der Resistfilm bzw. die Resistmaske in einem Sauerstoffplasma verascht. Die Veraschung wird bei einer Temperatur von ca. 250°C während ca. 1 bis 1,5 Minuten durchgeführt. Das Sauerstoffplasma wird aus einem Gasgemisch erzeugt, das im Wesentlichen aus Sauerstoff besteht, welchem geringe Mengen eines Formiergases zugesetzt sind. Das Formiergas dient zur Stabilisierung des Plasmas und besteht meist aus einem Gemisch aus Stickstoff- und Wasserstoffgas. Der Anteil des Formiergases am Gas zur Erzeugung des Sauerstoffplasmas wird im Allgemeinen zwischen 3 und 10 Vol.-% gewählt, üblicherweise in einem Bereich von ca. 5 Vol.-%. Anschließend erfolgt eine nasschemische Reinigung der strukturierten Oberfläche der dielektrischen Schicht unter oxidativen Bedingungen, um auf der Oberfläche anhaftende organische Reste zu entfernen. Ein übliches Reinigungsmittel ist beispielsweise H2SO4 in Kombination mit 03. Der am Grund des Kontaktlochs freigelegte Kontakt besteht meist aus Silizium, das beispielsweise mit einer Dotierung versehen ist. Im Sauerstoffplasma bzw. durch Sauerstoff oder Wasser aus der Umgebungsluft bildet sich daher eine dünne Oxidschicht aus, welche zunächst entfernt werden muss, ehe das Kontaktloch mit einem leitfähigen Material gefüllt wird. Dazu wird die Oberfläche mit stark verdünnter wässriger Flusssäure gereinigt, die zum Beispiel mit NH4F gepuffert ist. Es wird dabei jedoch nicht nur die Oxidschicht am Grund des Kontaktlochs entfernt, sondern auch Material an den Seitenwänden des Kontaktlochs abgetragen. Durch die Reinigung mit gepufferter Flusssäure erfolgt also eine Aufweitung der in die dielektrische Schicht eingeätzten Strukturen. Die gleiche Problematik ergibt sich, wenn der Kontakt aus einer metallischen Schicht aufgebaut ist, beispielsweise für die Erzeugung von Vias zwischen übereinander angeordneten Leiterbahnebenen. Auch hier bildet sich auf der Oberfläche des Kontakts eine Oxidschicht aus, die vor dem Füllen des Kontaktlochs zunächst entfernt werden muss. Dazu kann Flusssäure als übliches Ätzmittel verwendet werden.
  • Bei den gegenwärtig bei der Herstellung von Mikrochips verwirklichten Strukturgrößen lässt sich die Aufweitung beherrschen, indem die Prozessbedingungen für die Reinigung mit verdünnter Flusssäure optimiert werden. Dazu kann beispielsweise die Konzentration der Flusssäure, die Temperatur, bei welcher die Reinigung durchgeführt wird, sowie die Dauer der Reinigung optimiert werden. Ferner kann beim Design des Chips die Aufweitung der Kontaktlöcher oder Gräben berücksichtigt werden, welche bei der Reinigung mit verdünnter Flusssäure erfolgt. Die Aufweitung, welche durch die Reinigung mit gepufferter verdünnter Flusssäure in Kauf genommen werden muss, liegt gegenwärtig im Bereich von ca. 25 bis 38 % gegenüber dem Ätzmaß. Eine weitere Verringerung der Aufweitung durch beispielsweise eine Verkürzung der Reinigungszeit erscheint nicht mehr möglich, da in diesem Fall die Oxidschicht auf dem Kontakt am Grund des Kontaktlochs nicht mehr in ausreichendem Maß entfernt werden kann. Für die zukünftige Chiptechnologie ist jedoch die Darstellung einer kritischen Strukturgröße im Bereich von 90 nm oder darunter gefordert. Eine Berücksichtigung der Aufweitung der in eine dielektrische Schicht eingebrachten Kontaktlöcher beim Design des Mikrochips kann dabei nicht mehr erfolgen. Da die Aufweitung der Kontaktlöcher unabhängig von dessen Durchmesser ist, also bei einer Verkleinerung der Strukturen immer stärker ins Gewicht fällt, ist es dringend erforderlich, Wege aufzuzeigen, auf denen auch bei einer kritischen Strukturgröße von weniger als 90 nm eine Darstellung von Kontaktlöchern mit der geforderten hohen Präzision möglich ist.
  • Aufgabe der Erfindung ist es daher, ein Verfahren zum Strukturieren dielektrischer Schichten auf Halbleitersubstraten aufzuzeigen, welches die Darstellung von Kontaktlöchern oder Gräben in der dielektrischen Schicht mit hoher Präzision auch bei kleinen Abmessungen ermöglicht.
  • Diese Aufgabe wird gelöst mit einem Verfahren zum Strukturieren dielektrischer Schichten auf Halbleitersubstraten mit zumindest den Schritten:
    Bereitstellen einer ersten Schicht,
    Abscheiden zumindest einer aus einem dielektrischen Material gebildeten Schicht auf der ersten Schicht, so dass eine dielektrische Schicht erhalten wird;
    Abscheiden einer fotoempfindlichen Resistschicht auf der dielektrischen Schicht;
    abschnittsweises Belichten und Entwickeln der Resistschicht, so dass eine Resistmaske erhalten wird, durch welche Abschnitte der dielektrischen Schicht freigelegt sind;
    Abtragen der dielektrischen Schicht in den durch die Resistmaske freigelegten Abschnitten bis zumindest einer Tiefe, dass die erste Schicht freigelegt ist,
    Veraschen der Resistmaske in einem Sauerstoffplasma, wobei das Veraschen bei einer Temperatur durchgeführt wird, die zwischen 50°C und 200°C gewählt ist, und das Sauerstoffplasma aus einem Gas erzeugt wird, das zumindest Sauerstoffgas und ein Formiergas enthält, wobei der Anteil des Sauerstoffgases zwischen 40 und 60 Vol.-% und der Anteil des Formiergases zwischen 40 und 60 Vol.-% gewählt wird, so dass eine strukturierte dielektrische Schicht erhalten wird; und
    Reinigen der strukturieren dielektrischen Schicht mit wässriger verdünnter Flusssäure.
  • Überraschenderweise hat sich gezeigt, dass durch die Bedingungen, unter welchen eine Veraschung der Resistmaske durchgeführt wird, die Aufweitung der in die dielektrische Schicht eingebrachten Gräben oder Löcher beeinflusst werden kann, die beim abschließenden Reinigungsschritt mit wässriger verdünnter Flusssäure beobachtet wird. Durch eine Optimierung der Bedingungen für die Veraschung der Resistmaske kann die Aufweitung der in die dielektrische Schicht eingebrachten Löcher bzw. Gräben verringert werden. Es lassen sich daher mit dem erfindungsgemäßen Verfahren Kontaktlöcher bzw. Gräben mit hoher Präzision darstellen, die einen geringeren Durchmesser aufweisen, als er mit den derzeit üblichen Verfahren erreicht werden kann.
  • Bei der Durchführung des erfindungsgemäßen Verfahrens wird in der Weise vorgegangen, dass zunächst eine erste Schicht bereitgestellt wird. Diese erste Schicht kann beispielsweise eine Halbleiterschicht sein, welche z.B. dotierte Gebiete umfasst, zu denen ein Kontakt zu einer Leiterbahnebene hergestellt werden soll. Im Allgemeinen besteht die Halbleiter schicht aus Silizium, welches zum Beispiel für die Erzeugung eines Source- oder Drainkontakts eines Transistors mit einer Dotierung versehen sein kann. Die erste Schicht kann auch von einem Halbleitersubstrat gebildet werden, in welches ein Graben eingebracht werden soll, z.B. für die Herstellung eines Grabenkondensators. Weiter kann die erste Schicht auch aus einem Metall aufgebaut sein und beispielsweise als Leiterbahn ausgebildet sein, zu der ein Kontakt hergestellt werden soll, z.B. als Via zu einer höher angeordneten Leiterbahnebene. Auf diese erste Schicht wird anschließend zumindest eine Schicht aus einem isolierenden Material abgeschieden, so dass eine dielektrische Schicht erhalten wird. Die dielektrische Schicht kann eine einzelne Schicht umfassen, die homogen aus einem einzelnen Material gebildet ist. Es ist aber auch möglich, mehrere Schichten aus jeweils verschiedenen dielektrischen Materialien übereinander anzuordnen, welche dann gemeinsam die dielektrische Schicht ausbilden, in welche ein Kontaktloch eingebracht werden soll, welches bis zur ersten Schicht reicht. Die dielektrische Schicht wird mit üblichen Verfahren abgeschieden, beispielsweise durch chemische Dampfphasenabscheidung (CVD). Als isolierende Materialien können an sich alle üblichen Materialien verwendet werden. Typische Beispiele sind Oxidschichten, insbesondere Schichten aus Siliziumdioxid, oder auch Schichten aus einem Silikatglas, zum Beispiel einem Bor-Phosphorsilikatglas.
  • Um den Bereich der dielektrischen Schicht zu definieren, welcher für die Herstellung eines Grabens oder eines Kontaktlochs abgetragen werden soll, wird eine Schicht aus einem fotoempfindlichen Resist auf der dielektrischen Schicht abgeschieden. Es können gängige Fotoresists verwendet werden, wie sie bei der Herstellung von Mikrochips üblicherweise verwendet werden. Die Abscheidung der fotoempfindlichen Resistschicht erfolgt ebenfalls nach gängigen Verfahren, beispielsweise durch Rufschleudern. Die fotoempfindliche Resistschicht wird anschließend in üblicher Weise belichtet, wobei bei spielsweise mit Hilfe einer Fotomaske ein dem Kontaktloch entsprechender Abschnitt des Resistfilms belichtet wird. Die Resistschicht wird anschließend in üblicher Weise entwickelt, so dass eine Resistmaske erhalten wird, welche Abschnitte umfasst, in denen die dielektrische Schicht freigelegt ist. Die dielektrische Schicht wird anschließend in den freigelegten Abschnitten so weit abgetragen, dass die unter der dielektrischen Schicht angeordnete erste Schicht wieder freigelegt wird. Die dielektrische Schicht kann dabei bis zur Grenzfläche zwischen dielektrischer Schicht und erster Schicht abgetragen werden. Es ist aber auch möglich, den Abtrag in die erste Schicht hinein fortzusetzen, um beispielsweise einen Graben in der ersten Schicht zu erzeugen. Der Abtrag der dielektrischen Schicht erfolgt mit üblichen Verfahren. Meist wird ein geeignetes Plasma verwendet. Besteht die dielektrische Schicht aus beispielsweise Siliziumdioxid, kann das Kontaktloch beispielsweise mit einem fluorhaltigen Plasma geätzt werden. Ist das Kontaktloch in die dielektrische Schicht eingebracht, werden nun erfindungsgemäß beim Veraschen der Resistmaske in einem Sauerstoffplasma die Bedingungen so gewählt, dass die Veraschung bei einer im Vergleich zu den derzeit üblichen Verfahren geringeren Temperatur durchgeführt wird. Erfindungsgemäß wird die Temperatur für das Veraschen geringer als 200 °C, bevorzugt zwischen 50°C und 200°C gewählt. Ferner wird die Veraschung bei einer geringeren Sauerstoffkonzentration durchgeführt, als sie bei den bisher üblichen Veraschungsschritten verwendet wird. Bei der bisher üblichen Veraschung wird der Anteil des Sauerstoffgases im Gas zur Erzeugung des Sauerstoffplasmas üblicherweise höher als 90 Vol.-% gewählt. Im Gegensatz dazu wird beim erfindungsgemäßen Verfahren der Sauerstoffanteil im Gas zur Erzeugung des Sauerstoffplasmas niedriger gewählt. Geeignet wird der Sauerstoffanteil kleiner als 60 Vol-%, bevorzugt zwischen 40 Vol.-% und 60 Vol.-% gewählt, insbesondere bevorzugt zwischen 40 Vol.-% und 50 Vol.-%. Entsprechend höher wird der Anteil des Formiergases gewählt. Das Formiergas nimmt nicht unmittelbar an der Veraschung des Resists teil, bewirkt aber eine Stabilisierung des Plasmas. Beim erfindungsgemäßen Verfahren wird der Anteil des Formiergases geeignet größer als 40 Vol.-%, bevorzugt zwischen 60 und 40 Vol.-%, insbesondere bevorzugt zwischen 60 und 50 Vol.-% gewählt. Nach der Veraschung der Resistmaske wird eine strukturierte dielektrische Schicht erhalten, in welche beispielsweise Kontaktlöcher oder Gräben eingebracht sind, welche durch die dielektrische Schicht bis zur unter der dielektrischen Schicht angeordneten erste Schicht reichen. Abschließend erfolgt eine Reinigung mit verdünnter Flusssäure, um eine Oxidschicht zu entfernen, die sich am Grund des Kontaktlochs bzw. des Grabens auf der ersten Schicht ausgebildet hat. Hier werden an sich die gleichen Bedingungen eingesetzt, wie sie auch bisher für eine Reinigung der strukturierten dielektrischen Schicht nach einer Resistveraschung üblich sind. Die Konzentration der verdünnten wässrigen Flusssäure HF/H2O beträgt im Allgemeinen zwischen 1 : 300 und 1 : 500. Die Reinigung wird gewöhnlich bei Raumtemperatur und für eine Dauer zwischen 10 Sekunden und 120 Sekunden durchgeführt. Dabei erfolgt überraschenderweise eine deutlich geringere Aufweitung der Kontaktlöcher bzw. Gräben als sie nach einer Veraschung der Resistschicht unter den bisher üblichen Bedingungen beobachtet wird, also bei einer Veraschung der fotoempfindlichen Schicht bei hoher Temperatur bzw. mit einem Plasma mit hohem Sauerstoffanteil. Mit dem erfindungsgemäßen Verfahren steht also neben der Temperatur, der Dauer und der Konzentration der wässrigen Flusssäure, die jeweils nach der Veraschung der Resistmaske bei der Reinigung mit Flusssäure gewählt wird, noch ein weiterer Parameter zur Verfügung, mit dem die Aufweitung eines Kontaktlochs bzw, eines Grabens während der Reinigung mit wässriger Flusssäure beeinflusst werden kann, nämlich die Bedingungen für die Veraschung der Resistmaske.
  • Nach dem Einbringen des Kontaktlochs oder des Grabens in die dielektrische Schicht und der abschließenden Reinigung wird die strukturierte dielektrische Schicht in üblicher Weise prozessiert. Es kann beispielsweise ein Liner in den Graben oder das Kontaktloch eingebracht werden, mit welchem die Seitenwände abgedeckt werden oder das Kontaktloch kann beispielsweise auch direkt mit einem leitenden Material aufgefüllt werden.
  • Die Zeitdauer für die Veraschung der Resistmaske wird möglichst kurz gewählt, um eine Schädigung der Seitenwände des Grabens oder des Kontaktlochs möglichst gering zu halten. Geeignet wird für die Veraschung der Resistmaske eine Zeitdauer zwischen 30 Sekunden und 120 Sekunden gewählt, insbesondere bevorzugt zwischen 30 Sekunden und 60 Sekunden. Die für die Veraschung gewählte Dauer wird vom Resistmaterial sowie von der Dicke der Resistschicht beeinflusst. Für ein gegebenes Resistmaterial und eine gegebene Schichtdicke kann der Fachmann durch einfache Vorversuche die geeignete Dauer für die Veraschung jedoch ohne weiteres ermitteln.
  • Beim erfindungsgemäßen Verfahren wird die Veraschung der Resistmaske bei einer im Vergleich zu bisher üblichen Verfahren deutlich geringeren Sauerstoffkonzentration durchgeführt. Geeignet wird der Sauerstoffpartialdruck im Gas für die Erzeugung des Sauerstoffplasmas zwischen 0,2 und 8,0 Torr, insbesondere bevorzugt 0,8 und 1,5 Torr gewählt.
  • Neben dem Sauerstoffgas enthält das Gas zur Erzeugung des Sauerstoffplasmas ein Formiergas als weiteren Bestandteil. Als Formiergas kann beispielsweise Stickstoffgas verwendet werden. Bevorzugt enthält das Formiergas jedoch zumindest Stickstoff- und Wasserstoffgas.
  • Das Formiergas enthält dabei im Allgemeinen das Stickstoffgas im Überschuss gegenüber dem Wasserstoffgas. Der Anteil des Wasserstoffgases im Formiergas wird geeignet zwischen 1 und 50 Vol.-% gewählt.
  • Die erste Schicht kann an sich aus einem beliebigen Material bestehen. Geeignet werden jedoch Materialien eingesetzt, welche wasserlösliche Fluoride bilden. Insbesondere bevorzugt ist die erste Schicht aus Silizium aufgebaut. Beim Veraschen der Resistschicht entsteht zunächst eine dünne Schicht aus Siliziumdioxid auf der am Grund des Kontaktlochs freigelegten Halbleiterschicht, welche sich mit verdünnter Flusssäure entfernen lässt. Das Silizium kann auch eine Dotierung umfassen, durch welche beispielsweise die elektrische Leitfähigkeit erhöht wird. Solche dotierten Bereiche werden beispielsweise als Source- oder Drainkontakt für Feldeffekttransistoren verwendet.
  • Die dielektrische Schicht kann, wie bereits oben beschrieben, aus an sich beliebigen Materialien aufgebaut sein, die eine ausreichende Isolationswirkung zwischen verschiedenen elektrisch leitenden Ebenen ermöglichen. Besonders ausgeprägt ist der beim erfindungsgemäßen Verfahren beobachtete Effekt jedoch bei Dielektrika, welche vom Silizium abgeleitet sind. Besonders bevorzugt umfasst die dielektrische Schicht daher zumindest eine Schicht aus einem Silikatglas und/oder einem Siliziumcarbid. Als Silikatglas kann beispielsweise Siliziumdioxid verwendet werden. Das Silikatglas kann jedoch noch weitere Elemente enthalten, beispielsweise Bor oder Phosphor. Das Silikatglas wird mit üblichen Verfahren abgeschieden, beispielsweise durch chemische Gasphasenabscheidung. Das Siliziumcarbid kann neben Silizium und Kohlenstoff noch weitere Elemente umfassen, insbesondere Wasserstoff. Ein Siliziumcarbid mit einem hohen Anteil an Wasserstoffatomen kann beispielsweise durch chemische Gasphasenabscheidung erzeugt werden.
  • Die abschließende Reinigung der strukturierten dielektrischen Schicht erfolgt mit verdünnter wässriger Flusssäure. An sich können auch andere Lösungsmittel gewählt werden, in welchen die Flusssäure löslich ist. Wegen der einfacheren Entsorgung, wird jedoch bevorzugt eine wässrige verdünnte Flusssäure verwendet. Die Konzentration der Flusssäure wird möglichst gering gewählt, um die Behandlungszeiten ausreichend genau steuern zu können und um einen möglichst geringen Abtrag der dielektrischen Schicht an den Seitenwänden des Grabens oder des Kontaktlochs zu bewirken. Geeignet enthält die wässrige verdünnte Flusssäure HF und H2O in einem Verhältnis von weniger als 1 : 400, vorzugsweise weniger als 1 : 500.
  • Für die abschließende Reinigung der strukturierten dielektrischen Schicht wird die Behandlungsdauer möglichst kurz gewählt, um ein Überätzen zu vermeiden. Bevorzugt wird die Dauer für die Reinigung der strukturierten dielektrischen Schicht verdünnter Flusssäure geringer als 60 Sekunden, insbesondere bevorzugt geringer als 30 Sekunden gewählt.
  • Der Reinigungsschritt, in welchem die strukturierte dielektrische Schicht mit Flusssäure behandelt wird, entspricht an sich dem üblichen Reinigungsverfahren. Die verdünnte Flusssäure enthält üblicherweise ein Puffersalz, insbesondere bevorzugt NH4F.
  • Wie bei den bisher üblichen Verfahren kann auch beim erfindungsgemäßen Verfahren nach der Veraschung der Resistmaske zunächst eine nasschemische Reinigung erfolgen, um organische Reste, die nach dem Veraschen der Resistmaske noch auf der strukturierten dielektrischen Schicht verblieben sind, zu entfernen. Die nasschemische Reinigung wird im Allgemeinen unter oxidativen Bedingungen durchgeführt. Es können hierzu übliche Verfahren verwendet werden, beispielsweise, wie bereits oben beschrieben, eine Behandlung mit H2SO4/O3.
  • Die Erfindung wird im weiteren unter Bezugnahme auf eine beigefügte Zeichnung näher erläutert. Die Figuren der Zeichnung zeigen im einzelnen:
  • 1 Arbeitsschritte, welche bei der Ausführung des erfindungsgemäßen Verfahrens durchlaufen werden;
  • 2 Arbeitsschritte, welche bei der Ausführung des erfindungsgemäßen Verfahrens durchlaufen werden, wobei die dielektrische Schicht mehrere Schichten umfasst;
  • 3 eine graphische Darstellung des Abtrags eines dielektrischen Materials nach einer Behandlung im Sauerstoffplasma sowie nach einer Reinigung mit gepufferter Flusssäure.
  • 1A zeigt eine Schicht 1 aus einem Dielektrikum, in welche eine Leiterbahn 2 eingebracht ist. Die Leiterbahn 2 ist beispielsweise aus Aluminium aufgebaut und bildet ide erste Schicht im Sinne der Erfindung. Auf der Schicht 1 ist eine weitere dielektrische Schicht 3 angeordnet, die beispielsweise aus Siliziumdioxid besteht und in welche ein Kontaktloch zur Erzeugung eines Vias eingebracht werden soll. Auf der dielektrischen Schicht 3 wird zunächst eine fotoempfindliche Schicht 4 aufgebracht, belichtet und entwickelt, um eine in 1B dargestellte Öffnung 5 zu definieren, welche als Maske für die Erzeugung des Kontaktlochs dient. Anschließend wird in üblicher Weise mit einem fluorhaltigen Plasma ein Kontaktloch 6 durch die dielektrische Schicht 3 geätzt, das, wie in 1C gezeigt, bis zur Leiterbahn 2 reicht. Im nächsten Arbeitsschritt wird die Fotoempfindliche Schicht 4 in einem sauerstoffhaltigen Plasma verascht. Typische Bedingungen für die Veraschung sind im Folgenden angegeben:
    Temperatur: 195°C (50°C – 200°C)
    Sauerstoff: 1000 sccm (< 2000 sccm)
    Verhältnis O2/Formiergas: 1/1 (V/V)
    Formiergas: 1000 sccm
    Behandlungsdauer: 50 s
  • Wie in 1D dargestellt, wird die Oberseite der dielektrischen Schicht 3 wieder freigelegt und am Grund des Kontaktlochs 6 bildet sich auf der freiliegenden Oberfläche der Leiterbahn 2 eine Oxidschicht 7 aus. Die Oxidschicht 7 kann mit verdünnter Flusssäure entfernt werden. Dabei wird nur eine geringe Aufweitung des Kontaktlochs 6 beobachtet. Anschließend wird in üblicher Weise das Kontaktloch 7 mit einem leitfähigen Material aufgefüllt und dann, wie in 1E gezeigt, eine weitere Leiterbahn 8 abgeschieden. Die Leiterbahnen 2 und 8 sind durch ein Via 9 elektrisch leitend verbunden.
  • 2 zeigt Arbeitsschritte, die bei der Ausführung des erfindungsgemäßen Verfahrens durchlaufen werden, wobei in diesem Fall die dielektrische Schicht 3 mehrere Schichten aus unterschiedlichen Materialien umfasst. 2A zeigt eine Halbleiterschicht 10, beispielsweise ein Siliziumwafer, in welcher ein dotierter Bereich 11 definiert ist, zu welchem eine leitende Verbindung hergestellt werden soll. Auf der Halbleiterschicht 10 ist eine dielektrische Schicht 3 angeordnet, welche aus mehreren Einzelschichten aufgebaut ist.
  • Bei der in 2A dargestellten Anordnung wird auf der Halbleiterschicht 10 zunächst eine Schicht 12 aus einem Bor-Phosphor-Siliziumglas (BPSG) abgeschieden. Auf dieser Schicht 12 wird eine Siliziumcarbid-Schicht 13 abgeschieden. Diese Schicht 13 besteht im Wesentlichen aus Siliziumcarbid mit einem hohen Wasserstoffanteil, das durch eine chemische Gasphasenabscheidung erzeugt wird. Als oberste Schicht ist schließlich eine Silanoxidschicht 14 vorgesehen, welche durch eine chemische Gasphasenabscheidung erzeugt wird, beispiels weise aus Siliziumtetrachlorid und Wasser. Um eine leitende Verbindung zum dotierten Bereich 11 herstellen zu können, muss zunächst auf der Oberfläche der dielektrischen Schicht 3 derjenige Abschnitt definiert werden, in welchem ein durch die dielektrische Schicht 3 reichendes Kontaktloch eingebracht werden soll. Dazu wird zunächst eine Schicht aus einem fotoempfindlichen Resist 4 aufgebracht, selektiv belichtet und anschließend in üblicher Weise entwickelt. Man erhält, wie in 2B dargestellt, eine Resistmaske, welche eine Öffnung 5 umfasst, in welcher die Oberfläche der dielektrischen Schicht 3 freigelegt ist. Die durch die Öffnung 5 vorgegebene Fläche wird nun mit einem fluorhaltigen Plasma die dielektrische Schicht 3 geätzt, so dass ein Kontaktloch 6 erhalten wird, welches durch die dielektrische Schicht 3 bis zum dotierten Bereich 11 der Halbleiterschicht 10 reicht. Anschließend wird die fotoempfindliche Schicht 4 durch Veraschung im Sauerstoffplasma entfernt. Die Veraschung kann bei den bei 1 angegebenen Bedingungen durchgeführt werden.
  • Nach der Veraschung der fotoempfindlichen Schicht 4 im Sauerstoffplasma ist die Oberfläche der dielektrischen Schicht 3 wieder freigelegt. Gleichzeitig bildet sich jedoch am Grund des Kontaktlochs 6 eine dünne Oxidschicht 7 aus, wie dies in 2D dargestellt ist. Wird das Kontaktloch 6 direkt mit einem leitenden Material aufgefüllt, würde die Oxidschicht 7 zu einem hohen ohmschen Widerstand führen. Es ist daher erforderlich, die Oxidschicht 7 durch eine Behandlung mit verdünnter wässriger Flusssäure zunächst zu entfernen. Dazu wird auf die in 2D dargestellte Anordnung wässrige Flusssäure gegeben (Verdünnung: 1 : 500; Raumtemperatur (23°C); 30 – 60 s). Die Oxidschicht 7 wird aufgelöst. Gleichzeitig greift die verdünnte Flusssäure jedoch die von der dielektrischen Schicht 3 gebildeten Seitenwände des Kontaktlochs 6 an. Die Aufweitung des Kontaktlochs 6 ist jedoch deutlich geringer als nach einer Veraschung der fotoempfindlichen Schicht 4 unter den bisher üblichen Bedingungen. Nach Entfernung der Oxidschicht 7 wird das Kontaktloch 7 mit einem leitenden Material 15 aufgefüllt, um, wie in 1E dargestellt, eine durch die dielektrische Schicht 3 reichende leitende Verbindung zum dotierten Bereich 11 in der Halbleiterschicht 10 herzustellen.
  • Der Einfluss der Veraschungsbedingungen auf den Abtrag der dielektrischen Schicht kann durch die folgenden Beispiele gezeigt werden.
  • Blanke Siliziumwafer als Halbleitermaterial werden mit einer Siliziumcarbid-Schicht einer bestimmten Schichtdicke beschichtet. Auf diese Siliziumcarbid-Schicht wird eine Schicht aus einem Fotoresist aufgetragen. Der Fotoresist wird anschließend mit einem Sauerstoffplasma verascht. Dabei werden die in Tabelle 1 angegebenen Bedingungen eingestellt. Die Veraschung wird in unterschiedlichen Plasmakammern (Plasmakammer A bzw. B) sowie bei unterschiedlichen Temperaturen und Sauerstoffkonzentrationen durchgeführt. Nach der Veraschung der Fotoresistschicht wird die Schichtdicke der Siliziumcarbid-Schicht bestimmt und aus der Differenz der Schichtdickenverlust berechnet, der durch die Veraschung verursacht wird. Der Schichtdickenverlust ist in 3a jeweils graphisch in Form eines Balkendiagramms dargestellt. Man erkennt, dass während der Veraschung der Schichtabtrag der Siliziumcarbid-Schicht durch die Temperatur wie auch durch die Sauerstoffkonzentration im Plasma beeinflusst wird. Dabei ist jedoch keine eindeutige Tendenz festzustellen. Der Schichtabtrag wird nicht nur durch die Temperatur und die Sauerstoffkonzentration beeinflusst, sondern beispielsweise auch durch die Art der verwendeten Plasmakammer.
  • Anschließend werden alle Wafer unter jeweils gleichen Bedingungen mit einer verdünnten wässrigen gepufferten Flusssäure behandelt (H2O/HF = 500 : 1; 23°C; 60 s). Nach der Behandlung wird die Schichtdicke der Siliziumcarbid-Schicht erneut be stimmt und daraus der weitere Schichtdickenverlust berechnet. Der weitere Schichtdickenverlust ist in 3B dargestellt. Man erkennt, dass die mit dem erfindungsgemäßen Verfahren behandelten Siliziumwafer einen deutlich geringeren Schichtdickenverlust bei der Behandlung mit verdünnter Flusssäure erleiden als diejenigen Siliziumwafer, bei welchen die Veraschung bei höherer Temperatur bzw. bei höherer Sauerstoffkonzentration erfolgt. Der gesamte Verlust der Schichtdicke ergibt sich durch eine Addition der jeweiligen Werte aus 3A und 3B. Es zeigt sich dabei, dass bei Durchführung des erfindungsgemäßen Verfahrens ein deutlich geringerer Schichtdickenverlust auftritt als nach einer Veraschung unter den bisher üblichen Bedingungen. Dies bedeutet, dass Kontaktlöcher bzw. Gräben in eine dielektrische Schicht eingebracht werden können, welche einen deutlich geringeren Durchmesser aufweisen, da bei der Reinigung mit verdünnter wässriger Flusssäure eine deutlich geringere Aufweitung der Öffnung beobachtet wird.
  • Die zum Veraschen der Fotoresistschicht verwendeten Prozessbedingungen sind nachfolgend in Tabelle 1 angegeben.
  • Tabelle 1 Reaktionsbedingungen für die Veraschung der Resistschicht
    Figure 00160001
  • Das erfindungsgemäße Verfahren eignet sich an sich für beliebige dielektrische Materialien. Neben dem bereits beschriebenen Siliziumcarbid (SiC(H)), BPSG (Bor-Phosphor-Silizium-Glas) und Silanoxid eignet sich das Verfahren beispielsweise auch zur Strukturierung von TEOS (Tetraethoxysilikat), thermischen Oxiden, phosphordotiertem Siliziumglas, FSG (fluoriertes Silikatglas), SiC(N), SiOC und ähnliche Verbindungen sowie anorganischen Low K Materialien.

Claims (10)

  1. Verfahren zum Strukturieren dielektrischer Schichten auf Halbleitersubstraten mit zumindest den Schritten: Bereitstellen einer ersten Schicht, Abscheiden zumindest einer aus einem Dielektrikum gebildeten Schicht auf der ersten Schicht, so dass eine dielektrische Schicht erhalten wird; Abscheiden einer fotoempfindlichen Resistschicht auf der dielektrischen Schicht; abschnittsweises Belichten und Entwickeln der Resistschicht, so dass eine Resistmaske erhalten wird, durch welche Abschnitte der dielektrischen Schicht freigelegt sind; Abtragen der dielektrischen Schicht in den durch die Resistmaske freigelegten Abschnitten bis zumindest einer Tiefe, dass die erste Schicht freigelegt ist, Veraschen der Resistmaske in einem Sauerstoffplasma, wobei das Veraschen bei einer Temperatur durchgeführt wird, die geringer als 200°C gewählt ist, und das Sauerstoffplasma aus einem Gas erzeugt wird, das zumindest Sauerstoffgas und ein Formiergas enthält, wobei das Sauerstoffgas in einem Anteil von weniger als 60 Vol.-% und Formiergas in einem Anteil von mehr als 40 Vol.-% enthalten ist, so dass eine strukturierte dielektrische Schicht erhalten wird; und Reinigen der strukturieren dielektrischen Schicht mit wässriger verdünnter Flusssäure.
  2. Verfahren nach Anspruch 1, wobei die Dauer für die Veraschung der Resistmaske zwischen 30 s und 120 s gewählt wird.
  3. Verfahren nach einem der Ansprüche 1 oder 2, wobei der Sauerstoffpartialdruck im Gas für die Erzeugung des Sauerstoffplasmas zwischen 0,2 und 8,0 Torr gewählt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Formiergas zumindest Stickstoff- und Wasserstoffgas enthält.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht aus Silizium aufgebaut ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei die dielektrische Schicht zumindest eine Schicht aus einem Silikatglas und/oder einem Siliziumcarbid umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die wässrige verdünnte Flusssäure eine Konzentration HF/H2O von weniger als 1 : 400 aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Dauer für die Reinigung der strukturierten elektrischen Schicht mit verdünnter Flusssäure geringer als 60 Sekunden gewählt wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die verdünnte Flusssäure ein Puffersalz umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei nach dem Veraschen der Resistmaske eine nasschemische Reinigung erfolgt.
DE10255865A 2002-11-29 2002-11-29 Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser Expired - Fee Related DE10255865B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10255865A DE10255865B4 (de) 2002-11-29 2002-11-29 Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser
US10/724,141 US7199060B2 (en) 2002-11-29 2003-12-01 Method for patterning dielectric layers on semiconductor substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255865A DE10255865B4 (de) 2002-11-29 2002-11-29 Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser

Publications (2)

Publication Number Publication Date
DE10255865A1 true DE10255865A1 (de) 2004-06-17
DE10255865B4 DE10255865B4 (de) 2007-03-22

Family

ID=32318827

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10255865A Expired - Fee Related DE10255865B4 (de) 2002-11-29 2002-11-29 Verfahren zum Ätzen von Kontaktlöchern mit geringem Durchmesser

Country Status (2)

Country Link
US (1) US7199060B2 (de)
DE (1) DE10255865B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007453A1 (en) * 2004-07-01 2006-01-19 Fsi International, Inc. Cleaning process for semiconductor substrates

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130072664A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
US10292263B2 (en) * 2013-04-12 2019-05-14 The Board Of Trustees Of The University Of Illinois Biodegradable materials for multilayer transient printed circuit boards
US10154592B2 (en) 2013-04-12 2018-12-11 The Board Of Trustees Of The University Of Illinois Materials, electronic systems and modes for active and passive transience

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660681A (en) * 1993-11-16 1997-08-26 Sony Corporation Method for removing sidewall protective film
US6232237B1 (en) * 1997-12-12 2001-05-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
US20010005635A1 (en) * 1999-12-20 2001-06-28 Hideo Kitagawa Ashing method and method of producing wired device
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US20020146647A1 (en) * 1999-09-10 2002-10-10 Nec Corporation, Tokyo Ohka Kogyo Co., Ltd. Composition of photoresist remover effective against etching residue without damage to corrodible metal layer and process using the same
US20020164877A1 (en) * 2001-05-02 2002-11-07 Catabay Wilbur G. Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716535A (en) * 1996-03-05 1998-02-10 Micron Technology, Inc. Methods and etchants for etching oxides of silicon with low selectivity
US6576547B2 (en) * 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
JP2000332008A (ja) * 1999-05-20 2000-11-30 Fujitsu Ltd 半導体装置及びその製造方法
US6413877B1 (en) * 2000-12-22 2002-07-02 Lam Research Corporation Method of preventing damage to organo-silicate-glass materials during resist stripping

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5660681A (en) * 1993-11-16 1997-08-26 Sony Corporation Method for removing sidewall protective film
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
US6232237B1 (en) * 1997-12-12 2001-05-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
US20020146647A1 (en) * 1999-09-10 2002-10-10 Nec Corporation, Tokyo Ohka Kogyo Co., Ltd. Composition of photoresist remover effective against etching residue without damage to corrodible metal layer and process using the same
US20010005635A1 (en) * 1999-12-20 2001-06-28 Hideo Kitagawa Ashing method and method of producing wired device
US20020164877A1 (en) * 2001-05-02 2002-11-07 Catabay Wilbur G. Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BAKLANOV, M.R., u.a.: Limitation of HF-Based Chemistry for Deep-Submicron Contact Hole Cleaning on Silicides, in: J. Electrochem. Soc., 1998, Vol. 145, No. 9, S. 3240-3246 *
THOMAS, D.J., u.a.: Meeting ITRS roadmap challenges with low-k-dielectric etching, in: Solid State Technology (PennWell Publishing, USA), March 2001, Vol. 44, No. 3, S. 107-116
THOMAS, D.J., u.a.: Meeting ITRS roadmap challenges with low-k-dielectric etching, in: Solid State Technology (PennWell Publishing, USA),March 2001, Vol. 44, No. 3, S. 107-116 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006007453A1 (en) * 2004-07-01 2006-01-19 Fsi International, Inc. Cleaning process for semiconductor substrates

Also Published As

Publication number Publication date
DE10255865B4 (de) 2007-03-22
US20040152332A1 (en) 2004-08-05
US7199060B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
DE60012807T2 (de) Plasma-Reinigungsverfahren für Öffnungen in Isolierschicht(en) niedriger Dielektrizitätskonstante über Kupferleitungs-IC-Strukturen
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102005024798B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit verschiedenen dielektrischen Gateschichten
DE602005000657T2 (de) Reinigungsmittel für nach einer Trockenätzung und Verfahren zur Herstellung von einem Halbleitermaterial
DE19817486C2 (de) Chemische Reinigungs- und Ätzlösung für die Herstellung von Halbleitervorrichtungen und ein Verfahren zur Herstellung von Halbleitervorrichtungen mittels derselben
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102005004110A1 (de) Korrosionshemmende Reinigungszusammensetzungen für Metallschichten und Muster an Halbleitersubstraten
DE112006000811B4 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE10237042B4 (de) Zusammensetzung und Verfahren zur Resistentfernung
DE102006040585B4 (de) Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht
DE102007030812B4 (de) Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben
DE102005057061B3 (de) Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
DE102005063129B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben mit reduzierter Seitenwandverspannung
DE10356177B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10084994B4 (de) Verfahren zur Bildung einer leitenden Silicidschicht auf einem Silicium enthaltenden Substrat und Verfahren zur Bildung eines leitenden Silicidkontaktes
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee