JP4167065B2 - 積層構造を形成するための方法 - Google Patents

積層構造を形成するための方法 Download PDF

Info

Publication number
JP4167065B2
JP4167065B2 JP2002555464A JP2002555464A JP4167065B2 JP 4167065 B2 JP4167065 B2 JP 4167065B2 JP 2002555464 A JP2002555464 A JP 2002555464A JP 2002555464 A JP2002555464 A JP 2002555464A JP 4167065 B2 JP4167065 B2 JP 4167065B2
Authority
JP
Japan
Prior art keywords
crystal
structures
joined
forming
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002555464A
Other languages
English (en)
Other versions
JP2004522296A (ja
Inventor
フランク・フルネル
ユベール・モリソー
マルク・ズシー
ノエル・マーニャ
Original Assignee
コミツサリア タ レネルジー アトミーク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミツサリア タ レネルジー アトミーク filed Critical コミツサリア タ レネルジー アトミーク
Publication of JP2004522296A publication Critical patent/JP2004522296A/ja
Application granted granted Critical
Publication of JP4167065B2 publication Critical patent/JP4167065B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Micromachines (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Fuel Cell (AREA)
  • Manipulator (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Optical Integrated Circuits (AREA)
  • Seeds, Soups, And Other Foods (AREA)
  • Turbine Rotor Nozzle Sealing (AREA)

Description

本発明は、少なくとも一部に結晶部分を有した構造どうしを接合することによって積層構造を形成するための方法に関するものである。本発明は、特に、マイクロエレクトロニクスや、光学や、オプトエレクトロニクス、に適用される。
一般に、結晶部分が半導体材料からなる結晶部分であるような構造に、興味があり、特に、結晶部分が、シリコンやSi1−xGeやシリコンカーバイドやゲルマニウムやガリウムナイトライドやインジウムリンやガリウムヒ素やあるいは他のIII−V化合物やII−VI化合物やIV−IV化合物といったような半導体材料からなる結晶部分であるような構造に、興味がある。超伝導材料や、例えばダイアモンドといったような誘電体材料にも、興味がある。これらの材料は、単独であるいは組み合わせて使用される。
半導体材料から形成されたウェハどうしの接合は、古典的な手法であって、エレクトロニクスにおいては周知である。例えば、Kish Jr.氏他による米国特許第5,661,316号明細書を参照することができる。この文献には、図1A,1Bに示すように、2つのウェハ(101,102)間においてオーミック接合を形成することが提案されている。
互いに接合されるべきウェハの面どうしは、通常、結晶学的表面に対してそれぞれ傾斜角(α,α)を有している。先の米国特許文献においては、興味をなす面内において、互いに接合されるべき各面によってもたらされた2つの結晶ネットワークの間の捻れ角度(θ)をできるだけ小さくすること、および、ウェハどうしが接触したときにウェハどうしの各面に関する結晶平面間の角度である結果的な傾斜角度(α)をできるだけ小さくすること、が目的とされる。
捻れ角度(θ)は、図1Aに示されている。結果的な傾斜角度(α)は、図1Bに示されている。結晶平面のトレースは、図1Bにおいて、一連の平行線によって示されている。回転オフセット角度(θ)は、『捻れ』角度として公知であり、傾斜角度(α ,α )は、『傾斜』角度として公知である。ウェハ(101,102)が接触したときのこれらウェハの2つの面の結晶平面間の傾斜角度(α)は、傾斜角度(α,α)と捻れ角度(θ)とに依存する。
以下の説明においては、捻れ角度という用語は、回転オフセット角度を意味し、傾斜角度という用語は、結晶平面に対しての表面の傾斜角度を意味し、結果的傾斜角度という用語は、互いに接合されることとなる2つのウェハまたは2つの構造に関しての興味をなす結晶学的平面どうしの間の角度を意味する。
本出願人(Commissariat a l'Energie Atomique)による国際公開特許第99/05711号明細書においては、自己組織化されたマイクロ構造またはナノ構造を形成するために、2つのウェハの界面のところに、界面の両側から延在する結晶ゾーン内に結晶欠陥からなるネットワークおよび/または応力からなるネットワークを形成し得るよう、非常に良好に制御された少なくとも1つの結晶学的位置ズレを有することを目的としている。これを行うために、界面のところに、捻れ角度(θ)および/または適切な所定値とされた結果的傾斜角度(α)を有することを目標としている。
双方の場合において、そのような接合を形成しようとしたときには、互いに接合されるべき2つの構造の界面のところにおいて、ともに上記において定義したしたような捻れ角度および/または結果的傾斜角度を、高精度で制御する必要がある。
現在のところ、2つの構造の界面のところにおいて、結果的傾斜角度を制御するために、傾斜角度が既知であるような構造が選択される。傾斜角度は、例えばX線によって測定することができる。
また、非一様な研磨方法によってあるいは材料の局所的除去によって、各構造に傾斜角度を付与することができる。複数の構造の傾斜角度が既知であれば、結果的傾斜角度が適切な値となるようにして構造対を選択することができる。この選択においては、特に結果的傾斜角度を高精度で制御したい場合には、互いに接合されるべき多数の構造を自由に取り扱う必要がある。
しかしながら、すべての場合において、傾斜角度の値、および、回転角度を規定する複数の結晶軸に対しての傾斜方向が、接合前の時点で、各構造に関して既知でなければならない。そのような方法は、非常に使用しづらく、時間のかかるものである。
さらに、2つの構造の各接合面の傾斜角度どうしを厳密に同一とすることは困難であり、この場合には、接合による結果的傾斜角度を実質的にゼロとすることが不可能である。それは、互いに接合されるべき2つの面の傾斜角度間に何らかの相違があるからである。
捻れ角度を制御するに際しては、上記米国特許第5,661,316号明細書に開示されているように、接合を行うべき結晶に、参照用フラット部分を設けておくことができ、接合時には、これら参照用フラット部分を使用することができる。しかしながら、各構造上の参照用フラット部分の結晶学的方位を知ることには、困難性が存在する。したがって、各構造の結晶ネットワークの少なくとも1つの軸を決定する必要がある。結晶軸を決定するための1つの方法は、X線を使用することである。しかしながら、構造が薄くなればなるほど、決定精度が悪くなる。約200nmという程度の厚さの結晶フィルムの場合には、X線による結晶軸の決定精度は、100分の1の程度になってしまう。
Yuang-Fang CHOU 氏および Ming-Hsun HSIEH 氏による“Article alignment for wafer
bonding”と題する Proceedings SPIE, The International Society for Optical
Engineering, Micromachining and Microfabrication Process Technology II, Vol.
2879, 1996, pages 291-299 における文献においては、接合対象をなす2つのウェハの結晶ネットワークどうしの間の捻れ角度を決定するための方法が提案されている。この方法においては、それらウェハの接合前に、各ウェハに関して異方性化学エッチングを施す必要がある。それにより結晶方位を明確なものとすることができるものの、接合時に結晶ネットワークどうしの間の捻れ角度を高精度で制御することに困難性が存在する。さらに、この文献においては、ウェハの傾斜角度の制御については、開示がない。
米国特許第5,661,316号明細書 国際公開特許第99/05711号明細書 Yuang-Fang CHOU 氏および Ming-Hsun HSIEH 氏による"Articlealignment for wafer bonding"と題するProceedings SPIE, The International Societyfor Optical Engineering, Micromachining and Microfabrication Process TechnologyII, Vol. 2879, 1996, pages 291-299 における文献
本発明の目的は、従来技術における欠点を有していないような、積層構造の製造方法を提供することである。本発明による方法によって得られた積層構造は、接合されるべき2つの構造のそれぞれの結晶部材がなす各結晶ネットワークの間に、捻れ角度を有しており、100分の1°ともなり得るような高精度でもって、結果的傾斜角度を容易に制御することができる。
上記目的を達成するために、本発明による方法は、接合対象をなす複数の構造から積層構造を形成するための方法であって、各接合構造のそれぞれが、少なくとも1つの結晶部材(あるいは、結晶部分)を有している。本発明による方法においては、
−同一の初期構造からの分離を行うことによって少なくとも2つの結晶部材を形成し、この場合、各結晶部材には、分離によって各面が形成されることとなり、これら各形成面が、初期構造の参照結晶平面に対してそれぞれ傾斜角度を有しており、これにより、これら2つの形成面の各傾斜角度の間の差が決定され;
−結晶部材に基づいて、接合対象をなす2つの構造を形成し、この場合、各構造を、それぞれ対応する結晶部材の形成面の傾斜角度に対して制御された傾斜角度を有した各接合面を有するものとし;
−初期構造内における各結晶部材の相対位置に対応させるようにして、界面内における回転に関して各構造の相対位置を制御しつつ、接合面において各構造を接合し、これにより、各構造の間の界面のところにおいて、制御された結果的傾斜角度を得る。
2つの結晶部材の各形成面に関しての傾斜角度の間の差が、実質的にゼロであれば、有利である。言い換えれば、2つの結晶部材の各形成面に関しての傾斜角度が、互いに等しければ、有利である。この場合には、特に、実質的にゼロという結果的傾斜角度を得ることができる。
接合すべき2つの構造は、明らかなように、全体的に同一の結晶材料から形成することができる。この場合には、接合すべき2つの構造の形成ステップは、それぞれ関連する結晶部材の形成ステップと同時に行われる。
他方、接合すべき2つの構造は、それぞれ、支持体上に結晶部材を有することができ、その結晶部材は、非結晶層によって被覆することさえできる。
後者の場合、接合構造の形成手法として、いくつかの手法を想定することができる。特に、初期構造からの結晶部材の分離を行う前にあるいはそのような分離を行った後に、結晶部材に対して支持体を組み合わせることができる。さらに、分離された各結晶部材は、1つまたは複数の非結晶性材料と組み合わせ得るような1つまたは複数の積層結晶材料を備えたものとすることができる。
分離の後においてかつ接合の前においては、2つの構造のうちの少なくとも一方の構造の接合面を調整するというステップを行うことができ、その調整ステップは、接合面の傾斜角度の変化を制御しつつ、行われる。
先の調整ステップは、接合面の熱的研磨または平滑化とすることができる。
先の調整ステップにおいては、結晶部材をなす結晶材料を露出させ得るよう、構造を薄肉化することができる。
先の調整ステップは、接合面上に材料を成膜するステップとすることができる。
その材料は、結晶材料とすることも、また、アモルファス材料とすることも、できる。
先の調整ステップは、それらステップの組合せとすることができる。
2つの結晶部材の少なくとも一方の結晶部材分離を行う前に、結晶部材に対して第1グリップを取り付けるという取付ステップを行うことができる。結晶部材が薄い場合には、そのようなグリップは、重要である。
初期構造から結晶部材を分離した後に、結晶部材に対して第2グリップを取り付け、その後、第1グリップを除去することによって、接合面を自由面とすることができる。その場合、結晶部材は、分離前の位置から、ひっくり返される。
有利には、2つの構造の少なくとも一方の内部において、あるいは、特に少なくとも一方のグリップの内部において、あるいは、結晶部材とグリップとの間の境界において、イオン打込を行うことができる。そのようなステップは、グリップの除去に寄与することができる。
分離は、機械的手段、光学的手段、化学的手段、または、熱的手段を使用することにより、単独でまたは組み合わせて、行うことができる。
また、初期構造の面を通してイオン打込を行うことができ、これにより、脆弱化ゾーンを形成し、その後、この脆弱化ゾーンのところにおける結晶部材の分離を引き起こし得る処理を行うことができる。そのような処理は、熱アニールや、機械的力の印加、あるいは、これらの双方、とすることができる。
接合ステップは、材料の入力を使用して行うことも、また、使用しないで行うこともでき、特に、分子接着により行うことができる。
接合時における構造の相対位置の制御に際しては、結晶部材のうちの少なくとも一方の少なくとも1つの結晶軸をマーキングすることができる。
より単純な態様においては、接合時における構造の相対位置の制御は、初期構造上に形成された1つまたは複数のセットマークを、分離後の結晶部材上において再発見することにより行うことができる。明らかなように、セットマークは、結晶材料内に見出すことができ、また、部材内ではない。
参照用フラット部分や、あるいは、一連をなすあるいは複数シリーズをなす目盛を、セットマークとして機能させることができる。
分離の前または後において、セットマークを、例えば背面といったような、あるいは適切であればグリップといったような、初期構造の他の部材上へとあるいは接合すべき構造の他の部材上へと引き継ぐことができる。
有利には、セットマークは、前もってイオン打込を行うことによって既に脆弱化ゾーンが形成されている初期構造に対して、エッチングすることができる。よって、このエッチングは、脆弱化ゾーンの上方に延在する。打込面上へのグリップの取付後においても、また、脆弱化ゾーンのところにおける分離処理後においても、接合される2つの構造上において、セットマークを、再度発見することができる。
精度良く位置決めを行うためには、接合時における構造の相対位置の制御を、光学的手段と機械的手段と音響的手段と流体力学的手段との中の1つまたは複数の手段を使用することによって、接合されるべき一方の構造の少なくとも1つのセットマークの位置を、接合されるべき他方の構造の少なくとも1つのセットマークの位置に関して、調節することにより、行うことができる。
本発明は、また、積層構造に関するものであって、上述した方法に従って、構造どうしの接合によって得られた積層構造であるとともに、各構造が、部分的にまたは全体的に、半導体、超伝導体、誘電材料、金属材料、磁性材料、のいずれかから形成されている、あるいは、これらの混合体から形成されている。
上述した方法は、複数の構造の積層に関して繰り返すことができ、その場合、複数の結晶部材を、同一の初期構造から得ることができる。
添付図面を参照しつつ、本発明を何ら限定するものではなく単なる例示としての好ましい実施形態に関する以下の詳細な説明を読むことにより、本発明が、より明瞭に理解され、本発明の他の特徴点や利点が、明瞭となるであろう。
図2を参照されたい。図2Aは、初期結晶構造(1)を示している。初期構造(1)のうちの、参照平面とも称される結晶平面(p)を示す各トレースは、傾斜した複数のラインとして概略的に示されている。一点鎖線は、2つの結晶部材(3,4)を得るためのカット面を示している。そのような2つの結晶部材(3,4)は、本発明による積層構造を得るため、互いに積層することによって互いに接合されることとなる2つの構造を形成するために使用されるものである。初期構造(1)の参照結晶平面(p)とカット面との間には、傾斜角度(α )が存在している。結晶部材(3,4)は、カットによってそれぞれ形成された面(8,9)を有している。形成された面(8,9)は、参照結晶平面(p)に対して、傾斜角度(α,α)を有している。図示の例においては、単一のカット面が採用されていることにより、傾斜角度(α,α)は、互いに実質的に同一であって、角度(α )に等しい。
図2Bに示す例においては、単一層支持体または複数層支持体(5)に対して取り付けられている結晶部材(3)と、単一層支持体または複数層支持体(6)に対して取り付けられている結晶部材(4)とが、互いに接合される各構造(30,40)を形成することが仮定されている。1つの初期構造(1)から2つの結晶部材(3,4)よりも多数の結晶部材を切り出すことができるとともに、3つ以上の構造を互いに積層することもできる。よって、複数の薄い結晶部材から、厚い積層構造を得ることができる。そのような接合による積層構造は、任意の支持体上に堆積させることができる。
よって、結晶部材(3,4)を2つずつ接着して、単一の初期構造(1)から、複数の接合構造(30,40)を得ることができる。
初期構造(1)は、全体として1つまたは複数の結晶材料から形成することも、また、結晶材料および非結晶材料をベースとした複合材料から形成することもできる。
分離は、互いに異なる2つの材料間の界面においても、また、単一材料内においても、行うことができる。
結晶材料は、半導体や、超伝導体や、誘電体や、金属や、磁性体、とすることができる。
半導体材料としては、シリコンや、Si1−xGeや、シリコンカーバイドや、ゲルマニウムや、ガリウムナイトライドや、インジウムリンや、ガリウムヒ素や、あるいは、より一般的には、すべてのIII−V化合物やII−VI化合物やIV−IV化合物、を使用することができる。また、誘電体材料としては、ダイアモンドを使用することができ、金属材料としては、銅や鉄や白金やパラジウムを使用することができ、磁性材料としては、銅や鉄やCrCoやFeNiやFeAlSiやFeNiAg合金やガーネット((希土類)Fe5−x金属12 )を使用することができ、超伝導材料としては、YBaCuOやNbNを使用することができる。すべての材料は、単独で使用することも、組み合わせて使用することも、また、混合物として使用することも、できる。非結晶性材料としては、ポリマーや、SiO や、Si、を使用することができる。
初期構造(1)においては、少なくとも2つの結晶部材(3,4)を切り離すことにより、互いに接合すべき構造(30,40)を得る。
切り取られた2つの結晶部材(3,4)の面(8,9)は、参照結晶平面に対してそれぞれ傾斜角度(α,α)を有しており、これら傾斜角度どうしは、互いに等しいものとすることも、あるいは、互いに相違するものとすることも、できる。それら傾斜角度は、既知であっても、あるいは、未知であっても良い。他方、決定すべきことは、それら傾斜角度どうしの間の差である。
カットは、例えばソーやウォータジェットといったような機械的手段によって、超音波手段によって、例えばレーザーを使用した光学的手段によって、化学的手段によって、あるいは、仏国特許出願公開第2 681 472号明細書に開示されている手法といったような熱的手段によって、行うことができる。カットのためのそれら手段は、単独で使用することも、あるいは、組み合わせて使用することも、できる。
超音波手段は、超音波トランスデューサによって振動が誘起されるようなツールを備えることができる。振動ツールは、結晶部材(3,4)を切り取ろうとする初期構造(1)に対して、当接させて配置される。振動は、特定方向に沿って材料内を貫通する。振動ツールと初期構造との間に、剥離を容易とするための剥離性粒子を挿入することができる。そのような剥離は、振動ツールと初期構造(1)をなす材料との間においてのみ行われる。ツールの形状は、実行される機械加工形状を規定する。例えば0.1°の数倍程度といったような所定角度を2つの面が形成するような台形を断面形状とするような形状をツールに付与しておくことにより、カットによって得られる2つの面の傾斜角度どうしの差は、実質的にその所定値と同じとなる。形成される面の傾斜角度は、互いに相違することとなる。
薄いフィルムどうしの劈開による分離を可能とする先の仏国特許出願公開第2 681 472号明細書においては、初期構造(1)の面(2)を通して、例えばプロトンといったようなイオンを打ち込む。これにより、打込面(2)からの所定深さのところに、一点鎖線によって概略的に示すような脆弱化ゾーン(10)を得ることができる。打込面(2)は、その後、例えば、グリップ(5)に対して取り付けられる。グリップ(5)の目的は、分離後における結晶部材(3)の取扱いを容易とすることである。グリップ(5)は、また、分離時には、結晶部材に対しての剛直化部材としての役割も果たす。このグリップは、上述した材料の中の1つから形成することができる。
グリップ(5)を取り付けるための手段は、接着剤による接着とすることができる。接着剤は、蒸着やスパッタリングや化学気相成長といったような物理的または化学的プロセスによる接着剤に起因するものとされ、例えば、分子接着による接着とされる。この取付手段は、単独で使用することも、また、組み合わせて使用することも、できる。特に、熱処理を使用することによって、取付効果を向上させることができる。このステップは、図示されていない。接着すべき2つの面を化学的にクリーニングするというステップが、一般に、分子接着による取付の前に行われる。
その後、機械的処理および/または熱アニール処理を、適用することができる。このような処理の目的は、脆弱化ゾーン(10)の位置において、初期構造(1)を2つの結晶部材(3,4)へと分離させることである。分離によって形成された各面は、結晶部材(3)に関しては、符号(8)で示されており、結晶部材(4)に関しては、符号(9)で示されている。このタイプのカット方法の場合には、結晶部材(3,4)の2つの面(8,9)に関し、参照結晶平面に対しての傾斜角度は、互いに実質的に等しい。それら傾斜角度は、参照結晶平面に対しての打込面(2)の傾斜角度に実質的に等しい。その結果、接合に関しては、各面(8,9,2)は、等価である。
初期構造(1)が、分離前にグリップ(6)によって保持された他の面(7)を有することを想定することができる。第2グリップ(6)は、上述したいずれかの方法によって取り付けることができる。この特性は、図2Aには示されていないものの、2つのグリップは、図2Bにおいて見ることができる。
積層構造が得られた後にグリップ(5,6)を除去しなければならない場合には、グリップの材質を選択し、その材質に応じた取付方法を選択する。例えば、酸化シリコン製のグリップは、フッ酸バス内において除去することができる。上述した結晶部材に関しての複数の分離手段のいずれかを使用することによって、除去することもできる。
例示においては、それぞれ対応するグリップ(5,6)に対して結晶部材(3,4)が取り付けられることによって、接合すべき2つの構造(30,40)が形成されている。得られた2つの構造(30,40)は、形成された面(8,9)によって互いに接合される。その際、2つの構造(30,40)間の界面における結果的傾斜角度を制御し得るよう、初期構造(1)内における結晶部材(3,4)の相対位置に対応させるように、接合界面内における回転に関して構造(30,40)の相対位置が制御される。参照は、分離前における双方の結晶部材の相対位置によって与えられる。
2つの構造(30,40)の接合を示している図2Cにおいては、2つの結晶部材(3,4)が、分離前においておよび接合時において、回転に関しての相対位置を保存していることを仮定している。
捻れが一切存在していないようなこの構成により、界面のインデックスを同じとしつつ2つの構造の結晶平面どうしの間の結果的傾斜角度をゼロとするあるいは実質的にゼロとすることができる。実際、初期構造内の単一カット面に沿って分離を行った場合には、接合すべき2つの面の傾斜角度は、実質的に等しい。
2つの構造の接合が、界面内における捻れ角度をゼロまたは実質的にゼロとしつつそのような表面分離を行わないものとして分離された結晶部材どうしの接合である場合には、結果的傾斜角度は、ゼロとなるあるいは実質的にゼロとなる。
その場合、各構造の傾斜角度を知る必要なく、結果的傾斜角度を最小化することができるあるいは制御することができる。
さらに、接合対象をなす2つの構造の少なくとも一方に関して、意図的に非常に良好に制御された傾斜角度の変化を、例えば化学的機械的研磨(CMP)によって、導入することができる。これにより、接合すべき2つの構造の傾斜角度を知る必要なく、結果的傾斜角度を制御することができる。その場合には、処理された構造の接合面の傾斜角度を、分離された対応結晶部材の形成面の傾斜角度に対して、制御する。
2つの構造(30,40)の接合は、2つの構造(30,40)間の界面のところにおいて、材料の入力を使用してあるいは使用せずに、シールを行うことができる。接合を形成するために材料の入力を行う場合には、その材料は、接合の完了時に消失するものとすることも消失しないものとすることもできる。有利なタイプの接合は、分子接着という用語によって公知である。そのような分子接着は、例えば、疎水的なタイプや親水的なタイプや陽極的なタイプや共融的なタイプや金属的なタイプのものとすることができる。疎水的な分子接着の場合には、2つの接合面(8,9)は、それら面を疎水的なものとするような処理を受ける。そのような処理は、化学的クリーニング終端ステップとすることができる。例えば、フッ酸アタックステップとすることができる。次に、そのようにして処理した2つの面(8,9)を雰囲気温度において接触させる。その際、界面内において回転させることによって、各結晶部材(3,4)の相対位置に対応させるようにして、2つの構造(30,40)の相対位置を制御する。参照は、分離前における2つの結晶部材の位置である。そのような接触は、図2Cに示されている。
その後、2つの構造(30,40)は、界面における原子間結合が形成されるよう、熱処理を受ける。
さらに、接合されるべき2つの構造(30,40)に対しては、接合を実施する前に、1つまたは複数の表面処理または表面アタックを施すことができる。
例えば、分離後には、分離された表面は、微小な粗さを有している。このような粗さは、機械的なまたは化学的なまたは機械的化学的な研磨によって、あるいは、例えばシリコンの平滑化の場合には水素雰囲気やアルゴン雰囲気や窒素雰囲気や真空雰囲気といったような様々な雰囲気下において高温での平滑化用熱処理によって、低減することができる。そのような処理は、分離された結晶部材の傾斜角度に対しての構造の傾斜角度を変更することはない。しかしながら、変化してしまった場合には、傾斜角度の変化を定量化することができ、これにより、接合時に2つの構造の界面において、制御された結果的傾斜角度を得ることができる。
各結晶部材(3,4)は、いくつかの積層された結晶材料を有することができ、必要であれば、図4に関して後述するように1つまたは複数の非結晶材料と組み合わせることができる。その場合、接合されるべき少なくとも1つの構造は、複数の材料から構成され、例えば化学的アタックおよび/またはイオンアタックといったような手法によって、薄肉化処理を行うことができる。これにより、結晶表面上に、分離後になおも埋設されている材料を露出させることができる。後述するように、図4が示しているのは、この状況である。エッチング停止層(17)が、接合対象をなす2つの構造のうちの、一方にあるいは他方にあるいは双方に、形成されており、薄肉化処理によるアタックは、最大でも、この停止層(17)のところで停止する。
有利には、分離された2つの表面の少なくとも一方上において、少なくとも1つの材料の少なくとも1つの成膜や堆積を行うことができる。
この実施形態は、後述するように、図3Bにおいて例示されている。構造(30)を構成することとなる結晶部材(3)の分離面(8)は、結晶材料によって被覆される。得られた層は、符号(11)で示されている。有利には、この成膜は、エピタキシャル成長によって行うことができる。
材料層(11)は、結晶から形成することに代えて、アモルファスから形成することもできる。材質は、例えば、酸化シリコンや、窒化シリコンや、ガラスや、例えばエポキシ系接着剤といったプラスチック、とすることができる。その材質は、接合前にあるいは接合の最中にあるいは接合後に行われる熱処理や化学的処理や機械的処理の際に、消失することができる。その結果、そのような材質は、接合界面に存在することもあるいは存在しないこともある。
研磨処理や成膜処理や薄肉化処理により、接合面上に、良好に決定された傾斜角度変化を引き起こすことができ、これにより、結果的相対傾斜角度の値を任意に選択することができる。
また、表面分離ステップは、結晶部材の形成面の傾斜角度に対して、接合面の傾斜角度をごくわずかだけしか変更しない。例えば、約10cm直径のウェハの表面から400nmという厚さを除去した場合、傾斜角度における変化は、1000分の1以下であって、無視できる程度である。
有利には、構造(30,40)を接触させる前に、グリップ(5,6)の少なくとも一方内において、あるいは、結晶部材(3,4)と対応グリップ(5,6)との間において、あるいは、結晶部材(3,4)内において、イオン打込ステップを行うことができる。図2Bにおいては、接合すべき構造(30,40)内において、グリップ(5,6)と結晶部材(3,4)との間の境界(2,7)のところにおいて、イオン打込が行われたことが仮定されており、脆弱化されたゾーンが、概略的に示されている。
そのようなイオン打込は、水素やヘリウムやあるいは打込可能な他の任意のガス種によって、行うことができる。そのような打込は、深さ部分内に、脆弱化ゾーンを誘起する。このステップは、有利には、後のステージにおいてグリップを分離させるに際して、使用することができる。そのような分離は、先に例示した仏国特許出願公開第2 681 472号明細書に開示されているように熱処理を施すことによってあるいは他の手法によって、打込によって誘起された脆弱化ゾーンの深さ位置において起こることとなる。
そのようなイオン打込ステップは、2つの構造の接合前にあるいは接合後に、結晶部材の分離の前に、行うことができる。
次に、図3を参照されたい。初期構造(1)(図3A)から開始される。各面に対してそれぞれグリップ(5,6)を付設し、一方の面(7)を通してのイオン打込により、初期構造(1)を2つの部分に分離・劈開させる。これにより、接合させるべき2つの構造(30,40)を得る。各構造は、グリップ(5,6)に対して取り付けられた結晶部材(3,4)を備えている。結晶部材(3,4)の各々は、劈開によって形成された分離面(8,9)を有している。これら面(8,9)は、イオン打込を先に行った面(7)と実質的に同じ傾斜角度を有している。一方の分離面(8)に対して、結晶材料(11)を堆積させる(図3B)。分離によって得られた他方の構造(40)に関しては、分離面(9)に対して、第2グリップ(12)を取り付ける(図3C)。その後、第1グリップ(6)の全部または一部を除去する。この除去に関しては、いくつもの手法を想定することができる。
グリップ(6)と結晶部材(4)とに対して逆向きの力を印加することによって、グリップ(6)と結晶部材(4)とを引き離すことができる。化学的アタックによる除去や、機械的研磨による除去、を想定することもできる。これら手法の組合せを使用することもできる。
研磨は、グリップ(6)を超えて行うことができ、結晶部材(4)の一部までをも除去することができる。図3Cにおける一点鎖線は、研磨が終了した場所を示している。研磨の終了(あるいは、停止)は、有利には、停止層の利用によって行うことができる。図3Dにおいては、構造(40)をなす材料層が、第1グリップ(6)の除去時に結晶部材(4)内にまで除去が行われたことが仮定されている。そのような除去により、構造(40)の結晶部材(4)の結晶面(13)が既に露出されており、相手側の構造(30)の処理面に対して接合されるのは、その結晶面(13)である。
一対をなす2つのグリップを使用したこのような構造の反転は、双方の構造(30,40)に関して行うことも、想定することができる。接合される2つの面のうちの少なくとも一方の面は、分離によって得られた2つの面の1つとしないことができる。この場合にも、分離される結晶部材の形成面の傾斜角度に対しての、構造の接合面の傾斜角度の評価を行うべきである。
図4は、初期構造(1)内において、複数回の分離が行われる場合を示している。図4Aにおいては、初期構造(1)は、複合体とされており、複数の結晶層(15,16)と、これらの一方上に積層されたアモルファス層(21)と、から形成されている。アモルファス層(21)は、2つの結晶層(15,16)の間に配置されている。この例においては、結晶層(15)の両面の傾斜角度は、互いに同じでなければならない。これは、例えば、初期構造(1)が、SOI(シリコンオンインシュレータ)タイプの構造である場合である。停止層(17)を、一方の結晶層(15)とアモルファス層(21)との間に配置することができる。
結晶層(15)を通してのイオン打込によって、初期構造(1)を分離する。そして、図4Bにおいてグリップ(5)を取り付けたものとして図示されている第1結晶部材(3)を、面(10)に沿って劈開し、接合されるべき一方の構造(30)を形成する。結晶部材(3)の形成された面は、自由面であり、符号(8)によって示されている。この自由面(8)は、積層構造を形成するために接合されることとなる面をなす。結晶部材(3)は、結晶層(15)から分離される。
さらに、初期構造(1)のバルク内の面(14)に沿って、第2結晶部材(4)を分離する。この第2結晶部材(4)に対しても、前もって、グリップ(6)が取り付けられる(図4C)。この第2結晶部材(4)は、結晶層(15)をなす結晶材料から構成されているとともに、停止層(17)と、アモルファス層(21)の一部をなすアモルファス材料(22)と、が付設されている。グリップ(6)と、結晶部材(4)と、停止層(17)と、アモルファス材料(22)と、からなるアセンブリは、第2構造(40)を形成する。この第2構造(40)は、アモルファス材料(22)に対応した自由面(9)を有している。そして、アモルファス材料(22)を除去し得るよう、停止層(17)の全部または一部のところにまで、自由面(9)側からの除去を行う。停止層が存在しない場合には、アモルファス材料(22)の除去により、結晶層(15)をなす結晶材料が露出されることとなる。
このようにして処理された自由面(9)は、構造(30)の自由面(8)に対して接合される。この操作は、初期構造(1)の節約に寄与し、初期構造(1)を再使用することができる。
この接合時に、接合される2つの構造のうちの一方の構造を、他方の構造に対して、界面内において角度(θ)だけ回転させたときには、同時に、構造の接合面の傾斜角度の向きを、接合面に対する法線に関して回転させる。これにより、2つの構造間における結果的傾斜角度(α)の値を調節することができる。回転角度(θ)がゼロであれば、結果的傾斜角度(α)は、各接合面のそれぞれの傾斜角度(α,α)の差の絶対値に実質的に等しいものとなる。一方、180°という回転であれば、結果的傾斜角度は、各接合面の傾斜角度どうしの和に実質的に等しいものとなる。
例えば先に例示した仏国特許出願公開第2 681 472号明細書に開示された方法によって分離が行われた場合といったような、接合対象をなす2つの構造がそれぞれの接合面において互いに同じ傾斜角度を有している場合には、捻れ角度に応じて、結果的傾斜角度は、ゼロ回転の場合には0°との間において変化し、180°回転の場合には傾斜角度の2倍との間において変化する。このタイプの分離方法においては、傾斜角度は、実質的に、初期構造の打込面の傾斜角度である。
この構成においては、有利には、ゼロという結果的傾斜角度を得ることが目的であるならば、打込面の傾斜角度の値を知る必要すらない。他方、結果的傾斜角度を所定値にしたい場合には、打込面の傾斜角度の値を知るだけで良く、傾斜方位の決定は、重要ではない。この点は、先のケースとは相違していない。
よって、接合時に、接合対象をなす2つの構造の捻れ角度を利用することにより、結果的傾斜角度を自在に調節することができる。
図5は、2つの接合面によってもたらされる結晶ネットワークどうしの間の捻れ角度(θ)の関数として、結果的傾斜角度(α)の典型的な変化を示している。
しかしながら、2つの接合面によってもたらされる結晶ネットワークどうしの間の捻れ角度(θ)を精密に制御可能とするに際して、従来技術のように、2つの接合面によってもたらされる各結晶ネットワークのそれぞれの結晶方位を知る必要はなく、接合すべき2つの構造の回転に関しての相対位置を正確に制御するだけで十分である。
この観点から、分離ステップに先立って、初期構造(1)に、1つまたは複数のセットマーク(18,19)を形成することができる。このようなセットマークは、初期構造から分離した結晶部材に基づいて得られた接合構造(30,40)において再発見し得るようなものとされる。
次に、図6Aおよび図6Bを参照することとする。図6Aは、断面図によって、初期構造(1)を示している。初期構造(1)は、ディスクの形態とされるとともに、有利には、エッジ近傍箇所に、2つのセットマーク(18,19)が形成されている。2つのセットマーク(18,19)は、有利には、互いに径方向反対側に位置されている。セットマーク(18,19)は、平面視において、一辺が5μmの正方形という形態とすることができる。初期構造の直径が約10cmである場合には、セットマークどうしの間隔は、約8cmとすることができる。セットマーク(18,19)は、初期構造(1)内において、初期構造(1)から得られた2つの結合構造(30,40)において再発見し得るよう、十分な深さにまで延在している。図6Bは、分離された後における、互いに接合対象をなす2つの構造(30,40)を示している。図6Bにおいては、セットマーク(18.1,18.2,19.1,19.2)も、示されている。これらセットマークは、初期構造(1)に形成されたセットマークの各断片である。図6Bにおいては、グリップが図示されていない。しかしながら、特に接合対象をなす構造が薄膜である場合には、グリップを設けることができる。
セットマーク(18,19)は、初期構造(1)を垂直に貫通するものとすることも、また、初期構造(1)を垂直には貫通しないものとすることも、できる。重要なことは、セットマークが、接合されるべき2つの構造(30,40)上に存在していることであり、特に、セットマークが、初期構造から分離される少なくとも1つの結晶部材を完全に貫通していることである。
セットマーク(18,19)は、化学的エッチング、イオンエッチング、例えばレーザービームによるものといったような光学的彫刻、例えばポリマー製マスクを貫通してのあるいはマスクを使用しないような機械的彫刻、の中から選択された彫刻方法によって、あるいは、これらの組合せによって、形成することができる。
セットマーク(18.1,18.2,19.1,19.2)を有していることにより、構造(30,40)は、セットマークを2つずつ位置合わせすることにより、あるいは、それらセットマーク間に所定捻れ角度を設定することにより、接合することができる。セットマークどうしの位置合わせは、捻れ角度を実質的にゼロとした状態での接合を可能とする。
位置決めは、有利には、例えば赤外線によってといったような光学的態様により、あるいは、機械的態様により、あるいは、音響的態様により、あるいは、流体力学的態様により、あるいは、これらの組合せにより、行うことができる。
セットマークが、後に分離されることとなる同一の初期結晶構造内に形成されている場合には、あるいは、例えばエピタキシャル成長による成膜層といったような成膜層を有している場合のように単一結晶系からなる構造内に形成されている場合には、セットマークは、互いに接合されるべき2つの面によってもたらされる各結晶方位に関して、同一の位置ズレを有している。若干の位置合わせ誤差は別として、セットマークどうしが互いに位置合わせされている場合には、接合されるべき2つの面によってもたらされる各結晶ネットワークどうしの間の捻れ角度(θ)がゼロであることを、確信することができる。この場合、セットマークの初期配向が無関係であることが、有利な点である。結晶ネットワークの方位の決定は、不要である。
例えば、互いに接合すべき2つの構造が、10μm幅とされかつ互いに約10cm離間された複数のセットマークを有している場合に、それらセットマークが、顕微鏡下において例えば赤外線を使用して2つずつ位置合わせされた場合には、2つの構造の回転に関して、およそ1000分の1°という精度を有した位置決めを行うことができる。
有利には、セットマークは、結晶方位を明示するために使用される異方性化学エッチングによって消費される領域と比較して、ごくわずかな有効しか使用しない。
図6に示すようなセットマークを形成することに代えて、通常はディスクの形態とされる初期構造に、参照用フラット部分(20)を形成することができる。この実施形態は、図7に示されている。図7は、本発明による積層構造を示している。この積層構造は、初期構造に由来する2つの接合構造(30,40)から形成されている。
互いに接合すべき構造に関しての位置決めを特定するための、初期構造を完全に貫通するあるいは部分的に貫通する、このタイプの参照用フラット部分は、有利には、ウェハエッジの面取によって形成されている通常の参照用フラット部分を使用した場合に発生する問題点を克服する。
最終的には、捻れ角度と結果的傾斜角度とが既知であるとともに選択されているような構造を、どの時点においても各結晶部材の結晶方位を知るための努力を行う必要なく、得ることができる。
それでもなお、接合されるべき構造どうしの間の捻れ角度を制御するために、接合される2つの面によってもたらされる各結晶ネットワークの少なくとも1つの結晶軸を決定するための方法を使用することができる。例えば、化学的エッチングや、X線検査や、光学的検査や、音響的検査や、あるいは、異方性を利用した他の適切な方法に、言及することができる。
次に、図9を参照して、本発明による方法によって得られた積層構造に関する2つの実施形態について説明する。
例えば、初期構造(1)から、Si1−xGe(x<1)からなるフィルム(90)を分離させることができる。必要であれば、初期構造(1)は、基体(91)によって支持されている。これを行うために、初期構造(1)内において分離を行い得るような量でもって、水素を打ち込むことができる。初期構造(1)には、セットマーク(92)(図9A)が形成されている。Si1−xGe製フィルム(90)に対して、グリップとして機能する支持体(93)を取り付ける(図9B)。例えば熱処理を行うことにより、初期構造(1)からの、フィルム(90)の分離を行う(図9C)。このフィルム(90)は、接合されるべき一方の構造(30)を構成するものである。符号(94)は、フィルム(90)を分離した後における、初期構造(1)の残部を示している。この残部は、接合されるべき他方の構造(40)を構成するものである。
得られた2つの部材上において、セットマークが再発見される。すなわち、フィルム(90)上においては、セットマーク(92.1)が再発見され、初期構造の残部(94)上においては、セットマーク(92.2)が再発見される。
セットマーク(92)は、接合されるべき構造(30,40)を構成している他方の部分上にも、引き継ぐことができる。図9Cにおいては、各セットマーク(96.1,96.2)が、それぞれ対応するグリップ(91,93)のところにおいて、接合されるべき構造(30,40)の反対面上へと引き継がれて形成されている。
分離後においては、分離されたフィルム(90)上において、エピタキシャル成長により、Si1−xGeからなる膜(95)の成膜を行う。この場合、セットマーク(92.1)は、保存する(図9D)。セットマーク(96.1)がグリップ(93)のところにおいて引継形成されている場合には、セットマーク(92.1)の保存は、不要である。
その後、エピタキシャル成長フィルム(95)を、初期構造(1)の残部(94)上へと接合することができる。その際、界面内における回転により、初期構造(1)の残部(94)と分離フィルム(90)との相対位置を、セットマーク(92.1,92.2)を使用することによって分離前の相対位置に関して、制御することができる(図9E)。その場合、界面において生成された転位に関してネットワークを制御する。
本発明による方法の他の例は、図8に部分的に示されている。初期ウェハ(80)として、約10cm直径の結晶シリコンを使用する。このウェハ(80)の表面に対する法線は、方位<001>においてほぼ1°という傾斜角度を有している。約400nmという厚さにまで、初期ウェハ(80)を熱酸化する。初期ウェハ(80)に対して、76keVというエネルギーでかつ6×1016個/cm という照射量でもって、水素によりイオン打込を行う。
その後、セットマークを形成する。ここで、セットマークは、一連をなすあるいは複数のシリーズをなす目盛(86)の形態とされる。一連をなす複数の目盛は、定規すなわち分度器上において、いくつかごとに、グループ分けすることができる。
初期ウェハ上において一連をなす目盛(86)の光リソグラフィーを行う。図8Aの例においては、2つのシリーズをなす目盛が示されている。すなわち、各シリーズをなす目盛は、例えば分度器のようにして、約20°にわたる円弧に沿って延在している。それら目盛どうしは、互いに径方向反対側に位置している。複数シリーズをなす目盛(86)を有した初期ウェハが、図8Aに示されている。一方、図8Bは、一方のシリーズをなす目盛の一部を拡大して示している。各シリーズの半径は、約8cmである。各シリーズ(86)は、第1シリーズをなす約10μm×約30μmという複数の矩形マーク(81)を有している。矩形マーク(81)どうしは、100分の1°(0.01°)刻みで隔離されている。第2シリーズをなす複数のマーク(82)は、第1シリーズをなすマーク(81)と初期ウェハ(80)のエッジとの間に配置されているとともに、20分の1°(0.05°)を表している。第3シリーズをなす複数のマーク(83)は、より大きな矩形のマークとして形成されているものであって、第1シリーズをなすマーク(81)と初期ウェハ(80)の中心との間に配置されているとともに、10分の1°(0.1°)を表している。第4シリーズをなす複数のマーク(84)は、初期ウェハのエッジと第2シリーズをなすマーク(82)との間に配置されているとともに、1°を表している。図示の明瞭化のために、図8Aにおける各マークは、正確なスケールで図示されているわけではない。マーク(85)は、一連の目盛(86)の中心を示している。
例えば、RIE(reactive ion etching、反応性イオンエッチング)により、シリコン製初期ウェハの酸化シリコン表面において、約1150nmという深さのところにまで、セットマーク(81,82,83,84,85)をエッチングすることができる。エッチング深さは、有利には、酸化物の厚さや実施条件に適したものとされる。
その後、初期ウェハは、分子接着によって、グリップおよび剛直化材として機能する他のシリコンウェハ上に接合される。そして、先の仏国特許出願公開第2 681 472号明細書に開示されているようにして、イオン打込を行ったゾーンのところにおいて分離を行う。
初期ウェハの分離面が、酸化され、カット時に発生したクラウンが、ウェハの直径を低減することによりあるいはイオン的研磨により、除去される。
分離によって得られたフィルムが表面上に既に接着されているシリコンウェハが、約600℃以上という温度で熱アニールされることによって接着の安定化を受け、その後、カット面上において、約100nm深さの犠牲的酸化を受ける。初期ウェハのカット面と他のウェハとが、還元されて、例えば化学的手段によってあるいは水素等による平滑加熱アニール処理によって、約100nmの厚さにまで研磨される。これにより、市販のシリコンウェハの表面品質、すなわち、rms値で0.2nm以下という表面粗さを有した表面品質、と同等の表面品質を再獲得することができる。
このような処理は、各ウェハ表面の傾斜角度を、最大でおよそ2×10−4°しか変化させない。
2つのウェハの研磨面どうしは、その後、疎水性分子接着によって互いに接合される。その際、接合時には、複数シリーズをなす目盛を使用しつつ、顕微鏡下において例えば赤外線を使用して捻れ角度(θ)が制御される。
1°よりも小さな捻れ角度(θ)の場合には、結果的傾斜角度(α)は、初期ウェハの傾斜角度の2%を超えることがない。初期ウェハの傾斜角度が0.5°に等しい場合には、結果的傾斜角度(α)は、0.009°未満となる。また、初期ウェハの傾斜角度が0.3°に等しい場合には、結果的傾斜角度(α)は、0.003°未満となる。
一方、捻れ角度(θ)が、最大180°まで増大した場合には、結果的傾斜角度(α)は、最大で、ウェハの傾斜角度の約2倍に等しい値にまで、増大する。
有利には、2次以上の対称性を有した結晶材料の場合には、180°という捻れ角度(θ)を使用することは、“0°”回転というタイプの振舞いを使用することを可能とする。
互いに接合されるべき2つのウェハの結晶ネットワークどうしの間に存在する捻れ角度(θ)を示す図である。 2つのウェハの互いに接合される各面と接合界面とがなす各角度(α ,α )と、2つのウェハの接触後に各面の結晶平面どうしの間に形成された結果的傾斜角度(α)と、を示す図である。 本発明による方法における各ステップを示す図である。 本発明による方法における各ステップを示す図である。 本発明による方法における各ステップを示す図である。 本発明による方法の第1実施形態おける各ステップを示す図である。 本発明による方法の第1実施形態おける各ステップを示す図である。 本発明による方法の第1実施形態おける各ステップを示す図である。 本発明による方法の第1実施形態おける各ステップを示す図である。 本発明による方法の第2実施形態おける各ステップを示す図である。 本発明による方法の第2実施形態おける各ステップを示す図である。 本発明による方法の第2実施形態おける各ステップを示す図である。 本発明による方法の第2実施形態おける各ステップを示す図である。 2つの構造の接合時における、捻れ角度(θ)の関数としての結果的傾斜角度(α)の典型的な依存性を示すグラフである。 分離前の時点で初期構造上に形成されたセットマークを示す図である。 初期構造からの分離によって得られたその後に接合されることとなる2つの構造上に形成されたセットマークを示す図である。 参照用フラット部分どうしが互いに位置合わせされて配置された2つの構造を示す図である。 分度器のような態様で初期構造上に付与された複数シリーズをなす目盛を示す図である。 図8Aにおける分度器を拡大して詳細に示す図である。 本発明による方法の他の実施形態おける各ステップを示す図である。 本発明による方法の他の実施形態おける各ステップを示す図である。 本発明による方法の他の実施形態おける各ステップを示す図である。 本発明による方法の他の実施形態おける各ステップを示す図である。 本発明による方法の他の実施形態おける各ステップを示す図である。
符号の説明
1 初期構造
3 結晶部材
4 結晶部材
5 グリップ(支持体)
6 グリップ
8 接合面
9 接合面
10 脆弱化ゾーン
12 第2グリップ
13 結晶面(接合面)
17 停止層
18 セットマーク
19 セットマーク
20 参照用フラット部分
22 アモルファス材料(非結晶性材料)
30 構造
40 構造
86 目盛
92.1 セットマーク
92.2 セットマーク
96.1 セットマーク
96.2 セットマーク
p 参照結晶平面
α 結果的傾斜角度
α 傾斜角度
α 傾斜角度

Claims (29)

  1. 接合対象をなす複数の構造(30,40)から積層構造を形成するための方法であって、
    前記各構造(30,40)のそれぞれが、少なくとも1つの結晶部材(3,4)を有している場合において、
    一の初期構造(1)からの分離を行うことによって少なくとも2つの結晶部材(3,4)を形成し、この場合、各結晶部材(3,4)には、分離によって各面(8,9)が形成されることとなり、これら各形成面(8,9)が、前記初期構造(1)の参照結晶平面(p)に対してそれぞれ傾斜角度(α,α)を有しており、これにより、これら2つの形成面(8,9)の前記それぞれの傾斜角度の間の差が決定され;
    記結晶部材(3,4)に基づいて、接合対象をなす各構造(30,40)を形成し、この場合、前記各構造(30,40)を、それぞれ対応する結晶部材(3,4)の前記形成面(8,9)の前記傾斜角度に対して制御された傾斜角度を有した各接合面(8,9)を有するものとし;
    記初期構造内における前記各結晶部材(3,4)の相対位置に対応するようにして、界面内における回転に関して前記各構造(30,40)の相対位置を制御しつつ、前記接合面において前記各構造(30,40)を接合し、接合時に、接合対象をなす前記各構造(30,40)の捻れ角度を利用することにより、前記各構造(30,40)の間の前記界面のところにおいて、自在に調節された結果的傾斜角度を得る;
    ことを特徴とする方法。
  2. 請求項1記載の方法において、
    前記2つの結晶部材(3,4)の前記各形成面(8,9)に関しての前記傾斜角度(α,α)の間の差を、ゼロとすることを特徴とする方法。
  3. 請求項1または2記載の方法において、
    接合すべき前記構造(30)を、前記初期構造からの前記結晶部材(3)の前記分離を行う前にあるいはそのような分離を行った後に、前記結晶部材(3)に対して支持体(5)を組み合わせることによって形成することを特徴とする方法。
  4. 請求項1〜3のいずれか1項に記載の方法において、
    接合すべき前記構造(30)を、非結晶性層(11)によって被覆された結晶部材(3)から形成することを特徴とする方法。
  5. 請求項1〜4のいずれか1項に記載の方法において、
    分離された前記結晶部材(4)を、1つまたは複数の非結晶性材料(22)と組み合わせ得るような1つまたは複数の結晶材料を備えたものとすることを特徴とする方法。
  6. 請求項1記載の方法において、
    接合すべき前記構造(30)の全体が結晶材料から形成されている場合には、
    その構造(30)の形成を、関連する前記結晶部材(3)の形成によって行うことを特徴とする方法。
  7. 請求項1〜6のいずれか1項に記載の方法において、
    前記分離の後においてかつ前記接合の前において、前記各構造(30,40)のうちの少なくとも一方の前記接合面(8,9)を調整するというステップを行い、
    その調整ステップは、前記接合面(8,9)の前記傾斜角度の変化を制御しつつ、行うことを特徴とする方法。
  8. 請求項7記載の方法において、
    前記調整ステップにおいては、前記接合面(8,9)の熱的研磨または平滑化を行うことを特徴とする方法。
  9. 請求項7または8記載の方法において、
    前記調整ステップにおいては、前記結晶部材(4)をなす結晶材料を露出させ得るよう、前記構造(40)を薄肉化することを特徴とする方法。
  10. 請求項7〜9のいずれか1項に記載の方法において、
    前記調整ステップにおいては、前記構造(40)内に設けられている停止層(17)のところまで、前記構造(40)を薄肉化することを特徴とする方法。
  11. 請求項7〜10のいずれか1項に記載の方法において、
    前記調整ステップにおいては、前記接合面(8)上に材料(11)を成膜することを特徴とする方法。
  12. 請求項1〜11のいずれか1項に記載の方法において、
    前記結晶部材(3,4)の少なくとも一方の分離を行う前に、前記結晶部材(3,4)に対して第1グリップ(5,6)を取り付けるという取付ステップを行うことを特徴とする方法。
  13. 請求項12記載の方法において、
    前記初期構造(1)から前記結晶部材(4)を分離した後に、前記結晶部材(4)に対して第2グリップ(12)を取り付け、その後、前記第1グリップ(6)を除去することによって、接合面(13)を自由面とすることを特徴とする方法。
  14. 請求項1〜13のいずれか1項に記載の方法において、
    前記構造(30,40)の少なくとも一方の内部において、イオン打込を行うことを特徴とする方法。
  15. 請求項1〜14のいずれか1項に記載の方法において、
    前記分離を、機械的手段、光学的手段、化学的手段、または、熱的手段によって行うとともに、そのような手段を、単独で使用するまたは組み合わせて使用することを特徴とする方法。
  16. 請求項1〜15のいずれか1項に記載の方法において、
    前記分離を、前記初期構造(1)の面(2)を通してイオン打込を行うことによって脆弱化ゾーン(10)を形成し、その後、この脆弱化ゾーン(10)のところにおける前記結晶部材(3)の分離を引き起こし得る処理を行うことによって、実行することを特徴とする方法。
  17. 請求項1〜16のいずれか1項に記載の方法において、
    前記接合を、材料の入力を使用して行うことを特徴とする方法。
  18. 請求項1〜16のいずれか1項に記載の方法において、
    前記接合を、分子接着により行うことを特徴とする方法。
  19. 請求項17または18記載の方法において、
    前記接合の後に熱処理を行い、これにより、前記界面のところに原子間結合を形成することを特徴とする方法。
  20. 請求項1〜19のいずれか1項に記載の方法において、
    前記接合時における前記構造(30,40)の前記相対位置の前記制御に際しては、前記結晶部材(3,4)のうちの少なくとも一方の少なくとも1つの結晶軸をマーキングすることを特徴とする方法。
  21. 請求項1〜19のいずれか1項に記載の方法において、
    前記接合時における前記構造(30,40)の前記相対位置の前記制御は、前記初期構造(1)上に形成された1つまたは複数のセットマーク(18,19)を、分離後の前記結晶部材(3,4)上において再発見することにより行うことを特徴とする方法。
  22. 請求項21記載の方法において、
    前記セットマークを、一連をなすあるいは複数シリーズをなす目盛(86)として形成することを特徴とする方法。
  23. 請求項21または22記載の方法において、
    前記セットマークを、前記初期構造(1)の他の部材上へと、あるいは、接合すべき前記構造(30,40)の他の部材上へと、セットマーク(96.1,96.2)として引き継ぐことを特徴とする方法。
  24. 請求項21〜23のいずれか1項に記載の方法において、
    前記セットマークを、化学的エッチング、イオンビームエッチング、光学的彫刻、および、機械的彫刻、の中から選択された少なくとも1つの手法によって形成することを特徴とする方法。
  25. 請求項21記載の方法において、
    前記セットマークを、参照用フラット部分(20)とすることを特徴とする方法。
  26. 請求項21〜25のいずれか1項に記載の方法において、
    前記接合時における前記構造(30,40)の前記相対位置の前記制御を、光学的手段と機械的手段と音響的手段と流体力学的手段との中の1つまたは複数の手段を使用することによって、接合されるべき一方の構造(30)の少なくとも1つのセットマーク(92.1)の位置を、接合されるべき他方の構造(40)の少なくとも1つのセットマーク(92.2)の位置に関して、調節することにより、行うことを特徴とする方法。
  27. 請求項1〜26のいずれか1項に記載の方法において、
    前記初期構造(1)を2つの部材へと分離し、このようにして分離した各部材を、接合すべき構造(30,40)とすることを特徴とする方法。
  28. 請求項1〜26のいずれか1項に記載の方法において、
    前記初期構造(1)を複数回にわたって分離し、このような分離により、接合すべき構造(30,40)を得ることを特徴とする方法。
  29. 請求項1〜28のいずれか1項に記載された方法において、
    接合される各構造(30,40)が、半導体、超伝導体、誘電体、磁性体、および、金属材料、のいずれかから形成されている、あるいは、これらの混合体から形成されていることを特徴とする方法。
JP2002555464A 2000-12-28 2001-12-27 積層構造を形成するための方法 Expired - Fee Related JP4167065B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0017215A FR2819099B1 (fr) 2000-12-28 2000-12-28 Procede de realisation d'une structure empilee
PCT/FR2001/004130 WO2002054466A1 (fr) 2000-12-28 2001-12-27 Procede de realisation d'une structure empilee

Publications (2)

Publication Number Publication Date
JP2004522296A JP2004522296A (ja) 2004-07-22
JP4167065B2 true JP4167065B2 (ja) 2008-10-15

Family

ID=8858336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002555464A Expired - Fee Related JP4167065B2 (ja) 2000-12-28 2001-12-27 積層構造を形成するための方法

Country Status (7)

Country Link
US (1) US7229897B2 (ja)
EP (1) EP1346402B1 (ja)
JP (1) JP4167065B2 (ja)
AT (1) ATE409955T1 (ja)
DE (1) DE60136007D1 (ja)
FR (1) FR2819099B1 (ja)
WO (1) WO2002054466A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) * 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
JP2005279843A (ja) * 2004-03-29 2005-10-13 Univ Of Tokyo 細線を含む結晶材料とその製造方法、およびこれを用いたナノ細線デバイス
FR2876498B1 (fr) 2004-10-12 2008-03-14 Commissariat Energie Atomique Procede de realisation d'heterostructures resonnantes a transport planaire
FR2877662B1 (fr) 2004-11-09 2007-03-02 Commissariat Energie Atomique Reseau de particules et procede de realisation d'un tel reseau.
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2895419B1 (fr) * 2005-12-27 2008-02-22 Commissariat Energie Atomique Procede de realisation simplifiee d'une structure epitaxiee
FR2895391B1 (fr) 2005-12-27 2008-01-25 Commissariat Energie Atomique Procede d'elaboration de nanostructures ordonnees
FR2895571B1 (fr) * 2005-12-28 2008-04-18 Commissariat Energie Atomique Procede de realisation d'une jonction pn electroluminescente en materiau semi-conducteur par collage moleculaire
FR2903810B1 (fr) 2006-07-13 2008-10-10 Commissariat Energie Atomique Procede de nanostructuration de la surface d'un substrat
JP2008060355A (ja) * 2006-08-31 2008-03-13 Sumco Corp 貼り合わせウェーハの製造方法および貼り合わせウェーハ
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US8129256B2 (en) * 2008-08-19 2012-03-06 International Business Machines Corporation 3D integrated circuit device fabrication with precisely controllable substrate removal
FR2937797B1 (fr) * 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
FR2942674B1 (fr) * 2009-02-27 2011-12-16 Commissariat Energie Atomique Procede d'elaboration d'un substrat hybride par recristallisation partielle d'une couche mixte
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure
FR2975109B1 (fr) 2011-05-13 2013-07-05 Commissariat Energie Atomique Procede de realisation d'une structure a reseau bidimensionnel de dislocations coin a periode maitrisee
JP2013001624A (ja) * 2011-06-21 2013-01-07 Sumitomo Electric Ind Ltd Iii族窒化物複合基板およびその評価方法
SG186759A1 (en) * 2012-01-23 2013-02-28 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers, as well as cutting tool
FR3039699B1 (fr) 2015-07-31 2017-07-28 Commissariat Energie Atomique Procede de realisation d'un dispositif electronique
DE102017203996B4 (de) 2016-03-11 2024-05-29 Sumco Corporation p-n-Übergangssiliziumwafer-Herstellungsverfahren
FR3105876B1 (fr) * 2019-12-30 2021-11-26 Soitec Silicon On Insulator Procédé de fabrication d’une structure composite comprenant une couche mince en SiC monocristallin sur un substrat support
FR3109016B1 (fr) * 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0460437B1 (en) * 1990-05-18 1997-09-10 Fujitsu Limited Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device composed of the substrate
JPH04226031A (ja) * 1990-05-18 1992-08-14 Fujitsu Ltd 半導体ウエハの製造方法および該ウエハから成る半導体装置の製造方法
JPH05109594A (ja) * 1991-10-18 1993-04-30 Hitachi Ltd 半導体基板、その製造方法および半導体装置
JPH05251294A (ja) * 1992-03-06 1993-09-28 Iwao Matsunaga ガリウム化合物半導体単結晶ウエハ及びその製造方法
TW289837B (ja) * 1994-01-18 1996-11-01 Hwelett Packard Co
JPH07335511A (ja) * 1994-06-13 1995-12-22 Nippon Telegr & Teleph Corp <Ntt> 張り合わせウエハ
JP2820120B2 (ja) * 1996-06-03 1998-11-05 日本電気株式会社 半導体基板の製造方法
US5783477A (en) * 1996-09-20 1998-07-21 Hewlett-Packard Company Method for bonding compounds semiconductor wafers to create an ohmic interface
AU7685198A (en) * 1997-05-12 1998-12-08 Silicon Genesis Corporation A controlled cleavage process
US6159825A (en) * 1997-05-12 2000-12-12 Silicon Genesis Corporation Controlled cleavage thin film separation process using a reusable substrate
JPH1140786A (ja) * 1997-07-18 1999-02-12 Denso Corp 半導体基板及びその製造方法
FR2766620B1 (fr) * 1997-07-22 2000-12-01 Commissariat Energie Atomique Realisation de microstructures ou de nanostructures sur un support
JP3452122B2 (ja) * 1998-04-22 2003-09-29 三菱住友シリコン株式会社 Soi基板の製造方法

Also Published As

Publication number Publication date
ATE409955T1 (de) 2008-10-15
US7229897B2 (en) 2007-06-12
EP1346402B1 (fr) 2008-10-01
FR2819099B1 (fr) 2003-09-26
FR2819099A1 (fr) 2002-07-05
WO2002054466A1 (fr) 2002-07-11
DE60136007D1 (de) 2008-11-13
US20050101095A1 (en) 2005-05-12
JP2004522296A (ja) 2004-07-22
EP1346402A1 (fr) 2003-09-24

Similar Documents

Publication Publication Date Title
JP4167065B2 (ja) 積層構造を形成するための方法
US8679946B2 (en) Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
US6756285B1 (en) Multilayer structure with controlled internal stresses and making same
US6335264B1 (en) Controlled cleavage thin film separation process using a reusable substrate
Shibata et al. Ductile-regime turning mechanism of single-crystal silicon
CN101084577B (zh) 修整通过组装两晶片构成的结构的方法
US5877070A (en) Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6858107B2 (en) Method of fabricating substrates, in particular for optics, electronics or optoelectronics
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
JP2008303137A (ja) エピタキシー用の複合構造の製造方法及び複合構造を含む多層構造
US8207048B2 (en) Method for producing ordered nanostructures
EP0444943B1 (en) A method of manufacturing a bonded wafer
JP3327180B2 (ja) Soi層上酸化膜の形成方法ならびに結合ウエーハの製造方法およびこの方法で製造される結合ウエーハ
EP2519965B1 (en) Method for the preparation of a multi-layered crystalline structure
US6607968B1 (en) Method for making a silicon substrate comprising a buried thin silicon oxide film
JP2000030993A (ja) Soiウェーハの製造方法およびsoiウェーハ
WO2004007816A1 (en) Method of fabricating substrates, in particular for optics, electronics or optoelectronics________________________________________
TWI833057B (zh) 製造包含支撐基板上之單晶薄層之複合結構的方法
JP2863980B2 (ja) ウエハの製作方法
US6387851B1 (en) Micro-fabrication method and equipment thereby
JPH1126337A (ja) 貼り合わせ基板の作製方法
JPH05226307A (ja) 半導体基板の製造方法
JPH11340443A (ja) Soiウエーハの作製方法およびsoiウエーハ
JP2588377B2 (ja) 半導体ウエハホルダーおよびその製造方法
JPH01246815A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040409

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080731

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees