JP4156598B2 - バンドパス・デルタ・シグマ・トランケータおよびマルチ・ビット・ディジタル信号を打ち切る方法 - Google Patents
バンドパス・デルタ・シグマ・トランケータおよびマルチ・ビット・ディジタル信号を打ち切る方法 Download PDFInfo
- Publication number
- JP4156598B2 JP4156598B2 JP2004563157A JP2004563157A JP4156598B2 JP 4156598 B2 JP4156598 B2 JP 4156598B2 JP 2004563157 A JP2004563157 A JP 2004563157A JP 2004563157 A JP2004563157 A JP 2004563157A JP 4156598 B2 JP4156598 B2 JP 4156598B2
- Authority
- JP
- Japan
- Prior art keywords
- bit digital
- digital signal
- data bits
- digital signals
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3017—Arrangements specific to bandpass modulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3002—Conversion to or from differential modulation
- H03M7/3004—Digital delta-sigma modulation
- H03M7/3015—Structural details of digital delta-sigma modulators
- H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
- H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は一般に高周波(radio frequency)伝送に関し、詳細には、高周波伝送における雑音をマルチ・ビット・ディジタル信号のビット・リダクション(bitreduction:信号圧縮)によって低減させるシグマ・デルタ・トランケータ(sigma delta truncator)、およびマルチ・ビット・ディジタル信号を打ち切って雑音を低減させる方法に関する。
WCDMAなどの一般的な無線システムでは、ベースバンド信号処理が主要な2つの仕様、すなわち(1)バンド内(in-band)のエラー・ベクトル振幅(Error Vector Magnitude:EVM)、および(2)バンド外(out-of-band)の隣接チャネル漏洩比(AdjacentChannel Leakage Ratio:ACLR)、ならびに他の仕様を満たさなければならない。EVMおよびACLRに課せられる制限は厳格なものである。
WCDMA用途に対しては、送信機用のバンド内EVM仕様、ならびに5MHzおよび10MHzのバンド外ACLR仕様がある。通常、10MHzには、10MHzACLR仕様を低減させるのに役立つ強いフィルタリングがあるが、5MHzは信号バンドに近く、そのため5MHzACLR仕様は満たすのがいくぶん難しい。伝送鎖(チェーン)上のブロックは全てACLR仕様を満たすのに影響を及ぼすので、システム仕様全体を満たすためにはそれぞれの影響が仕様を十分に下回っていなければならない。
5MHzのACLR仕様は、ディジタル−アナログ変換器内で必要なビット数を取り決めている。WCDMA用途ではこの数が通常9または10ビットである。その他の仕様、すなわちEVRおよび10MHzACLRは通常6ビットで満たされる。
本発明は、信号を効果的に打ち切って、信号処理回路で6ビット・ディジタル−アナログ変換器(コンバータ)を使用でき、EVMならびに5MHzおよび10MHzのACLR仕様が満たされるようにするバンドパス・デルタ・シグマ・トランケータ(打切り器)である。
このバンドパス・デルタ・シグマ・トランケータ(bandpass deltasigma truncator)は、複数のデータ・ビットおよび第1の数の符号ビットをそれぞれが有する一連の第1のマルチ・ビット・ディジタル信号を受け取る入力手段を含む。このバンドパス・デルタ・シグマ・トランケータにはさらに、それぞれの第1のマルチ・ビット・ディジタル信号を、第1のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットおよび第2の数の符号ビットを有する第2のマルチ・ビット・ディジタル信号に符号拡張する符号拡張(signextending)手段が含まれる。本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータはさらに、それぞれが第2のマルチ・ビット・ディジタル信号の1つに個別に関連づけられており、関連づけられた第2のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットをそれぞれが有する一連の第3のマルチ・ビット・ディジタル信号から、第3のマルチ・ビット・ディジタル信号の選択された数の最上位データ・ビットをそれぞれが有する一連の第4のマルチ・ビット・ディジタル信号、および第3のマルチ・ビット・ディジタル信号の残りの数の最下位データ・ビットをそれぞれが有する一連の第5のマルチ・ビット・ディジタル信号とを供給する出力手段を含む。このバンドパス・デルタ・シグマ・トランケータにはさらに、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの第5のマルチ・ビット・ディジタル信号を遅延させ、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけそれぞれの第5のマルチ・ビット・ディジタル信号を遅延させ、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させたこれらの第5のマルチ・ビット・ディジタル信号を反転させる手段が含まれる。連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させたそれぞれの第5のマルチ・ビット・ディジタル信号に、選択された周波数と第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じて、この乗数と第5のマルチ・ビット・ディジタル信号の中のデータ・ビットの数との積である複数のデータ・ビットを有する一連の第6のマルチ・ビット・ディジタル信号を生成する。本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータはさらに、それぞれの第2のマルチ・ビット・ディジタル信号に、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させ、かつ反転させた第5のマルチ・ビット・ディジタル信号および第6のマルチ・ビット・ディジタル信号を加算して、一連の第3のマルチ・ビット・ディジタル信号を生成する加算手段を含む。
マルチ・ビット・ディジタル信号を打ち切る本発明に基づく方法は、複数のデータ・ビットおよび第1の数の符号ビットをそれぞれが有する一連の第1のマルチ・ビット・ディジタル信号を提供するステップと、それぞれの第1のマルチ・ビット・ディジタル信号を、第1のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットおよび第2の数の符号ビットを有する第2のマルチ・ビット・ディジタル信号に符号拡張するステップとを含む。本方法はさらに、それぞれが第2のマルチ・ビット・ディジタル信号の1つに個別に関連づけられており、関連づけられた第2のマルチ・ビット・ディジタル信号の中のデータ・ビットと同じ数のデータ・ビットをそれぞれが有する一連の第3のマルチ・ビット・ディジタル信号を生成するために、それぞれの第2のマルチ・ビット・ディジタル信号に、第3のマルチ・ビット・ディジタル信号の選択された数の最下位ビットから生成され、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させ、かつ反転させたマルチ・ビット・ディジタル信号と、第3のマルチ・ビット・ディジタル信号の前記選択された数の最下位ビットから生成され、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させ、選択された周波数と第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じたマルチ・ビット・ディジタル信号とを加算するステップを含む。第3のマルチ・ビット・ディジタル信号の選択された数の最上位データ・ビットをそれぞれが有する一連の第4のディジタル信号を、第3のマルチ・ビット・ディジタル信号から生成する。
図1を参照すると、本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータは、複数のデータ・ビットおよび第1の数の符号ビットをそれぞれが有する一連の第1のマルチ・ビット・ディジタル信号を受け取る入力手段を含む。該手段は入力端子20によって表されており、これは例えば、一連の第1のマルチ・ビット・ディジタル信号の供給元のベースバンド・プロセッサ(図示せず)に接続されている。
本発明のバンドパス・デルタ・シグマ・トランケータはさらに、それぞれの第1のマルチ・ビット・ディジタル信号を、第1のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットおよび第2の数の符号ビットを有する第2のマルチ・ビット・ディジタル信号に符号拡張する符号拡張手段(sign extending means)を含む。該手段は従来の構造および動作の符号拡張器(sign extender)22とすることができる。後に明らかになるとおり、この符号拡張機能は、第1のマルチ・ビット・ディジタル信号が本発明に従って変更されているときにオーバーフロー(overflow)またはアンダーフロー(underflow)を検出するのに役立つ。
図1のバンドパス・デルタ・シグマ・トランケータはさらに、それぞれが第2のマルチ・ビット・ディジタル信号の1つに個別に関連づけられており、関連づけられた第2のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットをそれぞれが有する一連の第3のマルチ・ビット・ディジタル信号から、第3のマルチ・ビット・ディジタル信号の選択された数の最上位データ・ビットをそれぞれが有する一連の第4のマルチ・ビット・ディジタル信号、および第3のマルチ・ビット・ディジタル信号の残りの数の最下位データ・ビットをそれぞれが有する一連の第5のマルチ・ビット・ディジタル信号とを供給する出力手段を含む。該出力手段は出力端子24によって表されており、これは例えば、第4のマルチ・ビット・ディジタル信号を供給する先のディジタル−アナログ変換器(図示せず)に接続されている。一連の第3のマルチ・ビット・ディジタル信号が生成される方法は以下で説明される。
図1のバンドパス・デルタ・シグマ・トランケータにはさらに、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの第5のマルチ・ビット・ディジタル信号を遅延させ、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけそれぞれの第5のマルチ・ビット・ディジタル信号を遅延させ、かつ連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させたこれらの第5のマルチ・ビット・ディジタル信号を反転させる手段が含まれる。説明中の本発明のこの実施形態では該手段が、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの第5のマルチ・ビット・ディジタル信号を遅延させるディジタル遅延回路26、およびディジタル遅延回路26によって遅延させたそれぞれの第5のマルチ・ビット・ディジタル信号を、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけさらに遅延させ、これらのさらに遅延させた第5のマルチ・ビット・ディジタル信号を反転させるディジタル遅延/反転回路28を含む。ディジタル遅延回路26およびディジタル遅延/反転回路28は従来の構造および動作の回路とすることができる。
図1のバンドパス・デルタ・シグマ・トランケータはさらに、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させたそれぞれの第5のマルチ・ビット・ディジタル信号に、選択された周波数と第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じ、この乗数と第5のマルチ・ビット・ディジタル信号の中のデータ・ビットの数との積である数のデータ・ビットを有する一連の第6のマルチ・ビット・ディジタル信号を生成する手段を含む。具体的には、遅延回路26によって遅延させたそれぞれの第5のマルチ・ビット・ディジタル信号が、従来の構造および動作の乗算器30によって乗算される。
本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータはさらに、符号拡張器22によって伝達されたそれぞれの第2のマルチ・ビット・ディジタル信号に、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させかつ反転させた第5のマルチ・ビット・ディジタル信号および第6のマルチ・ビット・ディジタル信号を加算して、一連の第3のマルチ・ビット・ディジタル信号を生成する加算手段を含む。該加算手段は従来の構造および動作の加算回路32とすることができる。
本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータは、加算回路32と出力端子24の間に、加算回路の出力値、すなわち第3のマルチ・ビット・ディジタル信号の値が第1の値よりも大きいかどうか、または第2の値よりも小さいかどうかを判定する手段を含むことが好ましい。該手段は、従来の構造および動作のオーバーフロー/アンダーフロー検出器32とすることができる。オーバーフロー/アンダーフロー検出器34は、デルタ・シグマ・トランケータが不安定になることを防ぐ役目を果たす。
前述したように、
(a)5MHzACLR仕様では、信号処理回路に10ビット・ディジタル−アナログ変換器が必要であり、
(b)10MHzACLR仕様では、このデルタ・シグマ・トランケータの下流に置かれた低域フィルタで信号を打ち切る(切り捨てる)ことができるため、信号処理に6ビット・ディジタル−アナログ変換器を使用することができ、
(c)EVM仕様では、信号処理に6ビット・ディジタル−アナログ変換器を使用することができる。
(a)5MHzACLR仕様では、信号処理回路に10ビット・ディジタル−アナログ変換器が必要であり、
(b)10MHzACLR仕様では、このデルタ・シグマ・トランケータの下流に置かれた低域フィルタで信号を打ち切る(切り捨てる)ことができるため、信号処理に6ビット・ディジタル−アナログ変換器を使用することができ、
(c)EVM仕様では、信号処理に6ビット・ディジタル−アナログ変換器を使用することができる。
好ましい信号処理回路ではディジタル−アナログ変換器が6ビット単位(ユニット)である。それぞれの入力の4つの最下位ビットを単純に捨てると、10ビット・ディジタル信号は、10ビット分解能(bit resolution)を必要とする5MHzACLR仕様に対して不適当な6ビット分解能となる。
本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータの選択されたWCDMA用途では、
(a)入力端子20に供給されるそれぞれの第1のマルチ・ビット・ディジタル信号が、9つのデータ・ビットおよび1つの符号ビットを有する10ビット・ディジタル信号であり、
(b)符号拡張器22によって生成されるそれぞれの第2のマルチ・ビット・ディジタル信号が、9つのデータ・ビットおよび2つの符号ビットを有する11ビット・ディジタル信号であり、
(c)加算回路32によって生成されるそれぞれの第3のマルチ・ビット・ディジタル信号が、9つのデータ・ビットを有する9ビット・ディジタル信号であり、
(d)バンドパス・デルタ・シグマ・トランケータから出力されるそれぞれの第4のマルチ・ビット・ディジタル信号が、6つのデータ・ビットを有する6ビット・ディジタル信号であり、
(e)ディジタル遅延回路26に伝達されるそれぞれの第5のマルチ・ビット・ディジタル信号が、3つのデータ・ビットを有する3ビット・ディジタル信号であり、
(f)乗算器30によって生成されるそれぞれの第6のマルチ・ビット・ディジタル信号が、4つのデータ・ビットを有する4ビット・ディジタル信号であり、
(g)乗算器30の乗数が1.75であり、
(h)選択される周波数が5MHzであり、
(i)第1のマルチ・ビット・ディジタル信号の周波数が30MHzである。
(a)入力端子20に供給されるそれぞれの第1のマルチ・ビット・ディジタル信号が、9つのデータ・ビットおよび1つの符号ビットを有する10ビット・ディジタル信号であり、
(b)符号拡張器22によって生成されるそれぞれの第2のマルチ・ビット・ディジタル信号が、9つのデータ・ビットおよび2つの符号ビットを有する11ビット・ディジタル信号であり、
(c)加算回路32によって生成されるそれぞれの第3のマルチ・ビット・ディジタル信号が、9つのデータ・ビットを有する9ビット・ディジタル信号であり、
(d)バンドパス・デルタ・シグマ・トランケータから出力されるそれぞれの第4のマルチ・ビット・ディジタル信号が、6つのデータ・ビットを有する6ビット・ディジタル信号であり、
(e)ディジタル遅延回路26に伝達されるそれぞれの第5のマルチ・ビット・ディジタル信号が、3つのデータ・ビットを有する3ビット・ディジタル信号であり、
(f)乗算器30によって生成されるそれぞれの第6のマルチ・ビット・ディジタル信号が、4つのデータ・ビットを有する4ビット・ディジタル信号であり、
(g)乗算器30の乗数が1.75であり、
(h)選択される周波数が5MHzであり、
(i)第1のマルチ・ビット・ディジタル信号の周波数が30MHzである。
乗数1.75は以下のように導き出される。5MHzでゼロ・ノイズ・シェーピング(zeronoise shaping:雑音整形なし)および60MHzのサンプリング周波数については下式のようになる。
乗算器に伝達された3ビット・ディジタル信号に1.75を乗じる乗算器30による乗算は、3ビット・ディジタル信号を8倍し、3ビット・ディジタル信号を減算し、結果を4で除する(ディジタル演算におけるビット・シフト演算)ことによって達成される。
オーバーフロー/アンダーフロー検出器34は、加算回路32からの出力の10番目のビットが「1」になるとオーバーフローを検出し、オーバーフロー/アンダーフロー検出器34は、加算回路32からの出力の11番目のビットが「1」になるとアンダーフローを検出する。オーバーフロー条件が検出されると、加算回路32の出力の9つのデータ・ビットは全て「1」になり、アンダーフロー条件(すなわち負値)が検出されると、加算回路32の出力の9つのデータ・ビットは全て「0」になる。オーバーフロー条件またはアンダーフロー条件が検出されると信号の中のデータは破壊されるが、これはまれにしか起こらないので、データ伝送全体に意味のある不利な影響は生じない。
図2に、直接に6ビットに打ち切られた雑音レベル・データを示す。5MHzにおける雑音レベルは5MHzACLR仕様よりもはるかに高い。
図3に、本発明に従って構築されたバンドパス・デルタ・シグマ・トランケータによって6ビットに打ち切られたデータの雑音レベルを示す。5MHzにおける雑音レベルは、ほぼ5MHzACLR仕様のところで最も低く、フィルタによって雑音を除去することができるそれよりもより高い周波数へ雑音レベルがシフトしている。
例示的な一実施形態を参照して本明細書に図解し記載してきたが、それでもなお本発明は、図解し記載した詳細に限定されない。この例示的な実施形態には、請求項の等価物の範囲内で、本発明から逸脱することなく、さまざまな変更を加えることができる。
Claims (10)
- (a)複数のデータ・ビット、および
(b)第1の数の符号ビット
をそれぞれが有する一連の第1のマルチ・ビット・ディジタル信号を受け取る入力手段と、
それぞれの前記第1のマルチ・ビット・ディジタル信号を、
(a)前記第1のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビット、および
(b)第2の数の符号ビット
を有する第2のマルチ・ビット・ディジタル信号に符号拡張する符号拡張手段と、
それぞれが前記第2のマルチ・ビット・ディジタル信号の1つに個別に関連づけられており、関連づけられた第2のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビットをそれぞれが有する一連の第3のマルチ・ビット・ディジタル信号から、
(a)前記第3のマルチ・ビット・ディジタル信号の選択された数の最上位データ・ビットをそれぞれが有する一連の第4のマルチ・ビット・ディジタル信号、および
(b)前記第3のマルチ・ビット・ディジタル信号の残りの数の最下位データ・ビットをそれぞれが有する一連の第5のマルチ・ビット・ディジタル信号
を供給する出力手段と、
(a)連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの前記第5のマルチ・ビット・ディジタル信号を遅延させ、
(b)連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけそれぞれの前記第5のマルチ・ビット・ディジタル信号を遅延させ、連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させた前記第5のマルチ・ビット・ディジタル信号を反転させる
手段と、
連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させたそれぞれの前記第5のマルチ・ビット・ディジタル信号に、選択された周波数と前記第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じ、前記乗数と前記第5のマルチ・ビット・ディジタル信号の中のデータ・ビットの数との積である複数のデータ・ビットを有する一連の第6のマルチ・ビット・ディジタル信号を生成する手段と、
それぞれの第2のマルチ・ビット・ディジタル信号に、
(a)連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させ、かつ反転させた第5のマルチ・ビット・ディジタル信号と、
(b)第6のマルチ・ビット・ディジタル信号と
を加算して、前記一連の第3のマルチ・ビット・ディジタル信号を生成する加算手段と
を含むバンドパス・デルタ・シグマ・トランケータ。 - (a)それぞれの第1のマルチ・ビット・ディジタル信号が9つのデータ・ビットおよび1つの符号ビットを有する10ビット・ディジタル信号であり、
(b)それぞれの第2のマルチ・ビット・ディジタル信号が9つのデータ・ビットおよび2つの符号ビットを有する11ビット・ディジタル信号であり、
(c)それぞれの第3のマルチ・ビット・ディジタル信号が9つのデータ・ビットを有する9ビット・ディジタル信号であり、
(d)それぞれの第4のマルチ・ビット・ディジタル信号が6つのデータ・ビットを有する6ビット・ディジタル信号であり、
(e)それぞれの第5のマルチ・ビット・ディジタル信号が3つのデータ・ビットを有する3ビット・ディジタル信号であり、
(f)それぞれの第6のマルチ・ビット・ディジタル信号が4つのデータ・ビットを有する4ビット・ディジタル信号であり、
(g)前記乗数が1.75であり、
(h)前記選択された周波数が5MHzであり、
(i)前記第1のマルチ・ビット・ディジタル信号の前記周波数が30MHzである、
請求項1に記載のバンドパス・デルタ・シグマ・トランケータ。 - 第3のマルチ・ビット・ディジタル信号の値が、
(a)第1の値よりも大きいことと、
(b)第2の値よりも小さいこと
のうちの一方であるかどうかを判定する手段を、前記加算手段と前記出力手段の間にさらに含む、請求項1に記載のバンドパス・デルタ・シグマ・トランケータ。 - 第3のマルチ・ビット・ディジタル信号の値が、
(a)第1の値よりも大きいことと、
(b)第2の値よりも小さいこと
のうちの一方であるかどうかを判定する手段を、前記加算手段と前記出力手段の間にさらに含む、請求項2に記載のバンドパス・デルタ・シグマ・トランケータ。 - 前記第5のマルチ・ビット・ディジタル信号を遅延させかつ反転させる前記手段が、
(a)連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの前記第5のマルチ・ビット・ディジタル信号を遅延させるディジタル遅延回路と、
(b)
(1)前記ディジタル遅延回路によって遅延させたそれぞれの前記第5のマルチ・ビット・ディジタル信号を、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけさらに遅延させ、
(2)前記さらに遅延させた第5のマルチ・ビット・ディジタル信号を反転させる
ディジタル遅延/反転回路と
を含む、請求項2に記載のバンドパス・デルタ・シグマ・トランケータ。 - 前記第5のマルチ・ビット・ディジタル信号を遅延させかつ反転させる前記手段が、
(a)連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけそれぞれの前記第5のマルチ・ビット・ディジタル信号を遅延させるディジタル遅延回路と、
(b)
(1)前記ディジタル遅延回路によって遅延させたそれぞれの前記第5のマルチ・ビット・ディジタル信号を、連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけさらに遅延させ、
(2)前記さらに遅延させた第5のマルチ・ビット・ディジタル信号を反転させる
ディジタル遅延/反転回路と
を含む、請求項4に記載のバンドパス・デルタ・シグマ・トランケータ。 - マルチ・ビット・ディジタル信号を打ち切る方法であって、
(a)複数のデータ・ビット、および
(b)第1の数の符号ビット
をそれぞれが有する一連の第1のマルチ・ビット・ディジタル信号を提供するステップと、
それぞれの前記第1のマルチ・ビット・ディジタル信号を、
(a)前記第1のマルチ・ビット・ディジタル信号の中のデータ・ビットの数と同じ数のデータ・ビット、および
(b)第2の数の符号ビット
を有する第2のマルチ・ビット・ディジタル信号に符号拡張するステップと、
それぞれが前記第2のマルチ・ビット・ディジタル信号の1つに個別に関連づけられており、関連づけられた第2のマルチ・ビット・ディジタル信号の中のデータ・ビットと同じ数のデータ・ビットをそれぞれが有する一連の第3のマルチ・ビット・ディジタル信号を生成するために、それぞれの第2のマルチ・ビット・ディジタル信号に、
(a)
(1)前記第3のマルチ・ビット・ディジタル信号の選択された数の最下位ビットから生成され、
(2)連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させ、かつ反転させた
マルチ・ビット・ディジタル信号、および
(b)
(1)前記第3のマルチ・ビット・ディジタル信号の前記選択された数の最下位ビットから生成され、
(2)連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させ、選択された周波数と前記第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じた
マルチ・ビット・ディジタル信号
を加算するステップと、
前記第3のマルチ・ビット・ディジタル信号から、前記第3のマルチ・ビット・ディジタル信号の選択された数の最上位データ・ビットをそれぞれが有する一連の第4のディジタル信号を生成するステップと
を含む方法。 - (a)それぞれの第1のマルチ・ビット・ディジタル信号が9つのデータ・ビットおよび1つの符号ビットを有する10ビット・ディジタル信号であり、
(b)それぞれの第2のマルチ・ビット・ディジタル信号が9つのデータ・ビットおよび2つの符号ビットを有する11ビット・ディジタル信号であり、
(c)それぞれの第3のマルチ・ビット・ディジタル信号が9つのデータ・ビットを有する9ビット・ディジタル信号であり、
(d)それぞれの第4のマルチ・ビット・ディジタル信号が6つのデータ・ビットを有する6ビット・ディジタル信号であり、
(e)連続する第1のマルチ・ビット・ディジタル信号間の時間の2倍に等しい時間だけ遅延させ、かつ反転させたそれぞれのマルチ・ビット・ディジタル信号が、3つのデータ・ビットを有する3ビット・ディジタル信号であり、
(f)連続する第1のマルチ・ビット・ディジタル信号間の時間に等しい時間だけ遅延させ、選択された周波数と前記第1のマルチ・ビット・ディジタル信号の周波数の比に関係した乗数を乗じたそれぞれのマルチ・ビット・ディジタル信号が、4つのデータ・ビットを有する4ビット・ディジタル信号であり、
(g)前記乗数が1.75であり、
(h)前記選択された周波数が5MHzであり、
(i)前記第1のマルチ・ビット・ディジタル信号の前記周波数が30MHzである、
マルチ・ビット・ディジタル信号を打ち切る請求項7に記載の方法。 - 第3のマルチ・ビット・ディジタル信号の値が、
(a)第1の値よりも大きいことと、
(b)第2の値よりも小さいこと
のうちの一方であるかどうかを判定するステップをさらに含む、マルチ・ビット・ディジタル信号を打ち切る請求項7に記載の方法。 - 第3のマルチ・ビット・ディジタル信号の値が、
(a)第1の値よりも大きいことと、
(b)第2の値よりも小さいこと
のうちの一方であるかどうかを判定するステップをさらに含む、マルチ・ビット・ディジタル信号を打ち切る請求項8に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2002/041396 WO2004059855A1 (en) | 2002-12-23 | 2002-12-23 | Bandpass delta sigma truncator and method of truncating a multi-bit digital signal |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006512002A JP2006512002A (ja) | 2006-04-06 |
JP4156598B2 true JP4156598B2 (ja) | 2008-09-24 |
Family
ID=32679949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004563157A Expired - Fee Related JP4156598B2 (ja) | 2002-12-23 | 2002-12-23 | バンドパス・デルタ・シグマ・トランケータおよびマルチ・ビット・ディジタル信号を打ち切る方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1576736A4 (ja) |
JP (1) | JP4156598B2 (ja) |
CN (1) | CN100397789C (ja) |
AU (1) | AU2002368526A1 (ja) |
WO (1) | WO2004059855A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3021012C2 (de) * | 1980-06-03 | 1985-08-22 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verallgemeinertes interpolativers Verfahren zur Digital-Analog-Umsetzung von PCM Signalen |
US5581253A (en) * | 1995-08-03 | 1996-12-03 | Advanced Micro Devices | Implementation and method for a digital sigma-delta modulator |
US5910960A (en) * | 1995-06-07 | 1999-06-08 | Discovision Associates | Signal processing apparatus and method |
US6087969A (en) * | 1998-04-27 | 2000-07-11 | Motorola, Inc. | Sigma-delta modulator and method for digitizing a signal |
DE19851637A1 (de) * | 1998-11-10 | 2000-05-11 | Bosch Gmbh Robert | Sigma-Delta-Modulator und Verfahren zur Unterdrückung eines Quantisierungsfehlers in einem Sigma-Delta-Modulator |
US6389069B1 (en) * | 1998-12-14 | 2002-05-14 | Qualcomm Incorporated | Low power programmable digital filter |
US6512803B2 (en) * | 2000-04-05 | 2003-01-28 | Symmetricom, Inc. | Global positioning system receiver capable of functioning in the presence of interference |
US6483388B2 (en) * | 2000-06-21 | 2002-11-19 | Research In Motion Limited | Direct digital frequency synthesizer and a hybrid frequency synthesizer combining a direct digital frequency synthesizer and a phase locked loop |
-
2002
- 2002-12-23 AU AU2002368526A patent/AU2002368526A1/en not_active Abandoned
- 2002-12-23 WO PCT/US2002/041396 patent/WO2004059855A1/en active Application Filing
- 2002-12-23 JP JP2004563157A patent/JP4156598B2/ja not_active Expired - Fee Related
- 2002-12-23 EP EP02808341A patent/EP1576736A4/en not_active Withdrawn
- 2002-12-23 CN CNB028298640A patent/CN100397789C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1576736A1 (en) | 2005-09-21 |
AU2002368526A1 (en) | 2004-07-22 |
WO2004059855A1 (en) | 2004-07-15 |
CN100397789C (zh) | 2008-06-25 |
JP2006512002A (ja) | 2006-04-06 |
CN1695308A (zh) | 2005-11-09 |
EP1576736A4 (en) | 2008-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1492239B1 (en) | Look-up table delta-sigma conversion | |
JP5496399B2 (ja) | 短縮化処理を有するシグマデルタ変調器及びその適用 | |
JP4768187B2 (ja) | N分数周波数シンセサイザ用デルタ−シグマ変調器 | |
US5880973A (en) | Signal processing system and method for enhanced cascaded integrator-comb interpolation filter stabilization | |
US20070018871A1 (en) | Multiple stage delta sigma modulators | |
US7587440B2 (en) | Digital filter and filtering method | |
JP4156598B2 (ja) | バンドパス・デルタ・シグマ・トランケータおよびマルチ・ビット・ディジタル信号を打ち切る方法 | |
JP2006521712A (ja) | ビット・バイナリ・レート・マルチプライヤで構成されるバイカッド型フィルタ回路 | |
JP2000341129A (ja) | 信号処理装置 | |
JP5652873B2 (ja) | デジタルアナログ変換装置およびその制御方法 | |
JP3131429U (ja) | シグマデルタ回路 | |
US7145936B2 (en) | Bandpass delta sigma truncator and method of truncating a multi-bit digital signal | |
JPH10322220A (ja) | デルタ−シグマ変調装置 | |
JP3510142B2 (ja) | デジタル利得スケーラ/加算器に対するスケーラブルオーバフロークランプおよびこのための方法 | |
KR100655824B1 (ko) | 대역통과 델타 시그마 절단기 및 다중-비트 디지털 신호를절단하는 방법 | |
JP2002064384A (ja) | デルタシグマ変調器、デジタル信号処理装置及び方法 | |
JP3910707B2 (ja) | ディジタル信号処理回路 | |
US7705760B2 (en) | Method and device for the filtering and analogue/digital conversion of analogue signal | |
JP4315783B2 (ja) | シングルビットδς変調演算回路 | |
JP2008167056A (ja) | デジタル信号処理回路およびδς変調器ならびにこれらを利用した電子機器 | |
KR19980042806A (ko) | 신호 처리기 | |
JP2014230167A (ja) | デジタル信号処理装置 | |
JP2000078022A (ja) | デルタシグマ変調装置及び方法、並びにディジタル信号処理装置 | |
JP4554855B2 (ja) | デジタル信号処理回路 | |
JP2014230169A (ja) | デジタル信号処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |