JP4145147B2 - 集積回路のモデル化方法および集積回路 - Google Patents
集積回路のモデル化方法および集積回路 Download PDFInfo
- Publication number
- JP4145147B2 JP4145147B2 JP2003000977A JP2003000977A JP4145147B2 JP 4145147 B2 JP4145147 B2 JP 4145147B2 JP 2003000977 A JP2003000977 A JP 2003000977A JP 2003000977 A JP2003000977 A JP 2003000977A JP 4145147 B2 JP4145147 B2 JP 4145147B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel
- parameter
- distance
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の属する技術分野】
本発明は集積回路に関し、特に集積回路のモデル化に関し、さらに絶縁ゲート電界効果トランジスタ(MOSFET)に関する。
【0002】
【従来の技術】
多くのMOSFETシミュレーションが現在利用可能である。例えばカリフォルニアのバークレイ大学電子技術及びコンピュータ科学学部で利用できるBSIM3v3.2モデルがあり、特にWeidong Liu及び他による1997-1998発行のユーザマニュアルがある。
【0003】
この種のモデルは、集積回路設計者により用いられ、キャリア移動度、スレッシュホールド電圧、及びドレイン電流などの必要な電子特性についてMOSFETを定義しシミュレートする。
【0004】
【発明が解決しようとする課題】
これらのシミュレーションモデルを用いてシミュレートされた性能が、最終的につくられたMOSFETに期待された真の性能に合わないという場合がある。
【0005】
本発明はこの問題に対する解決策を提供する。
【0006】
本発明の目的は、トランジスタのモデリングを提供し、最終的につくられるトランジスタの真の性能をシミュレーションモデルを用いてシミュレートされた性能に近づけることである。
【0007】
本発明の他の目的は、MOSFETを含む集積回路をつくることであり、その電子的特性は、特に移動度に関して、対象とする用途の機能において調整され改良することができる。
【0008】
本発明は、トランジスタの電子特性、例えば移動度、スレッシュホールド(しきい)電圧、またはドレインソース抵抗などが、トランジスタのチャネルに加えられる機械的応力の関数として変化することにより得られるものである。機械的応力は、製造プロセスの結果としてのものであり、特に例えば浅い溝分離法(STI)領域などのトランジスタの動作領域を広げる電気的に絶縁の領域を形成する結果としてのものである。
【0009】
【課題を解決するための手段】
本発明は、少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路のモデル化方法であって、前記トランジスタの動作領域に加えられる機械的応力を表すパラメータaeqが、前記トランジスタの電気的パラメータ、例えばキャリア移動度、スレッシュホールド電圧、ドレイン/ソースアクセス抵抗を決定するにあたり、定義され考慮に入れられる方法を提供する。
【0010】
ある単純な状況においては、本発明の方法により、応力パラメータを考慮して、電気的パラメータを直接計算することができる。
【0011】
しかしながら一般的なルールとして、本発明は既存の標準的または非標準的なシミュレーションモデルを補う。例えばそれは、トランジスタのより精錬された電気的パラメータを決定するために、既存のモデルで用いられる既存のモデルの入力パラメータを修正することにより行われる。
【0012】
例えば、室温でのキャリアの低電界移動度μ0は、機械的応力を直接表すために本発明の方法が修正するパラメータの1つである。一度修正されると、このパラメータμ0は、既存のモデル、例えば上述のBSIM3v3.2モデルに組み込まれ、トランジスタの電気的ふるまいにおける2次的効果を特に考慮に入れたより精錬されたパラメータである、有効キャリア移動度μeffを決定するのに用いられる。
【0013】
このようにして分析していくと最終的に、電気的パラメータμeffが決定され、トランジスタの動作領域における機械的応力の効果を表す。
【0014】
同様に、チャネルRdswの単位幅当たりの散在するドレイン/ソース抵抗は、本発明に従った方法を用いて機械的応力を規定し、容易に決定することができるパラメータであり、ドレイン/ソース抵抗Rdsを決定するために連続して既存のモデルに組み込まれる。
【0015】
同じことが後述のパラメータにも当てはまる。例えば、
Vth0:ゲート/ソース電圧が0で、チャネル幅が大きい場合のスレッシュホールド電圧
K1:第1順序体効果係数
K2:第2順序体効果係数
K3:狭チャネル幅係数
K3b:K3基盤効果係数
Dvt0:スレッシュホールド電圧の短チャネル効果の第1係数
Dvt0W:スレッシュホールド電圧で短チャネル長の、短チャネル効果の第1係数
Eta0:しきい値より下の領域の係数を少なくするドレイン起因障壁
Etab:しきい値より下のDIBL効果の体バイアス係数
これらは、一度本発明に従った方法により決定され、機械的応力を規定すると、BSIM3v3.2モデルに組み込まれ、スレッシュホールド電圧を決定する。
【0016】
本発明の実施形態によると、「有用な」動作領域は、前記動作領域の全部または一部として定義される。この有用動作領域は、矩形内にある動作領域の一部とすることができ、チャネルの幅方向の矩形の横寸法は、チャネルの幅に等しく、チャネルの幅方向にあるチャネルの各端は、ゲートの対応する側面から所定の境界距離のところにある。その距離は、動作領域の接触端子が必要とする最小距離の約10倍程度とすることができる。
【0017】
応力パラメータは、好ましくはトランジスタのゲートと有用動作領域の端との間の前記トランジスタのチャネルの長さ方向における距離を表す幾何学的パラメータaeqである。
【0018】
従って本発明は、かなり単純な一次元の幾何学的パラメータ、この例では距離が、3次元機械的応力のトランジスタの電気的パラメータに対する効果を表している。
【0019】
トランジスタの有用動作領域は矩形であり、前記ゲートは、幾何学的に同一となるソースおよびドレイン領域を定義するよう有用動作領域の中央に位置する場合、応力パラメータaeqは、ゲートの側面とソースまたはドレイン領域の対応する端との間のチャネルの長さ方向の距離aとして定義される。
【0020】
しかしながら、トランジスタは常には矩形の有用動作領域および動作領域の中央に位置するゲートを持たない。また、トランジスタの有用動作領域が幾何学的に異なるソースおよびドレイン領域を含む場合、ゲートとソース領域の端との間のチャネルの長さ方向の第1距離を表す第1幾何学的パラメータasが定義される。ゲートとドレイン領域との間のチャネルの長さ方向の距離を表す第2幾何学的パラメータadが定義される。
【0021】
応力パラメータaeqが、前記第1幾何学的パラメータと前記第2幾何学的パラメータとを用いる式により定義される。
【0022】
例えば、応力パラメータは、1/(1/2as+1/2ad)に等しく定義される。
【0023】
トランジスタの有用動作領域は少なくとも1つのソースまたはドレイン領域を含み、それぞれの側面には鈍角がない場合、そしてソースまたはドレイン領域はnの個々の矩形領域に分けることができてnが1以上である場合、それぞれの領域は、幅Wiとゲートからチャネルの長さ方向で距離aiにある個々の端により定義される。
【0024】
対応する幾何学的パラメータasまたはadがW/{ΣWi/ai}に等しく、Wは前記トランジスタのチャネル幅であるとすることができる。
【0025】
一方で、トランジスタの有用動作領域は少なくとも1つのソースまたはドレイン領域を含み、その少なくとも1つの側面は少なくとも1つの鈍角を有する場合、対応するパラメータasまたはadは無限大として扱われる。
【0026】
同様に簡単にするため、有用動作領域の個々の領域の個々の距離が、有用動作領域の矩形を広げる境界距離に等しい場合、個々の距離aiは、無限大に等しいとして扱われる。
【0027】
本発明の一形態では、
・動作領域が必要とする最小距離などの参照距離に対して決定された電気的パラメータの値
・トランジスタの応力パラメータの値
・必要とされる最小距離などの前記参照距離の値
・電気パラメータに関連し前記トランジスタのチャネルの幅および長さに依存した係数
を含む式により前記トランジスタの電気パラメータPが定義される。
【0028】
応力パラメータが幾何学的パラメータaeqである場合、関連する電気パラメータPは例えば次の式で定義される。
【0029】
P=Pamin(1+CPL,W(1−amin/aeq))
Paminは、前記動作領域が必要とする最小距離aminについて決定された電気パラメータPの値であり、CPL,WはパラメータPに関連する係数である。
【0030】
この場合、前記係数CPL,Wの決定は例えば次のステップを含む。
【0031】
・複数の参照トランジスタが生成され、チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ。
【0032】
・前記電気パラメータPの値は、生成された各参照トランジスタについて測定される。
【0033】
・値Wref、Lrefの各組について、参照係数CPLref,Wrefが式Y=1+CPLef,WrefXの直線の傾きとして定義され、ここでY=P/PminかつX=1−amin/aeqである。
【0034】
・係数CPL,Wが、前記参照係数から、可能であれば補間を用いて前記トランジスタのチャネルの幅Wおよび長さLを考慮に入れて決定される。
【0035】
本発明はさらに、少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路をモデル化するシステムを提供する。
【0036】
本発明の一形態によると、システムは、前記トランジスタの動作領域に加えられる機械的応力を表すパラメータを定義する生成手段と、前記応力パラメータを考慮して前記トランジスタの電気パラメータを決定する処理手段とを含む。
【0037】
本発明の一形態では、生成手段は、有用動作領域を前記動作領域の一部または全部として範囲を定め、前記応力パラメータは、前記トランジスタのゲートと前記有用動作領域の端との間のトランジスタのゲートの長さ方向の距離を表す幾何学的パラメータaeqである。
【0038】
本発明の一形態では、トランジスタの有用動作領域は矩形であり、ゲートは、幾何学的に同一なソースおよびドレイン領域の範囲を定めるための有用動作領域の中心にあり、生成手段は、応力パラメータaeqを、ゲートの側面と前記ソースまたはドレイン領域の対応する端との間のチャネルの長さ方向の距離として範囲を定める。
【0039】
本発明の他の形態では、トランジスタの有用動作領域は、幾何学的に異なるドレインおよびソース領域を含み、前記生成手段は、前記ゲートと前記ソース領域の端との間のチャネルの長さ方向の第1距離を表す第1幾何学的パラメータasと、前記ゲートと前記ドレイン領域の端との間のチャネルの長さ方向の距離を表す第2幾何学的パラメータadとを定義し、生成手段は、前記第1幾何学的パラメータと第2幾何学的パラメータとをつなげる式により前記応力パラメータを定義する。
【0040】
本発明の一形態では、処理手段は、次の値を含む式によりトランジスタの電気パラメータを定義する。
【0041】
・動作領域が必要とする最小距離などの参照距離に対して決定された電気的パラメータの値
・トランジスタの応力パラメータの値
・必要とされる最小距離などの前記参照距離の値
・電気パラメータに関連し前記トランジスタのチャネルの幅および長さに依存した係数
関連する電気パラメータPは、式P=Pamin(1+CPL,W(1−amin/aeq))で定義することができ、Paminは、前記動作領域が必要とする最小距離aminについて決定された電気パラメータPの値であり、CPL,Wは前記パラメータPに関連する係数である。
【0042】
モデル化装置は、複数の参照トランジスタが生成されて、チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ。
【0043】
さらに処理装置は、
・電気パラメータPの値は、生成された各参照トランジスタについて測定する測定手段。
【0044】
・値Wref、Lrefの各組について、を式Y=1+CPLef,WrefXの直線の傾きとして定義される参照係数CPLref,Wrefを計算する第1計算手段。ここでY=P/PminかつX=1−amin/aeqである。
【0045】
・係数CPL,Wを、前記参照係数CPLref,Wrefから、可能であれば補間を用いて前記トランジスタのチャネルの幅Wおよび長さLを考慮に入れて計算する第2計算手段。
【0046】
トランジスタをつくるため、本発明はまた、例えば室温の低電界キャリア移動度、スレッシュホールド電圧などの関数としてトランジスタの動作領域の形を調整する。
【0047】
いいかえると、本発明に従ったモデル化方法を用いて動作領域の所定の幾何学的パラメータについて関連する電気的パラメータを決定することが可能である。その結果、逆に集積回路をつくるために、関連する電気的パラメータについての要求値をつくるトランジスタの動作領域の幾何学的パラメータを決定することが可能である。
【0048】
いいかえると、本発明はまた、少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路の製作方法であって、前記トランジスタの動作領域に加えられる機械的応力を表すパラメータを用いて、前記トランジスタの動作領域の形が定義され、上述の方法に従ったモデル化方法により決定されたトランジスタの少なくとも1つの電気的パラメータの要求値を規定し、前記応力パラメータを規定する方法を提供する。
【0049】
従って、トランジスタの有用領域の外形は、移動度の観点で、トランジスタの最適化するよう調節することができ、例えばドレイン/ソース抵抗をさらに減らすことになり、MOSFETの場合に特に有益である。
【0050】
一形態では、有用動作領域が、前記動作領域の全部または一部として定義され、前記応力パラメータが、前記トランジスタのゲートと前記有用動作領域の端との間の前記トランジスタのチャネルの長さ方向の距離を表す幾何学的パラメータaeqである。
【0051】
従って、トランジスタがNMOSトランジスタであり、幾何学的パラメータaeqが動作領域の接触端子に必要な最小距離aminの2倍以上である場合、動作領域の長さが前記必要とされる最小距離に等しいトランジスタに比べてキャリア移動度の改善が特に得られる。
【0052】
同様に、トランジスタが、幾何学的パラメータが最小距離の2倍以上である80%以上についてのNMOSトランジスタを複数含む少なくとも1つのブロックを含む場合、集積回路のブロック全体が移動領域に関して利点を持つと考えられる。
【0053】
これらの利点は、トランジスタがPMOSトランジスタの場合に、特に移動度に関しても得られる。この場合、幾何学的パラメータaeqは、必要とされる最小距離の2倍より小さいことが好ましい。
【0054】
同様に、移動領域に関してこの利点は、幾何学的パラメータが最小距離の2倍以上である80%以上についてのPMOSトランジスタを複数含む少なくとも1つのブロックを含む集積回路に当てはまる。
【0055】
本発明は少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路を提供する。
【0056】
本発明の一形態によると、トランジスタの動作領域は動作領域の一部または全体として定義される有用動作領域を含み、トランジスタのゲートと有用動作領域の端との間のトランジスタのチャネルの長さ方向の距離aeqは、動作領域の接触端子が必要とする最小距離とは異なる集積回路。
【0057】
一形態では、トランジスタはNMOSトランジスタであり、距離aeqは最小距離aminの2倍より大きい。
【0058】
一形態では、トランジスタが、複数のNMOSトランジスタを含む少なくとも1つのブロックを含み、NMOSトランジスタの80%以上が、最小距離の2倍以上の幾何学的パラメータをもつ。
【0059】
一形態では、トランジスタがPMOSトランジスタであり、距離aeqが最小距離aminの2倍より小さい。
【0060】
本発明の一形態では、集積回路は、前記トランジスタが、複数のPMOSトランジスタを含む少なくとも1つのブロックを含み、PMOSトランジスタの80%以上が、最小距離の2倍以下の幾何学的パラメータをもつ。
【0061】
上述のいずれかの形態において、有用動作領域は、矩形内に含まれる動作領域の一部であり、チャネルの幅方向への矩形の横寸法は、チャネルの幅に等しく、チャネルの幅方向にあるチャネルの各端は、前記ゲートの対応する側面からの所定の境界距離にあり、例えば境界距離は、必要とされる最小距離aminの約10倍程度である。
【0062】
【発明の実施の形態】
図1は、トランジスタのレイアウト概略図から、トランジスタの動作領域に加えられる機械的応力を表す応力パラメータをつくる生成手段MLBを示している。材料の用語では、生成手段は、トランジスタレイアウト概略図から、トランジスタの寸法パラメータ、例えばチャネルの長さ及び幅を、接続における情報と同様に引くものであると業界の者に知られる減算器とすることができる。
【0063】
一度この応力パラメータが決定されると、詳細に後述するように、マイクロプロセッサでソフトウェアとして実現される処理手段MTは、例えば応力パラメータを規定するトランジスタの電気パラメータPのうちすくなくともいくつかを決定する。
【0064】
電気パラメータPは、室温での低電界キャリア移動度μ0とすることができ、例えばゲート/ソース電圧が0で長いチャネルにおけるスレッシュホールド電圧Vth0、又はチャネルの単位幅あたりの散在するソース/ドレイン抵抗とすることができる。
【0065】
これらの電気パラメータPは、トランジスタの動作領域に加えられる応力を説明するものであるが、先に述べたバークレー大学のBSIM3v3.2などの標準BSIMシミュレーションモデルに入れることができる。このモデルは、有効移動度μeff、ドレイン/ソース抵抗Rds、及びスレッシュホールド電圧Vthなどの、別のより高度なパラメータを計算するのに用いられる。その一方で、BSIMモデルから得られたパラメータも、トランジスタの動作領域に加えられる応力を規定する。
【0066】
動作領域に加えられる全ての3次元応力は、実際は1次元パラメータである応力パラメータを用いて説明可能であることが分かっている。1次元パラメータは、より正確にはトランジスタのゲートと動作領域の端との間のトランジスタのチャネルの長さ方向の距離を表す幾何学的パラメータaeqである。
【0067】
図2に示すように、PMOSトランジスタの動作領域は矩形である。ゲートGRは、動作領域の中央に配置され、幾何学的には同等であるソース及びドレイン領域S及びDを定義する。応力パラメータaeqは、ゲートの側面FLCとソース又はドレイン領域、ここではソース領域の端BRDとの間のチャネルの長さL方向の距離aとして定義される。
【0068】
補足するとこの距離aは、ソース又はドレイン領域の接触端子CTを構成するのに必要な最小距離aminとは別のものとすることができる。
【0069】
図3は、値aに対する移動度μ0と値aminに対する移動度μ0との間の距離aの比率の関数の変形例を示している。補足すると移動度μ0は、NMOSトランジスタのaについて増加し(カーブC1NMOS)、PMOSトランジスタのaについて減少する(カーブC1PMOS)。その一方で、PMOSトランジスタについては、aがaminより小さい場合、移動度が増加する。
【0070】
トランジスタの動作領域が、幾何学的に異なるソース及びドレイン領域を含む場合、第1幾何学的パラメータasは、ゲートとソース領域の端
との間のチャネルの長さ方向の第1距離を表すよう定義される。
【0071】
第2幾何学的パラメータadは、ゲートとドレイン領域の端との間のチャネルの長さ方向の距離を表すよう定義される。この応力パラメータaeqは、次の式で定義される。
【0072】
aeq=1/(1/2as+1/2ad) 式(1)
【0073】
ソース及びドレイン領域が幾何学的に異なるようにできるだけでなく、図4(a)、または図5(a)及び図6の場合のように不規則ともすることができる。
【0074】
幾何学的に不規則なソース及びドレイン領域は、図4(a)及び図5(a)の右側に示されるように鋭角ANGFを有しており、図5(a)の右側及び図6に示されるように鈍角ANGOを有するものとは区別される。
【0075】
ここで図4(a)を参照すると、ソース領域S及びドレイン領域Dを示している。このそれぞれの側面には鈍角がなく、関連領域の直角の端で鋭角を、ここでは90°に等しい角として定義する。
【0076】
ソース領域Sは、nの個々の領域RGi(ここでn=4)に分割される。それぞれの領域RGiは、それぞれの幅Wiと、ゲートGRからチャネルの長さLの方向にそれぞれの距離aiだけ離れたところにあるそれぞれの端BELiとを有している。
【0077】
幾何学的パラメータasは、後述の式で定義される。
【0078】
【数1】
式(2)
【0079】
ここで、Wはチャネルの全体幅である。
【0080】
同様にドレイン領域Dは、4つの各領域に分けられる。各領域は、それぞれの幅Wiを有し、一番端がゲートGRの対応する側面からそれぞれ距離biだけ離れたところにある。
【0081】
幾何学的パラメータadは、後述の式により定義される。
【0082】
【数2】
式(3)
【0083】
モデル化という観点からは、図4(a)のTMOSトランジスタは、図4(b)のTMOSトランジスタと同等である。
【0084】
さらに応力パラメータaeqは、上述の式(1)により定義される。モデル化という観点からは、図4(a)のTMOSトランジスタは、規則的で矩形の動作領域を中心ゲートとともに有する図4(c)のTMOSトランジスタと同等である。
【0085】
まず指摘しなければならないことは、このときパラメータaeqは、パラメータaminと比べて大幅に大きいものまたは大幅に小さいものとすることができることである。
【0086】
鈍角ANGOを有する不規則なソースまたはドレイン表面については、さらに図5(a)から図7を参照して説明する。図5(a)および図6で示されるように、鈍角ANGO(ここでは角度270°)が、関連する領域の側面の端の位置にあるということは、関連領域の側面がチャネルの外部に伸びることを意味している。
【0087】
この種のソース及びドレイン領域については、対応する幾何学的パラメータasまたはadが無限大である。
【0088】
モデル化の観点から図5(a)のTMOSトランジスタに等価なTMOSトランジスタは、図5(b)に示され、無限大であるパラメータasと式(3)で定義されるパラメータadをもつ。
【0089】
最終的にはモデル化という観点から図5(a)のトランジスタに等しいTMOSトランジスタは、図7のTMOSトランジスタであり、ここでaeqは依然として上述の式で定義されるが、asが無限大なので、この例では2adになる。
【0090】
図6においてソース及びドレイン領域は、両方とも鈍角ANGOがある。結果的に、2つのパラメータas及びadは無限大であり、等価なTMOSトランジスタ(図7)のパラメータaeqは、理論上依然として式(1)により定義され、as及びadが両方とも無限大であるので、実際は無限大になる。
【0091】
TMOSトランジスタの動作領域ZAが、例えば図8のように特に複雑である場合、「有用」動作領域ZAUをトランジスタの動作領域内で範囲を定めるのが好ましい。有用動作領域は矩形領域内に含まれ、その端BLZのそれぞれは、チャネルの幅Wの方向に対応するゲートの側面、ここでその距離は10amin、から予め定められた境界距離の位置にある。
【0092】
さらに、この矩形領域の横寸法は、チャネルの幅方向、すなわち実際は端BLZの長さ(側面の端BLY間の距離)方向であるが、チャネルの幅Wに等しい。
【0093】
ここで値10aminは、例えば期待しうる移動度の改善とモデル化の簡易性との妥協点である。この値10aminを超えると、移動度の改善が、図3のカーブC1NMOSで示すようにかなり小さくなる。
【0094】
有用動作領域ZAUを定義したので、手順は先に説明したようになり、ソース及びドレイン領域をnの個々の領域に分けるが、ここで3つの個々の領域は、3つの個々のトランジスタT1、T2、T3の範囲を決める。
【0095】
さらに、個々の距離aiまたはbiは、境界距離10aminに等しい場合、無限大に等しいものとして考えられる。
【0096】
有用動作領域に制限されるTMOSトランジスタのパラメータas及びadは、上述のように決定される。
【0097】
従って上述の式(2)で定義されるパラメータasは、実際には後述の式により実質的に定義される。
【0098】
as=W/(W1/a1) 式(4)
【0099】
距離a2およびa3が無限大だからである。
【0100】
同様に、パラメータadは単純に次の式で定義される。
【0101】
ad=W/(W3/b3) 式(5)
【0102】
距離b1およびb2が無限大だからである。
【0103】
等価なパラメータaeqはやはり上述の式(1)で定義される。
【0104】
一度幾何学的パラメータaeqが得られると、処理手段はトランジスタPの関連電気パラメータを決定する。
【0105】
この実施形態において、電気パラメータPは次の式で定義される。
【0106】
P=Pamin(1+CPL,W(1−amin/aeq)) 式(6)
【0107】
ここでPaminは、動作領域が必要とする最小距離aminについて決定される電気パラメータPの値であり、CPL,Wは、電気パラメータPに関連しトランジスタのチャネルの幅W及び長さLに依存した係数である。
【0108】
この式は、図9の特定の場合の移動度μ0で示されている。カーブC2NMOSは、実際は直線であり、NMOSトランジスタについてこの式を説明している。直線C2PMOSは、PMOSトランジスタについてこの式を説明している。
【0109】
図10で示された手順は、パラメータPに関連する係数CPL,Wを決定するのに用いられるのが望ましい。
【0110】
複数のテストまたは参照トランジスタが作成される(ステップ100)。そこには、チャネルの幅及び長さについての異なる参照値Wref、Lrefと、応力パラメータaeqについて異なる値がある。
【0111】
業界で知られる種類の、従来の測定システムMMSは、作成された各参照トランジスタについての、関連する電気パラメータPの値を測定するのに用いられる(ステップ101)。例えば、移動度またはスレッシュホールド電圧は、業界のものに知られたハンマーの方法で、参照トランジスタについて測定することができる。
【0112】
第1計算手段MC1は、値WrefおよびLrefの各組について、この式の直線の傾きである、参照係数CPLref,Wrefを決定する。
【0113】
ここでY=1+CPLref,WrefXであり、
Y=P/Pamin、X=1−amin/aeqである。
【0114】
最後に、第2計算手段MC2は、参照係数CPLref,Wrefから係数CPL,Wを決定し(ステップ103)、可能であれば補間を用いてトランジスタのチャネルの幅Wおよび長さLを規定する。
【0115】
本発明は、MOSトランジスタを含む集積回路を作成するのに用いられる。トランジスタの動作領域の周辺が、トランジスタの電気パラメータの必要な値、例えば移動度の関数として調整される(図11)。
【0116】
この場合、図11で示されるように、必要な移動度に対して(ステップ110)そしてトランジスタの選択されたチャネル幅および長さに対して、上述の発明に従ったシミュレーションモデルを適用することで、応力パラメータaeqの値を得る。トランジスタの動作領域の周辺を定義することができる。
【0117】
図12は、概略的な形で2つの入力(NAND2ゲート)をもつ基本NANDゲートセルCL1のレイアウト図を示している。
【0118】
セルは、従来的に2つのPMOSトランジスタPMOS1およびPMOS2と、2つのNMOSトランジスタNMOS1およびNMOS2を含む。セルCL1の第1入力IN1は、2つのトランジスタPMOS1とNMOS1によるゲートにとりこまれ、セルの第2入力IN2は、2つのトランジスタPMOS2とNMOS2によるゲートGR2にとりこまれる。セルCL1の出力OUTは、トランジスタPMOS1とPMOS2の共通ソース領域から取り入れられる。
【0119】
図12は、トランジスタのソースおよびドレイン領域のチャネルの長さ方向にある各長さが、最小距離aminに等しくされていることを示している。同様に、ゲート間の間隔は、最小値minに等しくされる。
【0120】
その結果、この種のセルがつくられて高濃度基準を適用する。
【0121】
一方PMOSトランジスタに関して、応力パラメータaeqはパラメータaminより大きく、パラメータの2倍よりも小さい。
【0122】
同じことがNMOSトランジスタにも当てはまる。その結果、この種のセルCL1は、特に同じタイプのセルCL2と比べても図13に示されるように移動度の点では最適化されない。
【0123】
図13は、トランジスタPMOS1とPMOS2のソース領域が距離minにより分けられることが示されている。また、これらのソースおよびドレイン領域は、aminに等しくされている。その結果、これらの2つのPMOSトランジスタについての応力パラメータaeqは、aminに等しい。
【0124】
同様に、NMOSトランジスタのソース領域の幅は2aminに増えている。その結果、2つのNMOSトランジスタについての応力パラメータaeqは、必要とされる最小距離aminの2倍以上である。
【0125】
従ってセルCL2は、セルCL1よりも高い移動度を有する。
【0126】
セルCL3もNAND2セルであり、かなり高い移動度を持つ。トランジスタPMOS1およびPMOS2の動作領域は、接触端子間のくびれがあり、この制限の幅は距離aminより小さいからである。
【0127】
その結果、2つのPMOSトランジスタについての応力パラメータaeqは、必要とされる最小距離aminより小さい。
【0128】
また、NMOSトランジスタの動作領域は鈍角を有し、そのことがパラメータaeqを無限大にしている。
【0129】
本発明は、説明した実施形態に限定されるものではなく、発明の変形例を全て含むものである。
【0130】
より詳細には、パラメータPの決定は、参照値aminについてのパラメータの値である、参照値Paminを用いて記述される。発明の一般的な原理および利点を変更することなく、異なる参照値を用いることができるが、例えばそれはamin以外の参照距離についてのパラメータの値である。
【0131】
また、電気パラメータPは上述の式(6)に限定されない。
【0132】
参照距離についてのパラメータPの値と、チャネルの幅および長さに依存した係数とを含む他の式は、スレッシュホールド電圧などのパラメータについても考えることができる。
【0133】
従って、スレッシュホールド電圧を計算するために、P=Pamin+CP2L,W(1−amin/aeq)の式を用いることができ、例えばここでCP2L,Wは、2つの定数PaminとCPL,Wとの積から得られる。
【0134】
この場合、BSIM3v3.2モデルのスレッシュホールド電圧の修正には、例えばパラメータVth0(ゲート/ソース電圧がゼロでチャネル幅が大きいときのスレッシュホールド電圧)のみの修正を課す。ここで、式(6)で定義される乗算器の修正は、パラメータVth0、K1、K2、K3、K3b、Dvt0、Dvt0w、Eta0、Etabについての先の修正を必要とする。
【図面の簡単な説明】
【図1】本発明に従ったモデリング方法の使用を可能にするモデリングシステムの概略図。
【図2】本発明の幾何学的パラメータに焦点を当てたMOSトランジスタの概略図。
【図3】トランジスタキャリア移動度に関しての、本発明の利点を説明する2つのカーブを概略的に示した図。
【図4】第1タイプのMOSトランジスタの動作領域に加えられる応力を表す幾何学的パラメータの導出を概略的に示す図。
【図5】2つの他のタイプのMOSトランジスタの動作領域に加えられる応力を表す、2つの他の幾何学的パラメータの導出を概略的に示す図。
【図6】2つの他のタイプのMOSトランジスタの動作領域に加えられる応力を表す、2つの他の幾何学的パラメータの導出を概略的に示す図。
【図7】2つの他のタイプのMOSトランジスタの動作領域に加えられる応力を表す、2つの他の幾何学的パラメータの導出を概略的に示す図。
【図8】有用動作領域をMOSトランジスタの動作領域内で範囲を定めることを示す図。
【図9】キャリア移動度と応力を表す幾何学的パラメータとの間の関係を説明する2つの他のカーブを概略的に示す図。
【図10】モデリングシステムが図9に示すカーブの傾きを決定する方法を概略的に示す図。
【図11】本発明に関してのMOSトランジスタをつくる方法の一適用例の概略的なフローチャートを示す図。
【図12】集積回路の基本セルの3つの異なる幾何学的配置で、異なる移動度を与えるものを概略的に示す図。
【図13】集積回路の基本セルの3つの異なる幾何学的配置で、異なる移動度を与えるものを概略的に示す図。
【図14】集積回路の基本セルの3つの異なる幾何学的配置で、異なる移動度を与えるものを概略的に示す図。
【符号の説明】
MLB 応力パラメータ生成手段
MT 処理手段
GR ゲート
S ソース
D ドレイン
ZAU 有用動作領域
ZA 動作領域
FLC 側面
BRD エッジ
Claims (16)
- 少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路のモデル化方法であって、
前記トランジスタの有用動作領域が、前記トランジスタの動作領域の全部または一部として矩形で定義されており、前記トランジスタのゲートは、同一形状のソースおよびドレイン領域を定義するよう前記有用動作領域の中央に位置しており、
前記動作領域に加えられる機械的応力は、前記動作領域を広げる電気的に絶縁の領域からのもので、前記機械的応力を表す応力パラメータaeqは、前記ゲートの側面と前記ソースまたはドレイン領域の対応する端との間のチャネルの長さ方向の距離として定義され、
電気パラメータPは、式P=Pamin(1+CPL,W(1−amin/aeq))で定義され、
Paminは、最小距離aminについて決定された電気パラメータの値であり、前記最小距離aminは、ソース又はドレイン領域の接触端子を構成するのに必要な最小距離であり、係数CPL,Wは前記電気パラメータPに関連する係数であり、
チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ、複数の参照トランジスタを生成するステップと、
生成された各参照トランジスタについて前記電気パラメータPの値を測定するステップと、
値Wref、Lrefの各組について、参照係数CPLref,Wrefを式Y=1+CPLef,WrefXの直線の傾きとして定義するステップであって、Y=P/PminかつX=1−amin/aeqであり、
前記係数CP L,W を、前記参照係数から、前記トランジスタのチャネルの幅Wおよび長さLを用いて求めるステップと、
により前記係数CP L,W が求められる、
集積回路のモデル化方法。 - 少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路のモデル化方法であって、
前記トランジスタの有用動作領域が、前記トランジスタの動作領域の全部または一部として定義され、少なくとも1つの異なる形状のソースおよびドレイン領域が含まれており、
ゲートと前記ソース領域の端との間のチャネルの長さ方向の第1距離を表す第1幾何学的パラメータasと、ゲートと前記ドレイン領域の端との間のチャネルの長さ方向の距離を表す第2幾何学的パラメータadとが定義され、
前記動作領域に加えられる機械的応力は、前記動作領域を広げる電気的に絶縁の領域からのもので、前記機械的応力を表すパラメータaeqは、1/(1/2as+1/2ad)に定義され、
前記ソースおよびドレイン領域が前記チャネルからチャネル幅方向にのびる側面に鈍角を持たない場合は、前記ソースまたはドレイン領域はnの個々の矩形領域に分けることができ、nは1以上であり、それぞれの領域は、幅Wiとゲートからチャネルの長さ方向で距離aiにある個々の端とを含み、対応する幾何学的パラメータasまたはadがW/{ΣWi/ai}に等しく、Wは前記トランジスタのチャネル幅であり、
前記ソース領域が前記チャネルからチャネル幅方向にのびる側面に少なくとも1つの鈍角を有している場合は、パラメータa s は無限大として扱われ、ドレイン領域が前記チャネルからチャネル幅方向にのびる側面に少なくとも1つの鈍角を有している場合は、パラメータ a d は無限大として扱われ、
電気パラメータPは、式P=Pamin(1+CPL,W(1−amin/aeq))で定義され、
Paminは、最小距離aminについて決定された電気パラメータの値であり、前記最小距離aminは、ソース又はドレイン領域の接触端子を構成するのに必要な最小距離であり、係数CPL,Wは前記電気パラメータPに関連する係数であり、
チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ、複数の参照トランジスタを生成するステップと、
生成された各参照トランジスタについて前記電気パラメータPの値を測定するステップと、
値Wref、Lrefの各組について、参照係数CPLref,Wrefを式Y=1+CPLef,WrefXの直線の傾きとして定義するステップであって、Y=P/PminかつX=1−amin/aeqであり、
前記係数CP L,W を、前記参照係数から、前記トランジスタのチャネルの幅Wおよび長さLを用いて求めるステップと、
により前記係数CP L,W が求められる、
集積回路のモデル化方法。 - 前記有用動作領域は矩形内に含まれる動作領域の一部として定義され、チャネルの幅方向への矩形の横寸法は、チャネルの幅に等しく、チャネルの幅方向にあるチャネルの各端は、前記ゲートの対応する側面から所定の境界距離にあり、
前記境界距離とは、チャネルの幅の方向に対応する前記ゲートの側面から予め定められた位置との距離である、請求項1または2に記載の方法。 - 個々の距離aiが前記境界距離に等しい場合、無限大に等しいとして扱われる請求項3に記載の方法。
- 前記境界距離は、前記最小距離aminの10倍である、請求項3または4に記載の方法。
- 前記電気パラメータPは、室温の低電界キャリア移動度、スレッシュホールド電圧、およびドレイン/ソース抵抗を含む請求項1から5のいずれか1つに記載の方法。
- 前記応力パラメータを考慮して決定された電気パラメータが標準トランジスタモデル(BSIM)に取り込まれる、請求項1から6のいずれか1つに記載の方法。
- 少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路をモデル化するシステムであって、
前記トランジスタの有用動作領域が前記トランジスタの動作領域の一部または全部として矩形の範囲で定められており、前記トランジスタのゲートは、同一形状のソースおよびドレイン領域の範囲を定めるための有用動作領域の中心にあり、
前記動作領域に加えられる機械的応力は、前記動作領域を広げる電気的に絶縁の領域からのもので、前記機械的応力を表すパラメータaeqを、前記ゲートの側面と前記ソースまたはドレイン領域の対応する端との間のチャネルの長さ方向の距離として定める生成手段と、
電気パラメータPは、式P=Pamin(1+CPL,W(1−amin/aeq))で定義する処理手段と、
を、含み、
Paminは、最小距離aminについて決定された電気パラメータの値であり、前記最小距離aminは、ソース又はドレイン領域の接触端子を構成するのに必要な最小距離であり、係数CPL,Wは前記電気パラメータPに関連する係数であり、
チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ、複数の参照トランジスタを生成する手段と、
生成された各参照トランジスタについて前記電気パラメータPの値を測定する手段と、
値Wref、Lrefの各組について、参照係数CPLref,Wrefを式Y=1+CPLef,WrefXの直線の傾きとして定義する手段であって、Y=P/PminかつX=1−amin/aeqであり、
前記係数CP L,W を、前記参照係数から、前記トランジスタのチャネルの幅Wおよび長さLを用いて求める手段と、
により前記係数CP L,W が求められるよう構成した、
システム。 - 少なくとも1つの絶縁ゲート電界効果トランジスタを含む集積回路をモデル化するシステムであって、
前記トランジスタの有用動作領域が、前記トランジスタの動作領域の全部または一部として範囲を定められ、少なくとも一つの異なる形状のソースおよびドレイン領域が含まれており、
ゲートと前記ソース領域の端との間のチャネルの長さ方向の第1距離を表す第1幾何学的パラメータasと、前記ゲートと前記ドレイン領域の端との間のチャネルの長さ方向の距離を表す第2幾何学的パラメータadとを定義し、
前記動作領域に加えられる機械的応力は、前記動作領域を広げる電気的に絶縁の領域からのもので、前記機械的応力を表すパラメータaeqは、1/(1/2as+1/2ad)に等しく定義する生成手段と、
前記ソースおよびドレイン領域が前記チャネルからチャネル幅方向にのびる側面に鈍角を持たない場合は、前記ソースまたはドレイン領域はnの個々の矩形領域に分けることができ、nは1以上であり、個々の各領域は、幅Wiとゲートからチャネルの長さ方向で距離aiにある個々の端とを含み、対応する幾何学的パラメータasまたはadがW/{ΣWi/ai}に等しく、Wは前記トランジスタのチャネル幅であり、
前記ソースが前記チャネルからチャネル幅方向にのびる側面に少なくとも1つの鈍角を有している場合は、パラメータa s は無限大として扱われ、ドレイン領域が前記チャネルからチャネル幅方向にのびる側面に少なくとも1つの鈍角を有している場合は、パラメータ a d は無限大として扱われ、
電気パラメータPは、式P=Pamin(1+CPL,W(1−amin/aeq))で定義する処理手段と、
を、含み、
Paminは、最小距離aminについて決定された電気パラメータの値であり、前記最小距離aminは、ソース又はドレイン領域の接触端子を構成するのに必要な最小距離であり、係数CPL,Wは前記電気パラメータPに関連する係数であり、
チャネルの幅および長さについての異なる参照値Wref、Lref、および前記応力パラメータについての異なる値をもつ、複数の参照トランジスタを生成する手段と、
生成された各参照トランジスタについて前記電気パラメータPの値を測定する手段と、
値Wref、Lrefの各組について、参照係数CPLref,Wrefを式Y=1+CPLef,WrefXの直線の傾きとして定義する手段であって、Y=P/PminかつX=1−amin/aeqであり、
前記係数CP L,W を、前記参照係数から、前記トランジスタのチャネルの幅Wおよび長さLを用いて求める手段と、
により前記係数CP L,W が求められるよう構成した、
システム。 - 前記有用動作領域は矩形内に含まれる動作領域の一部として定義され、チャネルの幅方向への矩形の横寸法は、チャネルの幅に等しく、チャネルの幅方向にあるチャネルの各端は、前記ゲートの対応する側面から所定の境界距離にあり、
前記境界距離とは、チャネルの幅の方向に対応する前記ゲートの側面から予め定められた位置との距離である、請求項8または9のいずれか1つに記載のシステム。 - 個々の距離aiが前記境界距離に等しい場合、無限大に等しいとして扱われる請求項10に記載のシステム。
- 前記境界距離は、前記最小距離aminの10倍である、請求項10または11に記載のシステム。
- 前記電気パラメータPは、室温の低電界キャリア移動度、スレッシュホールド電圧、およびドレイン/ソース抵抗を含む請求項8から12のいずれか1つに記載のシステム。
- 前記応力パラメータを考慮して決定された電気パラメータが標準トランジスタモデル(BSIM)に取り込まれる、請求項8から13のいずれか1つに記載のシステム。
- トランジスタがNMOSトランジスタであり、幾何学的パラメータaeqが動作領域の接触端子に必要とされる最小距離aminの2倍以上である請求項1から7のいずれか1つに記載に記載の方法。
- トランジスタがPMOSトランジスタであり、幾何学的パラメータaeqが、動作領域の接触端子に必要とされる最小距離の2倍より小さい請求項1から7のいずれか1つに記載に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0200217 | 2002-01-09 | ||
FR0200217A FR2834575B1 (fr) | 2002-01-09 | 2002-01-09 | Procede de modelisation et de realisation d'un circuit integre comportant au moins un transistor a effet de champ a grille isolee, et circuit integre correspondant |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118491A Division JP5148354B2 (ja) | 2002-01-09 | 2008-04-30 | 集積回路のモデル化方法および集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003264242A JP2003264242A (ja) | 2003-09-19 |
JP4145147B2 true JP4145147B2 (ja) | 2008-09-03 |
Family
ID=8871210
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003000977A Expired - Lifetime JP4145147B2 (ja) | 2002-01-09 | 2003-01-07 | 集積回路のモデル化方法および集積回路 |
JP2008118491A Expired - Lifetime JP5148354B2 (ja) | 2002-01-09 | 2008-04-30 | 集積回路のモデル化方法および集積回路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118491A Expired - Lifetime JP5148354B2 (ja) | 2002-01-09 | 2008-04-30 | 集積回路のモデル化方法および集積回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7480604B2 (ja) |
EP (2) | EP2363818A3 (ja) |
JP (2) | JP4145147B2 (ja) |
FR (1) | FR2834575B1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6858547B2 (en) | 2002-06-14 | 2005-02-22 | Applied Materials, Inc. | System and method for forming a gate dielectric |
US7032194B1 (en) * | 2003-02-19 | 2006-04-18 | Xilinx, Inc. | Layout correction algorithms for removing stress and other physical effect induced process deviation |
US6906360B2 (en) * | 2003-09-10 | 2005-06-14 | International Business Machines Corporation | Structure and method of making strained channel CMOS transistors having lattice-mismatched epitaxial extension and source and drain regions |
JP2006178907A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 回路シミュレーション方法および装置 |
US7827509B2 (en) * | 2005-07-15 | 2010-11-02 | Lsi Corporation | Digitally obtaining contours of fabricated polygons |
JP2007027643A (ja) | 2005-07-21 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 半導体回路装置及びそのシミュレーション方法 |
US8407634B1 (en) | 2005-12-01 | 2013-03-26 | Synopsys Inc. | Analysis of stress impact on transistor performance |
US8035168B2 (en) | 2006-02-27 | 2011-10-11 | Synopsys, Inc. | Elevation of transistor channels to reduce impact of shallow trench isolation on transistor performance |
US7767515B2 (en) * | 2006-02-27 | 2010-08-03 | Synopsys, Inc. | Managing integrated circuit stress using stress adjustment trenches |
US7600207B2 (en) * | 2006-02-27 | 2009-10-06 | Synopsys, Inc. | Stress-managed revision of integrated circuit layouts |
US7484198B2 (en) * | 2006-02-27 | 2009-01-27 | Synopsys, Inc. | Managing integrated circuit stress using dummy diffusion regions |
US7788611B2 (en) * | 2006-06-29 | 2010-08-31 | Stmicroelectronics S.R.L. | Method for modeling large-area transistor devices, and computer program product therefor |
US7542891B2 (en) * | 2006-09-07 | 2009-06-02 | Synopsys, Inc. | Method of correlating silicon stress to device instance parameters for circuit simulation |
JP5096719B2 (ja) | 2006-09-27 | 2012-12-12 | パナソニック株式会社 | 回路シミュレーション方法及び回路シミュレーション装置 |
KR100827696B1 (ko) * | 2006-12-08 | 2008-05-07 | 삼성전자주식회사 | 액티브 영역의 변화 없이 사이즈 조절이 가능한 트랜지스터레이아웃 구조 및 트랜지스터 사이즈 조절 방법 |
US7761278B2 (en) * | 2007-02-12 | 2010-07-20 | International Business Machines Corporation | Semiconductor device stress modeling methodology |
KR100874918B1 (ko) * | 2007-03-02 | 2008-12-19 | 삼성전자주식회사 | 응력 영향을 고려한 집적회로 시뮬레이션 방법 |
JP2009008874A (ja) * | 2007-06-28 | 2009-01-15 | Sony Corp | 表示装置及び表示装置の駆動方法 |
US8064832B2 (en) * | 2007-07-18 | 2011-11-22 | Advanced Micro Devices, Inc. | Method and test system for determining gate-to-body current in a floating body FET |
JP5560700B2 (ja) | 2009-12-24 | 2014-07-30 | 富士通セミコンダクター株式会社 | 設計支援装置、設計支援方法及び設計支援プログラム |
US8381147B2 (en) | 2011-06-02 | 2013-02-19 | International Business Machines Corporation | Method, a system and a program storage device for modeling the resistance of a multi-contacted diffusion region |
US8533639B2 (en) | 2011-09-15 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical proximity correction for active region design layout |
US8785291B2 (en) | 2011-10-20 | 2014-07-22 | International Business Machines Corporation | Post-gate shallow trench isolation structure formation |
US8466496B2 (en) | 2011-11-17 | 2013-06-18 | International Business Machines Corporation | Selective partial gate stack for improved device isolation |
US9064072B2 (en) | 2012-07-31 | 2015-06-23 | International Business Machines Corporation | Modeling semiconductor device performance |
US9817928B2 (en) | 2012-08-31 | 2017-11-14 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
US9190346B2 (en) | 2012-08-31 | 2015-11-17 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
US9379018B2 (en) | 2012-12-17 | 2016-06-28 | Synopsys, Inc. | Increasing Ion/Ioff ratio in FinFETs and nano-wires |
US8847324B2 (en) | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
CN105740572B (zh) * | 2016-02-26 | 2019-01-15 | 联想(北京)有限公司 | 一种电子设备 |
US9904758B2 (en) * | 2016-05-18 | 2018-02-27 | Samsung Electronics Co., Ltd. | Using deep sub-micron stress effects and proximity effects to create a high performance standard cell |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821563A (en) * | 1990-12-25 | 1998-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device free from reverse leakage and throw leakage |
JP3383377B2 (ja) * | 1993-10-28 | 2003-03-04 | 株式会社東芝 | トレンチ構造の縦型のノーマリーオン型のパワーmosfetおよびその製造方法 |
JP3367776B2 (ja) * | 1993-12-27 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
US5744372A (en) * | 1995-04-12 | 1998-04-28 | National Semiconductor Corporation | Fabrication of complementary field-effect transistors each having multi-part channel |
US5687355A (en) * | 1995-08-21 | 1997-11-11 | Motorola, Inc. | Apparatus and method for modeling a graded channel transistor |
US6130123A (en) * | 1998-06-30 | 2000-10-10 | Intel Corporation | Method for making a complementary metal gate electrode technology |
JP3492526B2 (ja) * | 1998-08-14 | 2004-02-03 | モトローラ株式会社 | Mosfetの電気的特性の特性化方法 |
JP3616514B2 (ja) * | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
JP4030213B2 (ja) * | 1999-02-22 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体回路装置 |
US6559470B2 (en) * | 2000-06-22 | 2003-05-06 | Progressed Technologies, Inc. | Negative differential resistance field effect transistor (NDR-FET) and circuits using the same |
JP2002076282A (ja) * | 2000-08-30 | 2002-03-15 | Nec Corp | 半導体集積回路装置及びその設計方法 |
AU2001290068B2 (en) * | 2000-09-21 | 2006-03-02 | Cambridge Semiconductor Limited | Semiconductor device and method of forming a semiconductor device |
DE10052208C2 (de) * | 2000-10-20 | 2002-11-28 | Advanced Micro Devices Inc | Verfahren zur Herstellung eines Feldeffekttransistors mittels einer Justiertechnologie auf der Grundlage von Seitenwandabstandselementen |
JP4676116B2 (ja) * | 2000-11-01 | 2011-04-27 | セイコーインスツル株式会社 | 半導体装置 |
DE10056873B4 (de) * | 2000-11-16 | 2010-06-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Gateelektrode eines Feldeffekttransistors mit verringertem Gatewiderstand |
TW561530B (en) * | 2001-01-03 | 2003-11-11 | Macronix Int Co Ltd | Process for fabricating CMOS transistor of IC devices employing double spacers for preventing short-channel effect |
JP3801469B2 (ja) | 2001-08-27 | 2006-07-26 | 株式会社藤商事 | 弾球遊技機 |
US6621146B1 (en) * | 2001-09-26 | 2003-09-16 | Lsi Logic Corporation | Method and apparatus for the use of embedded resistance to linearize and improve the matching properties of transistors |
-
2002
- 2002-01-09 FR FR0200217A patent/FR2834575B1/fr not_active Expired - Fee Related
-
2003
- 2003-01-07 JP JP2003000977A patent/JP4145147B2/ja not_active Expired - Lifetime
- 2003-01-09 EP EP10184205.2A patent/EP2363818A3/fr not_active Withdrawn
- 2003-01-09 EP EP03290052A patent/EP1327944A1/fr not_active Withdrawn
- 2003-01-09 US US10/339,640 patent/US7480604B2/en active Active
-
2008
- 2008-04-30 JP JP2008118491A patent/JP5148354B2/ja not_active Expired - Lifetime
- 2008-11-04 US US12/264,506 patent/US7996202B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP2363818A3 (fr) | 2013-09-25 |
US20030173588A1 (en) | 2003-09-18 |
US7480604B2 (en) | 2009-01-20 |
EP1327944A1 (fr) | 2003-07-16 |
US20090055152A1 (en) | 2009-02-26 |
JP2003264242A (ja) | 2003-09-19 |
US7996202B2 (en) | 2011-08-09 |
FR2834575A1 (fr) | 2003-07-11 |
JP5148354B2 (ja) | 2013-02-20 |
EP2363818A2 (fr) | 2011-09-07 |
FR2834575B1 (fr) | 2004-07-09 |
JP2008252105A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4145147B2 (ja) | 集積回路のモデル化方法および集積回路 | |
JP5306236B2 (ja) | 半導体デバイスの応力のモデリング方法およびシステム | |
US9189580B1 (en) | Analysis of stress impact on transistor performance | |
McAndrew | Practical modeling for circuit simulation | |
JP2008027940A (ja) | 半導体集積回路の設計方法および回路シミュレーション方法 | |
US8745571B2 (en) | Analysis of compensated layout shapes | |
US9646124B2 (en) | Modeling transistor performance considering non-uniform local layout effects | |
Li et al. | A coupled-simulation-and-optimization approach to nanodevice fabrication with minimization of electrical characteristics fluctuation | |
An et al. | Performance optimization study of FinFETs considering parasitic capacitance and resistance | |
US20170161425A1 (en) | Compact modeling analysis of circuit layout shape sections | |
McAndrew | Compact models for MOS transistors: successes and challenges | |
TW200417887A (en) | Circuit simulation for a circuit | |
Cao et al. | MOSFET Modeling for 45nm and Beyond | |
JP3431610B2 (ja) | 半導体素子の特性シミュレーション方法及び特性シミュレーション装置 | |
Wuu et al. | Fast and simple modeling of non-rectangular transistors | |
JP5546160B2 (ja) | モデルパラメータ決定装置、モデルパラメータ決定方法及びプログラム | |
Yakimets | Vertical Transistors | |
CN116258116A (zh) | 一种标准单元版图优化方法、装置、系统和介质 | |
JPH10106904A (ja) | 半導体プロセス・デバイスシミュレータ | |
JP2008294105A (ja) | シミュレーション方法およびシミュレーション装置 | |
JPH08172186A (ja) | シミュレーション方法とシミュレーション装置およびこれを用いた半導体製造装置 | |
JPH11145459A (ja) | Misトランジスタのパラメータ抽出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070508 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070511 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080527 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4145147 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120627 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130627 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |