JP2008294105A - シミュレーション方法およびシミュレーション装置 - Google Patents

Abstract

【課題】ダイオード電流を高い精度で計算する。
【解決手段】回路シミュレーション実行部１０２には、シミュレーション対象であるダイオードのレイアウト情報が入力される。機械的応力パラメータ計算部１０３は、ダイオードのレイアウト情報から機械的応力に関するパラメータを計算する。ダイオード電流計算部１０４は、機械的応力パラメータ計算部１０３によって計算された機械的応力に関するパラメータを用いてダイオード電流を計算する。
【選択図】図１

Description

本発明は、回路のシミュレーション方法およびシミュレーション装置に関し、特に、ダイオードを含む集積回路のシミュレーションを高精度に行うシミュレーション方法およびシミュレーション装置に関する。

半導体集積回路を設計し、仕様どおりに動作させるためには、高精度な回路シミュレーション方法および回路シミュレーション装置が不可欠である。その一方、半導体プロセスの微細化が進むにつれて、基本的なデバイス物理を反映しただけの素子モデルでは、回路素子の特性を高精度にシミュレーションすることが困難になってきており、回路素子のレイアウトパターンの影響を素子特性に反映させる必要が出てきている。

例えば、絶縁ゲート電界効果トランジスタ（以下、ＩＧＦＥＴと表記。）においては、素子分離絶縁膜からＩＧＦＥＴに及ぼされる機械的応力によってＩＧＦＥＴの電流特性が変動することが知られている。ＩＧＦＥＴの現在利用可能な標準的なモデルであるＢＳＩＭ４においては、このＩＧＦＥＴ電流特性の機械的応力依存性が、素子分離絶縁膜の端からチャネル中心までの距離の関数として表されている。これにより、レイアウトパターンに依存して変動するＩＧＦＥＴの電気特性を比較的精度良くシミュレーションできるようになっている。ＩＧＦＥＴの電気特性の機械的応力依存性のモデル化方法としてはＢＳＩＭ４の他に、特許文献１や特許文献２のような方法が提案されている。

昨今、主に携帯機器用途向けの低消費電力志向の半導体装置においては、消費電力仕様を満たす設計を行うために、リーク電流を高精度に見積ることのできるシミュレーション環境が求められている。ＩＧＦＥＴのチャネルリーク電流については、前述のようにＢＳＩＭ４等の機械的応力の影響を扱えるモデルを利用することで、レイアウトパターンに依存する電気特性変動を反映した高精度な見積りが可能である。
特開２００３−２６４２４２号公報 特開２００６−１７８９０７号公報 "ＢＳＩＭ４．５．０ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｕｓｅｒ‘ｓ Ｍａｎｕａｌ"、＜ＵＲＬ: http://www-device.eecs.berkeley.edu/~bsim3/bsim4_intro.html＞

ここで、リーク電流には、ＩＧＦＥＴのチャネルリーク電流以外に、ＩＧＦＥＴのソースおよびドレイン領域に形成されるダイオード（寄生ダイオード）からのリーク電流成分がある。したがって、トータルのリーク電流を正確に見積もるためには、ダイオード電流のシミュレーションも高精度に行う必要がある。ダイオード電流も、ＩＧＦＥＴのチャネル電流と同様に、機械的応力によって変動するものである。しかし、ＢＳＩＭ４をはじめとする現在利用可能なモデルのダイオード電気特性計算においては、機械的応力依存性は考慮されていないので、ＩＧＦＥＴのダイオード電流を高い精度で計算できない。

本発明は、前記実状に鑑み、ダイオード電流を高い精度で計算することを目的とする。

上記の課題を解決するため、請求項１の発明は、
シミュレーション装置による集積回路のシミュレーション方法であって、
前記集積回路に含まれる計算対象ダイオードを流れる電流を、前記計算対象ダイオードに及ぼされる機械的応力に関するパラメータを用いて計算することを特徴とする。

本発明によれば、ダイオードを流れる電流を計算する際に、ダイオードに及ぼされる機械的応力に関するパラメータを用いることにより、ダイオードを流れる電流を高い精度で計算できる。これにより、ダイオードを含む集積回路のシミュレーション精度が向上する。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各実施形態において、他の実施形態と同様の機能を有する構成要素については同一の符号を付して説明を省略する。

《実施形態１》
図１は、本発明の実施形態１に係るシミュレーション装置の構成を示すブロック図である。

本実施形態のシミュレーション装置は、ネットリストを入力データとし、レイアウト情報格納部１０１、および回路シミュレーション実行部１０２を備え、シミュレーション対象である集積回路の電気的特性計算結果を出力する。入力データであるネットリストにはダイオードのレイアウト情報が含まれている。回路シミュレーション実行部１０２は、ＳＰＩＣＥに代表される回路シミュレータの本体である。回路シミュレーション実行部１０２は、ダイオードのレイアウト情報から機械的応力に関するパラメータを計算する機械的応力パラメータ計算部１０３と、機械的応力パラメータ計算部１０３によって計算されたパラメータを用いてダイオード電気特性の機械的応力依存性を計算するダイオード電流計算部１０４とを備えている点を特徴としている。

まず、回路シミュレーション実行部１０２が、図２に示すように周囲を素子分離絶縁膜２０１（素子分離領域）で囲まれた矩形形状のダイオード２０２（計算対象ダイオード）の電気的特性を計算する場合について説明する。

回路シミュレーション実行部１０２に入力されるレイアウト情報は、シミュレーション対象となるダイオードの種類に応じて異なるが、この場合、ダイオード面積Ａｄ、ダイオード周辺長Ｐｄ、ダイオード長Ｘ、ダイオード幅Ｙ、および４種の素子分離絶縁膜幅Ｘ１、Ｘ２、Ｙ１、Ｙ２の計８個のレイアウトパラメータとで構成される。より詳しくは、Ａｄは、ダイオード２０２の接合面積を示し、Ｐｄは、素子分離絶縁膜２０１とダイオード２０２との境界部の長さを示すものである。Ｘ、Ｙ、Ｘ１、Ｘ２、Ｙ１、およびＹ２は、例えば図２に示す通りである。Ｘ、Ｙは、レイアウト形状が矩形であるダイオード２０２における互いに直角に接する２辺の長さ、つまりダイオード２０２の縦横の長さである。Ｘ１は、ダイオード２０２の４辺２０４〜２０７のうちの辺２０４（第１の辺）から、ダイオード２０２に接する素子分離絶縁膜２０１における辺２０４に対向する側縁までの距離である。同様に、Ｘ２は、辺２０４に対向する辺２０５（第２の辺）から、素子分離絶縁膜２０１における辺２０５に対向する側縁までの距離である。さらに同様に、Ｙ１は、辺２０６（第３の辺）から、素子分離絶縁膜２０１における辺２０６に対向する側縁までの距離であり、Ｙ２は、辺２０６に対向する辺２０７（第４の辺）から、素子分離絶縁膜２０１における辺２０７に対向する側縁までの距離である。これらの素子分離絶縁膜幅Ｘ１、Ｘ２、Ｙ１、Ｙ２は、ダイオード２０２とダイオード２０２の周囲のＯＤ領域２０３との位置および大きさに応じたものとなる。

そして、機械的応力パラメータ計算部１０３は、これら計８個のレイアウトパラメータを用いて、ダイオード２０２に及ぼされる機械的応力に関するパラメータを計算する。ここでは、機械的応力に関するパラメータとして、Ｘに依存するＳｔｘ、Ｙに依存するＳｔｙ、Ｘ１およびＸ２に依存するＳｔｉｘ、およびＹ１とＹ２に依存するＳｔｉｙの４種類が定義される。Ｓｔｘは、機械的応力のダイオード長依存性を表すものである。Ｓｔｙは、機械的応力のダイオード幅依存性を表すものである。Ｓｔｉｘは、ダイオード長方向の素子分離絶縁膜幅に対する機械的応力の依存性を表すものである。Ｓｔｉｙは、ダイオード幅方向の素子分離絶縁膜幅に対する機械的応力の依存性を表すものである。Ｓｔｘ、Ｓｔｙ、Ｓｔｉｘ、Ｓｔｉｙは、例えば以下の式で表される。

Stx = 1/X ・・・ 式（１）
Sty = 1/Y ・・・ 式（２）
Stix = 1/X1 + 1/X2 ・・・ 式（３）
Stiy = 1/Y1 + 1/Y2 ・・・ 式（４）
ここで、仮に、機械的応力の影響を考慮せずに、ダイオード２０２を流れるダイオード電流Ｉｄｉｏを計算した場合、ダイオード電流Ｉｄｉｏは下記の式（５）のように計算される。ここでは、図３に示すように、ＰＮ接合部の底面の単位面積あたりのダイオード電流を表す関数をＩｊｓとし、ダイオード２０２と素子分離絶縁膜２０１との境界部のＰＮ接合の単位長さあたりのダイオード電流を表す関数をＩｊｓｗとしている。

Idio ＝ Ad・Ijs + Pd・Ijsw ・・・ 式（５）
本実施形態のダイオード電流計算部１０４は、上記の式（１）〜式（４）で求められた機械的応力に関するパラメータを使用して、機械的応力の影響が繰り込まれたＩｊｓ＿ａを計算する。

Ijs_a = Ijs_ref × [{1 + a1・Stx}/{1 + a1・Stx_ref}]
× [{1 + a2・Sty}/{1 + a2・Sty_ref}]
× [{1 + a3・(1/Stix)}/{1 + a3・(1/Stix_ref)}]
× [{1 + a4・(1/Stiy)}/{1 + a4・(1/Stiy_ref)}] ・・・式（６）
ここで、Ｉｊｓ＿ｒｅｆは、ある基準レイアウトにおける単位面積あたりのダイオード電流であり、またその基準レイアウトにおいてはＳｔｘ＝Ｓｔｘ＿ｒｅｆ、Ｓｔｙ＝Ｓｔｙ＿ｒｅｆ、Ｓｔｉｘ＝Ｓｔｉｘ＿ｒｅｆ、Ｓｔｉｙ＝Ｓｔｉｙ＿ｒｅｆが成り立つ。また、ａ１、ａ２、ａ３、ａ４はフィッティング係数である。

そして、ダイオード電流計算部１０４は、Ｉｊｓ＿ａを計算すると、引き続き、式（５）のＩｊｓの代わりに上記式（６）のＩｊｓ＿ａを用いることにより、機械的応力に応じたダイオード電流Ｉｄｏ＿ａの値を下記の式（７）のように計算する。

Idio_a = Ad・Ijs_a ＋ Pd・Ijsw ・・・ 式（７）
式（５）に従うと、図４（ａ）、（ｂ）のようにＡｄおよびＰｄの異なるレイアウトのダイオード２０２同士を比較すると、シミュレーション上、ダイオード電流は、ＡｄおよびＰｄの大きな図４（ａ）の方が大きくなる。しかし、実物のダイオード２０２では、図４（ｂ）のレイアウトの方が、素子分離絶縁膜２０１から及ぼされる機械的応力の影響が大きくなることにより、ダイオード電流が大きくなる場合もある。このように、式（５）を用いた場合、シミュレーションによってダイオード電流を精度良く見積もることができない。

しかし、本実施形態のシミュレーション装置は、式（６）および式（７）で示した一連の計算処理を行うことにより、機械的応力の影響を考慮して、ダイオード電流の値を見積もることができる。これにより、見積もりの精度を向上させることができる。

次に、本実施形態のシミュレーション装置が、図５に示すようなＩＧＦＥＴ３０１のドレイン領域３０２およびソース領域３０３のＰＮ接合で形成されたダイオード、つまり、ＩＧＦＥＴ３０１の寄生ダイオード（計算対象ダイオードおよび対向寄生ダイオード）の電気的特性を計算する場合について説明する。

この場合、入力データであるレイアウト情報は、ＩＧＦＥＴ３０１のゲート長Ｌ、ＩＧＦＥＴ３０１のゲート幅Ｗ、ドレイン側ダイオード面積ＡＤ、ドレイン側ダイオード周辺長ＰＤ、ソース側ダイオード面積ＡＳ、ソース側ダイオード周辺長ＰＳ、ドレイン側ダイオード長にゲート側壁３０４の厚みを加えたＸｄ、ソース側ダイオード長にゲート側壁３０４の厚みを加えたＸｓ、および６種の素子分離絶縁膜幅Ｘ１、Ｘ２、Ｙｄ１、Ｙｄ２、Ｙｓ１、Ｙｓ２の計１４個のレイアウトパラメータで構成される。より詳しくは、ＡＤは、ＩＧＦＥＴ３０１のドレイン領域３０２の面積、つまりドレイン側に形成される寄生ダイオードの接合面積を示し、ＡＳは、ソース領域３０３の面積、つまりソース側に形成される寄生ダイオードの接合面積を示すものである。また、ＰＤは、ドレイン領域３０２とその周囲の素子分離絶縁膜３０６との境界部の長さ（ドレイン周辺長）を示し、ＰＳは、ソース領域３０３とその周囲の素子分離絶縁膜３０６との境界部の長さ（ソース周辺長）を示すものである。Ｌ、Ｗ、Ｘｄ、Ｘｓ、Ｘ１、Ｘ２、Ｙｄ１、Ｙｄ２、Ｙｓ１、およびＹｓ２は、図５に示す通りである。Ｘｄは、ＩＧＦＥＴ３０１のゲートと、ドレイン領域３０２に形成された寄生ダイオードの辺３０７との距離を示す。同様に、Ｘｓは、ＩＧＦＥＴ３０１のゲートと、ソース領域３０３に形成された寄生ダイオードの辺３０８との距離を示す。辺３０７、３０８は、上記ゲートに対向し、素子分離絶縁膜３０６と接する辺である。Ｘ１は、ドレイン領域３０２に形成された寄生ダイオードの辺３０７（ドレイン領域３０２の第１の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３０７に対向する側縁までの距離を示し、Ｘ２は、ソース領域３０３に形成された寄生ダイオードの辺３０８（ソース領域３０３の第１の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３０８に対向する側縁までの距離を示す。Ｙｄ１は、ドレイン領域３０２に形成された寄生ダイオードの辺３０９（ドレイン領域３０２の第２の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３０９に対向する側縁までの距離を示し、Ｙｄ２は、ドレイン領域３０２に形成された寄生ダイオードの辺３１０（ドレイン領域３０２の第３の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３１０に対向する側縁までの距離を示す。同様に、Ｙｓ１は、ソース領域３０３に形成された寄生ダイオードの辺３１１（ソース領域３０３の第２の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３１１に対向する側縁までの距離を示し、Ｙｓ２は、ソース領域３０３に形成された寄生ダイオードの辺３１２（ソース領域３０３の第３の辺）から、当該寄生ダイオードに隣接する素子分離絶縁膜３０６における辺３１２に対向する側縁までの距離を示す。ここで、図５に示すように、辺３０９〜３１２は、ＩＧＦＥＴ３０１のゲートに対向していない。６種の素子分離絶縁膜幅は、ＩＧＦＥＴ３０１とＩＧＦＥＴ３０１の周囲のＯＤ領域３０５との位置および大きさに応じたものとなる。

そして、機械的応力パラメータ計算部１０３は、これら計１４個のレイアウトパラメータを用いて、機械的応力に関するパラメータを計算する。ここで計算されるパラメータは、Ｘｄに依存するＳｔｘｄ、Ｘｓに依存するＳｔｘｓ、ＩＧＦＥＴ３０１のゲート幅Ｗに依存するＳｔｗ、ＩＧＦＥＴ３０１のゲート長ＬとＸｄおよびＸｓとに依存するドレイン側電流算出用パラメータＳｔｌｄおよびソース側電流算出用パラメータＳｔｌｓ、Ｘ１およびＸ２に依存するＳｔｉｘ、Ｙｄ１およびＹｄ２に依存するＳｔｉｙｄ、およびＹｓ１およびＹｓ２に依存するＳｔｉｙｓの８種類である。ＳｔｘｄおよびＳｔｘｓは、機械的応力の、ダイオード長方向の素子分離絶縁膜からゲートまでの距離依存性を表すものである。Ｓｔｗは、機械的応力の、ゲート幅依存性を表すものである。ＳｔｌｄおよびＳｔｌｓは、寄生ダイオード電流のうちの後述するＩｊｓｗｇ成分に及ぼされる機械的応力の、ダイオード長方向の素子分離絶縁膜幅に対する依存性を表すものである。Ｓｔｉｘは、ダイオード長方向の素子分離絶縁膜幅に対する機械的応力の依存性を表すものである。ＳｔｉｙｄおよびＳｔｉｙｓは、ダイオード幅方向の素子分離絶縁膜幅に対する機械的応力の依存性を表すものである。Ｓｔｘｄ、Ｓｔｘｓ、Ｓｔｗ、Ｓｔｌｄ、Ｓｔｌｓ、Ｓｔｉｘ、Ｓｔｉｙｄ、Ｓｔｉｙｓは、例えば以下の式で表される。

Stxd = 1/Xd ・・・ 式（８）
Stxs = 1/Xs ・・・ 式（９）
Stw = 1/W ・・・ 式（１０）
Stld = 1/Xd + 1/(Xs+L) ・・・ 式（１１）
Stls = 1/Xs + 1/(Xd+L) ・・・ 式（１２）
Stix = 1/X1 + 1/X2 ・・・ 式（１３）
Stiyd = 1/Yd1 + 1/Yd2 ・・・ 式（１４）
Stiys = 1/Ys1 + 1/Ys2 ・・・ 式（１５）
ここで、仮に、機械的応力の影響を考慮せずに、ＩＧＦＥＴ３０１のドレイン領域３０２を流れるダイオード電流ＩｄｉｏＤを計算した場合、ダイオード電流ＩｄｉｏＤは下記の式（１６）のように計算される。また、図６に示すように、ＰＮ接合部の底面の単位面積あたりのダイオード電流を表す関数をＩｊｓＤとし、ドレイン領域３０２と素子分離絶縁膜３０６との境界部のＰＮ接合の単位長さあたりのダイオード電流を表す関数をＩｊｓｗＤとし、ＩＧＦＥＴ３０１のゲート側壁３０４の下層に存在するＰＮ接合のゲート幅方向単位長さあたりのダイオード電流を表す関数をＩｊｓｗｇＤとしている。

IdioD = AD・IjsD + PD・IjswD ＋ W・IjswgD ・・・ 式（１６）
また、ソース領域３０３のダイオード電流ＩｄｉｏＳも同様に、単位面積あたりのダイオード電流を表す関数をＩｊｓＳとし、ソース領域３０３と素子分離絶縁膜３０６との境界部のＰＮ接合の単位長さあたりのダイオード電流を表す関数をＩｊｓｗＳとし、ＩＧＦＥＴ３０１のゲート側壁３０４の下層に存在するＰＮ接合のゲート幅方向単位長さあたりのダイオード電流を表す関数をＩｊｓｗｇＳとすることで、下記の式（１７）で計算される。

IdioS = AS・IjsS + PS・IjswS ＋ W・IjswgS ・・・ 式（１７）
本実施形態のダイオード電流計算部１０４は、上記の式（８）〜式（１５）で求められた機械的応力に関するパラメータを使用して、式（１６）および式（１７）のＩｊｓＤ、ＩｊｓｗｇＤ、ＩｊｓＳ、ＩｊｓｗｇＳに対し機械的応力の影響を繰り込んだＩｊｓＤ＿ａ、ＩｊｓｗｇＤ＿ａ、ＩｊｓＳ＿ａ、ＩｊｓｗｇＳ＿ａを計算する。

IjsD_a = IjsD_ref × [{1 + a1・Stxd}/{1 + a1・Stxd_ref}]
× [{1 + a2・Stw}/{1 + a2・Stw_ref}]
× [{1 + a3・(1/Stix)}/{1 + a3・(1/Stix_ref)}]
× [{1 + a4・(1/Stiyd)}/{1 + a4・(1/Stiyd_ref)}]
・・・式（１８）
IjswgD_a = IjswgD_ref × [{1 + b1・Stld}/{1 + b1・Stld_ref}]
× [{1 + b2・(1/Stix)}/{1 + b2・(1/Stix_ref)}]
× [{1 + b3・(1/Stiyd)}/{1 + b3・(1/Stiyd_ref)}]
・・・式（１９）
IjsS_a = IjsS_ref × [{1 + a1・Stxs}/{1 + a1・Stxs_ref}]
× [{1 + a2・Stw}/{1 + a2・Stw_ref}]
× [{1 + a3・(1/Stix)}/{1 + a3・(1/Stix_ref)}]
× [{1 + a4・(1/Stiys)}/{1 + a4・(1/Stiys_ref)}]
・・・式（２０）
IjswgS_a = IjswgS_ref × [{1 + b1・Stls}/{1 + b1・Stls_ref}]
× [{1 + b2・(1/Stix)}/{1 + b2・(1/Stix_ref)}]
× [{1 + b3・(1/Stiys)}/{1 + b3・(1/Stiys_ref)}]
・・・式（２１）
ここで、ＩｊｓＤ＿ｒｅｆ、ＩｊｓＳ＿ｒｅｆは、ある基準レイアウトにおける単位面積あたりのダイオード電流であり、同様にＩｊｓｗｇＤ＿ｒｅｆ、ＩｊｓｗｇＳ＿ｒｅｆは、上記基準レイアウトにおけるゲート側壁の下方に存在するＰＮ接合のゲート幅方向単位長さあたりのダイオード電流である。またその基準レイアウトにおいてはＳｔｘｄ＝Ｓｔｘｄ＿ｒｅｆ、Ｓｔｘｓ＝Ｓｔｘｓ＿ｒｅｆ、Ｓｔｗ＝Ｓｔｗ＿ｒｅｆ、Ｓｔｉｘ＝Ｓｔｉｘ＿ｒｅｆ、Ｓｔｉｙｄ＝Ｓｔｉｙｄ＿ｒｅｆ、Ｓｔｉｙｓ＝Ｓｔｉｙｓ＿ｒｅｆが成り立つ。また、ａ１、ａ２、ａ３、ａ４、ｂ１、ｂ２、ｂ３はフィッティング係数である。

そして、ダイオード電流計算部１０４は、ＩｊｓＤ＿ａ、ＩｊｓｗｇＤ＿ａ、ＩｊｓＳ＿ａ、ＩｊｓｗｇＳ＿ａを計算すると、引き続き、式（１６）のＩｊｓＤおよびＩｊｓｗｇＤの代わりに上記式（１８）のＩｊｓＤ＿ａおよび式（１９）のＩｊｓｗｇＤ＿ａを用いることにより、ＩＧＦＥＴ３０１のドレイン領域３０２を流れる寄生ダイオード電流の機械的応力の大きさに応じた値ＩｄｉｏＤ＿ａを下記の式（２２）のように計算する。

IdioD_a = AD・IjsD_a ＋ PD・IjswD ＋ W・IjswgD_a ・・・ 式（２２）
また、同様に、式（１７）のＩｊｓＳおよびＩｊｓｗｇＳの代わりに上記式（２０）のＩｊｓＳ＿ａおよび式（２１）のＩｊｓｗｇＳ＿ａを用いることにより、ＩＧＦＥＴ３０１のソース領域３０３を流れる寄生ダイオード電流の機械的応力の大きさに応じた値ＩｄｉｏＳ＿ａを下記の式（２３）のように計算する。

IdioS_a = AS・IjsS_a ＋ PS・IjswS ＋ W・IjswgS_a ・・・ 式（２３）
式（１６）および式（１７）に従うと、図７（ａ）、（ｂ）のようにＷは等しいがＡＤ及びＰＤの異なるレイアウトのＩＧＦＥＴ３０１同士を比較すると、シミュレーション上、ダイオード電流ＩｄｉｏＤは、ＡＤ及びＰＤの大きな図７（ａ）の方が大きくなる。しかし、実物のＩＧＦＥＴ３０１では、図７（ｂ）のレイアウトの方が、素子分離絶縁膜から及ぼされる機械的応力の影響が大きくなることにより、ダイオード電流ＩｄｉｏＤが大きくなる場合もある。したがって、式（１６）および式（１７）を用いた場合、シミュレーションによってＩＧＦＥＴ３０１のダイオード電流を精度よく見積もることができない。

しかし、本実施形態のシミュレーション装置は、式（１８）〜（２３）で示した一連の計算処理を行うことにより、機械的応力の影響を考慮して、ＩＧＦＥＴ３０１の寄生ダイオード電流の値を見積もる。これにより、見積もりの精度を向上させることができる。

《実施形態２》
図８は、本発明の実施形態２に係るシミュレーション装置の構成を示すブロック図である。

本実施形態のシミュレーション装置は、実施形態１のシミュレーション装置と同様に、ネットリストを入力データとし、シミュレーション対象である集積回路の電気的特性計算結果を出力する。本実施形態のシミュレーション装置は、回路シミュレーション実行部１０２に代えて、回路シミュレーション実行部４０１を備えている点で、実施形態１のシミュレーション装置と異なっている。回路シミュレーション実行部４０１は、機械的応力パラメータ計算部１０３、ダイオードモデルパラメータ補正部４０２、およびダイオード電気特性計算部４０３を備えている。

以下、本実施形態のシミュレーション装置が、ＩＧＦＥＴ３０１の寄生ダイオード電流を計算する処理について説明する。

実施形態１のダイオード電流計算部１０４には新規な機能を組み込む必要があったが、本実施形態のダイオード電気特性計算部４０３の機能は、既存のＳＰＩＣＥシミュレータによって実現される。本実施形態のシミュレーション装置は、ダイオードモデルとして、ＢＳＩＭ４の寄生ダイオードモデルを用いてシミュレーションを行う。この寄生ダイオードモデルは、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発されたＭＯＳＦＥＴモデルである。

まず、機械的応力パラメータ計算部１０３は、実施形態１と同様に、式（８）〜式（１５）を用いて、機械的応力に関するパラメータを計算する。

続いて、ダイオードモデルパラメータ補正部４０２は、ＢＳＩＭ４寄生ダイオードモデルのパラメータＪＴＳＤ、ＪＴＳＳ、ＪＴＳＳＷＧＤ、ＪＴＳＳＷＧＳに対して、以下の式（２４）〜式（２７）に示すような補正を加える。なお、ＪＴＳＤ、およびＪＴＳＳはそれぞれ、ドレイン側およびソース側の寄生ダイオードの単位面積あたりの電流強度を定めるパラメータである。またＪＴＳＳＷＧＤ、およびＪＴＳＳＷＧＳはそれぞれ、ドレイン側およびソース側のゲート側壁の下層に存在するＰＮ接合のゲート幅方向の単位長さあたりの電流強度を定めるパラメータである。

JTSD = JTSD_ref × [{1 + a1・Stxd}/{1 + a1・Stxd_ref}]
× [{1 + a2・Stw}/{1 + a2・Stw_ref}]
× [{1 + a3・(1/Stix)}/{1 + a3・(1/Stix_ref)}]
× [{1 + a4・(1/Stiyd)}/{1 + a4・(1/Stiyd_ref)}]
・・・式（２４）
JTSSWGD = JTSSWGD_ref × [{1 + b1・Stld}/{1 + b1・Stld_ref}]
× [{1 + b2・(1/Stix)}/{1 + b2・(1/Stix_ref)}]
× [{1 + b3・(1/Stiyd)}/{1 + b3・(1/Stiyd_ref)}]
・・・式（２５）
JTSS = JTSS_ref × [{1 + a1・Stxs}/{1 + a1・Stxs_ref}]
× [{1 + a2・Stw}/{1 + a2・Stw_ref}]
× [{1 + a3・(1/Stix)}/{1 + a3・(1/Stix_ref)}]
× [{1 + a4・(1/Stiys)}/{1 + a4・(1/Stiys_ref)}]
・・・式（２６）
JTSSWGS = JTSSWGS_ref × [{1 + b1・Stls}/{1 + b1・Stls_ref}]
× [{1 + b2・(1/Stix)}/{1 + b2・(1/Stix_ref)}]
× [{1 + b3・(1/Stiys)}/{1 + b3・(1/Stiys_ref)}]
・・・式（２７）
ここで、ＪＴＳＤ＿ｒｅｆ、ＪＴＳＳ＿ｒｅｆ、ＪＴＳＳＷＧＤ＿ｒｅｆ、ＪＴＳＳＷＧＳ＿ｒｅｆは、ある基準レイアウトにおいて抽出されたＪＴＳＤ、ＪＴＳＳ、ＪＴＳＳＷＧＤ、ＪＴＳＳＷＧＳパラメータ値である。また、ａ１、ａ２、ａ３、ａ４、ｂ１、ｂ２、ｂ３はフィッティング係数である。

さらに引き続き、ダイオード電気特性計算部４０３は、式（２４）〜式（２７）で求められるダイオードモデルパラメータと、ＢＳＩＭ４の寄生ダイオードモデル式を用いて、ＩＧＦＥＴ３０１の寄生ダイオード電流を計算する。

このような一連の処理により、機械的応力の影響を考慮したＩＧＦＥＴの寄生ダイオード電流の計算が可能となる。

このように、本実施形態のシミュレーション装置は、機械的応力パラメータ計算部１０３によって計算される機械的応力に関するパラメータを用いて、既存のＳＰＩＣＥシミュレータが有するダイオードモデルのモデルパラメータに補正を加え、補正されたダイオードモデルパラメータを用いてダイオードモデルについての計算を行う。つまり、機械的応力の影響が反映されたモデルパラメータを用いることによって、機械的応力の影響を繰り込んだダイオード電流の計算を行う。

《その他の実施形態》
なお、実施形態１のシミュレーション装置は、Ｓｔｘ、Ｓｔｙ、Ｓｔｉｘ、およびＳｔｉｙの４種類の機械的応力に関するパラメータを用いて、ダイオード２０２に流れる電流を求めるようになっていた。また、Ｓｔｘｄ、Ｓｔｘｓ、Ｓｔｗ、Ｓｔｌｄ、Ｓｔｌｓ、Ｓｔｉｘ、Ｓｔｉｙｄ、およびＳｔｉｙｓの８種類の機械的応力に関するパラメータを用いて、ＩＧＦＥＴ３０１の寄生ダイオードに流れる電流を求めるようになっていた。しかし、これらのパラメータに限らず、機械的応力に関する他のパラメータが用いられるようにしてもよいし、これらのパラメータのうちの一部だけが用いられるようにしてもよい。

また、実施形態２のシミュレーション装置は、ＢＳＩＭ４の寄生ダイオードモデルを用いてシミュレーションを行うものであった。しかし、この寄生ダイオードモデルに限らず、これ以外のダイオードモデルが用いられるようにしてもよい。例えば、同じくＵ. Ｃ. Ｂｅｒｋｅｌｅｙで開発されたＭＯＳＦＥＴモデルであるＢＳＩＭ３の寄生ダイオードモデルが用いられるようにしてもよいし、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発された汎用回路解析プログラムＳＰＩＣＥに内蔵されているダイオードモデルが用いられるようにしてもよい。つまり、シミュレーション装置が、ＢＳＩＭ３の寄生ダイオードモデルや、ＳＰＩＣＥに内蔵されているダイオードモデルのパラメータを補正し、補正後のパラメータとこれらモデルの式とを用いて、ダイオードを流れる電流を計算するようにしてもよい。

本発明に係るシミュレーション方法およびシミュレーション装置は、ダイオードを含む集積回路のシミュレーション精度が向上するという効果を有し、例えば、ダイオードを含む集積回路のシミュレーションを高精度に行うシミュレーション方法およびシミュレーション装置等として有用である。

本発明の実施形態１に係るシミュレーション装置の構成を示すブロック図である。 同、シミュレーション対象である矩形形状のダイオード２０２の平面図である。 同、シミュレーション対象である矩形形状のダイオード２０２を模式的に示す平面図および断面図である。 同、面積が大きく周辺長の長い矩形形状ダイオードの平面図と面積が小さく周辺長の短い矩形形状ダイオードの平面図である。 同、シミュレーション対象であるＩＧＦＥＴ３０１の平面図である。 同、シミュレーション対象であるＩＧＦＥＴ３０１を模式的に示す平面図および断面図である。 同、面積が大きく周辺長の長いＩＧＦＥＴの寄生ダイオードの平面図と面積が小さく周辺長の短いＩＧＦＥＴの寄生ダイオードの平面図である。 本発明の実施形態２に係るシミュレーション装置の構成を示すブロック図である。

符号の説明

１０１ レイアウト情報格納部
１０２ 回路シミュレーション実行部
１０３ 機械的応力パラメータ計算部
１０４ ダイオード電流計算部
２０１ 素子分離絶縁膜
２０２ ダイオード
２０３ ＯＤ領域
２０４〜２０７ 辺
３０１ ＩＧＦＥＴ
３０２ ドレイン領域
３０３ ソース領域
３０４ ゲート側壁
３０５ ＯＤ領域
３０６ 素子分離絶縁膜
３０７〜３１２ 辺
４０１ 回路シミュレーション実行部
４０２ ダイオードモデルパラメータ補正部
４０３ ダイオード電気特性計算部

Claims (34)

1. シミュレーション装置による集積回路のシミュレーション方法であって、
   前記集積回路に含まれる計算対象ダイオードを流れる電流を、前記計算対象ダイオードに及ぼされる機械的応力に関するパラメータを用いて計算することを特徴とするシミュレーション方法。
2. 請求項１のシミュレーション方法において、
   前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を示すパラメータＡｄ、および前記計算対象ダイオードとその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰｄを用いて、前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション方法。
3. 請求項２のシミュレーション方法において、
   前記計算対象ダイオードのレイアウト形状は、縦横の長さがＸおよびＹで表される矩形であり、
   前記機械的応力に関するパラメータには、
   前記Ｘを用いて表されるパラメータＳｔｘおよび前記Ｙを用いて表されるパラメータＳｔｙのうちの少なくとも一方が含まれることを特徴とするシミュレーション方法。
4. 請求項３のシミュレーション方法において、
   前記パラメータＳｔｘは、１／Ｘであり、
   前記パラメータＳｔｙは、１／Ｙであることを特徴とするシミュレーション方法。
5. 請求項２のシミュレーション方法において、
   前記計算対象ダイオードのレイアウト形状は、互いに対向する第１および第２の辺と互いに対向する第３および第４の辺を有する矩形であり、
   前記機械的応力に関するパラメータには、
   前記第１の辺から前記計算対象ダイオードに接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１と、前記第２の辺から前記素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｘ２とを用いて表されるパラメータＳｔｉｘと、
   前記第３の辺から前記素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙ１と、前記第４の辺から前記素子分離絶縁膜における当該第４の辺に対向する側縁までの距離Ｙ２とを用いて表されるパラメータＳｔｉｙのうちの少なくとも一方が含まれることを特徴とするシミュレーション方法。
6. 請求項５のシミュレーション方法において、
   前記パラメータＳｔｉｘは、｛１／Ｘ１＋１／Ｘ２｝であり、
   前記パラメータＳｔｉｙは、｛１／Ｙ１＋１／Ｙ２｝であることを特徴とするシミュレーション方法。
7. 請求項１のシミュレーション方法において、
   前記計算対象ダイオードは、絶縁ゲート電界効果トランジスタのドレイン領域またはソース領域にＰＮ接合で形成される寄生ダイオードであり、
   前記計算対象ダイオードが、ドレイン領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を表すパラメータＡＤ、前記ドレイン領域とその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰＤ、および前記絶縁ゲート電界効果トランジスタのゲート長を表すパラメータＬとゲート幅を表すパラメータＷを用いて、前記計算対象ダイオードを流れる電流を計算し、
   前記計算対象ダイオードが、ソース領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を表すパラメータＡＳ、前記ソース領域とその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰＳ、および前記ゲート長を表すパラメータＬとゲート幅を表すパラメータＷを用いて、前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション方法。
8. 請求項７のシミュレーション方法において、
   前記機械的応力に関するパラメータには、
   前記パラメータＷを用いて表されるパラメータＳｔｗが含まれることを特徴とするシミュレーション方法。
9. 請求項８のシミュレーション方法において、
   前記パラメータＳｔｗは、１／Ｗであることを特徴とするシミュレーション方法。
10. 請求項７のシミュレーション方法において、
    前記計算対象ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオードが、ドレイン領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄを用いて表されるパラメータＳｔｘｄが含まれ、
    前記計算対象ダイオードが、ソース領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｘｓが含まれることを特徴とするシミュレーション方法。
11. 請求項１０のシミュレーション方法において、
    前記パラメータＳｔｘｄは、１／Ｘｄであり、
    前記パラメータＳｔｘｓは、１／Ｘｓであることを特徴とするシミュレーション方法。
12. 請求項７のシミュレーション方法において、
    前記計算対象ダイオード、および前記絶縁ゲート電界効果トランジスタのドレイン領域およびソース領域のうち、前記計算対象ダイオードが形成されていない方に形成される対向寄生ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオードが、ドレイン領域に形成される場合には、前記機械的応力に関するパラメータに、前記パラメータＬ、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄ、および前記ゲートと、前記対向寄生ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｌｄが含まれ、
    前記計算対象ダイオードが、ソース領域に形成される場合には、前記機械的応力に関するパラメータに、前記パラメータＬ、前記ゲートと、前記対向寄生ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄ、および前記ゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｌｓが含まれることを特徴とするシミュレーション方法。
13. 請求項１２のシミュレーション方法において、
    前記パラメータＳｔｌｄは、｛１／Ｘｄ＋１／（Ｘｓ＋Ｌ）｝であり、
    前記パラメータＳｔｌｓは、｛１／Ｘｓ＋１／（Ｘｄ＋Ｌ）｝であることを特徴とするシミュレーション方法。
14. 請求項７のシミュレーション方法において、
    前記計算対象ダイオード、および前記絶縁ゲート電界効果トランジスタのドレイン領域およびソース領域のうち、前記計算対象ダイオードが形成されていない方に形成される対向寄生ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオード、および前記対向寄生ダイオードは、それぞれ、前記絶縁ゲート電界効果トランジスタのゲートに対向して前記素子分離絶縁膜と接する第１の辺、および当該ゲートに対向しない第２と第３の辺を有し、
    前記計算対象ダイオードが、ドレイン領域に形成される場合には、前記機械的応力に関するパラメータに、前記計算対象ダイオードの第１の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１と、前記対向寄生ダイオードの第１の辺から、当該対向寄生ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ２とを用いて表されるパラメータＳｔｉｘ、および前記計算対象ダイオードの第２の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｙｄ１と、前記計算対象ダイオードの第３の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙｄ２とを用いて表されるパラメータＳｔｉｙｄのうちの少なくとも１方が含まれ、
    前記計算対象ダイオードが、ソース領域に形成される場合には、前記機械的応力に関するパラメータに、前記計算対象ダイオードの第１の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ２と、前記対向寄生ダイオードの第１の辺から、当該対向寄生ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１とを用いて表されるパラメータＳｔｉｘ、および前記計算対象ダイオードの第２の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｙｓ１と、前記計算対象ダイオードの第３の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙｓ２とを用いて表されるパラメータＳｔｉｙｓのうちの少なくとも１方が含まれることを特徴とするシミュレーション方法。
15. 請求項１４のシミュレーション方法において、
    前記パラメータＳｔｉｘは、｛１／Ｘ１＋１／Ｘ２｝であり、
    前記パラメータＳｔｉｙｄは、｛１／Ｙｄ１＋１／Ｙｄ２｝であり、
    前記パラメータＳｔｉｙｓは、｛１／Ｙｓ１＋１／Ｙｓ２｝であることを特徴とするシミュレーション方法。
16. 請求項１から請求項１５までのいずれか１項のシミュレーション方法において、
    前記機械的応力に関するパラメータを用いて、ダイオードモデルのパラメータを補正し、補正後のパラメータと前記ダイオードモデルの式とを用いて前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション方法。
17. 請求項１６のシミュレーション方法において、
    前記ダイオードモデルは、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発された汎用回路解析プログラムＳＰＩＣＥに内蔵されているダイオードモデルまたは、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発されたＭＯＳＦＥＴモデルであるＢＳＩＭ３あるいはＢＳＩＭ４に包含されている寄生ダイオードモデルであることを特徴とするシミュレーション方法。
18. 集積回路のシミュレーション装置であって、
    前記集積回路に含まれる計算対象ダイオードを流れる電流を、前記計算対象ダイオードに及ぼされる機械的応力に関するパラメータを用いて計算する回路シミュレーション実行部を備えていることを特徴とするシミュレーション装置。
19. 請求項１８のシミュレーション装置において、
    前記回路シミュレーション実行部は、前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を示すパラメータＡｄ、および前記計算対象ダイオードとその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰｄを用いて、前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション装置。
20. 請求項１９のシミュレーション装置において、
    前記計算対象ダイオードのレイアウト形状は、縦横の長さがＸおよびＹで表される矩形であり、
    前記機械的応力に関するパラメータには、
    前記Ｘを用いて表されるパラメータＳｔｘおよび前記Ｙを用いて表されるパラメータＳｔｙのうちの少なくとも一方が含まれることを特徴とするシミュレーション装置。
21. 請求項２０のシミュレーション装置において、
    前記パラメータＳｔｘは、１／Ｘであり、
    前記パラメータＳｔｙは、１／Ｙであることを特徴とするシミュレーション装置。
22. 請求項１９のシミュレーション装置において、
    前記計算対象ダイオードのレイアウト形状は、互いに対向する第１および第２の辺と互いに対向する第３および第４の辺を有する矩形であり、
    前記機械的応力に関するパラメータには、
    前記第１の辺から前記計算対象ダイオードに接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１と、前記第２の辺から前記素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｘ２とを用いて表されるパラメータＳｔｉｘと、
    前記第３の辺から前記素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙ１と、前記第４の辺から前記素子分離絶縁膜における当該第４の辺に対向する側縁までの距離Ｙ２とを用いて表されるパラメータＳｔｉｙのうちの少なくとも一方が含まれることを特徴とするシミュレーション装置。
23. 請求項２２のシミュレーション装置において、
    前記パラメータＳｔｉｘは、｛１／Ｘ１＋１／Ｘ２｝であり、
    前記パラメータＳｔｉｙは、｛１／Ｙ１＋１／Ｙ２｝であることを特徴とするシミュレーション装置。
24. 請求項１８のシミュレーション装置において、
    前記計算対象ダイオードは、絶縁ゲート電界効果トランジスタのドレイン領域またはソース領域にＰＮ接合で形成される寄生ダイオードであり、
    前記計算対象ダイオードが、ドレイン領域に形成される寄生ダイオードである場合には、前記回路シミュレーション実行部は、前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を表すパラメータＡＤ、前記ドレイン領域とその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰＤ、および前記絶縁ゲート電界効果トランジスタのゲート長を表すパラメータＬとゲート幅を表すパラメータＷを用いて、前記計算対象ダイオードを流れる電流を計算し、
    前記計算対象ダイオードが、ソース領域に形成される寄生ダイオードである場合には、前記回路シミュレーション実行部は、前記機械的応力に関するパラメータに加え、前記計算対象ダイオードの接合面積を表すパラメータＡＳ、前記ソース領域とその周囲の素子分離絶縁膜との境界部の長さを示すパラメータＰＳ、および前記ゲート長を表すパラメータＬとゲート幅を表すパラメータＷを用いて、前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション装置。
25. 請求項２４のシミュレーション装置において、
    前記機械的応力に関するパラメータには、
    前記パラメータＷを用いて表されるパラメータＳｔｗが含まれることを特徴とするシミュレーション装置。
26. 請求項２５のシミュレーション装置において、
    前記パラメータＳｔｗは、１／Ｗであることを特徴とするシミュレーション装置。
27. 請求項２４のシミュレーション装置において、
    前記計算対象ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオードが、ドレイン領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄを用いて表されるパラメータＳｔｘｄが含まれ、
    前記計算対象ダイオードが、ソース領域に形成される寄生ダイオードである場合には、前記機械的応力に関するパラメータに、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｘｓが含まれることを特徴とするシミュレーション装置。
28. 請求項２７のシミュレーション装置において、
    前記パラメータＳｔｘｄは、１／Ｘｄであり、
    前記パラメータＳｔｘｓは、１／Ｘｓであることを特徴とするシミュレーション装置。
29. 請求項２４のシミュレーション装置において、
    前記計算対象ダイオード、および前記絶縁ゲート電界効果トランジスタのドレイン領域およびソース領域のうち、前記計算対象ダイオードが形成されていない方に形成される対向寄生ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオードが、ドレイン領域に形成される場合には、前記機械的応力に関するパラメータに、前記パラメータＬ、前記絶縁ゲート電界効果トランジスタのゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄ、および前記ゲートと、前記対向寄生ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｌｄが含まれ、
    前記計算対象ダイオードが、ソース領域に形成される場合には、前記機械的応力に関するパラメータに、前記パラメータＬ、前記ゲートと、前記対向寄生ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｄ、および前記ゲートと、前記計算対象ダイオードにおける当該ゲートに対向して前記素子分離絶縁膜と接する１辺との距離Ｘｓを用いて表されるパラメータＳｔｌｓが含まれることを特徴とするシミュレーション装置。
30. 請求項２９のシミュレーション装置において、
    前記パラメータＳｔｌｄは、｛１／Ｘｄ＋１／（Ｘｓ＋Ｌ）｝であり、
    前記パラメータＳｔｘｓは、｛１／Ｘｓ＋１／（Ｘｄ＋Ｌ）｝であることを特徴とするシミュレーション装置。
31. 請求項２４のシミュレーション装置において、
    前記計算対象ダイオード、および前記絶縁ゲート電界効果トランジスタのドレイン領域およびソース領域のうち、前記計算対象ダイオードが形成されていない方に形成される対向寄生ダイオードのレイアウト形状は矩形であり、
    前記計算対象ダイオード、および前記対向寄生ダイオードは、それぞれ、前記絶縁ゲート電界効果トランジスタのゲートに対向して前記素子分離絶縁膜と接する第１の辺、および当該ゲートに対向しない第２と第３の辺を有し、
    前記計算対象ダイオードが、ドレイン領域に形成される場合には、前記機械的応力に関するパラメータに、前記計算対象ダイオードの第１の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１と、前記対向寄生ダイオードの第１の辺から、当該対向寄生ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ２とを用いて表されるパラメータＳｔｉｘ、および前記計算対象ダイオードの第２の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｙｄ１と、前記計算対象ダイオードの第３の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙｄ２とを用いて表されるパラメータＳｔｉｙｄのうちの少なくとも１方が含まれ、
    前記計算対象ダイオードが、ソース領域に形成される場合には、前記機械的応力に関するパラメータに、前記計算対象ダイオードの第１の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ２と、前記対向寄生ダイオードの第１の辺から、当該対向寄生ダイオードに隣接する素子分離絶縁膜における当該第１の辺に対向する側縁までの距離Ｘ１とを用いて表されるパラメータＳｔｉｘ、および前記計算対象ダイオードの第２の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第２の辺に対向する側縁までの距離Ｙｓ１と、前記計算対象ダイオードの第３の辺から、当該計算対象ダイオードに隣接する素子分離絶縁膜における当該第３の辺に対向する側縁までの距離Ｙｓ２とを用いて表されるパラメータＳｔｉｙｓのうちの少なくとも１方が含まれることを特徴とするシミュレーション装置。
32. 請求項３１のシミュレーション装置において、
    前記パラメータＳｔｉｘは、｛１／Ｘ１＋１／Ｘ２｝であり、
    前記パラメータＳｔｉｙｄは、｛１／Ｙｄ１＋１／Ｙｄ２｝であり、
    前記パラメータＳｔｉｙｓは、｛１／Ｙｓ１＋１／Ｙｓ２｝であることを特徴とするシミュレーション装置。
33. 請求項１８から請求項３２までのいずれか１項のシミュレーション装置において、
    前記回路シミュレーション実行部は、
    前記機械的応力に関するパラメータを用いて、ダイオードモデルのパラメータを補正し、補正後のパラメータと前記ダイオードモデルの式とを用いて前記計算対象ダイオードを流れる電流を計算することを特徴とするシミュレーション装置。
34. 請求項３３のシミュレーション装置において、
    前記ダイオードモデルは、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発された汎用回路解析プログラムＳＰＩＣＥに内蔵されているダイオードモデルまたは、Ｕ. Ｃ. Ｂｅｒｋｅｌｅｙで開発されたＭＯＳＦＥＴモデルであるＢＳＩＭ３あるいはＢＳＩＭ４に包含されている寄生ダイオードモデルであることを特徴とするシミュレーション装置。

Images